KR20120104500A

KR20120104500A - 충방전 제어 회로 및 배터리 장치

Info

Publication number: KR20120104500A
Application number: KR1020120024955A
Authority: KR
Inventors: 아츠시 사쿠라이; 도시유키 고이케; 사토시 아베
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2011-03-13
Filing date: 2012-03-12
Publication date: 2012-09-21
Anticipated expiration: 2032-03-12
Also published as: JP2012210137A; TWI553996B; US20120229945A1; CN102684250B; TW201304349A; KR101968341B1; US8896268B2; CN102684250A; JP5851821B2

Abstract

(과제) 저소비 전류이고, 또한 정밀도가 양호한 과전류 보호 회로를 구비한 충방전 제어 회로 및 배터리 장치를 제공한다.
(해결 수단) 제어 트랜지스터에 흐르는 과전류를 검지하여 온으로 하는 기준 트랜지스터 및 정전류 회로를 구비한 기준 전압 회로와, 그 기준 전압 회로의 전압과 제어 트랜지스터에 흐르는 과전류에 의해 발생하는 전압을 비교하는 비교 회로를 갖거나 전류 보호 회로를 구비하고, 과전류가 흐르지 않을 때에는 기준 전압 회로에 흐르는 전류를 차단함으로써 소비 전력을 저감시키는 충방전 제어 회로로 하였다.

Description

충방전 제어 회로 및 배터리 장치{CHARGE-DISCHARGE CONTROL CIRCUIT AND BATTERY DEVICE}

본 발명은, 2 차 전지의 전압이나 이상을 검지하는 충방전 제어 회로 및 배터리 장치에 관한 것으로, 특히 그 과전류 보호 회로에 관한 것이다.

도 9 에, 종래의 충방전 제어 회로를 구비한 배터리 장치의 블록도를 나타낸다. 종래의 충방전 제어 회로를 구비한 배터리 장치는 2 차 전지 (101) 와, NchFET (901, 902) 와, 정전류 회로 (903) 와, 컴퍼레이터 (comparator; 904) 와, 과방전 검출 회로 (905) 와, 과충전 검출 회로 (906) 와, 방전 제어 회로 (907) 와, 충전 제어 회로 (908) 와, 방전 제어 FET (910) 와, 충전 제어 FET (911) 와, 부하 (909) 가 접속되는 외부 단자 (155 및 156) 로 구성되어 있다. NchFET (901, 902) 와, 정전류 회로 (903) 와, 컴퍼레이터 (904) 는 방전 과전류 보호 회로를 구성하고 있다.

이하에, 종래의 배터리 장치의 방전 과전류 보호 회로의 동작에 대해 설명한다. 과전류 검출 전류를 Ioc, NchFET (901, 902) 의 온 저항을 Ron 901, Ron 902, 방전 제어 FET (910) 와 충전 제어 FET (911) 의 온 저항을 Ron 910, Ron 911 이라고 한다. 이 때, 정전류 회로 (903) 로부터 발생하는 정전류 Iref 를 이하와 같이 설정한다.

Iref ＝ Ioc × (Ron 911 ＋ Ron 910) ÷ (Ron 902 ＋ Ron 901)

여기서, NchFET (901, 902) 는 방전 제어 FET (910), 충전 제어 FET (911) 와 각각 동일한 온도 특성, 및 소스?게이트 전압 특성을 갖는 것이면,

(Ron 902 ＋ Ron 901) ÷ (Ron 911 ＋ Ron 910) ＝ K (상수)

가 된다. 그리고, 정전류 회로 (903) 로부터 일정한 기준 전류 Iref 가 공급되고 있으면, 과전류 검출 전류 Ioc 도 일정한 크기로 설정할 수 있다.

또한, 상기 서술한 바와 같이, 이들 NchFET (901, 902), 방전 제어 FET (910) 와 충전 제어 FET (911) 를 동일 반도체 집적 회로 내에 구성하여, 충전 제어 FET (911) 와 NchFET (902), 및 방전 제어 FET (910) 와 NchFET (901) (게이트 폭/게이트 길이) 이외의 파라미터를 동일하게 하면, 상기 조건은 만족된다.

상수 K 는, 과전류 보호 회로에서의 소비 전류와 사이즈를 고려하여 1 이상 (K ≥ 1) 으로 하기 위해, 기준 전류 Iref 의 크기를 작게 하고, NchFET (901, 902) 의 사이즈를 각각 충전 제어 FET (911), 방전 제어 FET (910) 보다 충분히 작은 것으로 한다. 이렇게 하여 기준 전류 Iref 는 Iref ＝ Ioc ÷ K 가 된다.

충전 제어 FET (911) 및 방전 제어 FET (910) 는 큰 전류를 흐르게 하기 위해 큰 게이트 폭을 갖고 있다. 이 때문에, NchFET (901, 902) 의 게이트 폭을, 각각 충전 제어 FET (911), 방전 제어 FET (910) 의 게이트 폭의 100 만분의 1 로 하면, 온 저항 100 만배를 실현할 수 있다. 또한 NchFET (901, 902) 의 사이즈를 충전 제어 FET (911), 방전 제어 FET (910) 보다 충분히 작게 하는 것도 가능해진다.

이상에 의해 충전 제어 FET (911), 방전 제어 FET (910), NchFET (901, 902) 에, 각각의 온 저항 (Ron 911, Ron 910 및 Ron 902, Ron 901) 의 온도 특성 및 게이트 구동 전압 특성이 등가인 것을 사용함으로써, 온도 변화 및 전지 전압의 변화에 의한 특성 변동을 확실하게 보상할 수 있다. 그리고, 과전류 검출용 컴퍼레이터 (904) 에 의해 과전류 상태를 정밀도 양호하게 검출할 수 있다 (예를 들어, 특허문헌 1 참조).

일본 공개특허공보 2009-131020호

그러나 종래의 기술에서는, 항상 NchFET (901, 902) 에 전류가 흐르고 있기 때문에, 충방전 제어 회로의 소비 전류가 커진다는 과제가 있었다.

본 발명은, 이상과 같은 과제를 해결하기 위해 고안된 것으로, 저소비 전류로 정밀도가 양호한 과전류 보호 회로를 구비한 충방전 제어 회로 및 배터리 장치를 제공하는 것이다.

종래의 과제를 해결하기 위해, 본 발명의 충방전 제어 회로는 이하와 같은 구성으로 하였다.

2 차 전지와 부하 혹은 충전기와의 전류 경로에 형성된 제어 트랜지스터를 제어하여, 상기 2 차 전지의 충방전을 제어하는 충방전 제어 회로로서, 상기 제어 트랜지스터에 흐르는 전류에 의해 발생하는 전압과, 제 1 기준 전압을 비교하는 제 1 비교 회로와, 상기 제 1 비교 회로의 출력에 의해 온 오프가 제어되고, 상기 제어 트랜지스터와 특성이 동등한 기준 트랜지스터와, 상기 기준 트랜지스터에 전류를 흐르게 하는 정전류 회로를 구비하고, 제 2 기준 전압을 출력하는 제 2 기준 전압 회로와, 상기 제어 트랜지스터에 흐르는 전류에 의해 발생하는 전압과 상기 제 2 기준 전압을 비교하는 제 2 비교 회로를 갖는 과전류 보호 회로를 구비하고, 상기 제 1 기준 전압은, 상기 제 2 기준 전압보다 낮은 전압으로, 상기 제어 트랜지스터에 과전류가 흘렀을 때에, 먼저 상기 기준 트랜지스터가 온이 되고, 또한 전류가 증가했을 때에 상기 제어 트랜지스터를 오프로 하는 것을 특징으로 하는 충방전 제어 회로.

또, 그 충방전 제어 회로를 구비한 배터리 장치.

본 발명의 과전류 보호 회로를 구비한 충방전 제어 회로에 의하면, 저소비 전류로 정밀도가 양호한 과전류 보호 회로를 구비한 충방전 제어 회로 및 배터리 장치를 제공할 수 있다.

도 1 은, 제 1 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 2 는, 제 2 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 3 은, 제 3 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 4 는, 제 4 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 5 는, 제 5 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 6 은, 제 6 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 7 은, 제 7 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 8 은, 제 8 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 9 는, 종래의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 10 은, 제 9 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.
도 11 은, 제 10 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.

[제 1 실시형태]

도 1 은, 제 1 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.

제 1 실시형태의 배터리 장치는 2 차 전지 (101) 와, 저항 (102) 과, 용량 (103) 과, 충전기 (124) 또는 부하 (123) 가 접속되는 외부 단자 (155 및 156) 와, 충방전 제어 회로 (161) 를 구비하고 있다. 충방전 제어 회로 (161) 는 기준 전압 회로 (104) 와, 컴퍼레이터 (111, 116) 와, NchFET (113, 115, 118) 와, PchFET (112, 117) 와, 정전류 회로 (114) 와, Nch 방전 제어 FET (105) 와, 단자 (151, 152, 154) 로 이루어지는 방전 과전류 보호 회로를 구비하고 있다. 그 밖의 과방전 검출 회로, 과충전 검출 회로 등은 도시하고 있지 않다.

2 차 전지 (101) 는, 정극 (正極) 은 저항 (102) 및 외부 단자 (155) 에 접속되고, 부극 (負極) 은 용량 (103) 및 충방전 제어 회로 (161) 의 단자 (152) 에 접속된다. 저항 (102) 의 다른 일방의 단자는 용량 (103) 의 다른 일방의 단자 및 충방전 제어 회로 (161) 의 단자 (151) 에 접속되고, 외부 단자 (156) 는 충방전 제어 회로 (161) 의 단자 (154) 에 접속된다. 컴퍼레이터 (111) 는, 비반전 입력 단자는 기준 전압 회로 (104) 에 접속되고, 반전 입력 단자는 단자 (154) 에 접속되며, 출력 단자는 PchFET (112) 의 게이트와 NchFET (113) 의 게이트에 접속된다. 기준 전압 회로 (104) 의 다른 일방의 단자는 단자 (152) 에 접속된다. PchFET (112) 는, 소스는 단자 (151) 에 접속되고, 드레인은 NchFET (115) 의 게이트에 접속된다. NchFET (113) 는, 소스는 단자 (152) 에 접속되고, 드레인은 NchFET (115) 의 게이트에 접속된다. NchFET (115) 는, 소스는 단자 (152) 에 접속되고, 드레인은 정전류 회로 (114) 에 접속된다. 정전류 회로 (114) 의 다른 일방의 단자는 단자 (151) 에 접속된다. 컴퍼레이터 (116) 는, 반전 입력 단자는 NchFET (115) 의 드레인에 접속되고, 비반전 입력 단자는 단자 (154) 에 접속되며, 출력 단자는 PchFET (117) 의 게이트 및 NchFET (118) 의 게이트에 접속된다. PchFET (117) 는, 소스는 단자 (151) 에 접속되고, 드레인은 Nch 방전 제어 FET (105) 의 게이트에 접속된다. NchFET (118) 는, 소스는 단자 (152) 에 접속되고, 드레인은 Nch 방전 제어 FET (105) 의 게이트에 접속된다. Nch 방전 제어 FET (105) 는, 소스 및 백게이트는 단자 (152) 에 접속되고, 드레인은 단자 (154) 에 접속된다.

다음으로, 제 1 실시형태의 배터리 장치의 동작에 대해 설명한다.

외부 단자 (155, 156) 가 단락되면, Nch 방전 제어 FET (105) 의 소스 드레인 사이에 전류가 흐르고, Nch 방전 제어 FET (105) 의 온 저항에 의해 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 상승한다. 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 기준 전압 회로 (104) 의 전압을 상회하면, 컴퍼레이터 (111) 는 Lo 의 신호를 출력한다. 그러면, PchFET (112) 는 온 (ON), NchFET (113) 는 오프 (OFF) 가 되고, NchFET (115) 의 게이트에 Hi 의 신호를 출력하여 NchFET (115) 를 온시킨다. NchFET (115) 가 온이 되면 정전류 회로 (114) 로부터 전류가 흐르고, NchFET (115) 의 온 저항에 의해 컴퍼레이터 (116) 의 반전 입력 단자의 전압이 하강하여 일정 전압을 유지한다. Nch 방전 제어 FET (105) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (116) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 상회하면, 컴퍼레이터 (116) 는 Hi 의 신호를 출력한다. 그러면, PchFET (117) 는 오프, NchFET (118) 는 온이 되고, Nch 방전 제어 FET (105) 의 게이트에 Lo 의 신호를 출력하여 Nch 방전 제어 FET (105) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (104) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (116) 의 반전 입력 단자의 전압보다 낮게 설정한다. 이와 같이 구성하면, 과전류 보호를 실시하는 설정 전류에 이르기 전에 NchFET (115) 가 온이 되기 때문에, 설정 전류를 초과하였을 때에 과전류 보호를 실시할 수 있다. 그리고, 통상적인 상태에서는 NchFET (115) 가 오프가 되어 있기 때문에, 과전류 보호 회로의 소비 전류를 작게 할 수 있다.

Nch 방전 제어 FET (105) 의 온 저항 (Ron 105) 과 NchFET (115) 의 온 저항 (Ron 115) 은 Ron 105 ÷ Ron 115 ＝ N (상수) 이 되도록 설정한다. 과전류 검출 전류를 Ioc, 정전류 회로 (114) 의 전류를 Iref 라고 하면, Iref ＝ Ioc × Ron 105 ÷ Ron 115 가 되도록 설정한다. Ioc 는, Iref 의 전류값과 온도 특성 및 NchFET (115) 의 온 저항과 온도 특성, 게이트 소스간 전압 특성을 조정함으로써 설정할 수 있다. 예를 들어, NchFET (115) 에 Nch 방전 제어 FET (105) 와 유사한 온도 특성 및 게이트 소스 전압 특성을 갖는 FET 를 사용하면 된다.

또한, 도시는 하지 않지만 컴퍼레이터 (111) 의 출력을 직접 NchFET (115) 의 게이트에 접속시켜 제어해도 된다.

이상으로 설명한 바와 같이, 제 1 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, NchFET (115) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다.

[제 2 실시형태]

도 2 는, 제 2 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 제 2 실시형태는, 도 1 의 배터리 장치에서 방전 제어 FET 를 Pch 방전 제어 FET (202) 로 변경하였다. 그에 수반하여, 방전 과전류 보호 회로의 논리를 변경하였다.

2 차 전지 (101) 는, 부극은 저항 (102) 및 외부 단자 (156) 에 접속되고, 정극은 용량 (103) 및 충방전 제어 회로 (261) 의 단자 (151) 에 접속된다. 저항 (102) 의 다른 일방의 단자는 용량 (103) 의 다른 일방의 단자 및 충방전 제어 회로 (261) 의 단자 (152) 에 접속되고, 외부 단자 (155) 는 충방전 제어 회로 (261) 의 단자 (153) 에 접속된다. 컴퍼레이터 (111) 는, 비반전 입력 단자는 기준 전압 회로 (104) 에 접속되고, 반전 입력 단자는 단자 (153) 에 접속되며, 출력 단자는 PchFET (112) 의 게이트와 NchFET (113) 의 게이트에 접속된다. 기준 전압 회로 (104) 의 다른 일방의 단자는 단자 (152) 에 접속된다. PchFET (112) 는, 소스는 단자 (151) 에 접속되고, 드레인은 PchFET (201) 의 게이트에 접속된다. NchFET (113) 는, 소스는 단자 (152) 에 접속되고, 드레인은 PchFET (201) 의 게이트에 접속된다. PchFET (201) 는, 소스는 단자 (151) 에 접속되고, 드레인은 정전류 회로 (114) 에 접속된다. 정전류 회로 (114) 의 다른 일방의 단자는 단자 (152) 에 접속된다. 컴퍼레이터 (116) 는, 반전 입력 단자는 PchFET (201) 의 드레인에 접속되고, 비반전 입력 단자는 단자 (153) 에 접속되며, 출력 단자는 PchFET (117) 의 게이트 및 NchFET (118) 의 게이트에 접속된다. PchFET (117) 는, 소스는 단자 (151) 에 접속되고, 드레인은 Pch 방전 제어 FET (202) 의 게이트에 접속된다. NchFET (118) 는, 소스는 단자 (152) 에 접속되고, 드레인은 Pch 방전 제어 FET (202) 의 게이트에 접속된다. Pch 방전 제어 FET (202) 는, 소스 및 백게이트는 단자 (151) 에 접속되고, 드레인은 단자 (153) 에 접속된다.

다음으로, 제 2 실시형태의 배터리 장치의 동작에 대해 설명한다.

외부 단자 (155, 156) 가 단락되면, Pch 방전 제어 FET (202) 의 소스 드레인 사이에 전류가 흐르고, Pch 방전 제어 FET (202) 의 온 저항에 의해 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 하강한다. 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 기준 전압 회로 (104) 의 전압을 하회하면, 컴퍼레이터 (111) 는 Hi 의 신호를 출력한다. 그러면, PchFET (112) 는 오프, NchFET (113) 는 온이 되고, PchFET (201) 의 게이트에 Lo 의 신호를 출력하여 PchFET (201) 를 온시킨다. PchFET (201) 가 온이 되면 정전류 회로 (114) 로부터 전류가 흐르고, PchFET (201) 의 온 저항에 의해 컴퍼레이터 (116) 의 반전 입력 단자의 전압이 상승하여 일정한 전압을 유지한다. Pch 방전 제어 FET (202) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (116) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 하회하면, 컴퍼레이터 (116) 는 Lo 의 신호를 출력한다. 그러면, PchFET (117) 는 온, NchFET (118) 는 오프가 되고, Pch 방전 제어 FET (202) 의 게이트에 Hi 의 신호를 출력하여 Pch 방전 제어 FET (202) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (104) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (116) 의 반전 입력 단자의 전압보다 높게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 PchFET (201) 가 온이 되어 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 PchFET (201) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 작게 할 수 있다.

Pch 방전 제어 FET (202) 의 온 저항 (Ron 202) 과 PchFET (201) 의 온 저항 (Ron 201) 은 Ron 202 ÷ Ron 201 ＝ N (상수) 이 되도록 설정한다. 과전류 검출 전류를 Ioc, 정전류 회로 (114) 의 전류를 Iref 라고 하면, Iref ＝ Ioc × Ron 202 ÷ Ron 201 이 되도록 설정한다. Ioc 는, Iref 의 전류값과 온도 특성 및 PchFET (201) 의 온 저항과 온도 특성, 게이트 소스간 전압 특성을 조정함으로써 설정할 수 있다. 예를 들어, PchFET (201) 에, Pch 방전 제어 FET (202) 와 유사한 온도 특성 및 게이트 소스 전압 특성을 갖는 FET 를 사용하면 된다.

또한, 도시는 하지 않지만 컴퍼레이터 (111) 의 출력을 직접 PchFET (201) 의 게이트에 접속시켜 제어해도 된다.

이상으로 설명한 바와 같이, 제 2 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, PchFET (201) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다.

[제 3 실시형태]

도 3 은, 제 3 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 도 1 과의 차이는 NchFET (301), Nch 디프레션 FET (302) 를 추가하고, NchFET (115) 및 과전류 보호 회로 (361) 의 접속을 변경한 점이다.

NchFET (301) 는, 게이트는 PchFET (112) 의 드레인 및 NchFET (113) 의 드레인에 접속되고, 드레인은 단자 (151) 에 접속되며, 소스는 정전류 회로 (114) 에 접속된다. NchFET (115) 는, 게이트는 단자 (151) 에 접속되고, 드레인은 컴퍼레이터 (116) 의 반전 입력 단자 및 정전류 회로 (114) 의 다른 일방의 단자에 접속되며, 소스는 단자 (152) 에 접속된다. Nch 디프레션 FET (302) 는, 드레인은 컴퍼레이터 (116) 의 출력에 접속되고, 게이트 및 소스는 단자 (152) 에 접속된다.

다음으로, 제 3 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 동작에 대해 설명한다. 외부 단자 (155, 156) 가 단락되면, Nch 방전 제어 FET (105) 의 소스 드레인 사이에 전류가 흐르고, Nch 방전 제어 FET (105) 의 온 저항에 의해 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 상승한다. 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 기준 전압 회로 (104) 의 전압을 상회하면, 컴퍼레이터 (111) 는 Lo 의 신호를 출력한다. 그러면, PchFET (112) 는 온, NchFET (113) 는 오프가 되고, NchFET (301) 의 게이트에 Hi 의 신호를 출력하여 NchFET (301) 를 온시킨다. NchFET (115) 는 항상 온이 되어 있다. NchFET (301) 가 온이 되면 정전류 회로 (114) 로부터 전류가 흐르고, NchFET (115) 의 온 저항에 의해 컴퍼레이터 (116) 의 반전 입력 단자의 전압이 상승하여 일정 전압을 유지한다. Nch 방전 제어 FET (105) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (116) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 상회하면, 컴퍼레이터 (116) 는 Hi 의 신호를 출력한다. 그러면, PchFET (117) 는 오프, NchFET (118) 는 온이 되고, Nch 방전 제어 FET (105) 의 게이트에 Lo 의 신호를 출력하여 Nch 방전 제어 FET (105) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (104) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (116) 의 반전 입력 단자의 전압보다 낮게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 NchFET (301) 가 온이 되어 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 NchFET (301) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 작게 할 수 있다.

Nch 방전 제어 FET (105) 의 온 저항 (Ron 105) 과 NchFET (115) 의 온 저항 (Ron 115) 은 Ron 105 ÷ Ron 115 ＝ N (상수) 이 되도록 설정한다. 과전류 검출 전류를 Ioc, 정전류 회로 (114) 의 전류를 Iref 라고 하면, Iref ＝ Ioc × Ron 105 ÷ Ron 115 가 되도록 설정한다. Ioc 는, Iref 의 전류값과 온도 특성 및 NchFET (115) 의 온 저항과 온도 특성, 게이트 소스간 전압 특성을 조정함으로써 설정할 수 있다. 예를 들어, NchFET (115) 에, Nch 방전 제어 FET (105) 와 유사한 온도 특성 및 게이트 소스 전압 특성을 갖는 FET 를 사용하면 된다.

NchFET (301) 에서 NchFET (115) 에 흐르는 전류의 온 오프를 실시하기 때문에, NchFET (115) 의 조정을 용이하게 실시할 수 있다.

Nch 디프레션 FET (302) 는 외부 단자 (155, 156) 사이가 단락되어 있지 않고 NchFET (301) 가 오프가 되어 있을 때, 컴퍼레이터 (116) 의 출력을 풀다운시켜 부정이 되는 것을 방지하고 있다.

또한, 도시는 하지 않지만 컴퍼레이터 (111) 의 출력을 직접 NchFET (301) 의 게이트에 접속시켜 제어해도 된다.

이상으로 설명한 바와 같이, 제 3 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, NchFET (301) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다. 또한, NchFET (301) 에서 NchFET (115) 에 흐르는 전류의 온 오프를 실시함으로써, NchFET (115) 의 조정을 용이하게 실시할 수 있다.

[제 4 실시형태]

도 4 는, 제 ４ 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 도 2 와의 차이는 PchFET (401, 402) 를 추가하고, PchFET (201) 및 과전류 보호 회로 (461) 의 접속을 변경한 점이다.

PchFET (401) 는, 게이트는 PchFET (112) 의 드레인 및 NchFET (113) 의 드레인에 접속되고, 드레인은 단자 (152) 에 접속되며, 소스는 정전류 회로 (114) 에 접속된다. PchFET (201) 는, 게이트는 단자 (152) 에 접속되고, 드레인은 컴퍼레이터 (116) 의 반전 입력 단자 및 정전류 회로 (114) 의 다른 일방의 단자에 접속되며, 소스는 단자 (151) 에 접속된다. PchFET (402) 는, 게이트는 단자 (152) 에 접속되고, 드레인은 컴퍼레이터 (116) 의 출력에 접속되며, 소스는 단자 (151) 에 접속된다.

다음으로, 제 ４ 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 동작에 대해 설명한다. 외부 단자 (155, 156) 가 단락되면, Pch 방전 제어 FET (202) 의 소스 드레인 사이에 전류가 흐르고, Pch 방전 제어 FET (202) 의 온 저항에 의해 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 하강한다. 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 기준 전압 회로 (104) 의 전압을 하회하면, 컴퍼레이터 (111) 는 Hi 의 신호를 출력한다. 그러면, PchFET (112) 는 오프, NchFET (113) 는 온이 되고, PchFET (401) 의 게이트에 Lo 의 신호를 출력하여 PchFET (401) 를 온시킨다. PchFET (401) 가 온이 되면 정전류 회로 (114) 로부터 전류가 흐르고, PchFET (201) 의 온 저항에 의해 컴퍼레이터 (116) 의 반전 입력 단자의 전압이 하강하여 일정한 전압을 유지한다. Pch 방전 제어 FET (202) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (116) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 하회하면, 컴퍼레이터 (116) 는 Lo 의 신호를 출력한다. 그러면, PchFET (117) 는 온, NchFET (118) 는 오프가 되고, Pch 방전 제어 FET (202) 의 게이트에 Hi 의 신호를 출력하여 Pch 방전 제어 FET (202) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (104) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (116) 의 반전 입력 단자의 전압보다 높게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 PchFET (401) 가 온이 되어 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 PchFET (401) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 작게 할 수 있다.

PchFET (401) 에서 PchFET (201) 에 흐르는 전류의 온 오프를 실시하기 때문에, PchFET (201) 의 조정을 용이하게 실시할 수 있다.

PchFET (402) 는 외부 단자 (155, 156) 사이가 단락되어 있지 않고 PchFET (401) 가 오프가 되어 있을 때, 컴퍼레이터 (116) 의 출력을 풀업시켜 부정이 되는 것을 방지하고 있다.

또한, 도시는 하지 않지만 컴퍼레이터 (111) 의 출력을 직접 PchFET (401) 의 게이트에 접속시켜 제어해도 된다.

이상으로 설명한 바와 같이, 제 ４ 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, PchFET (401) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다. 또한, PchFET (401) 에서 PchFET (201) 에 흐르는 전류의 온 오프를 실시함으로써, PchFET (201) 의 조정을 용이하게 실시할 수 있다.

[제 5 실시형태]

도 5 는, 제 5 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 도 3 과의 차이는 NchFET (113) 의 드레인과 PchFET (112) 의 드레인의 출력 신호로 컴퍼레이터 (116) 의 온 오프를 제어하도록 과전류 보호 회로 (561) 의 접속을 변경한 점이다.

다음으로, 제 5 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 동작에 대해 설명한다. 외부 단자 (155, 156) 가 단락되면, Nch 방전 제어 FET (105) 의 소스 드레인 사이에 전류가 흐르고, Nch 방전 제어 FET (105) 의 온 저항에 의해 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 상승한다. 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 기준 전압 회로 (104) 의 전압을 상회하면, 컴퍼레이터 (111) 는 Lo 의 신호를 출력한다. 그러면, PchFET (112) 는 온, NchFET (113) 는 오프가 되고, NchFET (301) 의 게이트에 Hi 의 신호를 출력하여 NchFET (301) 및 컴퍼레이터 (116) 를 온시킨다. NchFET (115) 는 항상 온이 되어 있다. NchFET (301) 가 온이 되면 정전류 회로 (114) 로부터 전류가 흐르고, NchFET (115) 의 온 저항에 의해 컴퍼레이터 (116) 의 반전 입력 단자의 전압이 상승하여 일정 전압을 유지한다. Nch 방전 제어 FET (105) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (116) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 상회하면, 컴퍼레이터 (116) 는 Hi 의 신호를 출력한다. 그러면, PchFET (117) 는 오프, NchFET (118) 는 온이 되고, Nch 방전 제어 FET (105) 의 게이트에 Lo 의 신호를 출력하여 Nch 방전 제어 FET (105) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (104) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (116) 의 반전 입력 단자의 전압보다 낮게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 NchFET (301) 및 컴퍼레이터 (116) 가 온이 되어 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 NchFET (301) 및 컴퍼레이터 (116) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 더욱 작게 할 수 있다.

또한, 컴퍼레이터 (116) 는, 오프가 되어 있을 때에는 출력을 풀다운시켜 컴퍼레이터 (116) 의 출력이 부정이 되는 것을 방지하는 구성으로 하는 편이 좋다. 또, 도시는 하지 않지만 컴퍼레이터 (111) 의 출력을 직접 NchFET (301) 의 게이트에 접속시켜 제어해도 된다.

이상으로 설명한 바와 같이, 제 5 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, NchFET (301) 및 컴퍼레이터 (116) 를 오프시킴으로써 소비 전류를 더욱 저감시킬 수 있다. 또한, NchFET (301) 에서 NchFET (115) 에 흐르는 전류의 온 오프를 실시함으로써, NchFET (115) 의 조정을 용이하게 실시할 수 있다.

[제 6 실시형태]

도 6 은, 제 6 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 도 4 와의 차이는 NchFET (113) 의 드레인과 PchFET (112) 의 드레인의 출력 신호로 컴퍼레이터 (116) 의 온 오프를 제어하도록 과전류 보호 회로 (661) 의 접속을 변경한 점이다.

다음으로, 제 6 실시형태의 과전류 보호 회로를 구비한 충방전 제어 회로의 동작에 대해 설명한다. 외부 단자 (155, 156) 가 단락되면, Pch 방전 제어 FET (202) 의 소스 드레인 사이에 전류가 흐르고, Pch 방전 제어 FET (202) 의 온 저항에 의해 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 하강한다. 컴퍼레이터 (111) 의 반전 입력 단자의 전압이 기준 전압 회로 (104) 의 전압을 하회하면, 컴퍼레이터 (111) 는 Hi 의 신호를 출력한다. 그러면, PchFET (112) 는 오프, NchFET (113) 는 온이 되고, PchFET (401) 의 게이트에 Lo 의 신호를 출력하여 PchFET (401) 및 컴퍼레이터 (116) 를 온시킨다. PchFET (401) 가 온이 되면 정전류 회로 (114) 로부터 전류가 흐르고, PchFET (201) 의 온 저항에 의해 컴퍼레이터 (116) 의 반전 입력 단자의 전압이 하강하여 일정한 전압을 유지한다. Pch 방전 제어 FET (202) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (116) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 하회하면, 컴퍼레이터 (116) 는 Lo 의 신호를 출력한다. 그러면, PchFET (117) 는 온, NchFET (118) 는 오프가 되고, Pch 방전 제어 FET (202) 의 게이트에 Hi 의 신호를 출력하여 Pch 방전 제어 FET (202) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (104) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (116) 의 반전 입력 단자의 전압보다 높게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 PchFET (401) 및 컴퍼레이터 (116) 가 온이 되어 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 PchFET (401) 및 컴퍼레이터 (116) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 더욱 작게 할 수 있다.

PchFET (401) 에서 PchFET (201) 에 흐르는 전류의 온 오프를 실시하기 때문에, PchFET (115) 의 조정을 용이하게 실시할 수 있다.

또한, 컴퍼레이터 (116) 는, 오프가 되어 있을 때에는 출력을 풀업시켜 컴퍼레이터 (116) 의 출력이 부정이 되는 것을 방지하는 구성으로 하는 편이 좋다. 또, 도시는 하지 않지만 컴퍼레이터 (111) 의 출력을 직접 PchFET (401) 의 게이트에 접속시켜 제어해도 된다.

이상으로 설명한 바와 같이, 제 6 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, PchFET (401) 및 컴퍼레이터 (116) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다. 또한, PchFET (401) 에서 PchFET (201) 에 흐르는 전류의 온 오프를 실시함으로써, PchFET (201) 의 조정을 용이하게 실시할 수 있다.

[제 7 실시형태]

도 7 은, 제 7 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 제 7 실시형태의 배터리 장치는 2 차 전지 (101) 와, 정전류 회로 (601) 와, NchFET (602, 603) 와, 컴퍼레이터 (604, 621) 와, 과방전 검출 회로 (605) 와, 과충전 검출 회로 (606) 와, 방전 제어 회로 (607) 와, 충전 제어 회로 (608) 와, Nch 방전 제어 FET (609) 와, Nch 충전 제어 FET (610) 와, 기준 전압 회로 (622) 와, 외부 단자 (155, 156) 를 구비하고 있다.

2 차 전지 (101) 는, 정극은 정전류 회로 (601) 및 과방전 검출 회로 (605) 및 과충전 검출 회로 (606) 및 외부 단자 (155) 에 접속되고, 부극은 NchFET (603) 의 소스 및 백게이트와 Nch 방전 제어 FET (609) 의 소스 및 백게이트에 접속된다. 정전류 회로 (601) 의 다른 일방의 단자는 NchFET (602) 의 소스에 접속되고, 과방전 검출 회로 (605) 의 다른 일방의 단자는 방전 제어 회로 (607) 에 접속되며, 과충전 검출 회로 (606) 의 다른 일방의 단자는 충전 제어 회로 (608) 에 접속된다. 컴퍼레이터 (604) 는, 반전 입력 단자는 NchFET (602) 의 소스 및 백게이트에 접속되고, 비반전 입력 단자는 외부 단자 (156) 에 접속되며, 출력 단자는 방전 제어 회로 (607) 에 접속된다. NchFET (602) 는, 게이트는 충전 제어 회로 (608) 및 Nch 충전 제어 FET (610) 의 게이트에 접속되고, 드레인은 NchFET (603) 의 드레인에 접속된다. 컴퍼레이터 (621) 는, 반전 입력 단자는 기준 전압 회로 (622) 에 접속되고, 비반전 입력 단자는 외부 단자 (156) 및 Nch 충전 제어 FET (610) 의 소스에 접속되며, 출력 단자는 NchFET (603) 의 게이트에 접속된다. Nch 방전 제어 FET (609) 는, 게이트는 방전 제어 회로 (607) 에 접속되고, 드레인은 Nch 충전 제어 FET (610) 의 드레인에 접속되며, 소스는 기준 전압 회로 (622) 의 다른 일방의 단자에 접속된다.

다음으로, 제 7 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 동작에 대해 설명한다. 외부 단자 (155, 156) 가 단락되면, Nch 방전 제어 FET (609) 의 소스 드레인 사이 및 Nch 충전 제어 FET (610) 의 소스 드레인 사이에 전류가 흐르고, Nch 방전 제어 FET (609) 및 Nch 충전 제어 FET (610) 의 온 저항에 의해 컴퍼레이터 (621) 의 비반전 입력 단자의 전압이 상승한다. 컴퍼레이터 (621) 의 비반전 입력 단자의 전압이 기준 전압 회로 (622) 의 전압을 상회하면, 컴퍼레이터 (621) 는 Hi 의 신호를 출력한다. 그러면, NchFET (603) 는 온이 되어 정전류 회로 (601) 로부터 전류가 흐르고, NchFET (602, 603) 의 온 저항에 의해 발생하는 전압이 컴퍼레이터 (604) 의 반전 입력 단자에 출력된다. Nch 방전 제어 FET (609) 의 소스 드레인 사이 및 Nch 충전 제어 FET (610) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (604) 의 비반전 입력 단자의 전압이 반전 입력 단자의 전압을 상회하면, 컴퍼레이터 (604) 는 Hi 의 신호를 출력한다. 그러면, 방전 제어 회로 (607) 를 통하여 Nch 방전 제어 FET (609) 의 게이트에 Lo 의 신호를 출력하여 Nch 방전 제어 FET (609) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (622) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (604) 의 반전 입력 단자의 전압보다 낮게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 NchFET (603) 가 온이 되어 설정 전류시에 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 NchFET (603) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 작게 할 수 있다.

Nch 충전 제어 FET (610) 의 온 저항 (Ron 610) 과 Nch 방전 제어 FET (609) 의 온 저항 (Ron 609) 과 NchFET (602, 603) 의 온 저항 (Ron 602, Ron 603) 은 (Ron 609 ＋ Ron 610) ÷ (Ron 602 ＋ Ron 603) ＝ M (상수) 이 되도록 설정한다. 과전류 검출 전류를 Ioc, 정전류 회로 (601) 의 전류를 Iref 라고 하면, Iref ＝ Ioc × (Ron 609 ＋ Ron 610) ÷ (Ron 602 ＋ Ron 603) 이 되도록 설정한다. Ioc 는, Iref 의 전류값과 온도 특성 및 NchFET (602, 603) 의 온 저항과 온도 특성, 게이트 소스간 전압 특성을 조정함으로써 설정할 수 있다. 예를 들어, NchFET (602, 603) 는, Nch 방전 제어 FET (609) 및 Nch 충전 제어 FET (610) 와 유사한 온도 특성 및 게이트 소스 전압 특성을 갖는 FET 를 사용하면 된다.

또한, 도시는 하지 않지만 컴퍼레이터 (621) 의 출력 신호로 컴퍼레이터 (604) 의 동작을 온 오프시켜, 더욱 소비 전류를 저감시킬 수도 있다. 또한, 컴퍼레이터 (621) 의 출력을, 인버터 등을 통하여 NchFET (603) 의 게이트에 접속시켜 제어해도 된다.

또, NchFET (602) 의 소스 드레인 사이를 결선하여 NchFET 를 삭제해도 동일하게 동작시킬 수 있다.

이상으로 설명한 바와 같이, 제 7 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, NchFET (603) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다.

[제 8 실시형태]

도 8 은, 제 8 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다. 도 7 과의 차이는 NchFET (602, 603) 를 PchFET (701, 702) 로 변경하고, Nch 방전 제어 FET (609) 및 Nch 충전 제어 FET (610) 를 Pch 방전 제어 FET (703) 및 Pch 충전 제어 FET (704) 로 변경한 점이다.

2 차 전지 (101) 는, 부극은 정전류 회로 (601) 및 과방전 검출 회로 (605) 및 과충전 검출 회로 (606) 및 외부 단자 (156) 에 접속되고, 정극은 PchFET (701) 의 소스 및 백게이트와 Pch 방전 제어 FET (703) 의 소스 및 백게이트에 접속된다. 정전류 회로 (601) 의 다른 일방의 단자는 PchFET (702) 의 소스 및 백게이트에 접속되고, 과방전 검출 회로 (605) 의 다른 일방의 단자는 방전 제어 회로 (607) 에 접속되며, 과충전 검출 회로 (606) 의 다른 일방의 단자는 충전 제어 회로 (608) 에 접속된다. 컴퍼레이터 (604) 는, 비반전 입력 단자는 PchFET (702) 의 소스 및 백게이트에 접속되고, 반전 입력 단자는 외부 단자 (155) 에 접속되며, 출력 단자는 방전 제어 회로 (607) 에 접속된다. PchFET (702) 는, 게이트는 충전 제어 회로 (608) 및 Pch 충전 제어 FET (704) 의 게이트에 접속되고, 드레인은 PchFET (701) 의 드레인에 접속된다. 컴퍼레이터 (621) 는, 반전 입력 단자는 기준 전압 회로 (622) 에 접속되고, 비반전 입력 단자는 외부 단자 (155) 및 Pch 충전 제어 FET (704) 의 소스 및 백게이트에 접속되며, 출력 단자는 PchFET (701) 의 게이트에 접속된다. 기준 전압 회로 (622) 의 다른 일방의 단자는 2 차 전지 (101) 의 부극에 접속된다. Pch 방전 제어 FET (703) 는, 게이트는 방전 제어 회로 (607) 에 접속되고, 드레인은 Pch 충전 제어 FET (704) 의 드레인에 접속된다.

다음으로, 제 8 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 동작에 대해 설명한다. 외부 단자 (155, 156) 가 단락되면, Pch 방전 제어 FET (703) 의 소스 드레인 사이 및 Pch 충전 제어 FET (704) 의 소스 드레인 사이에 전류가 흐르고, Pch 방전 제어 FET (703) 및 Pch 충전 제어 FET (704) 의 온 저항에 의해 컴퍼레이터 (621) 의 비반전 입력 단자의 전압이 하강한다. 컴퍼레이터 (621) 의 비반전 입력 단자의 전압이 기준 전압 회로 (622) 의 전압을 하회하면, 컴퍼레이터 (621) 는 Lo 의 신호를 출력한다. 그러면, PchFET (701) 는 온이 되어 정전류 회로 (601) 에 전류가 흐르고, PchFET (702, 701) 의 온 저항에 의해 발생하는 전압이 컴퍼레이터 (604) 의 비반전 입력 단자에 출력된다. Pch 방전 제어 FET (703) 의 소스 드레인 사이 및 Pch 충전 제어 FET (704) 의 소스 드레인 사이에 전류가 계속해서 흐르고, 컴퍼레이터 (604) 의 반전 입력 단자의 전압이 비반전 입력 단자의 전압을 하회하면, 컴퍼레이터 (604) 는 Hi 의 신호를 출력한다. 그러면, 방전 제어 회로 (607) 를 통하여 Pch 방전 제어 FET (703) 의 게이트에 Hi 의 신호를 출력하여 Pch 방전 제어 FET (703) 를 오프시킨다. 이렇게 하여, 외부 단자 (155, 156) 사이가 단락되었을 때, 과전류 보호를 실시할 수 있다.

기준 전압 회로 (622) 의 전압은, 과전류 보호를 실시하는 설정 전류시에 발생하는 컴퍼레이터 (604) 의 비반전 입력 단자의 전압보다 높게 설정한다. 이렇게 하여, 과전류 보호를 실시하는 설정 전류에 이르기 전에 PchFET (701) 가 온이 되어 과전류 보호를 실시할 수 있다. 또, 설정 전류에 이르기 전까지 PchFET (701) 를 오프시키기 때문에, 과전류 보호가 실시되어 있지 않을 때의 소비 전류를 작게 할 수 있다.

Pch 충전 제어 FET (704) 의 온 저항 (Ron 704) 과 Pch 방전 제어 FET (703) 의 온 저항 (Ron 703) 과 PchFET (701, 702) 의 온 저항 (Ron 701, Ron 702) 은 (Ron 703 ＋ Ron 704) ÷ (Ron 701 ＋ Ron 702) ＝ M (상수) 이 되도록 설정한다. 과전류 검출 전류를 Ioc, 정전류 회로 (601) 의 전류를 Iref 라고 하면, Iref ＝ Ioc × (Ron 703 ＋ Ron 704) ÷ (Ron 701 ＋ Ron 702) 가 되도록 설정한다. Ioc 는, Iref 의 전류값과 온도 특성 및 PchFET (702, 701) 의 온 저항과 온도 특성, 게이트 소스간 전압 특성을 조정함으로써 설정할 수 있다. 예를 들어, PchFET (702, 701) 는, Pch 방전 제어 FET (703) 및 Pch 충전 제어 FET (704) 와 유사한 온도 특성 및 게이트 소스 전압 특성을 갖는 FET 를 사용하면 된다.

또한, 도시는 하지 않지만 컴퍼레이터 (621) 의 출력 신호로 컴퍼레이터 (604) 의 동작을 온 오프시켜, 더욱 소비 전류를 저감시킬 수도 있다. 또한, 컴퍼레이터 (621) 의 출력을, 인버터 등을 통하여 PchFET (701) 의 게이트에 접속시켜 제어해도 된다.

또, PchFET (702) 의 소스 드레인 사이를 결선하여 PchFET 를 삭제해도 동일하게 동작시킬 수 있다.

이상으로 설명한 바와 같이, 제 8 실시형태의 과전류 보호 회로를 구비한 배터리 장치에 의하면, 과전류 보호가 실시되어 있지 않을 때, PchFET (701) 를 오프시킴으로써 소비 전류를 저감시킬 수 있다.

[제 9 실시형태]

도 10 은, 제 9 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.

제 9 실시형태의 배터리 장치는, 제 7 실시형태의 방전 과전류 보호 회로에 대해, 충전 과전류 보호 회로를 구비한 예를 나타내고 있다.

제 9 실시형태의 배터리 장치는 2 차 전지 (101) 와, 정전류 회로 (601b) 와, NchFET (602b, 603b) 와, 컴퍼레이터 (604b, 621b) 와, 과방전 검출 회로 (605) 와, 과충전 검출 회로 (606) 와, 방전 제어 회로 (607) 와, 충전 제어 회로 (608) 와, Nch 방전 제어 FET (609) 와, Nch 충전 제어 FET (610) 와, 기준 전압 회로 (622b) 와, 외부 단자 (155, 156) 를 구비하고 있다.

2 차 전지 (101) 는, 정극은 정전류 회로 (601b) 및 과방전 검출 회로 (605) 및 과충전 검출 회로 (606) 및 외부 단자 (155) 에 접속되고, 부극은 Nch 방전 제어 FET (609) 의 소스 및 백게이트에 접속된다. Nch 충전 제어 FET (610) 는, 드레인은 Nch 방전 제어 FET (609) 의 드레인에 접속되고, 소스 및 백게이트는 외부 단자 (156) 에 접속된다. 정전류 회로 (601b) 의 다른 일방의 단자는, NchFET (602b) 의 소스 및 백게이트에 접속된다. 과방전 검출 회로 (605) 의 다른 일방의 단자는, 방전 제어 회로 (607) 에 접속된다. 과충전 검출 회로 (606) 의 다른 일방의 단자는, 충전 제어 회로 (608) 에 접속된다. NchFET (603b) 는, 드레인은 NchFET (602b) 의 드레인에 접속되고, 소스 및 백게이트는 외부 단자 (156) 에 접속된다. 방전 제어 회로 (607) 의 다른 일방의 단자는, Nch 방전 제어 FET (609) 의 게이트 및 NchFET (602b) 의 게이트에 접속된다. 충전 제어 회로 (608) 의 다른 일방의 단자는, Nch 충전 제어 FET (610) 의 게이트에 접속된다. 컴퍼레이터 (604b) 는, 반전 입력 단자는 NchFET (602b) 의 소스 및 백게이트에 접속되고, 비반전 입력 단자는 Nch 방전 제어 FET (609) 의 소스 및 백게이트에 접속되며, 출력 단자는 충전 제어 회로 (608) 에 접속된다. 컴퍼레이터 (621b) 는, 반전 입력 단자는 외부 단자 (156) 에 접속되고, 비반전 입력 단자는 기준 전압 회로 (622b) 에 접속되며, 출력 단자는 NchFET (603b) 의 게이트에 접속된다. 기준 전압 회로 (622b) 의 다른 일방의 단자는, Nch 방전 제어 FET (609) 의 소스 및 백게이트에 접속된다.

이상과 같이 구성함으로써, 제 9 실시형태의 배터리 장치는, 제 7 실시형태의 방전 과전류 보호 회로와 동일하게 저소비 전류의 충전 과전류 보호 회로를 구비할 수 있다.

[제 10 실시형태]

도 11 은, 제 10 실시형태의 과전류 보호 회로를 구비한 배터리 장치의 블록도이다.

제 10 실시형태의 배터리 장치는, 제 8 실시형태의 방전 과전류 보호 회로에 대해, 충전 과전류 보호 회로를 구비한 예를 나타내고 있다.

제 10 실시형태의 배터리 장치는 2 차 전지 (101) 와, 정전류 회로 (601b) 와, PchFET (701b, 702b) 와, 컴퍼레이터 (604b, 621b) 와, 과방전 검출 회로 (605) 와, 과충전 검출 회로 (606) 와, 방전 제어 회로 (607) 와, 충전 제어 회로 (608) 와, Pch 방전 제어 FET (703) 와, Pch 충전 제어 FET (704) 와, 기준 전압 회로 (622b) 와, 외부 단자 (155, 156) 를 구비하고 있다.

2 차 전지 (101) 는, 정극은 Pch 방전 제어 FET (703) 의 소스 및 백게이트에 접속되고, 부극은 정전류 회로 (601b) 및 과방전 검출 회로 (605) 및 과충전 검출 회로 (606) 및 외부 단자 (156) 에 접속된다. Pch 충전 제어 FET (704) 는, 드레인은 Pch 방전 제어 FET (703) 의 드레인에 접속되고, 소스 및 백게이트는 외부 단자 (155) 에 접속된다. 정전류 회로 (601b) 의 다른 일방의 단자는, PchFET (702b) 의 소스 및 백게이트에 접속된다. 과방전 검출 회로 (605) 의 다른 일방의 단자는, 방전 제어 회로 (607) 에 접속된다. 과충전 검출 회로 (606) 의 다른 일방의 단자는, 충전 제어 회로 (608) 에 접속된다. PchFET (701b) 는, 드레인은 PchFET (702b) 의 드레인에 접속되고, 소스 및 백게이트는 외부 단자 (155) 에 접속된다. 방전 제어 회로 (607) 의 다른 일방의 단자는, Pch 방전 제어 FET (703) 의 게이트 및 PchFET (702b) 의 게이트에 접속된다. 충전 제어 회로 (608) 의 다른 일방의 단자는, Pch 충전 제어 FET (704) 의 게이트에 접속된다. 컴퍼레이터 (604b) 는, 비반전 입력 단자는 PchFET (702b) 의 소스 및 백게이트에 접속되고, 반전 입력 단자는 Pch 방전 제어 FET (703) 의 소스 및 백게이트에 접속되며, 출력 단자는 충전 제어 회로 (608) 에 접속된다. 컴퍼레이터 (621b) 는, 반전 입력 단자는 외부 단자 (155) 에 접속되고, 비반전 입력 단자는 기준 전압 회로 (622b) 에 접속되며, 출력 단자는 PchFET (701b) 의 게이트에 접속된다. 기준 전압 회로 (622b) 의 다른 일방의 단자는, 2 차 전지 (101) 의 부극에 접속된다.

이상과 같이 구성함으로써, 제 10 실시형태의 배터리 장치는, 제 8 실시형태의 방전 과전류 보호 회로와 동일하게 저소비 전류의 충전 과전류 보호 회로를 구비할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 저소비 전류로 정밀도가 양호한 과전류 보호 회로를 구비한 충방전 제어 회로 및 배터리 장치를 제공할 수 있다.

또, 제 1 내지 제 8 실시형태는 방전 과전류에 대한 과전류 보호 회로의 실시예를 나타내고, 제 9 내지 제 10 실시형태는 충전 과전류에 대한 과전류 보호 회로의 실시예를 나타냈는데, 그 양방의 보호 회로를 구비하는 구성이어도 된다.

101 : 2 차 전지
104, 622, 622b : 기준 전압 회로
111, 116, 604, 604b, 621, 621b, 904 : 컴퍼레이터
114, 601, 601b, 903 : 정전류 회로
123 : 부하
124 : 충전기
155, 156 : 외부 단자
605, 905 : 과방전 검출 회로
606, 906 : 과충전 검출 회로
607, 907 : 방전 제어 회로
608, 908 : 충전 제어 회로

Claims

2 차 전지와 부하 혹은 충전기와의 전류 경로에 형성된 제어 트랜지스터를 제어하여, 상기 2 차 전지의 충방전을 제어하는 충방전 제어 회로로서,
상기 제어 트랜지스터에 흐르는 전류에 의해 발생하는 전압과, 제 1 기준 전압을 비교하는 제 1 비교 회로와,
상기 제 1 비교 회로의 출력에 의해 온 오프가 제어되고, 상기 제어 트랜지스터와 특성이 동등한 기준 트랜지스터와, 상기 기준 트랜지스터에 전류를 흐르게 하는 정전류 회로를 구비하고, 제 2 기준 전압을 출력하는 제 2 기준 전압 회로와,
상기 제어 트랜지스터에 흐르는 전류에 의해 발생하는 전압과 상기 제 2 기준 전압을 비교하는 제 2 비교 회로를 갖는 과전류 보호 회로를 구비하고,
상기 제 1 기준 전압은, 상기 제 2 기준 전압보다 낮은 전압으로, 상기 제어 트랜지스터에 과전류가 흘렀을 때에, 먼저 상기 기준 트랜지스터가 온이 되고, 또한 전류가 증가했을 때에 상기 제어 트랜지스터를 오프로 하는 것을 특징으로 하는 충방전 제어 회로.
제 1 항에 있어서,
상기 과전류 보호 회로는, 상기 제어 트랜지스터에 흐르는 방전 과전류를 검출하는 방전 과전류 보호 회로, 또는, 상기 제어 트랜지스터에 흐르는 충전 과전류를 검출하는 충전 과전류 보호 회로, 또는, 그 양자 모두인 것을 특징으로 하는 충방전 제어 회로.
충방전이 가능한 2 차 전지와,
상기 2 차 전지의 충방전 경로에 형성되어, 상기 2 차 전지의 충방전을 제어하는 제어 트랜지스터와,
제어 트랜지스터를 제어함으로써 상기 2 차 전지의 충방전을 제어하는 제 1 항 또는 제 2 항에 기재된 충방전 제어 회로를 구비한 배터리 장치.