[go: up one dir, main page]

KR20120088029A - Solar cell and manufacturing method thereof - Google Patents

Solar cell and manufacturing method thereof Download PDF

Info

Publication number
KR20120088029A
KR20120088029A KR1020100101264A KR20100101264A KR20120088029A KR 20120088029 A KR20120088029 A KR 20120088029A KR 1020100101264 A KR1020100101264 A KR 1020100101264A KR 20100101264 A KR20100101264 A KR 20100101264A KR 20120088029 A KR20120088029 A KR 20120088029A
Authority
KR
South Korea
Prior art keywords
emitter
semiconductor substrate
crystalline semiconductor
forming
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100101264A
Other languages
Korean (ko)
Inventor
권형진
김진아
남정범
정인도
양주홍
심승환
최형욱
정일형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100101264A priority Critical patent/KR20120088029A/en
Publication of KR20120088029A publication Critical patent/KR20120088029A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/206Electrodes for devices having potential barriers
    • H10F77/211Electrodes for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00Individual photovoltaic cells, e.g. solar cells
    • H10F10/10Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14Photovoltaic cells having only PN homojunction potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/30Coatings
    • H10F77/306Coatings for devices having potential barriers
    • H10F77/311Coatings for devices having potential barriers for photovoltaic cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/30Coatings
    • H10F77/306Coatings for devices having potential barriers
    • H10F77/311Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
본 발명에 따른 태양 전지의 일례는 제1 도전성 타입의 결정질 반도체 기판; 제1 도전성 타입과 반대인 제2 도전성 타입의 갖고 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부; 에미터부 상부에 위치하며 광투과성의 전도성 물질을 포함하는 반사 방지부; 결정질 반도체 기판의 전면에 위치하며, 에미터부에 연결된 전면 전극부; 및 결정질 반도체 기판의 후면에 위치하며, 결정질 반도체 기판에 연결된 후면 전극부를 포함한다.
The present invention relates to a solar cell and a method of manufacturing the same.
One example of a solar cell according to the present invention includes a crystalline semiconductor substrate of a first conductivity type; An emitter portion having a second conductivity type opposite to the first conductivity type and forming a pn junction with the crystalline semiconductor substrate; An anti-reflective part positioned on the emitter part and including an optically conductive conductive material; A front electrode part positioned on the front surface of the crystalline semiconductor substrate and connected to the emitter part; And a rear electrode part positioned on the rear surface of the crystalline semiconductor substrate and connected to the crystalline semiconductor substrate.

Description

태양 전지 및 그 제조 방법{Solar cell and manufacturing method}Solar cell and manufacturing method thereof

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다. The present invention relates to a solar cell and a manufacturing method thereof.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor unit, and the generated electron-hole pairs are separated into electrons and holes charged by a photovoltaic effect, and the electrons are n-type. Move toward the semiconductor portion, and holes move toward the p-type semiconductor portion. The moved electrons and holes are collected by different electrodes connected to the n-type and p-type semiconductor parts, respectively, and are obtained by connecting these electrodes with wires.

본 발명은 광전 효율이 향상되는 태양 전지를 제공하고, 생산성이 향상되는 태양 전지의 제조 방법을 제공한다. The present invention provides a solar cell in which the photoelectric efficiency is improved, and provides a method of manufacturing a solar cell in which the productivity is improved.

본 발명에 따른 태양 전지의 일례는 제1 도전성 타입의 결정질 반도체 기판; 제1 도전성 타입과 반대인 제2 도전성 타입의 갖고 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부; 에미터부 상부에 위치하며 광투과성의 전도성 물질을 포함하는 반사 방지부; 결정질 반도체 기판의 전면에 위치하며, 에미터부에 연결된 전면 전극부; 및 결정질 반도체 기판의 후면에 위치하며, 결정질 반도체 기판에 연결된 후면 전극부를 포함한다.One example of a solar cell according to the present invention includes a crystalline semiconductor substrate of a first conductivity type; An emitter portion having a second conductivity type opposite to the first conductivity type and forming a p-n junction with the crystalline semiconductor substrate; An anti-reflective part positioned on the emitter part and including an optically conductive conductive material; A front electrode part positioned on the front surface of the crystalline semiconductor substrate and connected to the emitter part; And a rear electrode part positioned on the rear surface of the crystalline semiconductor substrate and connected to the crystalline semiconductor substrate.

여기서, 반사 방지부는 TCO(Transparent Conductive Oxide) 물질을 포함할 수 있다.Here, the anti-reflective unit may include a transparent conductive oxide (TCO) material.

여기서, 반사 방지부의 두께는 10um 이상 100um 이하의 범위에서 결정될 수 있다.Here, the thickness of the antireflection portion may be determined in a range of 10 μm or more and 100 μm or less.

또한, 태양 전지는 에미터부와 반사 방지부 사이에 실리콘 산화막(SiO2)을 포함하는 전면 보호부;를 더 포함할 수 있다.In addition, the solar cell may further include a front protective part including a silicon oxide film (SiO 2) between the emitter part and the anti-reflection part.

여기서, 전면 보호부는 열적 산화막(Thermal Oxide) 형성 방법에 의해 형성될 수 있다.Here, the front protection part may be formed by a method of forming a thermal oxide.

또한, 전면 보호부의 두께는 10nm 이상 50nm 이하의 범위에서 결정될 수 있다.In addition, the thickness of the front protective part may be determined in a range of 10 nm or more and 50 nm or less.

여기서, 전면 전극부는 전면 보호부 및 반사 방지부에 홀을 형성한 이후에, 에미터부와 연결되도록 홀 내부에 형성될 수 있으며, 은(Ag)을 포함할 수 있다.Here, the front electrode part may be formed inside the hole to be connected to the emitter part after the hole is formed in the front protection part and the anti-reflection part, and may include silver (Ag).

또한, 본 발명에 따른 태양 전지 제조 방법의 일례는 제 1 도전성 타입의 결정질 반도체 기판의 전면에 제 1 도전성 타입과 반대인 제 2 도전성 타입의 에미터부을 형성하여 결정질 반도체 기판과 p-n 접합을 형성하는 단계; 에비터부 상부에 열적 산화막(Thermal Oxide) 형성 방법을 이용하여 실리콘 산화막(SiO2)을 포함하는 전면 보호부를 형성하는 단계; 및 결정질 반도체 기판의 후면에 후면 전극부를 형성한다.In addition, an example of the solar cell manufacturing method according to the present invention is a step of forming a pn junction with the crystalline semiconductor substrate by forming an emitter portion of the second conductivity type opposite to the first conductivity type on the front surface of the crystalline semiconductor substrate of the first conductivity type ; Forming a front protective part including a silicon oxide film (SiO 2) on the aviator part by using a method of forming a thermal oxide; And forming a rear electrode portion on the rear surface of the crystalline semiconductor substrate.

여기서, 에미터부를 형성하는 단계는 결정질 반도체 기판의 전면에 제 2 도전성 타입의 불순물을 형성하는 단계; 및 제 2 도전성 타입의 불순물을 열처리하여 에미터부를 형성하는 단계;를 포함할 수 있다.The forming of the emitter part may include forming impurities of a second conductivity type on the entire surface of the crystalline semiconductor substrate; And heat treating an impurity of the second conductivity type to form an emitter portion.

또한, 전면 보호부를 형성하는 단계는 에미터부를 형성하기 위한 열처리 공정시에 산소(O2) 가스를 주입하여 에비터부 상부에 실리콘 산화막(SiO2)을 포함하는 전면 보호부를 동시에 형성할 수 있다.In the forming of the front protection part, oxygen (O 2) gas may be injected during the heat treatment process for forming the emitter part to simultaneously form the front protection part including the silicon oxide layer (SiO 2) on the aviator part.

또한, 태양 전지의 제조 방법은 전면 보호부 상부에 광투과성의 전도성물질을 포함하는 반사 방지부를 더 형성하는 단계를 포함할 수 있다.In addition, the manufacturing method of the solar cell may further include forming an anti-reflection portion including a light-transmitting conductive material on the front protective portion.

또한, 태양 전지의 제조 방법은 반사 방지부 및 전면 보호부에 홀을 형성하는 단계를 더 포함할 수 있다. In addition, the method of manufacturing a solar cell may further include forming a hole in the anti-reflection portion and the front surface protection portion.

여기서, 홀은 레이저(laser)를 이용하여 형성할 수 있다.Here, the hole may be formed using a laser.

또한, 태양 전지의 제조 방법은 반사 방지부 및 전면 보호부에 홀이 형성된 이후, 에미터부에 연결되도록 홀 내부에 도전성 물질인 전면 전극부를 형성하는 단계를 더 포함할 수 있다.In addition, the method of manufacturing a solar cell may further include forming a front electrode part made of a conductive material in the hole to be connected to the emitter part after the hole is formed in the anti-reflection part and the front protection part.

본 발명에 따른 태양 전지의 일례는 광전 효율을 향상시키며, 발명에 따른 태양 전지 제조 방법의 일례는 생산성이 더욱 향상되는 효과가 있다. One example of the solar cell according to the present invention improves the photoelectric efficiency, one example of the solar cell manufacturing method according to the invention has the effect that the productivity is further improved.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3g는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명한다.
1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3A-3G illustrate an example of a method of manufacturing the solar cell shown in FIGS. 1 and 2.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Next, a solar cell according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.1 is a partial perspective view of a solar cell according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the solar cell illustrated in FIG. 1 taken along line II-II.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함]에 위치한 에미터부(emitter region)(121), 에미터부(120) 위에 위치하는 전면 보호부(125), 전면 보호부(125) 위에 위치하는 반사 방지부(130), 에미터부(120)와 연결되어 있는 전면 전극부(140), 빛이 입사되지 않고 입사면의 반대쪽 면인 기판(110)의 면[이하, ‘후면(back surface)’이라 함]에 위치하는 후면 전계(back surface field, BSF)부(BSF region)(171), 그리고 기판(110)의 후면 위에 위치하는 후면 전극부(150)를 구비한다. 1 and 2, a solar cell 1 according to an exemplary embodiment of the present invention has an incident surface that is a surface of a substrate 110 and a substrate 110 on which light is incident (hereinafter, referred to as a 'front surface'). 'Emitter region (emitter) 121, the front protection portion 125 located on the emitter portion 120, the anti-reflection portion 130 located on the front protection portion 125, the emitter portion ( The front surface of the front electrode 140 connected to the 120, the back surface is located on the surface of the substrate 110 (hereinafter referred to as the 'back surface') that is opposite to the incident surface without light incident field (BSF) portion (BSF region) 171, and a rear electrode portion 150 positioned on the rear surface of the substrate 110.

결정질 반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 갖고 있고 단결정 실리콘으로 이루어진 반도체 기판이다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑될 수 있다.The crystalline semiconductor substrate 110 is a semiconductor substrate having a first conductivity type, for example a p-type conductivity type, and made of single crystal silicon. When the substrate 110 has a p-type conductivity type, impurities of trivalent elements such as boron (B), gallium, indium, and the like are doped into the substrate 110. However, alternatively, the substrate 110 may be of n-type conductivity type. When the substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the substrate 110.

이러한 기판(110)의 전면은 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 반사 방지부(130) 역시 요철면을 갖는다. The front surface of this substrate 110 is textured to have a textured surface that is an uneven surface. For convenience, in FIG. 1, only the edge portion of the substrate 110 is shown as the texturing surface, and the anti-reflection portion 130 positioned thereon also shows only the edge portion as the uneven surface. However, substantially the entire front surface of the substrate 110 has a texturing surface, and thus the anti-reflection portion 130 located on the front surface of the substrate 110 also has an uneven surface.

이때, 텍스처링 표면을 주로 알카리 용액(alkaline solution)을 이용하여 형성되며, 복수의 요철은 불규칙한 폭과 높이를 갖고 있다. 이때, 형성되는 각 요철의 폭과 높이는 수십 ㎛일 수 있다.In this case, the texturing surface is mainly formed using an alkaline solution, and the plurality of irregularities have irregular widths and heights. At this time, the width and height of each irregularities formed may be several tens of micrometers.

복수의 요철을 갖고 있는 텍스처링 표면에 의해, 기판(110)의 전면 쪽으로 입사되는 빛은 반사 방지부(130)와 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 번의 반사 동작이 발생하면서 기판(110) 내부로 입사된다. 이로 인해, 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 텍스처링 표면으로 인해, 빛이 입사되는 기판(110)과 반사 방지부(130)의 표면적이 증가하여 기판(110)으로 입사되는 빛의 양 또한 증가한다.By the texturing surface having a plurality of irregularities, the light incident toward the front surface of the substrate 110 is generated by a plurality of reflection operations caused by the plurality of irregularities formed on the surface of the anti-reflection portion 130 and the substrate 110. It is incident inside 110. As a result, the amount of light reflected from the front surface of the substrate 110 decreases, thereby increasing the amount of light incident into the substrate 110. In addition, due to the texturing surface, the surface area of the substrate 110 and the anti-reflection portion 130 to which light is incident increases, thereby increasing the amount of light incident on the substrate 110.

에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 기판(110)의 전면 내부에 위치한다. 따라서 제2 도전성 타입의 에미터부(120)는 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.The emitter part 120 is a region in which impurities of a second conductivity type, for example, an n-type conductivity type, which is opposite to the conductivity type of the substrate 110 are doped into the substrate 110, and a surface on which light is incident, that is, It is located inside the front surface of the substrate 110. Accordingly, the emitter portion 120 of the second conductivity type forms a p-n junction with the first conductivity type portion of the substrate 110.

이때, 기판(110)으로의 불순물 확산에 의해 에미터부(120)가 형성되므로 기판(110)과 에미터부(120)의 접합면은 평탄면이 아니라 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.In this case, since the emitter portion 120 is formed by diffusion of impurities into the substrate 110, the bonding surface of the substrate 110 and the emitter portion 120 is affected by the textured surface shape of the substrate 110, not the flat surface. Has uneven surface

그러나, 전면 전극부(140)과 접촉하는 에미터부(120)의 부분은 제조 공정 중 전면 전극부(140)를 형성하는 과정 중에 레이저에 의해 깍이게 되므로 도 1, 2에 도시된 바와 같이, 평탄하게 형성될 수 있으며, 도시된 바와 다르게 기판(110)의 내부 방향으로 곡면이 형성되도록 홈이 형성될 수도 있다.However, the portion of the emitter portion 120 in contact with the front electrode portion 140 is cut by the laser during the process of forming the front electrode portion 140 during the manufacturing process, as shown in FIGS. The groove may be formed so that the curved surface is formed in the inner direction of the substrate 110 differently from the illustrated.

만약, 전면 전극부(140)과 접촉하는 에미터부(120)의 부분에서 기판(110)의 내부 방향으로 곡면이 형성되도록 홈이 형성된 경우, 전면 전극부(140)과 접촉하는 면적이 더 넓어지므로 전면 전극부(140)의 집전 효율이 더 향상될 수도 있다.If the groove is formed so that the curved surface is formed in the inner direction of the substrate 110 in the part of the emitter portion 120 in contact with the front electrode portion 140, the area in contact with the front electrode portion 140 becomes wider. The current collecting efficiency of the front electrode 140 may be further improved.

기판(110)과 에미터부(120)와의 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동한다.Due to the built-in potential difference due to the pn junction between the substrate 110 and the emitter portion 120, the electron-hole pairs, which are charges generated by light incident on the substrate 110, are electrons and holes. Separately, electrons move toward n-type and holes move toward p-type. Therefore, when the substrate 110 is p-type and the emitter portion 120 is n-type, the separated holes move toward the rear surface of the substrate 110 and the separated electrons move toward the emitter portion 120.

에미터부(120)는 기판(110), 즉, 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.The emitter portion 120 forms a pn junction with the substrate 110, that is, the first conductive portion of the substrate 110, and thus, unlike the present embodiment, when the substrate 110 has an n-type conductivity type, The terminator 120 has a p-type conductivity type. In this case, the separated electrons move toward the rear surface of the substrate 110 and the separated holes move toward the emitter portion 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.When the emitter portion 120 has an n-type conductivity type, the emitter portion 120 may be formed by doping the substrate 110 with impurities of a pentavalent element, and conversely, when the emitter portion 120 has a p-type conductivity type, The dopant may be formed by doping the substrate 110 with impurities.

전면 보호부(125)는 에미터부(120) 상부에 위치하며, 결정질 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 결정질 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 결정질 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. The front protection part 125 is positioned above the emitter part 120 and replaces defects such as dangling bonds, which are mainly present on and near the surface of the crystalline semiconductor substrate 110, into stable bonds. By performing a passivation function to reduce the disappearance of the charges transferred toward the surface of the crystalline semiconductor substrate 110 by the defect, the defects of the charge lost on or near the surface of the crystalline semiconductor substrate 110 by the defect Reduce the amount.

이와 같은 전면 보호부(125)는 결정질 반도체 기판(110)이 텍스터링 표면을과 갖는 경우, 기판(110)과 유사하게 하게 복수의 요철을 구비한 텍스처링 표면을 갖게 된다.When the crystalline semiconductor substrate 110 has a texturing surface, the front protection part 125 may have a texturing surface having a plurality of irregularities similar to the substrate 110.

일반적으로 결함은 결정질 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우, 전면 보호부(191)가 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로 페이베이션 기능을 더욱 향상되어, 전하의 손실량은 더욱 증가한다.In general, since defects are mainly present on or near the surface of the crystalline semiconductor substrate 110, in the case of the embodiment, the front protection part 191 is directly in contact with the surface of the crystalline semiconductor substrate 110, thereby further improving the passivation function. As a result, the amount of charge loss further increases.

이와 같은 전면 보호부(125)는 실리콘 산화막(SiO2)을 포함하여 형성될 수 있으며, 열적 산화막(Thermal Oxide) 형성 방법에 의해 형성될 수 있다.The front protection part 125 may be formed to include a silicon oxide film (SiO 2), and may be formed by a method of forming a thermal oxide film.

여기서, 열적 산화막(Thermal Oxide) 형성 방법에 대해 보다 구체적으로 설명하면 다음과 같다.Here, a method of forming a thermal oxide film will be described in more detail.

먼저, 결정질 반도체 기판(110)을 퍼니스(Diffusion Furnace) 내부에 위치시킨 후, 결정질 반도체 기판(110)에 열을 가하는 열처리 공정 동안 퍼니스(Diffusion Furnace)에 산소(O2) 가스를 주입하여 결정질 반도체 기판(110)을 산소(O2) 가스에 노출시킨다.First, the crystalline semiconductor substrate 110 is positioned inside a furnace, and then oxygen (O 2) gas is injected into the furnace during the heat treatment process of applying heat to the crystalline semiconductor substrate 110. (110) is exposed to oxygen (O2) gas.

이와 같은 경우 퍼니스 내부의 산소 가스는 산소 원자들로 분리되며, 이와 같은 산소 원자들은 열처리 공정 초기 단계에서는 결정질 반도체 기판(110)의 실리콘 원자와 결합하면서 실리콘 산화막(SiO2)을 형성하기 시작하며, 실리콘 산화막(SiO2)이 대략 500Å 정도로 성장한 이후에는 산소 원자들이 더 이상 결정질 반도체 기판(110)의 실리콘 원자와 집적적인 접촉을 하지 않게 된다.In this case, the oxygen gas inside the furnace is separated into oxygen atoms, and these oxygen atoms combine with silicon atoms of the crystalline semiconductor substrate 110 at the initial stage of the heat treatment process to start forming a silicon oxide film (SiO 2). After the oxide film SiO2 is grown to about 500 kV, oxygen atoms no longer make integrated contact with the silicon atoms of the crystalline semiconductor substrate 110.

그러나, 이때 반응하지 않고 남아있던 산소 원자들은 이미 형성된 실리콘 산화막(SiO2)으로 다시 들어가 결정질 반도체 기판(110)의 실리콘 원자와 접촉할 때까지 이동하게 되면서 실리콘 산화막(SiO2)이 성장하게 되는 것이다. However, oxygen atoms remaining unreacted at this time enter the previously formed silicon oxide film SiO 2 and move until they come into contact with the silicon atoms of the crystalline semiconductor substrate 110, thereby growing the silicon oxide film SiO 2.

이와 같이 형성되는 실리콘 산화막(SiO2)은 한 개의 실리콘 원자와 두 개의 산소 원자가 결합한 형태로서 순도가 매우 높아, 두께가 동일한 경우 PECVD 장치에 의해 결정질 반도체 기판(110)에 층착된 실리콘 질화물(SiNx)보다 훨씬 향상된 페시베이션 효과를 가지게 되는 것이다.The silicon oxide film (SiO2) formed as described above is a form in which one silicon atom and two oxygen atoms are combined to have a very high purity. It will have a much improved passivation effect.

이와 같이 실리콘 산화막(SiO2)을 포함하는 전면 보호부(125)는 10nm 이상 50nm 이하의 범위에서 두께(t1)가 결정된다.As such, the thickness t1 of the front surface protection part 125 including the silicon oxide film SiO2 is determined in a range of 10 nm to 50 nm.

여기서, 전면 보호부(125)의 두께(t1)를 10nm 이상이 되도록 하는 것은 실리콘 산화막(SiO2)이 최소한의 패시베이션 기능을 수행하도록 하기 위함이고, 전면 보호부(125)의 두께(t1)를 50nm 이하가 되도록 하는 것은 실리콘 산화막(SiO2)의 성장 시간을 고려하여 공정 시간을 단축하기 위함이다.Here, the thickness t1 of the front protective part 125 is set to 10 nm or more so that the silicon oxide film SiO2 performs a minimum passivation function, and the thickness t1 of the front protective part 125 is 50 nm. The reason for the following is to shorten the process time in consideration of the growth time of the silicon oxide film (SiO 2).

즉, 실리콘 산화막(SiO2)은 두께가 두꺼울수록 패시베이션 기능이 향상되나, 상대적으로 실리콘 산화막(SiO2)의 성장 시간이 느린 점을 고려하여 10nm 이상 50nm 이하의 범위에서 두께가 결정될 수 있는 것이다.That is, as the thickness of the silicon oxide film SiO 2 increases, the passivation function is improved. However, the thickness of the silicon oxide film SiO 2 may be determined in a range of 10 nm or more and 50 nm or less in consideration of the slow growth time of the silicon oxide film SiO 2.

다음, 반사 방지부(130)는 전면 보호부(125) 위에 위치하며, 빛의 반사 방지 기능을 주로 실행하고, 하부에 위치하는 전면 보호부(125)의 패시베이션 기능이 감소하는 것을 방지하는 역할을 한다.Next, the anti-reflection unit 130 is positioned above the front protection unit 125, mainly performs the anti-reflection function of light, and serves to prevent the passivation function of the front protection unit 125 located at the bottom thereof from decreasing. do.

이와 같은 반사 방지부(130)은 광투과성의 전도성 물질을 포함한다. 일례로, 반사 방지부(130)는 TCO(Transparent Conductive Oxide) 물질을 포함할 수 있으며, TCO 물질로서는 ITO(Indum Tin Oxide), IZO(indium zinc oxide) 및 ZnO(zinc oxide) 등을 예로 들 수 있다.The anti-reflection unit 130 includes a light transmissive conductive material. For example, the anti-reflection unit 130 may include a transparent conductive oxide (TCO) material, and examples of the TCO material may include indium tin oxide (ITO), indium zinc oxide (IZO), and zinc oxide (ZnO). have.

이와 같은 반사 방지부(130)에 포함되는 TCO물질은 광투과성이 매우 뛰어나,기존에 반사 방지 물질로 사용된 실리콘 질화물(SiNx)보다 훨씬 향상된 광투과 효과를 지닌다.The TCO material included in the anti-reflection unit 130 is excellent in light transmittance, and has a much improved light transmission effect than silicon nitride (SiNx) used as an anti-reflection material.

보다 구체적으로 반사 방지부(130)를 실리콘 질화물(SiNx)로 사용하는 경우, 실리콘 질화물(SiNx)은 물질적 특성상 빛을 반사하기도 하지만 흡수도 한다. 따라서 실리콘 질화물(SiNx)을 반사 방지부(130)로 사용하는 경우, 결정질 반도체 기판(110)으로 흡수되는 빛의 양이 상대적으로 줄어들게 된다.More specifically, when the anti-reflective unit 130 is used as silicon nitride (SiNx), silicon nitride (SiNx) may reflect light but also absorb light due to its physical properties. Therefore, when silicon nitride (SiNx) is used as the anti-reflection portion 130, the amount of light absorbed by the crystalline semiconductor substrate 110 is relatively reduced.

그러나, 본원 발명과 같이 반사 방지부(130)로 TCO 물질을 사용할 경우, TCO 물질의 물질적 특성상 실리콘 질화물(SiNx)보다 훨씬 더 향상된 광투과성을 지니게 된다. 이는 TCO 물질의 물질적 특성상 빛을 흡수하지 아니하고 빛을 주로 반사하거나 투과시키기 때문이다.However, when the TCO material is used as the anti-reflective unit 130 as in the present invention, the TCO material has much improved light transmittance than silicon nitride (SiNx). This is because the material properties of the TCO material do not absorb light and mainly reflect or transmit light.

따라서, 반사 방지부(130)로 TCO 물질을 사용하는 것이 실리콘 질화물(SiNx)을 사용하는 것보다 훨씬 향상된 광투과 효과를 지니게 되는 것이다.Therefore, using the TCO material as the anti-reflection unit 130 will have a much improved light transmission effect than using the silicon nitride (SiNx).

이와 같은 반사 방지부(130)는 10um 이상 100um 이하의 범위에서 두께(t2)가 결정될 수 있다. 여기서, 반사 방지부(130)의 두께(t2)가 10um 이상이 되도록 하는 것은 수광 최적화를 위함이고, 100um 이하가 되도록 하는 것은 TCO 물질의 비용을 고려하여 제조 비용을 절감하기 위함이다. The anti-reflection unit 130 may have a thickness t2 in a range of 10 μm or more and 100 μm or less. Here, the thickness t2 of the anti-reflection portion 130 is 10 μm or more for light reception optimization, and 100 μm or less is to reduce the manufacturing cost in consideration of the cost of the TCO material.

이와 같은 반사 방지부(130)는 결정질 반도체 기판(110)이 텍스터링 표면을과 갖는 경우, 기판(110)과 유사하게 하게 복수의 요철을 구비한 텍스처링 표면을 가질 수 있다.When the crystalline semiconductor substrate 110 has a texturing surface, the anti-reflection portion 130 may have a texturing surface having a plurality of irregularities similar to the substrate 110.

전면 전극부(140)는 결정질 반도체 기판(110)의 전면에 위치하며, 상기 전면 보호부(125)와 상기 반사 방지부(130)를 통과하여 상기 에미터부(120)에 연결된다.The front electrode part 140 is positioned on the front surface of the crystalline semiconductor substrate 110 and is connected to the emitter part 120 through the front protection part 125 and the anti-reflection part 130.

이와 같은 전면 전극부(140)는 전면 보호부(125) 및 반사 방지부(130)에 홀을 형성한 이후에, 에미터부(120)와 연결되도록 홀 내부에 형성될 수 있다.The front electrode unit 140 may be formed inside the hole to be connected to the emitter unit 120 after the hole is formed in the front protection unit 125 and the anti-reflection unit 130.

이와 같은 경우, 전면 전극부(140)가 보다 견고히 에미터부(120)와 연결될 수 있어, 에미터부(120)와 전면 전극부(140) 사이의 접촉 저항을 더 저감할 수 있어 에미터부(120)로부터 수집된 전하를 보다 손실없이 수집할 수 있는 효과가 있다.In this case, the front electrode part 140 may be more firmly connected to the emitter part 120, so that the contact resistance between the emitter part 120 and the front electrode part 140 may be further reduced to emitter part 120. There is an effect that can collect the charge collected from the more lossless.

이와 같은 전면 전극부(140)는 복수의 핑거 전극(141)과 복수의 핑거 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of finger electrodes 141 and a plurality of front bus bars 142 connected to the plurality of finger electrodes 141.

복수의 핑거 전극(141)은 에미터부(120)와 전기적?물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 핑거 전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.The plurality of finger electrodes 141 are electrically and physically connected to the emitter unit 120 and are spaced apart from each other and extend side by side in a predetermined direction. The plurality of finger electrodes 141 collect electric charges, for example, electrons moved toward the emitter unit 120.

복수의 전면 버스바(142)는 에미터부(120)와 전기적?물리적으로 연결되어 있고 복수의 핑거 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.The plurality of front bus bars 142 are electrically and physically connected to the emitter unit 120 and extend side by side in a direction crossing the plurality of finger electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 핑거 전극(141)과 동일 층에 위치하여 각 핑거 전극(141)과 교차하는 지점에서 해당 핑거 전극(141)과 전기적?물리적으로 연결되어 있다. In this case, the plurality of front busbars 142 are positioned on the same layer as the plurality of finger electrodes 141 and are electrically and physically connected to the corresponding finger electrodes 141 at the point where they cross each finger electrode 141.

따라서, 도 1에 도시한 것처럼, 복수의 핑거 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.Accordingly, as shown in FIG. 1, the plurality of finger electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front busbars 142 have a stripe shape extending in the vertical or horizontal direction. The front electrode 140 is positioned in a lattice shape on the entire surface of the substrate 110.

복수의 전면 버스바(142)는 접촉된 에미터부(120)의 부분으로부터 이동하는 전하뿐만 아니라 복수의 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집한다. The plurality of front busbars 142 collects charges that are collected and moved by the plurality of finger electrodes 141 as well as charges that travel from the portion of the emitter portion 120 in contact.

각 전면 버스바(142)는 교차하는 복수의 핑거 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 핑거 전극(141)의 폭보다 크게 할 수도 있다.Since each front busbar 142 must collect charges collected by a plurality of intersecting finger electrodes 141 and move them in a desired direction, the width of each front busbar 142 is greater than the width of each finger electrode 141. You can make it bigger.

이와 같은 복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다. The plurality of front bus bars 142 are connected to an external device and output the collected charges (eg, electrons) to the external device.

이와 같은 전면 전극부(140)의 복수의 핑거 전극(141)과 복수의 전면 버스바(142)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다. The plurality of finger electrodes 141 and the plurality of front bus bars 142 of the front electrode unit 140 are made of at least one conductive material such as silver (Ag).

도 1에서, 기판(110)에 위치하는 핑거 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 1, the number of finger electrodes 141 and the front busbars 142 positioned on the substrate 110 is only one example, and may be changed in some cases.

후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다. The backside electric field 172 is a region in which impurities of the same conductivity type as the substrate 110 are doped at a higher concentration than the substrate 110, for example, a P + region.

이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.A potential barrier is formed due to the difference in impurity concentration between the first conductive region and the rear conductive portion 172 of the substrate 110, thereby hindering the electron movement toward the rear conductive portion 172, which is the direction of the movement of the holes Thereby facilitating hole transport toward the rear electric field 172. Therefore, the amount of charge lost due to the recombination of electrons and holes in the rear surface and the vicinity of the substrate 110 is reduced and the movement of the desired charge (eg, holes) is accelerated to increase the amount of charge transfer to the rear electrode portion 150. .

후면 전극부(150)는 후면 전극(151)과 후면 전극(151)과 연결되어 있는 복수의 후면 버스바(152)를 구비한다. 후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다.The rear electrode unit 150 includes a rear electrode 151 and a plurality of rear bus bars 152 connected to the rear electrode 151. The rear electrode 151 is in contact with the rear electric field 172 located at the rear of the substrate 110, and substantially except for a portion where the rear edge of the substrate 110 and the rear bus bar 152 are positioned. 110) is located throughout the rear.

후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The rear electrode 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.The back electrode 151 collects charges, for example, holes, moving from the back field 172.

이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.In this case, since the rear electrode 151 is in contact with the rear electric field 172 that maintains the impurity concentration higher than that of the substrate 110, the rear electrode 151 is in contact with the rear electric field 172 and the rear electrode 151. The resistance is reduced to improve the charge transfer efficiency from the substrate 110 to the back electrode 151.

복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다. The plurality of rear bus bars 152 are positioned on the rear surface of the substrate 110 where the rear electrode 151 is not located and are connected to the adjacent rear electrode 151.

또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.In addition, the plurality of rear bus bars 152 may face the plurality of front bus bars 142 with respect to the substrate 110.

복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.The plurality of rear busbars 152 collects charges transferred from the rear electrode 151, similar to the plurality of front busbars 142.

복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다. The plurality of rear busbars 152 are also connected to an external device, and the charges (eg, holes) collected by the plurality of rear busbars 152 are output to the external device.

이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.The plurality of rear busbars 152 may be made of a material having better conductivity than the rear electrode 151, and contain at least one conductive material such as silver (Ag), for example.

대안적인 예에서, 후면 전극(151)은 기판(110)의 후면 전체에 위치할 수 있고, 이 경우, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주보며 후면 전극(151) 위에 위치한다. 이때, 경우에 따라 후면 전극(151)은 후면의 가장 자리 부분을 제외한 실질적인 후면 전체 면에 위치할 수 있다. In an alternative example, the back electrode 151 may be located throughout the back side of the substrate 110, in which case the plurality of back busbars 152 may include a plurality of front busbars 142 about the substrate 110. ) And are located on the rear electrode 151 to face each other. In this case, in some cases, the rear electrode 151 may be located on the entire rear surface of the rear surface except for the edge portion of the rear surface.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.The operation of the solar cell 1 according to the present embodiment having such a structure is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지부(130)를 통해 반도체부인 에미터부(120)와 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 텍스처링 표면과 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated onto the solar cell 1 and incident on the emitter part 120, which is a semiconductor part, and the substrate 110 through the anti-reflection part 130, electron-hole pairs are generated in the semiconductor part by light energy. At this time, the reflection loss of the light incident on the substrate 110 by the texturing surface of the substrate 110 and the anti-reflection portion 130 is reduced, thereby increasing the amount of light incident on the substrate 110.

이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 핑거 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극(151)와 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter portion 120 so that the electrons and holes are, for example, the emitter portion 120 having the n-type conductivity type and the p-type conductivity. Respectively move toward the substrate 110 having the type. As such, the electrons moved toward the emitter unit 120 are collected by the plurality of finger electrodes 141 and the plurality of front busbars 142, move along the plurality of front busbars 142, and toward the substrate 110. The moved holes are collected by the adjacent rear electrode 151 and the plurality of rear busbars 152 and move along the plurality of rear busbars 152. When the front bus bar 142 and the rear bus bar 152 are connected with a conductive wire, a current flows, which is used as power from the outside.

다음, 도 3a 내지 도 3g는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명한다.Next, FIGS. 3A to 3G illustrate an example of a method of manufacturing the solar cell shown in FIGS. 1 and 2.

먼저, 도 3a에 도시된 바와 같이, 제 1 도전성 타입을 가지는 결정질 반도체 기판(110)의 전면을 텍스처링 처리하여 결정질 반도체 기판(110)의 전면에 복수의 돌출부를 형성한다. 이를 위하여, 텍스처링 공정 전에에 결정질 반도체 기판(110)을 세정하여 Saw Damage로 인하여 결정질 반도체 기판(110)의 표면에 남아있는 잔여물을 제거하고, 텍스처링 처리 공정을 수행할 수 있다.First, as illustrated in FIG. 3A, the front surface of the crystalline semiconductor substrate 110 having the first conductivity type is textured to form a plurality of protrusions on the front surface of the crystalline semiconductor substrate 110. To this end, the crystalline semiconductor substrate 110 may be cleaned before the texturing process to remove residues remaining on the surface of the crystalline semiconductor substrate 110 due to saw damage, and the texturing process may be performed.

이와 같은 텍스처링 처리 공정은 습식 에칭 공정을 이용할 수 있고, 습식 에칭 공정이후, 결정질 반도체 기판(110)의 표면을 세척하는 세정공정을 수행할 수도 있다.The texturing treatment process may use a wet etching process, and after the wet etching process, a cleaning process of cleaning the surface of the crystalline semiconductor substrate 110 may be performed.

이와 같은 도 3a 공정 이후에 제 1 도전성 타입의 결정질 반도체 기판(110)의 전면에 제 1 도전성 타입과 반대인 제 2 도전성 타입의 에미터부(120)를 형성하고, 열적 산화막(Thermal Oxide) 형성 방법에 의해 에비터부 상부에 실리콘 산화막(SiO2)을 포함하는 전면 보호부(125)를 형성하는 단계가 수행된다.After the process of FIG. 3A, the emitter portion 120 of the second conductivity type opposite to the first conductivity type is formed on the entire surface of the crystalline semiconductor substrate 110 of the first conductivity type, and a method of forming a thermal oxide film is performed. The forming of the front protection part 125 including the silicon oxide film SiO2 is performed on the aviator part.

이와 같은 단계는 크게 두 가지의 방법으로 수행될 수 있다.This step can be performed in two ways.

첫 번째 방법은, 먼저, 도 3b에 도시된 바와 같이, 결정질 반도체 기판(110)의 전면에 제 2 도전성 타입의 불순물(120’)을 코팅(Coating)하여 형성한다. 이때, 제 2 도전성 타입의 불순물(120’)을 결정질 반도체 기판(110)의 전면에 형성할 때에는 스프레이(Spray) 방식 또는 스핀 온(Spin-on) 방식이 이용될 수 있다.In the first method, as shown in FIG. 3B, first, an impurity 120 ′ of the second conductivity type is coated on the entire surface of the crystalline semiconductor substrate 110. In this case, when the impurity 120 ′ of the second conductivity type is formed on the entire surface of the crystalline semiconductor substrate 110, a spray method or a spin-on method may be used.

이후, 제 2 도전성 타입의 불순물이 코팅된 결정질 반도체 기판(110)을 퍼니스(Furnace) 내에 배치시킨다. Thereafter, the crystalline semiconductor substrate 110 coated with the impurity of the second conductivity type is disposed in a furnace.

이후, 퍼니스는 제 2 도전성 타입의 불순물이 코팅된 결정질 반도체 기판(110)을열처리하여, 제 2 도전성 타입의 불순물(120’)이 결정질 반도체 기판(110)의 전면 내부로 확산되도록 하여 도 3c에 도시된 바와 같이, 결정질 반도체 기판(110)의 전면에 p-n 접합을 형성하는 에미터부(120)를 형성할 수 있는 것이다.Thereafter, the furnace heat-treats the crystalline semiconductor substrate 110 coated with the impurity of the second conductivity type, so that the impurity 120 'of the second conductivity type is diffused into the front surface of the crystalline semiconductor substrate 110, and thus, FIG. As shown, the emitter portion 120 that forms the pn junction on the entire surface of the crystalline semiconductor substrate 110 can be formed.

이와 같이, 퍼니스 내부에서 에미터부(120)를 형성하기 위한 열처리 공정시에 퍼니스 내부로 산소(O2) 가스를 주입하여, 도 3c에 도시된 바와 같이, 에비터부 상부에 실리콘 산화막(SiO2)을 포함하는 전면 보호부(125)를 동시에 형성할 수 있는 것이다.As such, the oxygen (O 2) gas is injected into the furnace during the heat treatment process for forming the emitter part 120 in the furnace, and as shown in FIG. 3C, the silicon oxide film SiO 2 is included on the aviator part. Will be able to form the front protective portion 125 at the same time.

두 번째 방법은 먼저, 도 3b에 도시된 바와 같이, 결정질 반도체 기판(110)의 전면에 제 2 도전성 타입의 불순물(120’)을 코팅(Coating)하여 형성한 이후, 퍼니스를 이용하여 열처리 공정을 수행하여 에미터부(120)를 형성하고, 에미터부(120)가 형성된 이후에 퍼니스 내부로 산소(O2) 가스를 주입하여, 에비터부 상부에 실리콘 산화막(SiO2)을 포함하는 전면 보호부(125)를 형성할 수도 있다.In the second method, first, as shown in FIG. 3B, a second conductive type impurity 120 ′ is coated on the entire surface of the crystalline semiconductor substrate 110 and then a heat treatment process is performed using a furnace. After the emitter part 120 is formed, the emitter part 120 is formed, and then oxygen (O 2) gas is injected into the furnace to form the front protection part 125 including the silicon oxide film (SiO 2) on the upper part of the aviator part. May be formed.

이와 같은 첫 번째 방법과 두 번째 방법을 비교하면, 첫 번째 방법은 퍼니스 내에서 열처리 공정시에 에미터부(120)와 전면 보호부(125)를 동시에 형성하도록 하는 것이고, 두 번째 방법은 퍼니스 내에서 열처리 공정을 하여 에미터부(120)를 먼저 형성한 이후에, 퍼니스 내부로 산소(O2) 가스를 주입하여 전면 보호부(125)를 형성하는 것이다.Comparing the first method with the second method, the first method is to simultaneously form the emitter portion 120 and the front protection portion 125 during the heat treatment process in the furnace, and the second method is to After the emitter part 120 is first formed by performing a heat treatment process, oxygen (O 2) gas is injected into the furnace to form the front protection part 125.

이와 같은 첫 번째 방법과 두 번째 방법은 모두 공정 라인을 따라 제조 공정이 수행되는 가운데, 하나의 공정 라인 상에서 연속적으로 처리할 수 있는 공정이므로 생산성 및 공정 효율이 향상되는 효과가 있다.Both the first method and the second method are processes that can be continuously processed on one process line while the manufacturing process is performed along the process line, thereby improving productivity and process efficiency.

또한, 첫 번째 방법은 퍼니스 내에서 열처리 공정시에 에미터부(120)와 전면 보호부(125)를 동시에 형성하므로, 두 번째 방법에 비하여 공정 시간이 보다 단축되는 효과가 있다.In addition, since the first method simultaneously forms the emitter portion 120 and the front protection portion 125 during the heat treatment process in the furnace, the process time is shorter than the second method.

이와 같이, 에미터부(120)와 전면 보호부(125)가 형성된 이후, 도 3d와 같이, 결정질 반도체 기판(110)의 후면에 후면 전계부(172) 및 후면 전극부(150)를 형성할 있다.As such, after the emitter unit 120 and the front protection unit 125 are formed, a rear electric field unit 172 and a rear electrode unit 150 may be formed on the rear surface of the crystalline semiconductor substrate 110 as shown in FIG. 3D. .

이와 같은 후면 전극부(150) 중 후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 포함하여 형성할 수 있으며, 후면 버스바(152)는 은(Ag)과 같은 도전성 물질을 포함할 수 있다. The rear electrode 151 of the rear electrode unit 150 may include a conductive material such as aluminum (Al), and the rear bus bar 152 may include a conductive material such as silver (Ag). have.

여기서, 후면 버스바(152)가 은(Ag)과 같은 도전성 물질을 포함하도록 하는 것은 후면 버스바(152)의 상부에 복수의 태양 전지를 서로 연결하는 리본(Ribbon)이 연결되는데, 이때 후면 버스바(152)와 리본(Ribbon)간의 접촉저항을 줄이는 동시에 접합력을 높이도록 하기 위함이다.Here, the rear bus bar 152 includes a conductive material such as silver (Ag) is connected to the ribbon (ribbon) connecting the plurality of solar cells to each other on top of the rear bus bar 152, wherein the rear bus This is to reduce the contact resistance between the bar 152 and the ribbon (Ribbon) and to increase the bonding force.

그리고, 후면 전계부(172)는 후면 전극(151)과 후면 버스바(152)를 포함하는 후면전극부(150)을 결정질 반도체 기판(110)의 후면에 형성한 이후, 열처리 공정을 수행함으로써 후면 전극(151)과 인접한 결정질 반도체 기판(110)의 후면에 자연스럽게 형성될 수 있다. 이는 후면 전극(151)에 포함된 불순물이 열처리 공정시 자연스럽게 결정질 반도체 기판(110)의 후면 내부로 확산되기 때문이다.In addition, the rear electric field unit 172 forms the rear electrode unit 150 including the rear electrode 151 and the rear bus bar 152 on the rear surface of the crystalline semiconductor substrate 110, and then performs a heat treatment process. It may be naturally formed on the rear surface of the crystalline semiconductor substrate 110 adjacent to the electrode 151. This is because impurities included in the rear electrode 151 naturally diffuse into the rear surface of the crystalline semiconductor substrate 110 during the heat treatment process.

이와 같은 열처리 공정시 앞에서 언급한 퍼니스를 이용할 수 있다.In the heat treatment process, the furnace mentioned above may be used.

다음, 도 3e에 도시된 바와 같이, 전면 보호부(125) 상부에 광투과성의 전도성물질인 TCO 물질을 포함하는 반사 방지부(130)를 형성할 수 있다. Next, as illustrated in FIG. 3E, an anti-reflective part 130 including a TCO material, which is a light-transmissive conductive material, may be formed on the front protection part 125.

이와 같은 반사 방지부(130)는 스퍼터링(Sputtering) 방법이나, 화학 기상 증착(CVD ;Chemical vapor deposition) 방법을 이용하여 전면 보호부(125) 상부에 10um 이상 100um 이하의 범위에서 형성될 수 있다.The anti-reflection unit 130 may be formed in a range of 10 μm or more and 100 μm or less on the front protection part 125 using a sputtering method or a chemical vapor deposition (CVD) method.

이후, 도 3f에 도시된 바와 같이, 반사 방지부(130) 및 전면 보호부(125)에 홀(Hole)을 형성할 수 있다. 이와 같이 홀은 레이저(laser)를 조사하여 형성될 수 있다. Thereafter, as illustrated in FIG. 3F, a hole may be formed in the anti-reflective part 130 and the front protection part 125. As such, the hole may be formed by irradiating a laser.

이와 같은 홀은 도 1에 도시된 전면 전극부(140)의 패턴을 따라 반사 방지부(130) 및 전면 보호부(125)에 형성될 수 있는 것이다.Such a hole may be formed in the anti-reflection part 130 and the front protection part 125 along the pattern of the front electrode part 140 shown in FIG. 1.

이후, 도 3g에 도시된 바와 같이, 반사 방지부(130) 및 전면 보호부(125)에 홀이 형성된 이후, 에미터부(120)에 연결되도록 홀 내부에 도전성 물질인 전면 전극부(140)를 형성할 수 있는 것이다.Thereafter, as shown in FIG. 3G, after the holes are formed in the anti-reflection part 130 and the front protection part 125, the front electrode part 140, which is a conductive material, is formed inside the hole to be connected to the emitter part 120. It can be formed.

이와 같이, 홀 내부에 도전성 물질인 전면 전극부(140)를 형성하는 방법은 스크린 프린팅(Screen printing) 방법을 이용할 수 있다.As such, the method of forming the front electrode 140, which is a conductive material, in the hole may use a screen printing method.

이와 같이, 결정질 반도체 기판(110)의 전면에 반사 방지부(130)와 전면 전극부(140)가 형성된 이후, 전면 전극부(140)를 경화시키기 위해 저온 열처리 과정을 수행할 수 있다. 여기서의 저온 열처리 온도는 에미터부(120)를 형성하는 과정이나, 후면 전계부(172)를 형성하는 과정의 열처리 보다 훨씬 낮은 온도로, 대략 150℃ 내지 250℃가 된다.As such, after the anti-reflection portion 130 and the front electrode portion 140 are formed on the front surface of the crystalline semiconductor substrate 110, a low temperature heat treatment process may be performed to cure the front electrode portion 140. The low temperature heat treatment temperature here is much lower than that of the process of forming the emitter portion 120 or the process of forming the backside electric field portion 172, and becomes approximately 150 ° C to 250 ° C.

이와 같이, 전면 전극부(140)를 경화시키기 위해 저온 열처리 과정을 수행하는 것은 광투과성의 전도성물질을 포함하는 반사 방지부(130)의 물질적 특성이 변하는 것을 방지하기 위함이다. As described above, the low-temperature heat treatment process for curing the front electrode 140 is to prevent the physical properties of the anti-reflective unit 130 including the light transmissive conductive material from changing.

이는 열처리 온도가 대략 300℃ 이상으로 올라가게 되면, 반사 방지부(130)에 포함되는 TCO 물질이 변성을 일으켜 광투과율이 훼손될 수 있어, 결국 반사 방지부(130)의 효율이 저하될 수 있기 때문이다.When the heat treatment temperature rises to about 300 ° C. or more, the TCO material included in the anti-reflective unit 130 may be denatured and the light transmittance may be impaired, resulting in a decrease in the efficiency of the anti-reflective unit 130. Because.

이와 같이 레이저를 이용하여 반사 방지부(130) 및 전면 보호부(125)에 홀(Hole)을 형성한 이후, 스크린 프린팅(Screen printing) 방법을 이용하여 전면 전극부(140)를 형성하는 방법은 전면 전극부(140)와 에미터부(120)간의 접촉 저항을 줄일 수 있고, 전면 전극부(140)의 형성을 보다 용이하게 할 수 있어 생산성이 향상될 수 있으며, 태양 전지의 효율을 향상시킬 수 있는 것이다. As described above, after forming a hole in the anti-reflection unit 130 and the front protection unit 125 using a laser, a method of forming the front electrode unit 140 using a screen printing method is described. The contact resistance between the front electrode part 140 and the emitter part 120 can be reduced, and the formation of the front electrode part 140 can be made easier, so that the productivity can be improved and the efficiency of the solar cell can be improved. It is.

즉, 전면 전극부(140)를 형성하기 위해 별도의 마스크 등을 이용하거나 얼라인을맞출 필요가 없으므로 공정 시간을 단축시켜 생산성을 향상시킬 수 있으며, 레이저를 이용하여 미리 에미터부(120)를 노출시킨 이후, 전면 전극부(140)를 에미터부(120) 상부에 직접 접촉시키므로 전면 전극부(140)와 에미터와의 접촉을 보다 안정적이고 확실하게 할 수 있어 태양 전지의 효율 및 생산성이 향상될 수 있는 것이다.That is, since it is not necessary to use a separate mask or alignment to form the front electrode part 140, the process time can be shortened to improve productivity, and the emitter part 120 is exposed in advance by using a laser. Since the front electrode 140 is in direct contact with the upper part of the emitter part 120, the contact between the front electrode part 140 and the emitter can be more stably and secured, thereby improving efficiency and productivity of the solar cell. It can be.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

1: 태양 전지 110: 기판
121: 에미터부 125: 전면 보호부
130: 반사 방지부 140: 전면 전극부
141: 전면 전극 142: 전면 버스바
150: 후면 전극부 151: 후면 전극
152: 후면 버스바 172: 후면 전계부
1: solar cell 110: substrate
121: emitter portion 125: front protective portion
130: antireflection portion 140: front electrode portion
141: front electrode 142: front busbar
150: rear electrode portion 151: rear electrode
152: rear busbar 172: rear electric field

Claims (15)

제1 도전성 타입의 결정질 반도체 기판;
상기 제1 도전성 타입과 반대인 제2 도전성 타입의 갖고 상기 결정질 반도체 기판과 p-n 접합을 형성하는 에미터부;
상기 에미터부 상부에 위치하며 광투과성의 전도성 물질을 포함하는 반사 방지부;
상기 결정질 반도체 기판의 전면에 위치하며, 상기 에미터부에 연결된 전면 전극부; 및
상기 결정질 반도체 기판의 후면에 위치하며, 상기 결정질 반도체 기판에 연결된 후면 전극부를 포함하는 태양 전지.
A crystalline semiconductor substrate of a first conductivity type;
An emitter portion of a second conductivity type opposite to the first conductivity type and forming a pn junction with the crystalline semiconductor substrate;
An anti-reflective part positioned on the emitter part and including a light-transmitting conductive material;
A front electrode part positioned on a front surface of the crystalline semiconductor substrate and connected to the emitter part; And
A solar cell positioned on a rear surface of the crystalline semiconductor substrate and connected to the crystalline semiconductor substrate.
제 1 항에 있어서,
상기 반사 방지부는 TCO(Transparent Conductive Oxide) 물질을 포함하는 것을 특징으로 하는 태양 전지.
The method of claim 1,
The anti-reflective unit includes a transparent conductive oxide (TCO) material.
제 1 항에 있어서,
상기 반사 방지부의 두께는 10um 이상 100um 이하의 범위에서 결정되는 것을 특징으로 하는 태양 전지.
The method of claim 1,
The thickness of the anti-reflection portion is a solar cell, characterized in that determined in the range of 10um or more and 100um or less.
제 1 항에 있어서,
상기 태양 전지는
상기 에미터부와 상기 반사 방지부 사이에 실리콘 산화막(SiO2)을 포함하는 전면 보호부;를 더 포함하는 것을 특징으로 하는 태양 전지.
The method of claim 1,
The solar cell
And a front protective part comprising a silicon oxide film (SiO 2) between the emitter part and the anti-reflective part.
제 4 항에 있어서,
상기 전면 보호부는 열적 산화막(Thermal Oxide) 형성 방법에 의해 형성되는 것을 특징으로 하는 태양 전지.
The method of claim 4, wherein
The front protection part is a solar cell, characterized in that formed by a method of forming a thermal oxide (Thermal Oxide).
제 4 항에 있어서,
상기 전면 보호부의 두께는 10nm 이상 50nm 이하의 범위에서 결정되는 것을 특징으로 하는 태양 전지.
The method of claim 4, wherein
The thickness of the front protective portion is a solar cell, characterized in that determined in the range of 10nm or more and 50nm or less.
제 4 항에 있어서,
상기 전면 전극부는 상기 전면 보호부 및 상기 반사 방지부에 홀을 형성한 이후에, 상기 에미터부와 연결되도록 상기 홀 내부에 형성되는 것을 특징으로 하는 태양 전지.
The method of claim 4, wherein
And the front electrode part is formed inside the hole to be connected to the emitter part after the hole is formed in the front protective part and the anti-reflection part.
제 1 항에 있어서,
상기 전면 전극부는 은(Ag)을 포함하는 것을 특징으로 하는 태양 전지.
The method of claim 1,
The front electrode unit is a solar cell, characterized in that containing silver (Ag).
제 1 도전성 타입의 결정질 반도체 기판의 전면에 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입의 에미터부을 형성하여 상기 결정질 반도체 기판과 p-n 접합을 형성하는 단계;
상기 에비터부 상부에 열적 산화막(Thermal Oxide) 형성 방법을 이용하여 실리콘 산화막(SiO2)을 포함하는 전면 보호부를 형성하는 단계; 및
상기 결정질 반도체 기판의 후면에 후면 전극부를 형성하는 단계를 포함하는 태양 전지의 제조 방법.
Forming an emitter portion of a second conductivity type opposite to the first conductivity type on a front surface of the crystalline semiconductor substrate of a first conductivity type to form a pn junction with the crystalline semiconductor substrate;
Forming a front protective part including a silicon oxide film (SiO 2) on the aviator part by using a method of forming a thermal oxide; And
Forming a rear electrode portion on the back of the crystalline semiconductor substrate.
제 9 항에 있어서,
상기 에미터부를 형성하는 단계는
상기 결정질 반도체 기판의 전면에 상기 제 2 도전성 타입의 불순물을 형성하는 단계; 및
상기 제 2 도전성 타입의 불순물을 열처리하여 에미터부를 형성하는 단계;를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
The method of claim 9,
Forming the emitter portion
Forming an impurity of the second conductivity type on an entire surface of the crystalline semiconductor substrate; And
And heat-treating the impurities of the second conductivity type to form an emitter portion.
제 10 항에 있어서,
상기 전면 보호부를 형성하는 단계는
상기 에미터부를 형성하기 위한 열처리 공정시에 산소(O2) 가스를 주입하여 상기 에비터부 상부에 실리콘 산화막(SiO2)을 포함하는 전면 보호부를 동시에 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
11. The method of claim 10,
Forming the front protection portion
And injecting oxygen (O2) gas during the heat treatment process to form the emitter portion, thereby simultaneously forming a front protective portion including a silicon oxide film (SiO2) on the aviator portion.
제 9 항에 있어서,
상기 태양 전지의 제조 방법은
상기 전면 보호부 상부에 광투과성의 전도성물질을 포함하는 반사 방지부를 더 형성하는 단계를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
The method of claim 9,
The manufacturing method of the solar cell
And forming an anti-reflective part including a light-transmitting conductive material on the front protection part.
제 12 항에 있어서,
상기 태양 전지의 제조 방법은
상기 반사 방지부 및 상기 전면 보호부에 홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
The method of claim 12,
The manufacturing method of the solar cell
And forming a hole in the anti-reflection portion and the front surface protection portion.
제 13 항에 있어서,
상기 홀은 레이저(laser)를 이용하여 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
The method of claim 13,
The hole is a method of manufacturing a solar cell, characterized in that formed using a laser (laser).
제 13 항에 있어서,
상기 태양 전지의 제조 방법은
상기 반사 방지부 및 상기 전면 보호부에 홀이 형성된 이후, 상기 에미터부에 연결되도록 상기 홀 내부에 도전성 물질인 전면 전극부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
The method of claim 13,
The manufacturing method of the solar cell
And forming a front electrode part made of a conductive material in the hole so as to be connected to the emitter part after holes are formed in the anti-reflection part and the front protection part.
KR1020100101264A 2010-10-18 2010-10-18 Solar cell and manufacturing method thereof Ceased KR20120088029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101264A KR20120088029A (en) 2010-10-18 2010-10-18 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101264A KR20120088029A (en) 2010-10-18 2010-10-18 Solar cell and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20120088029A true KR20120088029A (en) 2012-08-08

Family

ID=46873372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101264A Ceased KR20120088029A (en) 2010-10-18 2010-10-18 Solar cell and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20120088029A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073660A (en) * 2012-12-06 2014-06-17 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20140092970A (en) * 2013-01-16 2014-07-25 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20140094698A (en) * 2013-01-21 2014-07-31 엘지전자 주식회사 Solar cell and manufacturing method thereof
CN110335916A (en) * 2019-04-11 2019-10-15 张勇 Solar cell and its preparation method
TWI750255B (en) * 2016-11-09 2021-12-21 德商梅耶柏格(德國)有限責任公司 Crystalline solar cell comprising a transparent conductive layer between the front face contacts and method for manufacturing a solar cell of this type

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073660A (en) * 2012-12-06 2014-06-17 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20140092970A (en) * 2013-01-16 2014-07-25 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR20140094698A (en) * 2013-01-21 2014-07-31 엘지전자 주식회사 Solar cell and manufacturing method thereof
TWI750255B (en) * 2016-11-09 2021-12-21 德商梅耶柏格(德國)有限責任公司 Crystalline solar cell comprising a transparent conductive layer between the front face contacts and method for manufacturing a solar cell of this type
US11444211B2 (en) 2016-11-09 2022-09-13 Meyer Burger (Germany) Gmbh Crystalline solar cell comprising a transparent, conductive layer between the front-side contacts and method for producing such a solar cell
CN110335916A (en) * 2019-04-11 2019-10-15 张勇 Solar cell and its preparation method

Similar Documents

Publication Publication Date Title
KR101032624B1 (en) Solar cell and manufacturing method thereof
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
KR101258938B1 (en) Solar cell
JP5628952B2 (en) Solar cell
KR20120140049A (en) Solar cell and method for manufacturing the same
KR101925928B1 (en) Solar cell and manufacturing method thereof
JP6352349B2 (en) Solar cell and method for manufacturing solar cell
KR101699312B1 (en) Solar cell and manufacturing method thereof
KR20120088029A (en) Solar cell and manufacturing method thereof
KR20130051623A (en) Bi-facial solar cell and the manufacturing mathod thereof
KR101178445B1 (en) Solar cell and manufacturing method thereof
KR101786982B1 (en) Solar cell and manufacturing method thereof
KR101788163B1 (en) Solar cell and manufacturing method thereof
KR20190041989A (en) Solar cell manufacturing method and solar cell
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101153378B1 (en) Back junction solar cells using a Floating junction and method for manufacturing thereof
KR101976753B1 (en) Solar cell manufacturing method and solar cell
KR20120035003A (en) Method for manufacturing solar cell
KR20170090781A (en) Solar cell and manufacturing method thereof
KR101307204B1 (en) Solar cell and manufacturing method thereof
KR20160064486A (en) Solar cell
KR101322626B1 (en) Solar cell and manufacturing method thereof
KR20120019936A (en) Method for manufacturing solar cell
KR20120031693A (en) Solar cell and method for manufacturing the same
KR20120073541A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101018

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150814

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101018

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160420

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161025

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160420

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I