[go: up one dir, main page]

KR20120029913A - 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법 - Google Patents

고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법 Download PDF

Info

Publication number
KR20120029913A
KR20120029913A KR1020100092050A KR20100092050A KR20120029913A KR 20120029913 A KR20120029913 A KR 20120029913A KR 1020100092050 A KR1020100092050 A KR 1020100092050A KR 20100092050 A KR20100092050 A KR 20100092050A KR 20120029913 A KR20120029913 A KR 20120029913A
Authority
KR
South Korea
Prior art keywords
growth
substrate
led
layer
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100092050A
Other languages
English (en)
Other versions
KR101180414B1 (ko
Inventor
김정곤
구황섭
이용구
Original Assignee
주식회사 맥시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 맥시스 filed Critical 주식회사 맥시스
Priority to KR1020100092050A priority Critical patent/KR101180414B1/ko
Priority to PCT/KR2011/006883 priority patent/WO2012036522A2/en
Publication of KR20120029913A publication Critical patent/KR20120029913A/ko
Application granted granted Critical
Publication of KR101180414B1 publication Critical patent/KR101180414B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법이 개시된다. 본 발명의 실시예에 따른 고휘도 엘이디 용 기판구조는, 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀이 마련되되, 상기 복수 개의 성장 셀은, 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 형성한다.

Description

고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법 {SUBSTRATE STRUCTURE FOR HIGH-EFFICIENCY LIGHT EMITTING DIODES AND METHOD OF GROWING EPITAXIAL BASE-LAYERS THEREON}
본 발명은 고휘도 엘이디(light emitting diode : LED)용 기판 구조 및 그 LED 기판에서의 에피택시 기반층(epitaxial base-layer) 성장방법에 관한 것으로, 더욱 자세하게는 결정 결함 밀도를 줄여 LED의 발광효율 및 광 출력을 증가시키기 위한 고휘도 엘이디 기판의 구조 및 그 엘이디 기판에서 LED 구조 성장의 밑바탕이 되는 에피택시 기반층 성장방법에 관한 것이다.
최근 빛을 발생시키는 광원으로 널리 사용되는 LED는 백열전구나 형광등을 대체하는 차세대 조명으로 각광받고 있다. 특히 질화갈륨(GaN)과 같은 질화물계 화합물 반도체를 이용하는 청색 및 녹색 LED가 개발되면서 모든 색의 구현이 가능하게 되었으며, 이에 따라 다양한 방면에서 수요가 증가하고 있다.
이러한 LED로 대표되는 반도체 소자에서 질화갈륨 또는 질화갈륨 기반의 화합물 반도체 물질(예를 들어 InGaN, AlGaN, AlGaInN 등)은 하부에 물리적으로 단단하고 화학적으로 안정한 기판, 예를 들어 사파이어 기판상에 형성되는 것이 일반적이다. 이러한 사파이어는 2300이상에서 단결정의 형태로 성장된 알루미나(Al2O3) 결정체이다.
질화갈륨 등의 화합물 반도체 물질을 기판 위에 형성함에 있어서, 물질 고유의 특성을 유지하는 결정체로 박막을 형성하는 데에는 에피택시 성장 방법이 사용되고 있다. 기판 위에 기판 물질과 다른 물질로 이루어지는 에피택시 층을 성장시키기 위해서는, 기판과 에피택시 층 사이에 격자상수의 크기가 비슷하고 결정방향이 일치하여야 할 필요가 있다. 또한 후속 열공정 등에서 균열이나 박리 현상이 발생하는 것을 방지하기 위해서는 열팽창 계수와 같은 관련 파라미터도 일치할수록 유리하다.
하지만 질화물 기반의 화합물들은 기판으로 사용되는 사파이어와의 격자상수 차이가 크기 때문에 결정결함(dislocation)도 증가하게 된다. 이러한 결정결함이 증가하게 되면 LED의 비발광성 재결합이 증가하고 빛으로 바뀌지 않는 누설 전류도 증가한다. 이로 인해서 LED의 발광효율이 저하되고 수명이 줄어드는 등의 문제점들이 발생한다.
따라서 결정결함을 줄일 필요가 있다. 이러한 결정 결함을 줄이기 위한 기술로서 Selective Epitaxy 기술이 제안되고 있다.
Selective Epitaxy 기술은, 저온(low temperature)에서 기판 위에 질화갈륨(GaN) 완충 층(buffer layer)을 형성하고, 형성된 완충 층을 수소(H2) 분위기에서 열처리하여 기판상에 질화갈륨 뉴클리에이션 아일랜드(nucleation island)를 형성시킨다. 이를 나타내는 도면이 도 1에 도시되어 있다. 도 1에 도시된 바와 같이 기판(1)상에 다수의 질화갈륨 뉴클리에이션 아일랜드(2)가 랜덤(random)하게 형성되어 있다. 이후, 이렇게 형성된 다수의 질화갈륨 뉴클리에이션 아일랜드를 시드(seed)로 하여, 다수의 질화갈륨 뉴클리에이션 아일랜드상에 질화물 기반의 화합물을 에피택시 성장시킨다. 이와 같이 다수의 질화갈륨 뉴클리에이션 아일랜드를 핵으로 하여 옆방향으로(기판의 평면에 평행한 방향으로) 성장되므로, 기판과의 격자상수 차이로 인한 영향이 감소되어 결정결함 밀도가 감소하게 된다. 이로 인해서 LED 수명이 증가하고 누설전류가 감소하게 되어, LED의 발광효율이 개선되는 효과를 가져 온다.
그러나 Selective Epitaxy 기술을 통해 기판상에 형성되는 다수의 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 랜덤하므로, 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 컨트롤(control) 되지 않게 되어, 결국 LED의 특성 컨트롤(control)이 되지 않는 문제점이 발생한다. 또 뉴클리에이션 아일랜드의 밀도를 충분히 낮추기도 어려워 결정결함의 밀도도 어느 수준 이하로 낮추기 어렵다.
그리고 에피택시 층이 형성되는 기판은 평면 기판(planer substrate)이므로, 에피택시 층위에 형성된 다중양자 우물(Multi-Quantum well)에서 전자(electron)와 정공(photon)이 결합하면서 발생하는 빛을 전반사 시켜 기판 내에 가두어지는 빛의 비율이 증가한다. 이렇게 기판 내에 가둬진 빛은 기판 내에서 계속 전반사 되어 기판 밖으로 나오지 못하고 결국 기판 내에 흡수되어 소멸이 된다. 이는 LED의 광 출력을 줄어들게 하는 원인으로 작용한다.
이를 보완하기 위해서 도 2에 도시된 바와 같은 패턴 사파이어 기판(Patterned Sapphire Substrates : PSS)이 제안되고 있다. 이 PSS 내 뾰족한 형상을 갖는 다수의 패턴(3)은 다중양자우물에서 발생한 빛이 전반사 각도를 넘어서 난반사 되도록 하기 위한 용도로서 사용되며, PSS 내 다수의 패턴(3) 이외의 평면 부분(4)은 에피택시 층이 성장하기 위한 뉴클리에이션 아일랜드로서 사용된다. 이와 같이 다중양자우물에서 발생한 빛이, 뾰족한 형상을 갖는 다수의 패턴(3)에서 난반사하기 때문에, 결국 LED의 광 출력은 증가하게 된다.
즉, PSS는 광 출력을 증가시킬 수 있지만, 뉴클리에이션 아일랜드가 PSS의 평면 부분(4)에 랜덤하게 분포하기 때문에, 뉴클리에이션 아일랜드의 크기, 모양 및 밀도를 조절하는 것이 불가능하다는 문제점을 가진다. 특히 PSS 윗면에서 평면 부분의 비율이 필요 이상으로 넓기 때문에 결정 결함의 밀도도 증가하고 전반사에 의하여 가둬지는 빛의 비율도 증가한다.
LED의 발광효율 및 광 출력, 동작수명을 증가시키기 위하여, 에피택시 층을 형성하기 위한 시드로서 작용하는 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 조절된 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법이 제안된다.
본 발명의 일 양상에 따른, 고휘도 엘이디용 기판 구조는, 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀이 마련되되, 상기 복수 개의 성장 셀은, 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 형성한다.
상기 바닥면은, 평면일 수 있고, 상기 다각형은, 육각형, 사각형 또는 삼각형일 수 있고, 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면은, 평면 또는 곡면일 수 있다. 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면과 상기 바닥면이 이루는 각도는, 30도 내지 80도 중 하나일 수 있다.
상기 바닥면의 외주는, 원형 또는 다각형의 형상을 가질 수 있다.
본 발명의 다른 양상에 따른, 엘이디 기판에서의 에피택시 기반층 성장방법은, 기판을 마련하는 단계; 반도체 공정을 통하여 상기 마련된 기판의 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀을 형성하되, 상기 복수 개의 성장 셀이 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 갖도록 형성하는 단계; 저온(low temperature)에서, 상기 형성된 성장 셀의 바닥면 및 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에, 제 1 화합물 반도체를 성장시켜 제 1 완충 층(buffer layer)을 형성하는 단계; 상기 형성된 제 1 완충 층을 어닐링(annealing)하여, 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에 형성된 제 1 완충 층을 제거하고 상기 형성된 성장 셀의 바닥면에 형성된 제 1 완충 층만 남겨서 상기 복수의 성장 셀마다 제 1 뉴클리에이션 아일랜드를 형성하는 단계; 고온(high temperature)에서, 상기 형성된 뉴클리에이션 아일랜드를 시드(seed)로 해서 피라미드 형태의 제 2 뉴클리에이션 아일랜드를 형성하는 단계; 및 제 2 뉴클리에이션 아일랜드를 시드로 제 2 화합물 반도체를 면 방향 결정성장(lateral growth)시켜 제 2 완충 층을 형성함으로써, LED 에피층 구조 성장을 위한 에피택시 기반층(epitaxial base-layer)을 형성하는 단계를 포함한다.
상기 기판의 소재는, 사파이어일 수 있고, 상기 제 1 화합물 반도체는, 질화알루미늄(AlN), 질화갈륨(GaN) 또는 AlGaInN일 수 있고, 상기 제 2 화합물 반도체는, 질화갈륨 또는 질화갈륨 기반의 화합물 반도체일 수 있다.
본 발명의 실시예에 따른 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법에 따르면, 반도체 공정을 통하여 에피택시 층 성장의 시드로서 작용하는 뉴클리에이션 아일랜드가 형성되는 바닥면의 크기, 모양, 위치 및 밀도를 조절함으로써 그 위에 성장되는 질화물 반도체의 결정결함을 줄이고 결정특성을 균일하게 할 수 있어, 엘이디 성능 향상 및 특성 컨트롤이 용이하게 이루어질 수 있다.
또한 본 발명의 실시예에 따른 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법에 따르면, 바닥면의 외주로부터 상향으로 벌어져 연장된 끝점들을 연결하여 끝점들을 연결하는 부분에 면이 형성되지 않도록 함으로써, 제 1 뉴클리에이션 아일랜드 및 제 2 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치를 용이하게 조절할 수 있다. 이는 LED 기반층의 결정결함밀도를 줄이고 결정 특성의 균일성을 향상시켜 LED의 성능향상(발광효율 증대, 누설전류 감소, 수명 증대, 생산수율 증대 등)으로 이어진다.
또한 본 발명의 실시예에 따른 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법에 따르면, 바닥면 외주와 끝점들에 의해서 형성되는 면을 바닥면의 외주로부터 벌어지도록 상향 경사지어 형성함으로써, LED의 다중양자우물에서 발생하는 빛을 난반사 시켜 LED의 광 출력을 증가시킬 수 있게 된다.
그리고 열팽창 계수가 많이 다른 기판과 질화물계 화합물 반도체가 직접 결합되는 면의 면적을 제1 뉴클리에이션 아일랜드가 형성되는 바닥면에 국한시킴으로써, 에피층 성장이 끝나서 상온으로 식힌 상태에서 질화물계 화합물 반도체 에피층에 가해지는 기계적 스트레스를 줄일 수 있다. 이는 이 기계적 스트레스에 따른 piezoelectric effect에 의해 나타나는 여러 문제점들(구동 전류에 따른 파장의 비이상적인 큰 변화, 발광 효율의 감소, 캐리어 손실 증대 등)을 줄임으로써 LED의 성능 및 신뢰도 향상으로 이어진다.
도 1은 수소 분위기 열처리를 통하여 기판상에 형성된 질화갈륨 뉴클리에이션 아일랜드를 나타낸 도면으로, 종래의 Selective Epitaxy 기술 적용을 위한 뉴클리에이션 아일랜드의 모습을 나타낸다.
도 2는 삼각 피라미드 형태의 패턴 사파이어 기판(Patterned Sapphire Substrates)을 나타낸 도면으로, 전반사를 줄여 다중양자우물에서 발생한 빛을 많이 밖으로 뽑아내려는 데에만 주안점을 둔 PSS를 나타낸다.
도 3은 본 발명의 실시예에 따른 엘이디용 기판의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 엘이디용 기판에서 성장 셀 하나의 모양 및 크기를 예시한 도면이다.
도 5는 본 발명의 실시예에 따른 엘이디 기판 전체의 모습을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 엘이디 기판에서의 에피택시 층 성장방법을 플로우차트로 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 엘이디 기판에서의 에피택시 층 성장과정을 예시한 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명의 실시예에 따른 엘이디용 기판의 구조를 나타낸 도면이고, 도 5는 본 발명의 실시예에 따른 엘이디 기판 전체의 모습을 나타낸 도면이다.
도 3의 (a)는 엘이디 기판의 평면도이고 도 3의 (b)는 엘이디 기판의 사시도를 나타낸다.
도 5에 도시된 바와 같이, 엘이디 기판(9)의 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀(도 4)이 마련된다. 이때, 복수 개의 성장 셀(도 4)은, 뉴클리에이션 아일랜드가 형성되는 바닥면(5)의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 연장된 끝점(6)들이 뾰족한 능선(sharp-pointed ridge)(7)으로 연결되어 다각형을 형성한다. 이때, 뉴클리에이션 아일랜드가 형성되는 바닥면(5)은 평면일 수 있고, 성장 셀의 테두리 다각형은 육각형, 사각형 또는 삼각형일 수 있고, 바닥면(5)의 외주와 끝점(6)들에 의해서 형성되는 면(8)은 복수 개의 평면 또는 곡면일 수 있고, 바닥면(5)의 외주는 원형 또는 다각형의 형상을 가질 수 있다.
이러한 구조를 갖는 엘이디 기판(9)에서 에피택시 층은, 평면인 바닥면(5)에 저온성장 후 수소 분위기 열처리 과정을 통하여 제 1 뉴클리에이션 아일랜드(13)를 형성한다. 이 제 1 뉴클리에이션 아일랜드를 시드로서 해서 고온에서 질화갈륨 또는 질화갈륨 기반 화합물 반도체를 피라미드 형태로 성장시켜 제 2 뉴클리에이션 아일랜드(15)를 형성한다. 그리고 이 제 2 뉴클리에이션 아일랜드를 시드로 면 방향으로 결정성장(lateral growth)시켜, 바닥면(5)의 외주와 끝점(6)들에 의해서 형성되는 면을 따라 능선(7)까지 성장함으로써 완충 층(buffer layer)을 형성할 수 있다.
이때, 연장된 끝점(7)들을 뾰족한 능선(7)으로 연결한 이유는, 연장된 끝점(7)들 간 연결부분에 평면이 있는 경우 이 평면이 뉴클리에이션 아일랜드로 작용하게 되어 원하지 않는 곳에 뉴클리에이션 아일랜드가 형성되는 것을 막기 위함이다. 또한 바닥면(5)의 외주와 끝점(6)들에 의해서 형성되는 면(8)은 바닥면(5)의 외주로부터 벌어지도록 상향 경사지어 형성되므로 LED의 다중양자우물에서 발생하는 빛을 난반사 시켜 LED의 광 출력을 증가시키는 역할을 한다.
이러한 엘이디 기판(9)의 일면에 형성된 복수 개의 성장 셀(6)은 벌집 모양의 형상을 가질 수 있으며, 이러한 벌집 모양의 형상을 갖는 복수 개의 성장 셀(10)의 크기에 대한 실시예가 도 4에 도시되어 있다.
도시된 바와 같이, 바닥면(5)은 육각형의 모습이며 직경이 0.5μm 정도이다. 바닥면(5)의 외주와 끝점에 의해서 형성되는 면(8)은 곡면으로 형성됨을 알 수 있다. 그리고 바닥면(5)의 외주와 끝점(6) 사이의 수평 거리는 2μm 정도이고 수직거리는 1.5μm 정도임을 수 있다. 이렇게 바닥면(5)의 크기, 모양, 밀도 및 위치는 엘이디 기판(9)을 제조하는 공정에서 원하는 형태로 조절할 수 있으므로, 결국 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 조절되는 결과를 가져와서, LED 특성 컨트롤이 가능해진다.
LED용 기판 설계에서 중요한 부분은 성장시간과 공정상의 문제가 없는 한 성장 셀의 밀도를 최소화하여 결정 결함 밀도를 줄이는 것, 셀들이 만나서 이루는 능선을 뾰족하게 함으로써 능선에 시드가 없도록 하는 것, 성장 셀의 바닥면(5) 넓이를 최소화하여 결정결함의 밀도를 줄이고 광 추출 효율을 높이는 일, 그리고 바닥면(5)의 외주와 끝점에 의해서 형성되는 면(8)과 기판 평면이 이루는 평균 각도를 30도에서 80도 사이 중 하나로 함으로써 광 추출 효율을 극대화하는 것이다.
도 6은 본 발명의 실시예에 따른 엘이디 기판에서의 에피택시 층 성장방법에 대한 플로우차트이다.
도시된 바와 같이, 에피택시 층 성장에 이용될 기판을 마련한다(S1). 이때 기판은 사파이어 기판일 수 있다. 마련된 기판의 일면에 반도체 공정을 통하여 에피택셜 층(epitaxial layer)의 성장을 위한 시드(seed)로 작용하는 제 1 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀을 형성한다(S2). 이때, 복수 개의 성장 셀이, 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 갖도록 형성될 수 있다. 이때 다각형은 육각형일 수도 있고 사각형 또는 삼각형일 수도 있다.
이후, 저온(low temperature)에서, 형성된 성장 셀의 바닥면 및 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에, 제 1 화합물 반도체를 성장시켜 제 1 완충 층(buffer layer)을 형성한다(S3). 이 모습이 도 7의 (a)에 도시되어 있다. 도시된 바와 같이 성장 셀의 바닥면(12) 및 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면(10)에 제 1 완충 층(11)이 형성되어 있음을 알 수 있다.
이때, 바닥면(12)은 평면일 수 있으며, 바닥면(12)의 외주와 상기 끝점들에 의해서 형성되는 면(10)은 평면 또는 곡면일 수 있다. 그리고 바닥면(12)의 외주는 원형 또는 다각형의 형상을 가질 수 있다. 제 1 화합물 반도체는 질화알루미늄(AlN) 또는 질화갈륨(GaN), 또는 AlGaInN일 수 있다.
이렇게 형성된 제 1 완충 층(11)을 수소 분위기에서 어닐링(annealing)하여, 바닥면(12)의 외주와 상기 끝점들에 의해서 형성되는 면(10)에 형성된 제 1 완충 층(11)을 제거하고 성장 셀의 바닥면(12)에만 제 1 완충 층(11)만 남겨서 복수의 성장 셀마다 제 1 뉴클리에이션 아일랜드(13)를 형성한다(S4). 이를 나타내는 도면이 도 7의 (b)에 도시되어 있다. 도시된 바와 같이 바닥면(12)에만 제 1 뉴클리에이션 아일랜드(13)가 생성됨을 알 수 있다.
이 제 1 뉴클리에이션 아일랜드(13)를 시드로 고온에서 질화물계 화합물 반도체 층을 성장시켜 피라미드 형태의 제 2 뉴클리에이션 아일랜드(14)를 형성한다(S5).
이렇게 고온(high temperature)에서 형성된 제 2 뉴클리에이션 아일랜드를 시드(seed)로 해서, 제 2 화합물 반도체를 면 방향 결정성장(lateral growth)시켜 제 2 완충 층을 형성함으로써, LED 에피층을 성장시킬 에피택시 기반층(epitaxial base-layer) (또는 제 2 완충층)(15)을 형성한다(S6).
즉, 도 7의 (c)에 도시된 바와 같이, 뉴클리에이션 아일랜드(13)을 시드로 해서 제 2 화합물 반도체가 화살표로 표시된 바와 같이 면 방향 결정성장을 하고, 도 7의 (d)에 도시된 바와 같이 윗면이 평탄한 제2완충 층(15)이 형성된다. 이때, 제 2 화합물 반도체는, 질화갈륨 또는 질화갈륨 기반의 화합물 반도체일 수 있다.
이렇게 성장된 LED용 에피택시 기반층에서 결정결함 밀도, 더 정확하게 dislocation 밀도가 줄어드는 것은 제 2 뉴클리에이션 아일랜드의 모양이 피라미드 형태이라는 점과,성장되는 결정 표면에서 결정이 성장되는 방향으로 전파되는 dislocation의 속성에 기인한다. 제 2 뉴클리에이션 아일랜드가 끝이 뾰족한 형태로 만들어지면, 제 2 뉴클리에이션 아일랜드 안에 있었던 결정결함들은 모두 피라미드 옆쪽 표면에 닿게 된다. 이 상태에서 에피층 성장이 옆방향으로 계속되면 dislocation은 도 7 (c)의 화살표로 표시된 옆방향으로 전파되다가 기판의 경사면(도 4의 도면부호 8)에서 멈춘다. 이렇게 기반층의 표면을 향해 전파되던 결정결함이 제 2 뉴클리에이션 아일랜드의 피라미드 표면을 만나 옆으로 전파되면서 dislocation이 소멸되는 것이다. 따라서 LED용 에피택시 기반층의 윗부분에는 dislocation이 없어지게 된다.
상술한 과정을 통해 형성된 에피택시 기반층은 LED뿐만 아니라, Schottky 다이오드와 pn 접합 다이오드, 트랜지스터 등의 전자 소자, 포토 다이오드, 태양전지 등의 성능 향상에도 활용될 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.

Claims (15)

  1. 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀이 마련되되,
    상기 복수 개의 성장 셀은, 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 형성하는 것을 특징으로 하는, 고휘도 엘이디용 기판구조.
  2. 제 1 항에 있어서,
    상기 바닥면은,
    평면인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.
  3. 제 1 항에 있어서,
    상기 다각형은,
    육각형, 사각형 또는 삼각형인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.
  4. 제 1 항에 있어서,
    상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면은,
    평면 또는 곡면인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.
  5. 제 4 항에 있어서,
    상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면과 상기 바닥면이 이루는 각도는, 30도 내지 80도 중 하나인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.
  6. 제 1 항에 있어서,
    상기 바닥면의 외주는,
    원형 또는 다각형의 형상을 갖는 것을 특징으로 하는, 고휘도 엘이디용 기판구조.
  7. 기판을 마련하는 단계;
    반도체 공정을 통하여 상기 마련된 기판의 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀을 형성하되, 상기 복수 개의 성장 셀이 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 갖도록 형성하는 단계;
    저온(low temperature)에서, 상기 형성된 성장 셀의 바닥면 및 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에, 제 1 화합물 반도체를 성장시켜 제 1 완충 층(buffer layer)을 형성하는 단계;
    상기 형성된 제 1 완충 층을 어닐링(annealing)하여, 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에 형성된 제 1 완충 층을 제거하고 상기 형성된 성장 셀의 바닥면에 형성된 제 1 완충 층만 남겨서 상기 복수의 성장 셀마다 제 1 뉴클리에이션 아일랜드를 형성하는 단계;
    고온(high temperature)에서, 상기 형성된 뉴클리에이션 아일랜드를 시드(seed)로 해서 피라미드 형태의 제 2 뉴클리에이션 아일랜드를 형성하는 단계; 및
    제 2 뉴클리에이션 아일랜드를 시드로 제 2 화합물 반도체를 면 방향 결정성장(lateral growth)시켜 제 2 완충 층을 형성함으로써, LED 에피층 구조 성장을 위한 에피택시 기반층(epitaxial base-layer)을 형성하는 단계를 포함하는 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  8. 제 7 항에 있어서,
    상기 바닥면은,
    평면인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  9. 제 7 항에 있어서,
    상기 다각형은,
    육각형, 사각형 또는 삼각형인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  10. 제 7 항에 있어서,
    상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면은, 평면 또는 곡면인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  11. 제 10 항에 있어서,
    상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면과 상기 바닥면이 이루는 각도는, 30도 내지 80도 중 하나인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  12. 제 7 항에 있어서,
    상기 바닥면의 외주는,
    원형 또는 다각형의 형상을 갖는 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  13. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 기판의 소재는, 사파이어인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  14. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 화합물 반도체는,
    질화알루미늄(AlN), 질화갈륨(GaN) 또는 AlGaInN인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
  15. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 2 화합물 반도체는,
    질화갈륨 또는 질화갈륨 기반의 화합물 반도체인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
KR1020100092050A 2010-09-17 2010-09-17 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법 Active KR101180414B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100092050A KR101180414B1 (ko) 2010-09-17 2010-09-17 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법
PCT/KR2011/006883 WO2012036522A2 (en) 2010-09-17 2011-09-16 Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092050A KR101180414B1 (ko) 2010-09-17 2010-09-17 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법

Publications (2)

Publication Number Publication Date
KR20120029913A true KR20120029913A (ko) 2012-03-27
KR101180414B1 KR101180414B1 (ko) 2012-09-10

Family

ID=45832137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092050A Active KR101180414B1 (ko) 2010-09-17 2010-09-17 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법

Country Status (2)

Country Link
KR (1) KR101180414B1 (ko)
WO (1) WO2012036522A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
CN107919392A (zh) * 2017-11-09 2018-04-17 中国电子科技集团公司第五十五研究所 氮化镓基氮化物高电子迁移率晶体管外延结构及生长方法
CN115101639A (zh) * 2022-06-01 2022-09-23 材料科学姑苏实验室 InGaN基光电子器件的复合衬底及其制备方法和应用

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825137B1 (ko) * 2006-07-11 2008-04-24 전북대학교산학협력단 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드

Also Published As

Publication number Publication date
WO2012036522A3 (en) 2012-06-28
KR101180414B1 (ko) 2012-09-10
WO2012036522A2 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5807015B2 (ja) 発光素子の製造方法
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
KR100658938B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
CN101931039B (zh) 具有双层交错贯穿孔洞的氮化镓基发光二极管及其制作工艺
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
CN101452980B (zh) 三族氮化合物半导体发光二极管的制造方法
JP4552828B2 (ja) 半導体発光素子の製造方法
JP2013175553A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
CN103650175A (zh) 半导体发光器件及其制造方法
CN104733579A (zh) 半导体发光器件及其制备方法
CN108767079A (zh) 基于石墨烯衬底的led外延结构及生长方法和led
KR101499952B1 (ko) 반도체 발광소자 및 그 제조방법
JP5458874B2 (ja) 窒化物半導体の成長方法
KR101180414B1 (ko) 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법
KR101279073B1 (ko) 발광 다이오드 및 그 제조방법
CN103094440A (zh) 氮化物发光二极管及其制作方法
KR100755610B1 (ko) 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
CN101728244A (zh) 阻断半导体差排缺陷的方法
JP5115925B2 (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
CN103872200B (zh) 形成半导体层的方法、半导体发光器件及其制造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
CN101483212A (zh) 三族氮化合物半导体发光二极管及其制造方法
KR20120097583A (ko) 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법
CN101350388A (zh) 供半导体光电组件磊晶用的半导体结构组合及其制程

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100917

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20111025

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111031

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120822

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120831

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120831

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150604

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160608

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170621

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200609

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20250610

Start annual number: 14

End annual number: 14