KR20110077734A - Etching solution composition and manufacturing method of semiconductor device using same - Google Patents
Etching solution composition and manufacturing method of semiconductor device using same Download PDFInfo
- Publication number
- KR20110077734A KR20110077734A KR1020090134381A KR20090134381A KR20110077734A KR 20110077734 A KR20110077734 A KR 20110077734A KR 1020090134381 A KR1020090134381 A KR 1020090134381A KR 20090134381 A KR20090134381 A KR 20090134381A KR 20110077734 A KR20110077734 A KR 20110077734A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- acid
- filler
- composition
- volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
Abstract
본 발명은 식각액 조성물 및 이를 이용한 반도체 디바이스의 제조 방법에 관한 것으로, 구체적으로 본 발명의 식각액 조성물은 황산 0.5 내지 2 부피%; 인산 0.5 내지 5 부피%; 산 해리 상수(pKa)의 값이 3.0 이상인 약산 0.1 내지 1 부피%; 과산화수소 0.01 내지 0.1 부피%; 및 잔부의 순수를 포함한다. The present invention relates to an etchant composition and a method for manufacturing a semiconductor device using the same, specifically, the etchant composition of the present invention is 0.5 to 2% by volume sulfuric acid; 0.5 to 5% by volume phosphoric acid; 0.1 to 1% by volume of weak acid having an acid dissociation constant (pKa) of 3.0 or more; 0.01 to 0.1 volume percent hydrogen peroxide; And the balance of pure water.
본 발명의 식각액 조성물은 식각 속도를 제어할 수 있으며, 피식각층의 균일성이 향상되고, 피식각층 외의 주변 재료에 주는 영향을 최소화시킬 수 있어 반도체 제조 공정 중 습식 식각에 유용하게 이용될 수 있다. The etchant composition of the present invention can control the etching rate, improve the uniformity of the etching target layer, and can minimize the influence on the surrounding materials other than the etching target layer can be usefully used for wet etching during the semiconductor manufacturing process.
식각, 산 해리 상수, 식각 속도 Etch, Acid Dissociation Constant, Etch Rate
Description
본 발명은 식각액 조성물 및 이를 이용한 반도체 디바이스의 제조 방법에 관한 것으로, 구체적으로는 식각 속도를 제어할 수 있으며, 피식각층의 균일성이 향상되고, 피식각층 외의 주변 재료에 주는 영향을 최소화시킬 수 있는 반도체 제조 공정 중 습식 식각에 이용될 수 있는 식각액 조성물 및 이를 이용한 반도체 디바이스의 제조 방법에 관한 것이다. The present invention relates to an etching solution composition and a method for manufacturing a semiconductor device using the same, and specifically, the etching rate can be controlled, the uniformity of the etching target layer can be improved, and the influence on the surrounding materials other than the etching target layer can be minimized. The present invention relates to an etchant composition that can be used for wet etching in a semiconductor manufacturing process, and a method of manufacturing a semiconductor device using the same.
일반적으로 반도체 소자는 증착 공정, 사진 공정, 식각 공정 및 이온주입 공정 등의 일련의 공정을 수행하여 이루어진다. 즉, 반도체 소자는 웨이퍼위에 다결정막, 실리사이드막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 반도체 박막을 증착하여 사진 공정 및 식각 공정을 통해 패턴을 형성시켜 완성한다. 그러므로, 반도체 소자는 다양한 종류의 다결정막, 실리사이드막, 산화막, 질화막 및 금속막 등에 패턴을 형성시켜야 하므로, 상기 다양한 종류에 따른 막들을 효과적으로 제거하는 식각액 조성물은 상당히 중요하다.In general, a semiconductor device is formed by performing a series of processes such as a deposition process, a photo process, an etching process, and an ion implantation process. That is, a semiconductor device is formed by depositing a plurality of semiconductor thin films, such as a polycrystalline film, a silicide film, an oxide film, a nitride film and a metal film, on a wafer to form a pattern through a photo process and an etching process. Therefore, since the semiconductor device must form a pattern on various types of polycrystalline film, silicide film, oxide film, nitride film, and metal film, an etchant composition for effectively removing the films according to the various types is very important.
또한, 반도체 디바이스 제조 공정 중 배선 공정 또는 시드 금속층의 제거 공정 등에도 식각 공정이 포함되며, 황산 또는 인산 및 과산화수소를 포함하는 식각액 조성물이 사용된다. In addition, an etching process is also included in the wiring process, the removal of the seed metal layer, and the like during the semiconductor device manufacturing process, and an etching solution composition containing sulfuric acid or phosphoric acid and hydrogen peroxide is used.
식각액 조성물을 이용한 습식 식각 공정에는 단일 타입(single type)의 식각, 타입(batch type)의 식각 또는 딥 타입(dip type)의 식각 방법 등이 사용될 수 있다. 그 중 딥 타입의 식각 방법이 균일성 및 비용면에서 가장 우수하다. 그러나, 황산 또는 인산 등을 포함하는 식각액 조성물로 딥 방식의 식각을 수행시 식각액의 흐름 방향에 따라 식각 속도가 상이하여 식각이 균일하게 일어나지 못하며, 식각액이 dump 등 주변 재료를 공격하여 식각 프로파일의 불량이 나타나는 문제점이 있다. In the wet etching process using the etchant composition, a single type of etching, a batch type etching, or a dip type etching method may be used. Among them, the dip type etching method is the best in terms of uniformity and cost. However, when the dip type etching is performed with an etching solution composition containing sulfuric acid or phosphoric acid, the etching rate is different depending on the flow direction of the etching solution, so that the etching does not occur uniformly. There is a problem appearing.
상기의 문제점을 해결하고자 본 발명의 목적은, 식각 속도를 제어할 수 있으며, 피식각층 전체에서의 식각 속도가 균일하여 피식각층의 균일성이 향상되고, 피식각층 외의 주변 재료에 주는 영향을 최소화시킬 수 있는 반도체 제조 공정 중 습식 식각에 이용될 수 있는 식각액 조성물 및 이를 이용한 반도체 디바이스의 제조 방법을 제공하는 것이다. An object of the present invention to control the above problems, it is possible to control the etching rate, the etching speed is uniform in the entire etching layer to improve the uniformity of the etching layer, and to minimize the influence on the surrounding material other than the etching layer The present invention provides an etchant composition that can be used for wet etching in a semiconductor manufacturing process, and a method for manufacturing a semiconductor device using the same.
상기의 목적을 달성하고자 본 발명은, The present invention to achieve the above object,
황산 0.5 내지 2 부피%;Sulfuric acid 0.5-2% by volume;
인산 0.5 내지 5 부피%; 0.5 to 5% by volume phosphoric acid;
산 해리 상수(pKa)의 값이 3.0 이상인 약산 0.1 내지 1 부피%; 0.1 to 1% by volume of weak acid having an acid dissociation constant (pKa) of 3.0 or more;
과산화수소 0.01 내지 0.1 부피%; 및 0.01 to 0.1 volume percent hydrogen peroxide; And
잔부의 순수를 포함하는 식각액 조성물을 제공한다. It provides an etchant composition comprising the remainder of the pure water.
상기 약산은 아세트산일 수 있다. The weak acid may be acetic acid.
상기 식각액 조성물은 딥 타입의 식각 공정에 사용될 수 있다. The etchant composition may be used in a dip type etching process.
본 발명의 다른 목적을 달성하고자 본 발명은, The present invention to achieve another object of the present invention,
기판의 일 면에 금속을 적층하는 시드층 형성 단계;A seed layer forming step of depositing a metal on one surface of the substrate;
상기 시드층의 상면에 포토레지스트를 코팅하고 노광 및 현상 공정을 거쳐 포토레지스트 패턴을 형성하는 패턴 형성 단계;A pattern forming step of coating a photoresist on the seed layer and forming a photoresist pattern through an exposure and development process;
상기 포토레지스트가 코팅되지 않은 노출된 시드층의 상면에 금속을 주입하여 필러(pillar)를 형성하는 필러 형성 단계; A filler forming step of forming a pillar by injecting a metal into an upper surface of the exposed seed layer not coated with the photoresist;
상기 필러를 제외한 포토레지스트를 제거하는 제거 단계; 및A removal step of removing the photoresist except the filler; And
상기 필러를 제외하고 상기 제거 단계에서 제거된 포토레지스트의 하면에 위치한 시드층을 본 발명의 식각액 조성물을 이용하여 제거하는 식각 단계를 포함하는 반도체 디바이스의 제조 방법을 제공한다. Etching step of removing the seed layer on the lower surface of the photoresist removed in the removal step except for the filler using the etching solution composition of the present invention A method for manufacturing a semiconductor device is provided.
상기 필러 형성 단계 후에 상기 필러의 상면에 솔더층(solder layer)을 형성하는 솔더층 형성 단계를 더 포함할 수 있다. The method may further include a solder layer forming step of forming a solder layer on an upper surface of the filler after the filler forming step.
상기 시드층 및 필러는 구리로 형성될 수 있다. The seed layer and the filler may be formed of copper.
상기 솔더층은 납, 주석 또는 이의 합금으로 형성될 수 있다. The solder layer may be formed of lead, tin, or an alloy thereof.
상기 식각은 30 초 내지 90 초 동안 수행될 수 있다. The etching may be performed for 30 seconds to 90 seconds.
식각 공정에서 본 발명의 식각액 조성물을 사용하는 경우 식각 속도를 제어할 수 있다. 따라서, 피식각층에서 식각액의 흐름 방향에 따른 식각 속도의 편차를 줄일 수 있어 피식각층 전체에 걸쳐 식각이 보다 균일하게 진행될 수 있다. When using the etching solution composition of the present invention in the etching process it is possible to control the etching rate. Therefore, the variation of the etching speed according to the flow direction of the etchant in the etching layer can be reduced, so that the etching can be performed more uniformly over the entire etching layer.
본 발명의 식각액 조성물은 피식각층 외의 주변 영역에 대한 영향을 최소화할 수 있다. The etchant composition of the present invention can minimize the influence on the peripheral region other than the etching layer.
특히, 반도체 디바이스 제조 과정중에 시드층을 제거하는 공정에서, 필러의 과도한 용해가 없으며, 시드층만을 선택적으로 식각하고 솔더층을 용해시키지 않아 균일한 식각 프로파일을 얻을 수 있다. In particular, in the process of removing the seed layer during the semiconductor device manufacturing process, there is no excessive dissolution of the filler, and only the seed layer is selectively etched and the solder layer is not dissolved, thereby obtaining a uniform etching profile.
이하, 당업자가 용이하게 실시할 수 있도록 본 발명을 상세히 설명한다. Hereinafter, the present invention will be described in detail so that those skilled in the art can easily practice.
우선, 본 발명의 식각액 조성물에 대하여 설명한다. First, the etching liquid composition of this invention is demonstrated.
본 발명의 식각액 조성물은 황산(H2SO4)을 포함한다. The etchant composition of the present invention comprises sulfuric acid (H 2 SO 4 ).
상기 황산(H2SO4)은 식각을 수행하는 주된 성분으로 황산에 의해 식각 속도가 빨라진다. 상기 황산은 수용액에서 완전히 이온화된 상태로 존재하는 강산으로, 수용액에서 하기 반응식 1 과 같이 해리된다. Sulfuric acid (H 2 SO 4 ) is the main component to perform the etching is accelerated by the sulfuric acid etching rate. The sulfuric acid is a strong acid present in a completely ionized state in an aqueous solution, and dissociates in the aqueous solution as in Scheme 1 below.
[반응식 1]Scheme 1
H2SO4 → 2H+ + SO4 2 - H 2 SO 4 → 2H + + SO 4 2 -
상기 황산의 해리 반응에 의해 형성된 황산 이온과 금속간의 반응으로 인해 식각이 진행되게 된다. The etching proceeds due to the reaction between the sulfate ion and the metal formed by the dissociation reaction of sulfuric acid.
상기 황산은 식각액 조성물에 대하여 0.5 내지 2 부피% 로 포함될 수 있다. 상기 황산이 0.5 부피% 미만으로 포함되는 경우 식각속도가 너무 늦어 불균일한 식각 및 필러의 손상이 일어날 수 있으며, 2 부피% 를 초과하여 포함되는 경우에도는 식각 속도가 너무 빨라 식각이 웨이퍼의 전면에 걸쳐 균일하게 일어나지 않을 수 있다.The sulfuric acid may be included in 0.5 to 2% by volume based on the etching solution composition. When the sulfuric acid is included in less than 0.5% by volume, the etching rate is too slow, and uneven etching and damage to the filler may occur. Even when the sulfuric acid is contained in more than 2% by volume, the etching rate is too fast, so that etching is performed on the front of the wafer. May not occur uniformly across.
본 발명의 식각액 조성물은 인산(H3PO4)을 포함한다. The etchant composition of the present invention comprises phosphoric acid (H 3 PO 4 ).
상기 인산은 수용액에서 대부분이 이온화된 형태로 존재하는 강산에 속하나 상기 황산보다는 약산으로 황산이온과 금속이온 간의 강한 반응을 저해하는 역할을 수행한다. The phosphoric acid belongs to a strong acid, most of which is present in an ionized form in aqueous solution, but serves as a weak acid rather than the sulfuric acid to inhibit the strong reaction between sulfate and metal ions.
상기 인산은 수용액에서 하기 반응식 2 와 같이 해리되며 인산의 산 해리 상수(acid association constant, pKa)는 2.16 이다. The phosphoric acid is dissociated in an aqueous solution as in
[반응식 2]
H3PO4 → H+ + H2PO4 2 - H 3 PO 4 → H + + H 2 PO 4 2 -
상기 인산의 해리 반응에 의해 형성된 인산 이온이 금속과 반응하면서 식각이 진행된다. The etching proceeds while the phosphate ions formed by the dissociation reaction of the phosphoric acid react with the metal.
상기 인산은 식각액 조성물에 대하여 0.5 내지 5 부피% 로 포함될 수 있다. 인산이 0.5 부피% 미만으로 포함되는 경우 원하는 영역에 대한 식각이 완전히 일어나지 않을 수 있으며, 5 부피% 를 초과하여 포함되는 경우 식각 속도가 빨라 식각이 균일하게 일어나기 어려울 수 있다. The phosphoric acid may be included in an amount of 0.5 to 5% by volume based on the etching solution composition. If phosphoric acid is included in less than 0.5% by volume it may not be completely etched to the desired area, when contained in more than 5% by volume it may be difficult to uniformly etch the etching rate is fast.
본 발명의 식각액 조성물은 상기 황산 및 인산과 더불어 산 해리 상수(acid association constant, pKa)가 3.0 이상인 약산을 포함한다. The etchant composition of the present invention includes a weak acid having an acid dissociation constant (pKa) of 3.0 or more in addition to the sulfuric acid and phosphoric acid.
상기 약산은 인산보다 산 해리 상수가 큰 약산으로, 산의 농도가 묽어질수록 해리도가 증가한다. 강산일수록 먼저 해리되고 약산일수록 강산의 해리 후에 해리되므로 상기 약산은 강산인 황산이나 인산의 해리 후에 해리되어 피식각층의 식각이 균일하게 이루어지도록 하고, 식각 초기에 식각이 과량되는 것을 방지하여 식각 속도를 제어하는 역할을 한다. The weak acid is a weak acid having an acid dissociation constant greater than that of phosphoric acid. As the concentration of the acid decreases, the dissociation degree increases. The stronger acid is dissociated first, and the weaker acid is dissociated after strong acid dissociation, so that the weak acid is dissociated after dissociation of sulfuric acid or phosphoric acid, which is strong, so that the etching layer is uniformly etched, and the etching rate is prevented by preventing excessive etching at the initial stage of etching. It has a role to control.
산 해리 상수는 산의 이온화 평형 상수이며, 산의 세기를 나타내는 척도로, 강산의 경우 수용액에서 완전히 이온화된 상태로 존재하고, 약산의 경우 부분적으로만 이온화된 상태로 존재하여 강산일수록 Ka 값은 증가하고 pKa 값은 감소한다. 또한, 약산의 해리도는 농도가 묽어질수록 증가하게 된다. 따라서, 식각액 조성물의 흐름 방향에 따라 피식각층이 식각액 조성물과 먼저 접촉하는 부분부터 제1영역, 제2영역 및 제3영역으로 구분하면, 피식각층의 제1영역에서는 강산인 황산이 가장 높은 농도로 해리되어 수소이온을 발생시키고, 제2영역에서는 식각액 조성물의 흐름 방향에 따라 황산의 농도가 희석되므로 황산보다 약산인 인산의 해리도가 증가하게 되어 인산이 수소이온을 발생시키며, 제3영역에서는 산 해리 상수가 3.0 이상인 약산의 해리도가 가장 높게 되어 약산이 수소이온을 발생시킨다. The acid dissociation constant is the ionization equilibrium constant of the acid.It is a measure of the strength of the acid.For strong acids, the total acidity is completely ionized in aqueous solution, and for weak acids, it is only partially ionized. And the pKa value decreases. In addition, the degree of dissociation of the weak acid increases as the concentration decreases. Therefore, when the etching target layer is first divided into the first region, the second region, and the third region according to the flow direction of the etching composition, the sulfuric acid, which is a strong acid, is the highest in the first region of the etching layer. Dissociates to generate hydrogen ions, and in the second region, the concentration of sulfuric acid is diluted according to the flow direction of the etchant composition, so that dissociation of phosphoric acid, which is weaker than sulfuric acid, is increased, and phosphoric acid generates hydrogen ions, and acid dissociation in the third region. The dissociation degree of weak acid with a constant of 3.0 or higher is the highest, and the weak acid generates hydrogen ions.
바람직하게는, 상기 약산으로 아세트산을 사용할 수 있다. 상기 아세트산은 수용액상에 부분적으로만 이온화된 형태로 존재하는 약산으로 하기 반응식 3 과 같이 해리되며 산 해리 상수는 4.76 이다. Preferably, acetic acid may be used as the weak acid. The acetic acid is a weak acid which exists only in an ionized form in an aqueous phase, and is dissociated as in Scheme 3 below, and the acid dissociation constant is 4.76.
[반응식 3]Scheme 3
CH3COOH → H+ + CH3COO- CH 3 COOH → H + + CH 3 COO -
도 1 은 황산, 인산 및 아세트산을 포함하는 식각액 조성물 내에서 식각액의 흐름 방향에 따른 웨이퍼 상면에서의 황산, 인산 및 아세트산의 해리도를 나타낸다. 도 1 을 참조하면, 웨이퍼 상면의 제1영역에서는 강산인 황산의 해리도가 높고, 식각액 조성물의 흐름이 진행됨에 따라 웨이퍼의 중간 영역인 제2영역에서는 황산보다 약산인 인산의 해리도가 증가하였으며, 제3영역에서는 인산보다 약산인 아세트산의 해리도가 증가함을 알 수 있다. 이는 식각액 조성물의 흐름 방향에 따라 식각이 진행되면서 조성물 내의 산의 농도가 감소되고 농도가 묽어질수록 약산의 해리도가 증가하기 때문인 것으로 예상된다. 도 1 과 같이, 웨이퍼 상면의 각 영역에 따라 해리되는 산의 종류가 달라 한 종류의 산만 사용하였을 경우보다 황산, 인산 및 아세트산을 혼합하여 사용하는 경우 수소이온의 농도가 균일하게 유지되고 식각이 균일하게 진행됨을 알 수 있다. 또한, 제1영역에서 모든 산이 해리하여 식각 속도가 과도하게 빨라지는 것을 방지하여 식각의 균일성을 향상시킬 수 있다. FIG. 1 shows the dissociation degree of sulfuric acid, phosphoric acid and acetic acid on the upper surface of the wafer according to the flow direction of the etching liquid in the etching liquid composition containing sulfuric acid, phosphoric acid and acetic acid. Referring to FIG. 1, the dissociation degree of sulfuric acid, which is a strong acid, is high in the first region of the upper surface of the wafer, and the dissociation degree of phosphoric acid, which is weaker than sulfuric acid, is increased in the second region, which is the middle region of the wafer, as the etching liquid composition flows. It can be seen that the dissociation degree of acetic acid, which is weaker than phosphoric acid, increases in the third region. This is expected to be due to the decrease in acid concentration in the composition as the etching proceeds according to the flow direction of the etchant composition, and as the concentration decreases, the dissociation degree of the weak acid increases. As shown in FIG. 1, the dissociated acid varies according to each region of the upper surface of the wafer, and when the sulfuric acid, phosphoric acid, and acetic acid are mixed, the concentration of hydrogen ions remains uniform and the etching is uniform. It can be seen that. In addition, the uniformity of the etching may be improved by preventing dissociation of all acids in the first region and excessively increasing the etching rate.
상기 산 해리 상수가 3.0 이상인 약산은 조성물에 대하여 0.1 내지 1 부피%로 포함될 수 있다. 상기 약산이 0.1 부피% 미만으로 포함되는 경우 강산의 해리후에 해리되는 약산의 함량이 적어 식각이 균일하게 일어나지 않을 수 있으며, 1 부피% 를 초과하여 포함되는 경우 황산과 인산에 의한 식각 영향이 줄어들어 식각의 균일성을 감소시킬 수 있다. The weak acid having an acid dissociation constant of 3.0 or more may be included in an amount of 0.1 to 1% by volume based on the composition. When the weak acid is included in less than 0.1% by volume, the amount of the weak acid dissociated after dissociation of the strong acid may not occur uniformly, and when included in more than 1% by volume, the etching effect of sulfuric acid and phosphoric acid is reduced to reduce the etching. The uniformity of can be reduced.
본 발명의 식각액 조성물은 상기 산외에 과산화수소(H2O2)를 포함한다. The etchant composition of the present invention includes hydrogen peroxide (H 2 O 2 ) in addition to the acid.
상기 과산화수소는 산화제로 사용되는 성분으로, 피식각층을 산화시켜 식각시키는 역할을 수행한다.The hydrogen peroxide is a component used as an oxidant, and serves to oxidize and etch an etching target layer.
상기 과산화수소는 식각액 조성물에 대하여 0.01 내지 0.1 부피%로 포함될 수 있다. 상기 과산화수소가 0.01 부피% 미만으로 포함되는 경우 식각 속도가 저하되고 식각 프로파일의 불량을 야기시킬 수 있으며, 0.1 부피% 를 초과하여 포함되는 경우 식각이 과다하게 진행되어 피식각층외의 주변 영역까지 식각될 염려가 있으며, 식각 프로파일이 균일하지 않을 수 있다. The hydrogen peroxide may be included in an amount of 0.01 to 0.1% by volume based on the etching solution composition. When the hydrogen peroxide is included in less than 0.01% by volume, the etching rate may be lowered and may cause a poor etching profile. When the hydrogen peroxide is included in an amount exceeding 0.1% by volume, the etching may proceed excessively and may be etched to the surrounding area outside the etching layer. And the etching profile may not be uniform.
본 발명의 식각액 조성물은 상기 성분 외에 잔부의 순수(H2O)를 포함하며, 전술한 성분 외에 본 발명의 목적을 해치지 않는 범위내에서 당업자의 필요에 따라 통상의 첨가제, 예를 들어, 계면활성제, 금속이온 봉쇄제 및 부식 방지제 등을 더 포함할 수 있다. The etchant composition of the present invention contains the remainder of pure water (H 2 O) in addition to the above components, in addition to the above-mentioned components in accordance with the needs of those skilled in the art within the scope of not impairing the object of the present invention, for example, surfactants It may further include a metal ion sequestrant and a corrosion inhibitor.
본 발명의 식각액 조성물은 딥 타입(dip type)의 습식 식각에 이용될 수 있다. 상기 식각액 조성물은 당업계에 공지된 통상의 습식 식각에 적용될 수 있으며, 바람직하게는 딥 타입 식각 공정에 적용될 수 있다. The etchant composition of the present invention can be used for dip type wet etching. The etchant composition may be applied to conventional wet etching known in the art, and preferably may be applied to a dip type etching process.
도 2 는 딥 타입 식각 공정을 나타내는 모식도 및 이 때의 식각액 흐름 방향 에 따른 식각 속도를 나타낸 것이다. 도 2 에 따르면, 딥 타입 식각 공정의 경우 식각 챔버내에 웨이퍼가 수직으로 인입되고, 교반과 동시에 식각이 진행된다. 이 때, 식각액 조성물의 주입구와 접하는 부위부터 식각이 빠른 속도로 진행되고 식각액의 조성물의 흐름 방향에 따라 식각이 진행될수록 식각 속도가 감소되는 경향을 보인다. 딥 타입 식각에서의 식각 속도는 하기 식 1 로 표현될 수 있다:2 is a schematic diagram showing a dip type etching process and an etching rate according to an etchant flow direction at this time. According to FIG. 2, in the dip type etching process, the wafer is vertically introduced into the etching chamber, and etching is performed simultaneously with stirring. At this time, the etching proceeds at a high speed from a portion in contact with the inlet of the etchant composition, and the etching rate decreases as the etching proceeds according to the flow direction of the composition of the etchant. The etching rate in the dip type etching can be expressed by the following Equation 1:
[식 1][Equation 1]
식각 속도 = kNe- hx Etch Rate = kNe - hx
(여기서, k 는 온도 및 활성화 에너지의 함수이며, h는 수소이온의 몰랄 농도 및 깁스 에너지(Gibbs energy)의 함수이다.)(Where k is a function of temperature and activation energy, and h is a function of molar concentration and Gibbs energy of hydrogen ions.)
본 발명의 식각액 조성물은 피식각층에서 수소 이온의 농도를 비교적 균일하게 유지하여 상기 h 를 감소시키므로 보다 균일한 식각 프로파일을 얻을 수 있다. The etchant composition of the present invention maintains a relatively uniform concentration of hydrogen ions in the etched layer, thereby reducing the h, thereby obtaining a more uniform etching profile.
이하, 본 발명의 식각액 조성물을 이용한 반도체 디바이스의 제조 방법에 대해 설명한다. Hereinafter, the manufacturing method of the semiconductor device using the etching liquid composition of this invention is demonstrated.
도 3 은 본 발명의 일 실시예에 의한 상기 식각액 조성물을 이용한 반도체 디바이스 제조 방법을 공정 순서에 따라 간략하게 도시한 모식도이다. 도 3 을 참조하면, 본 발명의 반도체 디바이스의 제조 방법은 시드층 형성 단계; 패턴 형성 단계; 필러 형성 단계; 제거 단계 및 식각 단계를 포함한다. 또한, 솔더층 형성 단계를 더 포함할 수 있다. 상기 식각 단계에서 본 발명의 식각액 조성물을 이용하므 로 식각 프로파일의 균일성이 향상될 수 있다. FIG. 3 is a schematic diagram schematically illustrating a method of manufacturing a semiconductor device using the etchant composition according to an embodiment of the present invention according to a process sequence. FIG. Referring to FIG. 3, a method of manufacturing a semiconductor device of the present invention includes a seed layer forming step; Pattern forming step; Filler forming step; A removal step and an etching step. In addition, the method may further include forming a solder layer. Since the etching solution composition of the present invention is used in the etching step, the uniformity of the etching profile may be improved.
상기 시드층 형성 단계는 기판의 일 면에 금속을 적층하는 단계이다. The seed layer forming step is to deposit a metal on one surface of the substrate.
상기 금속의 적층 방법은 증착 등 당업계에 공지된 방법을 제한없이 사용할 수 있으며, 상기 금속은 바람직하게는 구리가 사용될 수 있다. 구리는 전기전도도가 우수하고, 증착 및 식각이 용이할 뿐만 아니라 유전율이 높아 반도체 제조 공정중 금속배선의 재료 등으로 많이 이용된다. The lamination method of the metal can be used without limitation methods known in the art such as vapor deposition, the metal may preferably be used copper. Copper has excellent electrical conductivity, is easy to deposit and etch, and has a high dielectric constant, which is widely used as a material for metal wiring during semiconductor manufacturing processes.
상기 패턴 형성 단계는 상기 시드층의 상면에 포토레지스트를 코팅하고 노광 및 현상 공정을 거쳐 포토레지스트 패턴을 형성하는 단계이다. The pattern forming step is a step of forming a photoresist pattern by coating a photoresist on the top surface of the seed layer and through an exposure and development process.
구체적으로는, 스핀 코팅 등 당업계에 공지된 방법을 이용하여 상기 시드층의 상면에 포토레지스트를 코팅하고 포토레지스트의 상면에 마스크를 배열한 뒤에 노광 및 현상하는 리소그래피 공정을 통해 원하는 포토레지스트 패턴을 형성하는 단계이다. Specifically, a desired photoresist pattern is formed through a lithography process in which a photoresist is coated on an upper surface of the seed layer using a method known in the art such as spin coating, a mask is arranged on an upper surface of the photoresist, and then exposed and developed. Forming.
상기 필러 형성 단계는 포토레지스트가 코팅되지 않은 노출된 시드층의 상면에 금속 필러(metal pillar)를 형성하는 단계이다. The filler forming step is to form a metal pillar on the top surface of the exposed seed layer not coated with the photoresist.
상기 금속 필러는 당업계에 공지된 방법을 사용하여 형성될 수 있으며, 바람직하게는 반도체 공정에서 사용되는 증착 공정 또는 전해도금 공정으로 형성될 수 있으며, 소정 높이를 갖는 원기둥 또는 사각기둥 등의 형상으로 형성될 수 있다. The metal filler may be formed using a method known in the art, and preferably, may be formed by a deposition process or an electroplating process used in a semiconductor process, and may have a shape such as a cylinder or a square column having a predetermined height. Can be formed.
상기 금속 필러는 바람직하게는 구리 또는 구리합금과 같이 일정한 강도가 있으면서 전기적 전도성이 양호한 금속으로 형성될 수 있으나, 이에 제한되는 것은 아니다. The metal filler may be formed of a metal having good electrical conductivity while having a certain strength, such as copper or a copper alloy, but is not limited thereto.
상기 솔더층(solder layer) 형성 단계는 상기 필러의 상면에 솔더층이 소정 두께로 코팅되는 단계이다. 상기 솔더층은 금속 필러가 LTCC 기판에 용이하게 접착될 수 있도록 하는 역할을 한다. 상기 솔더층은 구리, 주석 또는 이들의 합금과 같이 융점이 낮은 금속으로 형성될 수 있으나, 이에 제한되는 것은 아니다. The solder layer forming step is a step in which a solder layer is coated to a predetermined thickness on an upper surface of the filler. The solder layer serves to facilitate adhesion of the metal filler to the LTCC substrate. The solder layer may be formed of a metal having a low melting point such as copper, tin, or an alloy thereof, but is not limited thereto.
상기 제거 단계는 필러를 제외한 포토레지스트를 제거하는 단계이다. 상기 포토레지스트의 제거는 당업계에 공지된 방법을 사용하여 수행할 수 있으며, 구체적으로는 포토레지스트 식각용 유기 용매에 상온에서 2 내지 5 분간 침지하여 포토레지스트를 제거할 수 있다. 상기 유기 용매는 당업계에 공지된 것을 제한없이 사용할 수 있다. The removing step is to remove the photoresist except the filler. Removal of the photoresist may be performed using a method known in the art, specifically, the photoresist may be removed by immersing in an organic solvent for photoresist etching at room temperature for 2 to 5 minutes. The organic solvent can be used without limitation those known in the art.
상기 식각 단계는 상기 필러를 제외하고 상기 제거 단계에서 제거된 포토레지스트의 하면에 위치한 시드층을 본 발명의 식각액 조성물을 이용하여 제거하는 단계이다. 상기 식각 단계에서 본 발명의 식각액 조성물을 이용하는 경우 이미 형성된 필러 및 솔더층에 대한 영향을 최소화하면서 균일한 식각 프로파일을 얻을 수 있다. The etching step is to remove the seed layer located on the lower surface of the photoresist removed in the removal step except for the filler using the etching solution composition of the present invention. When using the etchant composition of the present invention in the etching step it is possible to obtain a uniform etching profile while minimizing the influence on the filler and solder layer already formed.
상기 식각은 당업계에 공지된 습식 식각 방법을 사용할 수 있으나, 바람직하게는 딥 타입 식각 공정을 사용할 수 있다. 구체적으로, 필러가 형성된 웨이퍼를 본 발명의 식각액 조성물이 채워진 챔버에 넣은 뒤, 웨이퍼 또는 식각액을 교반하면 필러를 제외한 시드층만을 제거할 수 있다. 또한, 식각은 30 초 내지 90 초간 수행될 수 있으며, 상기와 같은 과정을은 시드층의 두께에 따라 수회 반복할 수 있다. 식각이 30 초 미만으로 수행되는 경우 시드층이 완전히 제거되지 않을 수 있으며, 90 초를 초과하여 수행되는 경우 금속 필러 또는 솔더층까지 식각될 염려가 있다. The etching may use a wet etching method known in the art, but may preferably use a dip type etching process. Specifically, after the wafer in which the filler is formed is placed in a chamber filled with the etchant composition of the present invention, only the seed layer except for the filler may be removed by stirring the wafer or the etchant. In addition, the etching may be performed for 30 seconds to 90 seconds, the same process may be repeated several times depending on the thickness of the seed layer. When etching is performed in less than 30 seconds, the seed layer may not be completely removed, and when the etching is performed in excess of 90 seconds, the seed layer may be etched up to the metal filler or the solder layer.
상기와 같은 과정을 통해 반도체 디바이스를 제조할 수 있으며, 구체적으로는 반도체 디바이스의 필러 등을 제조할 수 있다. A semiconductor device may be manufactured through the above process, and specifically, a filler of the semiconductor device may be manufactured.
이하, 실시예 및 비교예를 통하여 본 발명을 보다 상세히 설명한다. 이는 본 발명의 설명을 위한 것일 뿐, 이로 인해 본 발명의 범위가 제한되지 않는다. Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples. This is for the purpose of illustrating the invention only, and thus the scope of the invention is not limited.
<< 실시예Example 1 내지 2 및 1 and 2 and 비교예Comparative example 1 내지 2> 1 to 2> 식각액Etchant 조성물의 제조 Preparation of the composition
하기 표 1 의 조성으로 당업계에 공지된 방법으로 식각액 조성물을 제조하였다. 하기 표 1 의 단위는 부피% 이다.To prepare an etchant composition by the method known in the art in the composition of Table 1. The units in Table 1 below are volume percent.
<< 실시예Example 3> 3> 실시예Example 1 의1 of 식각액Etchant 조성물을 이용한 구리 Copper with the composition 필러의Of filler 제조 Produce
실리콘 웨이퍼의 상면에 구리를 코팅하여 시드층을 형성하고 구리 시드층의 상면에 리소그래피 공정으로 포토레지스트 패턴을 형성한 뒤에, 전해 도금으로 구리를 주입하여 구리 필러를 형성하였다. 이어서 구리 필러의 상면에 주석과 납의 합금을 코팅하여 솔더층을 형성하였으며, 상기의 구리 필러와 솔더층을 형성 후 포토레지스트를 제거하였다. 웨이퍼의 상면에 코팅된 구리 시드층을 제거하기 위해 웨이퍼를 도 4 와 같은 딥 식각 장치를 이용하여 상기 실시예 1 의 식각액 조성물로 약 70 초 동안 식각을 진행하였다. Copper was coated on the upper surface of the silicon wafer to form a seed layer, and a photoresist pattern was formed on the upper surface of the copper seed layer by a lithography process, and then copper was injected by electroplating to form a copper filler. Subsequently, an alloy of tin and lead was coated on the upper surface of the copper filler to form a solder layer, and the photoresist was removed after forming the copper filler and the solder layer. In order to remove the copper seed layer coated on the upper surface of the wafer, the wafer was etched with the etchant composition of Example 1 for about 70 seconds using a deep etching apparatus as shown in FIG. 4.
<< 실시예Example 4> 4> 실시예Example 2 의2 of 식각액Etchant 조성물을 이용한 구리 Copper with the composition 필러의Of filler 제조 Produce
실시예 2 의 식각액 조성물로 약 70 초 동안 식각을 실시하는 것을 제외하고 상기 실시예 1 과 동일한 방법으로 구리 필러를 제조하였다. A copper filler was prepared in the same manner as in Example 1, except that the etching solution composition of Example 2 was etched for about 70 seconds.
<< 비교예Comparative example 3> 3> 비교예Comparative example 1 의1 of 식각액Etchant 조성물을 이용한 구리 Copper with the composition 필러의Of filler 제조 Produce
상기 비교예 1 의 식각액 조성물을 이용하여 약 50초 동안 식각하는 것을 제외하고는 상기 실시예 3 과 동일한 방법으로 구리 필러를 제조하였다. A copper filler was prepared in the same manner as in Example 3, except that the etching solution composition of Comparative Example 1 was etched for about 50 seconds.
<< 비교예Comparative example 4> 4> 비교예Comparative example 2 의2 of 식각액Etchant 조성물을 이용한 구리 Copper with the composition 필러의Of filler 제조 Produce
상기 비교예 2 의 식각액 조성물을 이용하여 약 50초 동안 식각하는 것을 제외하고는 상기 실시예 3 과 동일한 방법으로 구리 필러를 제조하였다.A copper filler was prepared in the same manner as in Example 3, except that the etching solution composition of Comparative Example 2 was etched for about 50 seconds.
<< 실험예Experimental Example 1> 1> 식각의Etched 경향성 비교 Trend comparison
실리콘 웨이퍼의 상면에 구리를 코팅하고 이를 상기 실시예 1 및 비교예 1 내지 2 에서 제조한 식각액 조성물로 40 초 내지 60 초 동안 딥 식각을 실시하여 식각의 경향성을 살펴 보았다. 그 결과는 도 5 와 같다. Copper was coated on the upper surface of the silicon wafer, and dip etching was performed for 40 seconds to 60 seconds using the etching solution compositions prepared in Examples 1 and Comparative Examples 1 to 2 to examine the tendency of etching. The result is shown in FIG.
도 5 에 의하면, 아세트산을 포함하지 않은 비교예 1 및 2 의 식각액 조성물로 식각하는 경우 20 초후부터는 식각액 조성물과 먼저 접하는 제1영역이 먼저 식각되고 제2영역 및 제3영역은 구리가 덜 식각되어 남아 있는 현상이 관찰됨을 알 수 있다. 반면에 실시예의 식각액 조성물을 사용한 경우 식각 속도는 비교예보다 느렸으나, 전체적으로 균일하게 식각이 진행됨을 알 수 있다. Referring to FIG. 5, in the case of etching with the etchant compositions of Comparative Examples 1 and 2 not containing acetic acid, after 20 seconds, the first region, which first comes into contact with the etchant composition, is first etched, and the second and third regions are less etched with copper. It can be seen that the remaining phenomenon is observed. On the other hand, when using the etchant composition of the example was slower than the etching rate, it can be seen that the etching proceeds uniformly as a whole.
<< 실험예Experimental Example 2> 2> 식각후After etching 구리 Copper 필러의Of filler 관찰 observe
상기 실시예 3 내지 4 및 비교예 3 내지 4 에서 제조한 구리 필러의 식각후의 모습을 관찰하여 그 결과를 도 6 에 나타내었다. After etching the copper fillers prepared in Examples 3 to 4 and Comparative Examples 3 to 4 were observed, the results are shown in FIG. 6.
도 6 에 의하면, 실시예 1 의 식각액 조성물로 식각한 실시예 3 경우 구리 필러의 측면이 약 0.5 ㎛ 내지 1 ㎛ 정도 식각되는 것에 그쳤으나, 비교예 2 의 식각액 조성물로 식각한 비교예 4 의 경우 약 1.0 ㎛ 내지 1.5 ㎛ 정도 식각되어 비교예의 식각액 조성물이 실시예의 조성물보다 구리 필러에 미치는 영향이 큼을 알 수 있다. 또한, 비교예 1 의 조성물로 식각한 비교예 3 의 필러의 경우 top 부분의 필러는 솔더층까지 식각되는 경향을 나타내었다. 6, the side of the copper filler was etched about 0.5 μm to 1 μm in Example 3 etched with the etchant composition of Example 1, but in Comparative Example 4 etched with the etchant composition of Comparative Example 2 It is etched about 1.0 ㎛ to 1.5 ㎛ it can be seen that the etching liquid composition of the comparative example has a greater effect on the copper filler than the composition of the example. In addition, in the case of the filler of Comparative Example 3 etched with the composition of Comparative Example 1, the filler of the top portion showed a tendency to be etched to the solder layer.
결과적으로, 실시예 1 및 2 의 식각액 조성물로 식각한 실시예 3 및 4 의 필러의 경우 구리 필러에 미치는 영향이 작았으나, 비교예 1 및 2 의 식각액 조성물로 식각한 비교예 3 및 4 의 구리 필러의 경우 구리 필러가 식각이 되어 실시예 보다 두께가 더 얇아진 것으로 관찰되었으며, 솔더층까지 식각되는 경향을 나타내었다. As a result, the filler of Examples 3 and 4 etched with the etchant compositions of Examples 1 and 2 had a small effect on the copper filler, but the copper of Comparative Examples 3 and 4 etched with the etchant compositions of Comparative Examples 1 and 2 In the case of the filler, the copper filler was etched to have a thinner thickness than that of the example, and the filler was etched up to the solder layer.
<< 실험예Experimental Example 3> 3> 식각액의Etchant 흐름에 따른 Along the flow 식각Etching 속도의 측정 Measure of speed
실리콘 웨이퍼위에 구리를 코팅하고 이를 실시예 1 및 비교예 1 내지 2 의 식각액 조성물로 식각 공정을 수행하는 경우 식각 속도를 측정하여 그 결과를 도 7 에 나타내었다. When copper is coated on the silicon wafer and the etching process is performed with the etchant compositions of Example 1 and Comparative Examples 1 to 2, the etching rate is measured and the results are shown in FIG. 7.
도 7 에 의하면, 비교예 1 의 식각액 조성물의 경우 식각액과 먼저 접촉하는 웨이퍼 제1영역에서는 식각 속도가 빠른 반면 식각액의 흐름방향에 따라 식각 속도가 감소하였으며, 그 편차가 컸다. 반면에 실시예 1 의 식각액 조성물의 경우 웨이퍼 전면에 걸쳐 식각 속도가 비교예의 식각액 조성물보다 균일함을 알 수 있다. Referring to FIG. 7, in the etching liquid composition of Comparative Example 1, the etching speed was high in the first region of the wafer contacting the etching solution, but the etching rate was decreased according to the flow direction of the etching solution, and the variation was large. On the other hand, in the case of the etchant composition of Example 1 it can be seen that the etching rate is more uniform than the etchant composition of the comparative example over the entire wafer.
상기에서 살펴본 바와 같이 본 발명의 식각액 조성물은 산 해리 상수가 다른 산들을 일정 비율로 혼합하여 사용하여 피식각층에서의 식각 속도가 균일하며 식각 속도를 제어할 수 있어 균일한 식각 프로파일을 얻을 수 있으며, 피식각층 외에 다른 부분에 대한 영향이 최소화됨을 알 수 있다. As described above, the etching liquid composition of the present invention uses a mixture of acids having different acid dissociation constants at a predetermined ratio, so that the etching rate in the etching layer is uniform and the etching rate can be controlled to obtain a uniform etching profile. It can be seen that the effect on other parts besides the etching layer is minimized.
도 1 은 황산, 인산 및 아세트산을 포함하는 식각액 조성물의 흐름 방향에 따른 웨이퍼 상면에서의 황산, 인산 및 아세트산의 해리도를 나타낸다.FIG. 1 shows the dissociation of sulfuric acid, phosphoric acid and acetic acid on the upper surface of the wafer along the flow direction of the etchant composition comprising sulfuric acid, phosphoric acid and acetic acid.
도 2 는 딥 타입 식각 공정을 나타내는 모식도 및 이 때의 식각액 조성물의 흐름 방향에 따른 식각 속도를 나타낸 것이다.Figure 2 shows a schematic diagram showing a dip type etching process and the etching rate according to the flow direction of the etchant composition at this time.
도 3 은 본 발명의 일 실시예에 의한 상기 식각액 조성물을 이용한 반도체 디바이스 제조 방법을 공정 순서에 따라 간략하게 도시한 모식도이다.FIG. 3 is a schematic diagram schematically illustrating a method of manufacturing a semiconductor device using the etchant composition according to an embodiment of the present invention according to a process sequence. FIG.
도 4 는 본 발명의 일 실시예에서 사용한 딥 식각 장치를 나타낸다. 4 illustrates a dip etching apparatus used in an embodiment of the present invention.
도 5 는 본 발명의 실시예 및 비교예의 조성물로 구리가 코팅된 웨이퍼에 대하여 딥 식각을 실시한 후, 식각 경향을 나타낸 것이다. Figure 5 shows the etching tendency after the deep etching on the copper-coated wafer with the compositions of Examples and Comparative Examples of the present invention.
도 6 은 본 발명의 실시예 및 비교예의 식각액 조성물로 식각하여 제조된 구리 필러를 나타낸다. 6 shows a copper filler prepared by etching with the etchant composition of Examples and Comparative Examples of the present invention.
도 7 은 본 발명의 실시예 및 비교예의 식각액 조성물을 사용하여 식각하는 경우 식각 속도를 나타낸 것이다. Figure 7 shows the etching rate when using the etching liquid composition of the Examples and Comparative Examples of the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090134381A KR101159933B1 (en) | 2009-12-30 | 2009-12-30 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090134381A KR101159933B1 (en) | 2009-12-30 | 2009-12-30 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110077734A true KR20110077734A (en) | 2011-07-07 |
| KR101159933B1 KR101159933B1 (en) | 2012-06-25 |
Family
ID=44917286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090134381A Active KR101159933B1 (en) | 2009-12-30 | 2009-12-30 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101159933B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9399822B2 (en) | 2013-09-17 | 2016-07-26 | Samsung Electronics Co., Ltd. | Liquid compositions and methods of fabricating a semiconductor device using the same |
| JP2023088257A (en) * | 2021-12-14 | 2023-06-26 | 東京応化工業株式会社 | CLEANING LIQUID USED TO CLEAN METAL RESIST AND CLEANING METHOD USING SAME CLEANING LIQUID |
| JP2023087940A (en) * | 2021-12-14 | 2023-06-26 | 東京応化工業株式会社 | Cleaning liquid for removing metal resist, and cleaning method using the cleaning liquid |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101337263B1 (en) * | 2004-08-25 | 2013-12-05 | 동우 화인켐 주식회사 | Etchant composition for indium oxide layer and etching method using the same |
-
2009
- 2009-12-30 KR KR1020090134381A patent/KR101159933B1/en active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9399822B2 (en) | 2013-09-17 | 2016-07-26 | Samsung Electronics Co., Ltd. | Liquid compositions and methods of fabricating a semiconductor device using the same |
| JP2023088257A (en) * | 2021-12-14 | 2023-06-26 | 東京応化工業株式会社 | CLEANING LIQUID USED TO CLEAN METAL RESIST AND CLEANING METHOD USING SAME CLEANING LIQUID |
| JP2023087940A (en) * | 2021-12-14 | 2023-06-26 | 東京応化工業株式会社 | Cleaning liquid for removing metal resist, and cleaning method using the cleaning liquid |
| JP2023087943A (en) * | 2021-12-14 | 2023-06-26 | 東京応化工業株式会社 | CLEANING LIQUID FOR REMOVING METAL RESIST AND CLEANING METHOD USING SAME CLEANING LIQUID |
| JP2023088256A (en) * | 2021-12-14 | 2023-06-26 | 東京応化工業株式会社 | CLEANING LIQUID USED TO CLEAN METAL RESIST AND CLEANING METHOD USING SAME CLEANING LIQUID |
| US12428737B2 (en) | 2021-12-14 | 2025-09-30 | Tokyo Ohka Kogyo Co., Ltd. | Cleaning liquid used for cleaning metal resists, and cleaning method using cleaning liquid |
| US12428611B2 (en) | 2021-12-14 | 2025-09-30 | Tokyo Ohka Kogyo Co., Ltd. | Cleaning liquid used for cleaning metal resists, and cleaning method using cleaning liquid |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101159933B1 (en) | 2012-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5412517B2 (en) | Barrier layer removal method and apparatus | |
| KR101897273B1 (en) | Etchant composition and method | |
| TWI480360B (en) | Etchant composition and method | |
| EP1983554A2 (en) | Hydrogen ashing enhanced with water vapor and diluent gas | |
| JPS6352118B2 (en) | ||
| JP5037442B2 (en) | Titanium nitride removing liquid, method for removing titanium nitride film, and method for producing titanium nitride removing liquid | |
| US6930035B2 (en) | Semiconductor device fabrication method | |
| KR20130076760A (en) | Etching solution composition and method of wet etching with the same | |
| KR101159933B1 (en) | Manufacturing method of semiconductor device | |
| US20230295500A1 (en) | Etchant composition for adjusting etching selectivity of titanium nitride film with respect to tungsten film, and etching method using same | |
| US5126008A (en) | Corrosion-free aluminum etching process for fabricating an integrated circuit structure | |
| KR101453088B1 (en) | Etchant composition and method for forming metal pattern using the same | |
| KR100389101B1 (en) | Process for plating metal in submicron structures, process for forming a semiconductor device structure using the same and semiconductor device structures | |
| KR20170047952A (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR20110019604A (en) | Etch solution composition for forming metal wiring | |
| KR20040077043A (en) | Cleaning Solution and Method of Cleaning semiconductor wafer | |
| KR102700236B1 (en) | An etchant composition and an ehting method and a mehtod for fabrication metal pattern using the same | |
| KR20170066299A (en) | An etching solution composition for metal layer comprising copper and titanium | |
| KR101728542B1 (en) | An etching solution composition for molybdenum | |
| CN109716506A (en) | The manufacturing method of electronic component | |
| KR102696012B1 (en) | Etchant composition for metal layer and etching method of metal layer using the same | |
| KR20200113458A (en) | Compostion for etching titanium nitrate layer-tungsten layer containing laminate and methold for etching a semiconductor device using the same | |
| KR101769348B1 (en) | A Composition for Wet Etching to Silicon Nitride | |
| KR20160099525A (en) | An etching solution composition for metal layer comprising copper and titanium | |
| KR20170114031A (en) | Echant composition and manufacturing method for metal wire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091230 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110803 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20120209 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20110803 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20120209 Comment text: Decision to Refuse Application |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20120319 Patent event code: PE09021S02D |
|
| AMND | Amendment | ||
| PX0701 | Decision of registration after re-examination |
Patent event date: 20120525 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20120515 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20120308 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20120209 Comment text: Decision to Refuse Application Patent event code: PX07011S01I |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120619 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20120619 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20150611 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150611 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160609 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160609 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170608 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170608 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180612 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180612 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190611 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190611 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200616 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210617 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230608 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240603 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250604 Start annual number: 14 End annual number: 14 |