KR20100137838A - 분수-분주 주파수 합성기 및 그 방법 - Google Patents
분수-분주 주파수 합성기 및 그 방법 Download PDFInfo
- Publication number
- KR20100137838A KR20100137838A KR1020090056067A KR20090056067A KR20100137838A KR 20100137838 A KR20100137838 A KR 20100137838A KR 1020090056067 A KR1020090056067 A KR 1020090056067A KR 20090056067 A KR20090056067 A KR 20090056067A KR 20100137838 A KR20100137838 A KR 20100137838A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- phase
- signal
- voltage controlled
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 노이즈 특성을 향상시킨 분수-분주 주파수 합성기에 관한 것으로, 상기 분수-분주 주파수 합성기는: 기준 주파수 신호를 생성하는 기준 발진기; 상기 기준 주파수 신호에 기초하여 원하는 소수값을 생성하는 시그마-델타 변조기; 전압 제어 발진 주파수 신호를 분주하는 분주기; 상기 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하는 제 1 내지 제 M 위상/주파수 검출기들; 상기 위상/주파수 검출기들 각각에 직렬로 연결되어, 상기 위상/주파수 검출기들 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 제 1 내지 제 M 전하 펌프; 상기 전하 펌프들의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링하는 루프 필터; 및 상기 루프 필터의 출력 신호에 응답하여 발진하여 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진기;를 포함한다.
분수-분주 주파수 합성기, 양자화 노이즈, 아웃-밴드 푸싱(out-band pushing)
Description
본 발명은 노이즈 특성을 향상시킨 분수-분주 주파수 합성기 및 방법에 있어서, 시그마-델타 변조기의 클락 주파수를 M 배 증가시키는 대신에, M개의 위상/주파수 검출기들 및 M개의 전하 펌프를 이용하여 실질적으로 클락 주파수를 M배 증가시키는 효과를 얻음으로써, 시그마-델타 변조기에서 발생하는 양자화 노이즈를 아웃-밴드 푸싱(out-band pushing)하면서, 동시에 인-밴드 노이즈도 함께 향상시킬 수 있는 분수-분주 주파수 합성기 및 방법에 관한 것이다.
수신기 및 송신기에서 필요한 채널 주파수를 얻기 위한 무선 통신 시스템을 비롯하여, 주파수를 이용하는 장치에서 주파수 합성기는 필수적으로 사용된다. 이러한 주파수 합성기는 위상 고정 루프(PLL; Phase Locked Loop)를 이용하여 소정의 기준 주파수(fref; reference frequency)의 주파수 신호와 전압 제어 발진기(VCO; Voltage Controlled Oscillator)의 발진 주파수를 필요한 분주율로 분주한 주파수 신호를 서로 위상 비교하는 방식으로 원하는 채널 주파수를 생성한다.
이와 같은 위상 고정 루프의 분주 방식에는 정수 분주(integer-N) 방식과 분 수 분주(fractional-N)방식이 있는데, 분수 분주 방식은 전압 제어 발진기의 발진 주파수를 분수값을 가지는 분주비 만큼 분주할 수 있는 방식이다.
분수-분주 주파수 합성기에서 록-타임(lock time)과 위상 노이즈를 좋게 하기 위해서 폐-루프 밴드폭(Closed Loop Bandwidth)을 넓게 사용하기를 원한다. 하지만 원하는 주파수를 만들기 위해서는 소수 값이 필요하고, 소수 값은 시그마-델타 변조기를 이용하여 얻게 되는데, 시그마-델타 변조기는 양자화 노이즈( quantization noise)라고 하는 추가적인 노이즈가 발생한다. 양자화 노이즈로 인하여 전체 위상 노이즈 성능이 저하되므로, 양자화 노이즈를 줄이기 위해서 종래에는 페-루프 밴드폭을 줄이거나, 델타-시그마 변조기의 클락 주파수를 증가시키는 방법을 사용하였다.
도 1은 종래 방식에 따른 분수-분주 주파수 합성기를 나타내는 블럭도이다. 종래의 분수-분주 주파수 합성기는 기준 발진기(10), 시그마-델타 변조기(20), 분주기(30), 위상/주파수 검출기(40), 전하 펌프(50), 루프 필터(60), 및 전압 제어 발진기(70)를 포함한다.
우선, 도 1에 따른 분수-분주 주파수 합성기에서 페-루프 밴드폭을 줄이면, 시그마-델타 합성기의 양자화 노이즈를 아웃-밴드로 밀어내는 모양을 만들어 낸다. 이런한 특성은 PLL(Phase locked loop)의 로-패스(low-pass) 특성으로 인해서, 루프 밴드 폭 바깥쪽의 양자화 노이즈를 줄일 수 있다. 하지만 밴드 폭을 넓히는 경우에는 주파수 합성기의 출력에 양자화 노이즈가 추가되어 전체적인 노이즈 특성이 저하되어 아웃-밴드 노이즈 소스인 양자화 노이즈가 전체 분수-분주 주파수 합성기 의 도미넌트 노이즈(dominant noise) 소스가 되는 문제점이 있다.
한편, 도 2는 종래의 분수-분주 주파수 합성기의 양자화 노이즈를 줄이기 위하여 클락 주파수를 증가시킨 종래 분수-분주 주파수 합성기를 나타내는 블럭도이다.
도 2에 따른 종래의 분수-분주 주파수 합성기는 도 1에 따른 주파수 합성기에 기준 주파수 신호를 2배로 증가시키기 위하여 증분기(80)를 더 포함한다. 양자화 노이즈를 줄이기 위하여, 시그마-델타 변조기의 클럭 주파수를 올리는 방법은 기준 주파수 신호가 2배로 증가하여 시그마-델타 변조기의 클럭이 2배로 증가되어 양자화 노이즈가 아웃-밴드로 밀려나고(shift), PLL의 로-패스 특성으로 인해서 노이즈가 줄어든다.
그러나, 위상/주파수 검출기의 입력신호인 기준 주파수 신호가 M배 증가하면, PLL의 인-밴드 위상 노이즈가 10log(M) 만큼 상승하게 된다. 또한 기준 주파수 신호가 M배 증가하면 분주기(30)의 값이 M배 줄어들어 인-밴드 위상 노이즈는 20log(M)만큼 줄어들게 된다. 즉, 기준 주파수 신호가 M배 증가되면, 10log(M)으로 제한된다. 또한 기준 주파수 신호를 2배로 증가하는 회로에서의 노이즈가 인-밴드 노이즈를 증가하게 하는 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명에서는 시그마-델타 변조기의 클락 주파수를 M 배 증가시키는 대신에, M개의 위상/주파수 검출기들 및 M개의 전하 펌프를 이용하여 실질적으로 클락 주파수를 M배 증가시키는 효과를 얻음으로써, 시그마-델타 변조기에서 발생하는 양자화 노이즈를 아웃-밴드 푸싱(out-band pushing)하면서, 동시에 인-밴드 노이즈도 함께 향상시킬 수 있는 분수-분주 주파수 합성기 및 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해, 본 발명의 노이즈 특성을 향상시킨 분수-분주 주파수 합성기는: 기준 주파수 신호를 생성하는 기준 발진기; 상기 기준 주파수 신호에 기초하여 원하는 소수값을 생성하는 시그마-델타 변조기; 전압 제어 발진 주파수 신호를 분주하는 분주기; 상기 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하는 제 1 내지 제 M 위상/주파수 검출기들; 상기 위상/주파수 검출기들 각각에 직렬로 연결되어, 상기 위상/주파수 검출기들 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 제 1 내지 제 M 전하 펌프; 상기 전하 펌프들의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링하는 루프 필터; 및 상기 루프 필터의 출력 신호에 응답하여 발진하여 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진기;를 포함하는 것이 바람직하다.
또한, 상기 분주된 전압 제어 발진 주파수 신호를 1/M 배로 분주한 후, 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 위상 조정기를 더 포함하는 것이 바람직하다.
또한, 상기 위상 조정기는 상기 기준 주파수 신호의 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 것이 바람직하다.
또한, 상기 위상 조정기는 상기 기준 주파수 신호의 위상을 각각 
(여기서, A는 1부터 M 사이의 정수)로 조정하여, 상기 제 A 위상/주파수 검출기에 공급하는 것이 바람직하다.
또한, 상기 M이 2인 경우, 상기 위상 조정기는: 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주하는 플립플랍 회로; 상기 기준 주파수 신호의 위상을 반전하는 제 1 인버터, 및 상기 플립플랍 회로에 의해 1/2로 분주된 전압 제어 발진 주파수의 위상을 반전하는 제 2 인버터를 더 포함하는 것이 바람직하다.
한편, 본 발명에 따른 노이즈 특성을 향상시키는 분수-분주 주파수 합성 방법은: a) 기준 주파수 신호를 생성하는 기준 주파수 발진 단계; b) 상기 기준 주파수 신호에 기초하여 원하는 소수값을 생성하는 시그마-델타 변조 단계; c) 전압 제어 발진 주파수 신호를 분주하는 분주 단계; d) 제 1 내지 제 M 위상/주파수 검출기가 상기 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하는 단계; e) 상기 위상/주파수 검출기들 각각에 직렬로 연결된 제 1 내지 제 M 전하 펌프가 상기 위상/주파수 검출기들 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 단계; f) 루프 필터가 상기 전하 펌프들의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링하는 단계; 및 g) 전압 제어 발진기가 상기 루프 필터의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 단계;를 포함하는 것이 바람직하다.
또한, 상기 단계 c) 이후에, c1) 상기 분주된 전압 제어 발진 주파수 신호를 1/M 배로 분주한 후, 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 발진 주파수 위상 조정 단계를 더 포함하는 것이 바람직하다.
또한, 상기 단계 c1)에서, 상기 기준 주파수 신호의 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 기준 주파수 위상 조정 단계를 더 포함하는 것이 바람직하다.
또한, 상기 기준 주파수 위상 조정 단계는, 상기 기준 주파수 신호의 위상을 각각 
(여기서, A는 1부터 M 사이의 정수)로 조정하여 상기 제 A 위상/주파수 검출기에 공급하는 것이 바람직하다.
또한, 상기 M이 2인 경우, 상기 발진 주파수 위상 조정 단계는: 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주하여 상기 제 1 위상/주파수 검출기에 공급하고, 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주한 신호의 위상을 반전하여 상기 제 2 위상/주파수 검출기에 공급하며; 상기 기준 주파수 위상 조정 단계는 상기 기준 주파수 신호를 상기 제 1 위상/주파수 검출기에 공급하고, 상기 기준 주파수 신호의 위상을 반전하여 제 2 위상/주파수 검출기에 공급하는 것이 바람직하다.
본 발명에 따르면 시그마-델타 변조기의 클락 주파수를 M 배 증가시키는 대신에, M개의 위상/주파수 검출기들 및 M개의 전하 펌프를 이용하여 실질적으로 클락 주파수를 M배 증가시키는 효과를 얻음으로써, 시그마-델타 변조기에서 발생하는 양자화 노이즈를 아웃-밴드 푸싱(out-band pushing)하면서, 동시에 인-밴드 노이즈도 함께 향상시킬 수 있는 분수-분주 주파수 합성기 및 방법을 제공하는 효과를 갖는다.
본 발명에 따른 분수-분주 주파수 합성기 및 방법은 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 아래의 도면을 참조한 상세한 설명에 의해서 명확하게 이해될 것이다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 3은 본 발명에 따른 노이즈 특성을 향상시킨 분수-분주 주파수 합성기를 나타내는 블럭도이다.
본 발명에 따른 노이즈 특성을 향상시킨 분주-분주 주파수 합성기는 기준 발진기(10), 시그마-델타 변조기(20), 분주기(30), 제 1 내지 제 M 위상/주파수 검출 기들(41 내지 4M), 제 1 내지 제 M 전하 펌프(51 내지 5M), 루프 필터(60), 및 전압 제어 발진기(70)을 포함한다.
기준 발진기(10)는 기준 주파수 신호를 생성하며, 크리스탈-오실레이터 또는 TCXO로 이루어질 수 있다. 시그마-델타 변조기(20)는 기준 발진기(10)에서 생성된 기준 주파수 신호에 기초하여 원하는 소수값을 생성한다. 분주기(30)는 전압 제어 발진 주파수 신호를 분주한다.
M개의 위상/주파수 검출기들(41 내지 4M)은 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하며, 제 1 내지 제 M 위상/주파수 검출기들(41 내지 4M) 각각에 제 1 내지 제 M 전하 펌프(51 내지 5M)가 각각 직렬로 연결된다. M개의 전하 펌프들(51 내지 5M)은 위상/주파수 검출기들(41 내지 4M) 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑한다(다만, 여기서, M은 2 이상의 자연수를 의미하며, 기준 주파수 신호를 M 배 증분한 효과를 얻기 위하여 M값은 필요에 따라 적절히 선택하여 적용할 수 있음은 당업자에게 자명하다 할 것이다).
제 A 위상/주파수 검출기(여기서, A는 1≤A≤M 인 정수)는 분주기(30)의 출력 신호인 DIVoutA의 위상과 기준 주파수 신호인 REFA를 비교하여 두 신호의 위상 차이에 해당하는 델타 신호를 출력한다. 제 A 위상/주파수 검출기에서 생성된 델타 신호는 제 A 전하 펌프로 입력되고, 상기 제 A 전하 펌프는 델타 신호에 의해 소오싱 전류(Sourcing current) 또는 싱킹 전류(Sinking current)를 루프 필터(60)에 공급한다. 공급되는 전류의 양은 외부 신호에 의해 조절될 수도 있다.
본 발명에 따른 분수-분주 주파수 합성기는 종래의 기준 주파수 신호를 M배로 증분하여 양자화 노이즈를 감소시키는 방법의 단점을 해결하기 위하여, 시그마-델타 클락 주파수에 영향을 주기 않으면서 실질적으로 기준 주파수 클락을 M배 증분하는 효과를 얻기 위하여, 제 1 내지 제 M 위상/주파수 검출기들(41 내지 4M) 및 제 1 내지 제 M 전하 펌프(51 내지 5M)를 포함한다.
나아가 각각의 제 1 내지 제 M 위상/주파수 검출기들(41 내지 4M) 및 제 1 내지 제 M 전하 펌프(51 내지 5M)의 동기를 맞추기 위하여, 분주기(30)의 출력 신호인 DIVout을 1/M 배로 분주하고 위상을 조정하여 제 1 내지 제 M 위상/주파수 검출기들(41 내지 4M) 각각에 입력 신호인 DIVout1 내지 DIVoutM를 공급하는 위상 조정기(90)를 더 포함하는 것이 바람직하다.
또한, 위상 조정기(90)는 기준 발진기(10)에서 생성된 기준 주파수 신호의 위상을 각각 조정하여, 제 1 내지 제 M 위상/주파수 검출기들(41 내지 4M) 각각에 신호 REF1 내지 REFM 를 공급한다. 여기서, 위상 조정기(90)는 기준 주파수 신호의 위상을 각각 
로 조정하여 제 A 위상/주파수 검출기에 공급한다.
이와 같이 동기를 맞춤으로써, 기준 주파수 신호를 M배 하지 않고도, 실질적으로 M배 증분된 효과를 얻을 수 있다. 즉, 본 발명에 따른 분수-분주 주파수 합성기에서는 시그마-델타 분주기(20)의 클럭 주파수가 실질적으로 M배 증가된 것과 같 은 효과를 나타내므로, 양자화 노이즈는 아웃-밴드 푸싱되며, 제 1 내지 제 M 위상/주파수 검출기들(41 내지 4M) 각각의 입력 주파수들(DIVout1 내지 DIVoutM)은 증가하지 않았으므로, 인-밴드 노이즈도 향상되어, 전체적으로 노이즈 특성이 향상된다. 본 발명의 일 실시예에 따라, M개의 위상/주파수 검출기들과 M개의 전하 펌프를 이용하여 시그마-델타의 클럭 주파수를 실질적으로 M배 상승했을 경우, 20log(M)의 인-밴드 노이즈 향상을 기대할 수 있고, 3차 시그마-델타 변조기를 사용했을 경우에는 40log(M)의 양자화 노이즈 특성을 향상할 수 있다.
한편, 루프 필터(60)는 M개의 전하 펌프들(51 내지 5M)의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링한다. 전압 제어 발진기(70)는 루프 필터(60)의 출력 신호에 응답하여 발진하여 전압 제어 발진 주파수 신호를 생성한다. 루프 필터(60)로 공급되거나 빠져나간 전류는 정해진 출력주파수는 만들기 위한 전압을 생성시켜 전압제어 발진기(70)의 출력을 제어한다. 따라서, 전압 제어 발진기(70)는 루프필터(60)의 출력전압에 따른 출력신호를 생성하게 된다.
도 4는 본 발명의 일 실시예에 따른 분수-분주 주파수 합성기를 나타내는 블럭도이다. 도 4에 따른 분수-분주 주파수 합성기는 M이 2인 점을 제외하고 도 3에 따른 분수-분주 주파수 합성기와 동일하다.
M이 2이므로, 시그마-델타 변조기(20)의 클락 주파수는 실질적으로 기준 주 파수 신호의 2배로 작동한다. 이를 위하여, 제 1 및 제 2 위상/주파수 검출기들(41 및 42); 및 제 1 및 제 2 전하 펌프(51 및 52)를 포함한다.
또한, 도 4에 따른 분수-분주 주파수 합성기는 위상 조정기(90)의 구조를 더욱 상세히 도시하였다. 위상 조정기(90)는 플립플랍 회로(91), 제 1 인버터(92), 및 제 2 인버터(93)를 포함한다.
플립플랍 회로(91)는 분주된 전압 제어 발진 주파수 신호(DIVout)를 1/2로 분주하여 그 신호(DIVout1)를 제 1 위상/주파수 검출기(41)에 공급한다. 한편, 제 1 위상/주파수 검출기(41)에 기준 발진기(10)에서 생성된 기준 주파수 신호(REF1)를 공급한다.
한편, 제 1 인버터(91)는 상기 플립플랍 회로(91)에 의해 1/2로 분주된 신호(DIVout1)의 위상을 반전하여 그 신호(DIVout2)를 제 2 위상/주파수 검출기(42)에 공급한다. 또한, 제 2 인버터(93)는 기준 주파수 신호(REF1)의 위상을 반전하여 그 신호(REF2)를 제 2 위상/주파수 검출기(42)에 공급한다.
상기 신호들 DIVout, DIVout1, DIVout2, REF1, 및 REF2를 나타내는 타이밍도를 도 5에 도시하였다.
예를 들어, 분주기에 의해 분주된 신호(DIVout)가 듀티 50에 20Hz인 경우, 플립플랍 회로(91)에 의해 분주된 전압 제어 발진 주파수 신호(DIVout)를 1/2로 분주 하면 신호 DIVout1와 같다. 따라서, 제 1 위상/주파수 검출기(41)는 10Hz의 기준 주파수 신호인 REF1 신호와 상기 DIVout1 신호의 라이징 에지(rising edge)에서 위상 및 주파수 차이를 비교한다.
한편, 제 2 위상/주파수 검출기(42)는 제 1 인버터(92)에 의해 상기 신호 DIVout1의 위상을 반전한 신호인 DIVout2와, 제 2 인버터(93)에 의해 기준 주파수 신호(REF1)의 위상을 반전한 신호인 REF2의 라이징 에지(rising edge)에서 위상 및 주파수 차이를 비교한다.
즉, 제 1 위상/주파수 검출기(41)는 DIVout의 듀티 50 동안 10 Hz로 동작하는 것이지만, 제 2 위상 주파수/검출기(42) 또한 제 1 위상/주파수 검출기(41)가 동작하지 않는 DIVout의 나머지 듀티 50 동안 10 Hz로 동작하므로, 실질적으로 20 Hz로 동작하는 것과 동일하게 아웃-밴드 푸싱 효과를 갖는다.
따라서, 본 실시예에서는 변조기(30)에 의해 변조된 신호(DIVout)는 기준 발진기(10)의 기준 주파수 신호 보다 2배 증가시켜 시그마-델타 변조기에서 발생하는 양자화 노이즈는 아웃-밴드로 푸싱하면서, 동시에 제 1 및 제 2 위상/주파수 검출기에 제공되는 기준 주파수 신호들(REF1 및 REF2)의 주파수는 증가하지 않음으로써, 시그마-델타 변조기에서 발생하는 양자화 노이즈를 아웃-밴드 푸싱하고 위상/주파수 검출기들의 인-밴드 노이즈도 향상함으로써, 전체 분수-분주 주파수 합성기의 노이즈 특성을 향상시킨다.
실제로, M이 2인 경우, 인-밴드 노이즈는 20log(2)=6dB 만큼, 아웃-밴드 노이즈는 40log(2)=12dB 만큼 향상된다. 도 6은 도 1에 따른 종래 분수-분주 주파수 합성기와 도 4에 따른 M이 2인 본 발명에 따른 분수-분주 주파수 합성기의 노이즈 특성을 비교하여 도시한 그래프이다.
그래프 61은 종래의 분수-분주 주파수 합성기의 인-밴드 노이즈를 나타내고, 그래프 62는 본원의 일 실시예(M=2)에 따른 분수-분주 주파수 합성기의 인-밴드 노이즈를 나타낸다. 또한, 그래프 63은 종래의 분수-분주 주파수 합성기의 아웃-밴드 노이즈를 나타내고, 그래프 64는 본원의 일 실시예(M=2)에 따른 분수-분주 주파수 합성기의 아웃-밴드 노이즈를 나타낸다.
도 6에서 Y축 눈금 한 칸은 6dB를 나타내므로, 실제로 인-밴드 노이즈는 그래프 61에 비하여 그래프 62가 약 한 칸 정도 아래에 있으므로 6dB 향상된 것을 알 수 있고, 또한 아웃-밴드 노이즈는 그래프 63에 비하여 그래프 64가 약 두 칸 정도 아래에 있으므로 실제로 12 dB 향상된 것임을 알 수 있다.
한편, 본 발명에 따른 노이즈 특성을 향상시키는 분수-분주 주파수 합성 방법을 도 3 내지 도 4를 이용하여 설명한다.
본 발명에 따른 분수-분주 주파수 합성 방법은: 기준 주파수 신호를 생성하는 기준 주파수 발진 단계(단계 a); 상기 기준 주파수 신호에 기초하여 원하는 소수값을 생성하는 시그마-델타 변조 단계(단계 b); 전압 제어 발진 주파수 신호를 분주하는 분주 단계(단계 c); 제 1 내지 제 M 위상/주파수 검출기(41 내지 4M)가 상기 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하는 단계(단계 d); 상기 위상/주파수 검출기들(41 내지 4M) 각각에 직렬로 연결된 제 1 내지 제 M 전하 펌프(51 내지 5M)가 상기 위상/주파수 검출기들(41 내지 4M) 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 단계(단계 e); 루프 필터(60)가 상기 전하 펌프들(51 내지 5M)의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링하는 단계(단계 f); 및 전압 제어 발진기(70)가 상기 루프 필터(60)의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 단계(단계 g);를 포함한다.
한편, 상기 단계 c) 이후에, 상기 분주된 전압 제어 발진 주파수 신호를 1/M 배로 분주한 후, 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기(41 내지 4M) 각각에 공급하는 발진 주파수 위상 조정 단계(단계 c1)를 더 포함할 수 있다. 위상 조정 단계는 도 3에 따른 위상 조정기(90)에서 이루어 진다.
상기 단계 c1)에서, 상기 기준 주파수 신호의 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기(41 내지 4M) 각각에 공급하는 기준 주파수 위상 조정 단계를 더 포함하며, 또한 상기 기준 주파수 위상 조정 단계는, 상기 기준 주파수 신호의 위상을 각각 
(여기서, A는 1부터 M 사이의 정수)로 조정하여 상기 제 A 위상/주파수 검출기에 공급한다.
특히, 상기 M이 2인 경우, 상기 발진 주파수 위상 조정 단계는: 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주하여 상기 제 1 위상/주파수 검출기에 공 급하고, 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주한 신호의 위상을 반전하여 상기 제 2 위상/주파수 검출기에 공급하며; 상기 기준 주파수 위상 조정 단계는 상기 기준 주파수 신호를 상기 제 1 위상/주파수 검출기에 공급하고, 상기 기준 주파수 신호의 위상을 반전하여 제 2 위상/주파수 검출기에 공급한다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 분수-분주 주파수 합성기를 나타내는 블럭도.
도 2는 종래의 분수-분주 주파수 합성기의 양자화 노이즈를 줄이기 위하여 클락 주파수를 증가시킨 종래 분수-분주 주파수 합성기를 나타내는 블럭도.
도 3은 본 발명에 따른 노이즈 특성을 향상시킨 분수-분주 주파수 합성기를 나타내는 블럭도.
도 4는 본 발명의 일 실시예에 따른 분수-분주 주파수 합성기를 나타내는 블럭도.
도 5는 도 4에 따른 분수-분주 주파수 합성기에 도시된 각각의 신호를 나타내는 타이밍도.
도 6은 도 1에 따른 종래의 분수-분주 주파수 합성기와 도 4에 따른 본 발명의 분수-분주 주파수 합성기의 노이즈 특성을 비교하여 도시한 그래프.
<<도면의 주요 부호에 대한 상세한 설명>>
10. 기준 발진기 20. 시그마-델타 변조기
30. 분주기 40. 위상/주파수 검출기
41 내지 4M. 제 1 내지 제 M 위상/주파수 검출기
50. 전하 펌프 51 내지 5M. 제 1 내지 제 M 전하 펌프
60. 루프 필터 70. 전압 제어 발진기
90. 위상 조정기
Claims (10)
- 노이즈 특성을 향상시킨 분수-분주 주파수 합성기에 있어서, 상기 분수-분주 주파수 합성기는:기준 주파수 신호를 생성하는 기준 발진기;상기 기준 주파수 신호에 기초하여 원하는 소수값을 생성하는 시그마-델타 변조기;전압 제어 발진 주파수 신호를 분주하는 분주기;상기 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하는 제 1 내지 제 M 위상/주파수 검출기들;상기 위상/주파수 검출기들 각각에 직렬로 연결되어, 상기 위상/주파수 검출기들 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 제 1 내지 제 M 전하 펌프;상기 전하 펌프들의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링하는 루프 필터; 및상기 루프 필터의 출력 신호에 응답하여 발진하여 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진기;를 포함하는 분수-분주 주파수 합성기.
- 제 1 항에 있어서,상기 분주된 전압 제어 발진 주파수 신호를 1/M 배로 분주한 후, 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 위상 조정기를 더 포함하는 분수-분주 주파수 합성기.
- 제 2 항에 있어서,상기 위상 조정기는 상기 기준 주파수 신호의 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 분수-분주 주파수 합성기.
- 제 3 항에 있어서,상기 위상 조정기는 상기 기준 주파수 신호의 위상을 각각(여기서, A는 1부터 M 사이의 정수)로 조정하여, 상기 제 A 위상/주파수 검출기에 공급하는 분수-분주 주파수 합성기.
- 제 3 항에 있어서,상기 M이 2인 경우, 상기 위상 조정기는: 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주하는 플립플랍 회로; 상기 기준 주파수 신호의 위상을 반전하는 제 1 인버터, 및 상기 플립플랍 회로에 의해 1/2로 분주된 전압 제어 발진 주파수의 위상을 반전하는 제 2 인버터를 더 포함하는 분수-분주 주파수 합성기.
- 노이즈 특성을 향상시키는 분수-분주 주파수 합성 방법에 있어서, 상기 분수-N 주파수 합성 방법은:a) 기준 주파수 신호를 생성하는 기준 주파수 발진 단계;b) 상기 기준 주파수 신호에 기초하여 원하는 소수값을 생성하는 시그마-델타 변조 단계;c) 전압 제어 발진 주파수 신호를 분주하는 분주 단계;d) 제 1 내지 제 M 위상/주파수 검출기가 상기 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호 간의 위상 및 주파수 차이를 검출하는 단계;e) 상기 위상/주파수 검출기들 각각에 직렬로 연결된 제 1 내지 제 M 전하 펌프가 상기 위상/주파수 검출기들 각각의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 단계;f) 루프 필터가 상기 전하 펌프들의 출력 신호에 기초하여, 공급되는 전류의 양을 조절하여 저역 주파수 성분을 필터링하는 단계; 및g) 전압 제어 발진기가 상기 루프 필터의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 단계;를 포함하는 분수-분주 주파수 합성 방법.
- 제 6 항에 있어서,상기 단계 c) 이후에,c1) 상기 분주된 전압 제어 발진 주파수 신호를 1/M 배로 분주한 후, 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 발진 주파수 위상 조정 단계를 더 포함하는 분수-분주 주파수 합성 방법.
- 제 7 항에 있어서,상기 단계 c1)에서, 상기 기준 주파수 신호의 위상을 각각 조정하여, 상기 제 1 내지 제 M 위상/주파수 검출기 각각에 공급하는 기준 주파수 위상 조정 단계를 더 포함하는 분수-분주 주파수 합성 방법.
- 제 8 항에 있어서,상기 기준 주파수 위상 조정 단계는, 상기 기준 주파수 신호의 위상을 각각(여기서, A는 1부터 M 사이의 정수)로 조정하여 상기 제 A 위상/주파수 검출기에 공급하는 분수-분주 주파수 합성 방법.
- 제 8 항에 있어서,상기 M이 2인 경우,상기 발진 주파수 위상 조정 단계는:상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주하여 상기 제 1 위상/주파수 검출기에 공급하고; 상기 분주된 전압 제어 발진 주파수 신호를 1/2로 분주한 신호의 위상을 반전하여 상기 제 2 위상/주파수 검출기에 공급하며;상기 기준 주파수 위상 조정 단계는:상기 기준 주파수 신호를 상기 제 1 위상/주파수 검출기에 공급하고, 상기 기준 주파수 신호의 위상을 반전하여 제 2 위상/주파수 검출기에 공급하는 분수-분주 주파수 합성기.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090056067A KR101193344B1 (ko) | 2009-06-23 | 2009-06-23 | 분수-분주 주파수 합성기 및 그 방법 |
| US12/563,903 US7973606B2 (en) | 2009-06-23 | 2009-09-21 | Fractional-N frequency synthesizer and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090056067A KR101193344B1 (ko) | 2009-06-23 | 2009-06-23 | 분수-분주 주파수 합성기 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100137838A true KR20100137838A (ko) | 2010-12-31 |
| KR101193344B1 KR101193344B1 (ko) | 2012-10-26 |
Family
ID=43353788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090056067A Expired - Fee Related KR101193344B1 (ko) | 2009-06-23 | 2009-06-23 | 분수-분주 주파수 합성기 및 그 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7973606B2 (ko) |
| KR (1) | KR101193344B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014011322A1 (en) * | 2012-07-09 | 2014-01-16 | Io Semiconductor, Inc. | Charge pump regulator circuit |
| US9081399B2 (en) | 2012-07-09 | 2015-07-14 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with variable amplitude control |
| KR101636196B1 (ko) * | 2015-01-29 | 2016-07-07 | 한양대학교 산학협력단 | 3차원 비휘발성 메모리 소자, 및 그 제조 방법 |
| KR101701641B1 (ko) * | 2015-10-15 | 2017-02-02 | 한양대학교 산학협력단 | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| US8222932B2 (en) * | 2010-02-23 | 2012-07-17 | Agilent Technologies, Inc. | Phase-locked loop with switched phase detectors |
| KR101206436B1 (ko) * | 2010-09-29 | 2012-11-29 | 전자부품연구원 | 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법 |
| KR101183626B1 (ko) * | 2010-12-17 | 2012-09-17 | 에스케이하이닉스 주식회사 | 클럭 신호 생성 회로 |
| US8873693B2 (en) * | 2011-09-21 | 2014-10-28 | Fujitsu Limited | Phase averaging-based clock and data recovery |
| KR102076326B1 (ko) | 2013-05-09 | 2020-02-12 | 삼성전자주식회사 | 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법 |
| CN107968652A (zh) * | 2017-12-29 | 2018-04-27 | 陕西烽火电子股份有限公司 | 一种低相位噪声短波跳频频率合成器 |
| KR102469133B1 (ko) * | 2018-03-07 | 2022-11-22 | 에스케이하이닉스 주식회사 | 지연 회로 |
| US11025260B1 (en) * | 2020-08-26 | 2021-06-01 | Qualcomm Incorporated | Phase-locked loop (PLL) with multiple error determiners |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684053B1 (ko) | 2005-02-14 | 2007-02-16 | 삼성전자주식회사 | 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 |
| US7636018B2 (en) * | 2007-03-14 | 2009-12-22 | United Microelectronics Corp. | Phase locked loop with phase shifted input |
| KR101575199B1 (ko) * | 2009-03-04 | 2015-12-07 | 칭화대학교 | 분주 회로, 주파수 합성기 및 응용 회로 |
| KR20110000766A (ko) * | 2009-06-29 | 2011-01-06 | 삼성전자주식회사 | 주파수 합성기 및 폴라 송신기 |
-
2009
- 2009-06-23 KR KR1020090056067A patent/KR101193344B1/ko not_active Expired - Fee Related
- 2009-09-21 US US12/563,903 patent/US7973606B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014011322A1 (en) * | 2012-07-09 | 2014-01-16 | Io Semiconductor, Inc. | Charge pump regulator circuit |
| US9041370B2 (en) | 2012-07-09 | 2015-05-26 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with a variable drive voltage ring oscillator |
| US9081399B2 (en) | 2012-07-09 | 2015-07-14 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with variable amplitude control |
| US9385595B2 (en) | 2012-07-09 | 2016-07-05 | Qualcomm Switch Corp. | Charge pump regulator circuit |
| KR101636196B1 (ko) * | 2015-01-29 | 2016-07-07 | 한양대학교 산학협력단 | 3차원 비휘발성 메모리 소자, 및 그 제조 방법 |
| KR101701641B1 (ko) * | 2015-10-15 | 2017-02-02 | 한양대학교 산학협력단 | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프 |
| WO2017065510A1 (ko) * | 2015-10-15 | 2017-04-20 | 한양대학교 산학협력단 | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프 |
| US10320400B2 (en) | 2015-10-15 | 2019-06-11 | Industry-University Cooperation Foundation Hanyang University | Phase-locked loop with high bandwidth using rising edge and falling edge of signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101193344B1 (ko) | 2012-10-26 |
| US20100321120A1 (en) | 2010-12-23 |
| US7973606B2 (en) | 2011-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101193344B1 (ko) | 분수-분주 주파수 합성기 및 그 방법 | |
| US9490828B1 (en) | Integrated circuits having multiple digitally-controlled oscillators (DCOs) therein that are slaved to the same loop filter | |
| US8587352B2 (en) | Fractional-N phase locked loop | |
| CN108667458B (zh) | 能够消除来自σ-δ调制器的量化噪声的分数n数字pll | |
| US8559587B1 (en) | Fractional-N dividers having divider modulation circuits therein with segmented accumulators | |
| US8278982B2 (en) | Low noise fractional divider using a multiphase oscillator | |
| US8994420B2 (en) | Higher-order phase noise modulator to reduce spurs and quantization noise | |
| CN111149299B (zh) | 使用分数n pll的片上系统时钟相位管理 | |
| KR101206436B1 (ko) | 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법 | |
| US7605665B2 (en) | Fractional-N phase locked loop | |
| EP1371167B1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
| US7298218B2 (en) | Frequency synthesizer architecture | |
| JP4809017B2 (ja) | 周波数合成器及びその動作方法 | |
| US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
| US8664989B1 (en) | Method to increase frequency resolution of a fractional phase-locked loop | |
| CN103718463A (zh) | 高线性相位频率检测器 | |
| KR20080027975A (ko) | 투-포인트 모듈레이션 장치 및 방법 | |
| US10739811B2 (en) | Phase locked loop using direct digital frequency synthesizer | |
| TWI795035B (zh) | 小數-n鎖相環及其電荷泵控制方法 | |
| KR102392119B1 (ko) | 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프 | |
| US7369001B2 (en) | Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses | |
| TWI831562B (zh) | 具有減少的抖動的鎖相迴路以及用以自參考時脈產生具有減少的抖動之輸出時脈的方法 | |
| KR102392109B1 (ko) | 위상 회전자를 이용한 분수 위상 고정 루프 | |
| US7574185B2 (en) | Method and apparatus for generating a phase-locked output signal | |
| US8669795B2 (en) | Noise filtering fractional-N frequency synthesizer and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20221016 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20221016 |