KR20100121857A - Semiconductor package coating metal-powder on solder bump and semiconductor packaging method - Google Patents
Semiconductor package coating metal-powder on solder bump and semiconductor packaging method Download PDFInfo
- Publication number
- KR20100121857A KR20100121857A KR1020090040757A KR20090040757A KR20100121857A KR 20100121857 A KR20100121857 A KR 20100121857A KR 1020090040757 A KR1020090040757 A KR 1020090040757A KR 20090040757 A KR20090040757 A KR 20090040757A KR 20100121857 A KR20100121857 A KR 20100121857A
- Authority
- KR
- South Korea
- Prior art keywords
- metal powder
- semiconductor package
- solder bump
- coated
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 실장 공정에서 언더필 수지를 이용한 플립칩 본딩의 반도체 패키지 및 반도체 패키징 방법에 관한 것이다.The present invention relates to a semiconductor package and a semiconductor packaging method of flip chip bonding using an underfill resin in a semiconductor mounting process.
본 발명에 따르면, 솔더범프(solder bump)와 접속패드(pad) 사이에 언더필(underfill) 수지를 이용한 플립칩(Flip chip) 본딩의 반도체 패키지로서, 상기 솔더범프 위에 금속분말을 포함한 고분자 전해질을 코팅한 것을 특징으로 하는 솔더범프에 금속분말이 코팅된 반도체 패키지가 개시된다.According to the present invention, a semiconductor package of flip chip bonding using an underfill resin between a solder bump and a connection pad is coated with a polymer electrolyte including a metal powder on the solder bump. Disclosed is a semiconductor package in which a metal powder is coated on a solder bump.
플립칩, 본딩, 금속분말, 코팅 Flip chip, bonding, metal powder, coating
Description
본 발명은 반도체 실장 공정에서의 반도체 디바이스 접속 기술에 관한 것으로서, 보다 상세하게는 언더필 수지를 이용한 플립칩 본딩의 반도체 패키지 및 반도체 패키징 방법에 관한 것이다.BACKGROUND OF THE
반도체 소자의 집적화 및 집적화된 소자들의 소량화, 경량화에 대한 요구가 정보통신의 발달 및 장비의 복잡성 등에 효과적으로 부응하기 위하여 점차적으로 증대되고 있으며 이를 위하여 단일 공간에 복수 개의 칩이 실장되는 즉, 패키징된 반도체가 일반적으로 이용되고 있다.Increasingly, the demand for integration of semiconductor devices and the reduction of weight and weight of integrated devices has been gradually increased to effectively meet the development of information communication and the complexity of equipment. For this purpose, a plurality of chips are mounted in a single space, that is, packaged Semiconductors are generally used.
패키징(Packaging)은 외부단자가 형성된 기판에 칩(Chip)이 실장되고 추가적으로 Molding작업을 통하여 완성하게 되는데 여기에서 외부단자란 기판과 칩을 전기적으로 연결하는 기판에 형성된 단자를 말하며, 이 외부단자와 칩의 연결형태에 따라 Wire Bonding, Flip Chip Bonding 등으로 분류될 수 있다.Packaging is completed by forming a chip on a board on which an external terminal is formed and additionally molding. Here, an external terminal refers to a terminal formed on a board that electrically connects the board and the chip. According to the connection form of the chip may be classified into wire bonding, flip chip bonding.
상기 Wire Bonding은 여러 가지 비효율적인 문제점이 발생하게 되는데 이러 한 문제점을 극복하기 위하여 상기 플립칩 방식이 일반적으로 이용되고 있으며, 상기 플립칩 형태의 패키징 방법은 기존의 Wire bonding과는 반대로 솔더볼 또는 범프(Bump)가 형성된 칩을 뒤집어 플립(Flip)표면이 기판방향을 향하도록 실장하는 방식이며, 반도체 패키징 중에서 가장 작은 형태를 구현할 수 있는 기술이다.The wire bonding has various inefficient problems, and the flip chip method is generally used to overcome this problem, and the flip chip type packaging method has solder balls or bumps as opposed to conventional wire bonding. It is a method that flips a chip on which a bump is formed and mounts it so that the flip surface faces the substrate direction, and is the technology that can realize the smallest form among semiconductor packaging.
상기 플립칩 방법은 반도체 소자의 입출력 단자 전극에 어떠한 도전성 bump(극소 Pb ball)를 형성하고 배선 판 위의 전극단자인 도체 접촉 Pad와 전기적 접속을 형성하게 되는데, 상기의 과정에서 솔더 범프와 패드와의 접착신뢰성 등이 약해지는 문제점이 발생한다.The flip chip method forms a conductive bump (minimum Pb ball) at the input / output terminal electrode of the semiconductor device and forms an electrical connection with the conductor contact pad which is an electrode terminal on the wiring board. The problem arises that the adhesion reliability of the weakness.
이러한 문제점과 실리콘 다이와 기판 사이의 열팽창계수(CTE)의 불일치에 기인하는 기계적 응력의 약화 현상을 개선하고 솔더볼의 접착력을 보강하기 위하여 솔더볼과 패드 사이의 공간에 에폭시 수지 등을 도포하게 되는데 이것을 언더필(underfill)이라고 한다.In order to improve the weakening of the mechanical stress caused by the mismatch of the coefficient of thermal expansion (CTE) between the silicon die and the substrate and to reinforce the adhesion of the solder ball, an epoxy resin or the like is applied to the space between the solder ball and the pad. underfill).
상기 언더필을 도포하는 방법으로 이용되는 대표적인 방법이 도 1에 도시된 CUF(Capillary Under Fill)방식과 도 2에 도시된 NUF(No flow Under Fill)방식이 있다. Representative methods used as a method of applying the underfill include a capillary under fill (CUF) method shown in FIG. 1 and a no flow under fill (NUF) method shown in FIG. 2.
우선 상기 CUF방식을 개략적으로 설명하면, 도 1에 도시된 바와 같이 솔더볼이 형성된 칩과 패드가 형성된 기판을 정렬하는 단계(a), flux 도포단계(b)를 거쳐, solder reflow 단계(c)를 통해 융착시키게 접착하게 된다. 그 후, flux 세척단계(d)를 거친 후, 표면장력에 의한 모세관 현상을 이용한 방식으로 underfill을 도포(e)하고 최종적으로 underfill cure단계(f)를 수행하게 된다.First, the CUF method will be described in brief. As shown in FIG. 1, the chip having the solder ball formed thereon is aligned with the substrate on which the pad is formed (a), the flux coating step (b), and the solder reflow step (c). To bond through. Thereafter, after the flux washing step (d), the underfill is applied in a manner using a capillary phenomenon due to the surface tension (e), and finally the underfill cure step (f) is performed.
이러한 모세관 언더필(CUF)방식은 수행공정의 복잡성, 낮은 수율(throughput)과 보이딩(voiding) 등의 문제를 수반하게 되는데 이러한 문제점을 극복하기 위하여 상기 CUF 기법의 대안으로 NUF이 제시되고 있다.The capillary underfill (CUF) method is accompanied with problems such as the complexity of the execution process, low throughput and voiding (NUF) has been proposed as an alternative to the CUF technique to overcome this problem.
상기 비유동 언더필(NUF)방식을 첨부된 도 2를 통하여 간략히 살펴보도록 한다. 이하의 설명에서, 당업자 간에 사용되는 용어상의 차이만이 있을 뿐 상기 솔더볼(solder ball)과 솔더 범프(solder bump)는 동일한 기능을 수행하는 구성이므로 이하에서는 솔더 범프로 통칭하도록 한다. The non-flow underfill (NUF) scheme will be briefly described with reference to FIG. 2. In the following description, only the difference in terms used by those skilled in the art, the solder ball (solder ball) and solder bump (solder bump) is configured to perform the same function, so will be referred to below as the solder bump.
도 2에 개략적으로 도시된 바와 같이 NUF방식은 우선 접촉 패드(210)가 형성된 기판(200)에 NUF(200)를 도포하는 단계(a)를 수행한 후, 솔더 범프(240)가 형성된 칩다이(chip die)(230)와 기판(substrate)(200)을 정렬하는 다이 정렬/접착(die align/attach) 공정(b) 및 접촉 부위의 리플로우(reflow) 과정(c)을 거쳐 그 후 cure 공정(d) 등을 수행하게 된다.As schematically illustrated in FIG. 2, in the NUF method, after performing step (a) of applying the
상기 언더필에는 필러(Filler)가 포함되어 있는데, 상기 필러는 재료의 CTE(Coefficient of Thermal Expansion)을 낮추어 실리콘 다이와 기판 사이의 CTE 불일치(mismatch)를 낮춤으로써 기계적 응력을 감소시키는 기능을 수행하기 때문에 상기 필러의 사용은 필수적이라고 할 수 있다.The underfill includes a filler, which lowers the coefficient of thermal expansion (CTE) of the material, thereby reducing the mechanical stress by lowering the CTE mismatch between the silicon die and the substrate. The use of fillers is essential.
그러나, 상기 비유동 언더필 방식의 경우, 도 2의 "A" 부분과 이를 상세히 도시한 도 3을 참조할 때, 상기 언더필에 포함되는 필러(250)가 상기 다이 정렬/접착 공정(b)과 리플로우 공정(c) 즉, "A" 에서 솔더 범프(240)와 접촉 패드(210) 사이에 개재되어 분포할 수 있고, 이렇게 분포된 필러(250)는 상기 솔더 범프(240)와 접촉 패드(210) 사이에서 포집(entrapment)현상이 발생되어, 상시 솔더 범프와 접촉 패드가 접촉되는 경우 상호 간의 전기적 특성이 저하되는 문제점이 발생하게 된다. However, in the case of the non-flow underfill method, when referring to the portion “A” of FIG. 2 and FIG. 3 showing the details thereof, the
상기의 문제점을 해결하기 위하여 제안되는 방법으로 ACF(Anisotropic Conductive Film)방법이 있으나 상기 ACF방법의 경우 ACF도전볼을 솔더 범프(solder bump)와 접촉 패드(contact pad)사이에 접속시키기 위하여 칩 상에 높은 압력(Mpa)을 가하여야 하므로 기계적 응력을 제한해야 하는 요구조건에 부합되지 못한다는 문제점이 있다.In order to solve the above problems, there is an anisotropic conductive film (ACF) method, but in the case of the ACF method, an ACF conductive ball is formed on a chip to connect an ACF conductive ball between a solder bump and a contact pad. Since a high pressure (Mpa) must be applied, there is a problem that it does not meet the requirement to limit the mechanical stress.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로 언더필에 사용되는 필러가 솔더 범프와 접속 패드 사이에 포집되는 엔트립먼트 현상이 발생하지 않도록 솔더 범프에 금속분말을 코팅하여 본딩 접착시 솔더 범프와 접속 패드 사이의 전기 전도성을 높일 수 있는 반도체 패키지 및 반도체 패키징 방법을 제공하는 데 그 목적이 있다.Therefore, the present invention was devised to solve the above problems, and the bonding used by coating the metal powder on the solder bump so that the filler phenomenon used in the underfill is collected between the solder bump and the connection pad does not occur. An object of the present invention is to provide a semiconductor package and a semiconductor packaging method capable of increasing electrical conductivity between solder bumps and connection pads.
본 발명에 다른 목적 및 장점들은 하기에 설명될 것이며, 본 발명의 실시예 에 의해 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타난 구성과 구성의 조합에 의해 실현될 수 있다.Other objects and advantages of the present invention will be described below and will be appreciated by the embodiments of the present invention. In addition, the objects and advantages of the present invention can be realized by the configuration and combination of configurations shown in the claims.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 솔더범프에 금속분말이 코팅된 반도체 패키지는, 솔더범프(solder bump)와 접속패드(pad) 사이에 언더필(underfill) 수지를 이용한 플립칩(Flip chip) 본딩의 반도체 패키지로서, 상기 솔더범프위에 금속분말을 포함한 고분자 전해질을 코팅한 것을 특징으로 한다.In the semiconductor package coated with the metal powder on the solder bumps according to the present invention for achieving the above object, a flip chip using an underfill resin between the solder bump and the connection pad (pad) A semiconductor package for bonding, characterized by coating a polymer electrolyte containing a metal powder on the solder bumps.
또한, 상기 금속분말은, 비스무스(Bi), 알루미늄(Al), 구리(Cu), 납(Pb), 니켈(Ni) 중 어느 하나 또는 이들의 조합으로 이루어지고, 1 나노미터(nm) 내지 1 마이크로미터(㎛) 크기의 직경을 갖고, 100℃ 이상의 언더필 수지 경화온도에서 용해되는 특성을 갖는 것이 바람직하다.In addition, the metal powder is made of any one or a combination of bismuth (Bi), aluminum (Al), copper (Cu), lead (Pb), nickel (Ni), 1 nanometer (nm) to 1 It is preferred to have a diameter of micrometer (μm) size and to have the property of dissolving at an underfill resin curing temperature of 100 ° C. or higher.
나아가, 상기 고분자 전해질은, 함질소 고분자, 폴리(알릴아민하이드로클로라이드), 폴리디아릴디메틸암모늄클로라이드, 폴리라이신, 폴리에틸렌이민, 카르복시산기, 술폰산기, 질산기, 인산기 중 어느 하나 또는 이들의 조합을 함유하는 것이 바람직하다.Further, the polymer electrolyte may be any one or combination of nitrogen-containing polymers, poly (allylamine hydrochloride), polydiaryldimethylammonium chloride, polylysine, polyethyleneimine, carboxylic acid groups, sulfonic acid groups, nitric acid groups, and phosphoric acid groups. It is preferable to contain.
바람직하게, 상기 솔더범프는, 구리(Au), 크롬(Cr), 알루미늄(Al), 주석(Sn) 중 어느 하나 또는 이들의 조합으로 이루어진 지고, 상기 언더필 수지는, 에폭시 계, 폴리이미드 계, 폴리에스테르 계, 폴리아크릴레이트 계 중 어느 하나 또는 이들의 조합으로 이루어 지며, 100℃ 이상의 온도에서 경화된다.Preferably, the solder bump is made of any one or a combination of copper (Au), chromium (Cr), aluminum (Al), tin (Sn), and the underfill resin is epoxy, polyimide, It consists of any one of polyester type, polyacrylate type, or a combination thereof, and is cured at a temperature of 100 ° C. or higher.
또한, 상기 언더필 수지 내에는, 실리카(SiO2), 알루미나(Al2O3), 마그네슘 옥사이드(MgO2), 아연 옥사이드(ZnO2), 실리콘(Si), 이산화티탄(TiO2), 폴리스티렌, 폴리메틸메타크릴레이트 중 어느 하나 또는 이들의 조합이 필러(Piller)로 포함되는 것이 바람직하다.In the underfill resin, silica (SiO 2 ), alumina (Al 2 O 3 ), magnesium oxide (MgO 2 ), zinc oxide (ZnO 2 ), silicon (Si), titanium dioxide (TiO 2 ), polystyrene, It is preferable that any one or a combination of polymethyl methacrylate is included as a filler.
본 발명의 다른 측면에 따르면, 솔더범프(solder bump)와 접속패드(pad) 사이에 언더필(underfill) 수지를 이용한 플립칩(Flip chip) 본딩의 반도체 패키징 방법으로서, (a) 솔더범프가 형성된 반도체 칩 상면에 금속분말을 포함한 고분자 전해질을 코팅하는 단계; (b) 접속패드가 형성된 기판 상면에 언더필 수지를 도포하는 단계; (c) 상기 기판 위에 상기 칩을 마주보도록 정렬하여 접속하고 압력을 가하는 단계; 및 (d) 상기 기판과 칩 사이의 언더필 수지를 경화하여 본딩하는 단계;를 포함하는 솔더범프에 금속분말이 코팅된 반도체 패키징 방법이 제공된다.According to another aspect of the present invention, a semiconductor packaging method of flip chip bonding using an underfill resin between a solder bump and a connection pad, comprising: (a) a semiconductor on which solder bumps are formed Coating a polymer electrolyte including a metal powder on an upper surface of the chip; (b) applying an underfill resin to the upper surface of the substrate on which the connection pad is formed; (c) arranging and connecting the chip so as to face the chip on the substrate; And (d) curing and bonding the underfill resin between the substrate and the chip. The semiconductor packaging method is provided with a metal powder coated on a solder bump.
바람직하게는, 상기 단계 (a) 이전에, 전하를 띄는 고분자 전해질 용액에 금속분말을 분산시키고 원심가속분리(centrifuse) 공정을 통해 금속분말을 포함한 고분자 전해질을 합성하는 단계;를 더 포함한다.Preferably, prior to the step (a), further comprising the step of dispersing the metal powder in the charged polymer electrolyte solution and synthesizing the polymer electrolyte including the metal powder through a centrifugation process.
아울러, 상기 단계 (a)는, 상기 금속분말을 포함한 고분자 전해질 용액을 스핀 코딩(spin coating), 딥 코팅(dip coating), 스프레이(spray) 공정 중 어느 하나를 통해 코팅하는 것이 바람직하다.In addition, in the step (a), it is preferable to coat the polymer electrolyte solution including the metal powder by any one of spin coating, dip coating, and spray processes.
본 발명에 따르면, 반도체 디바이스의 솔더 범프 표면에 금속분말을 코팅처 리하여, 언더필 수지를 통한 플립칩 본딩시에 코팅된 분말이 용해되어 솔더 범프와 접속 패드 간의 전기 전도성을 향상시킬 수 있는 효과가 있다.According to the present invention, by coating a metal powder on the surface of the solder bump of the semiconductor device, the powder coated during the flip chip bonding through the underfill resin is dissolved to improve the electrical conductivity between the solder bump and the connection pad. .
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
앞서 간략히 설명된 바와 같이 반도체 패키징 과정에서 언더필(underfill)에는 필러(piller)를 포함하여 사용하게 되는데, 실리콘 칩과 기판 사이의 열팽창계수 불일치에 의한 스트레스(stress)의 발생 억제, 전기적 전도성 비보유 및 칩 구동시 발생하는 발열의 외부 전도 발산 등을 위하여 실리카(silica)재질의 필러가 많이 사용된다.As briefly described above, underfill includes a filler in the semiconductor packaging process, which suppresses the occurrence of stress due to mismatch of thermal expansion coefficient between the silicon chip and the substrate, and does not have electrical conductivity. Silica fillers are often used for external conduction emission of heat generated during chip driving.
그러나, 상기 실리카 재질의 필러는 전기적 전도성을 가지지 않게 되므로, 만약 언더필에 포함된 상기 실리카 필러가 솔더 범프와 접속 패드 사이에서 포집되 는 경우, 솔더 범프와 접속 패드 사이의 전기적 접촉 저항을 증가시키게 되고, 결국 이러한 현상은 솔더 범프 및 접속 패드 간의 전기적 특성을 약화시키는 문제가 된다.However, since the silica filler does not have electrical conductivity, if the silica filler included in the underfill is collected between the solder bumps and the connection pads, the electrical contact resistance between the solder bumps and the connection pads is increased. This, in turn, becomes a problem of weakening the electrical properties between the solder bumps and the connection pads.
본 발명에서는 상기의 문제점을 극복하기 위한 방안으로서, 금속분말을 솔더 범프에 코팅하여 플립칩 접속 본딩시에 금속분말이 용해되어 솔더 범프와 접속 패드 사이를 코팅시켜 두 전극을 통전시키는 역할을 하도록 구성하는 방법을 제안한다. 즉, 솔더 범프와 접속 패드 사이에 실리카 필러가 포집되는 경우에도 상기 금속분말이 용해되어 포집된 필러를 코팅하게되므로 솔더 범프와 접속 패드는 통전이 가능하게 된다.In the present invention, as a solution to overcome the above problems, by coating the metal powder on the solder bump to dissolve the metal powder during flip chip connection bonding is configured to serve to energize the two electrodes by coating between the solder bump and the connection pad. Suggest how to. That is, even when the silica filler is collected between the solder bumps and the connection pads, the metal powder is dissolved to coat the collected fillers, so that the solder bumps and the connection pads can be energized.
본 발명에서 제안하는 상기 금속분말은 비스무스(Bi), 알루미늄(Al), 구리(Cu), 납(Pb), 니켈(Ni) 등의 재질로 이루어진 것을 그 주요한 예로 들 수 있다. 이러한 금속분말은 그 직경이 1 나노미터(nm)에서 1 마이크로미터(㎛) 사이의 값을 갖도록 한다. 여기서, 직경이 1 나노미터(nm) 보다 작은 금속분말은 제조하기 어렵고, 직경이 1 마이크로미터(㎛) 보다 큰 금속분말은 코팅하기 힘들며 다른 전극들과 합선을 일으킬 우려가 있다.The metal powder proposed in the present invention may be made of bismuth (Bi), aluminum (Al), copper (Cu), lead (Pb), nickel (Ni), and the like. Such metal powders have a diameter of between 1 nanometer (nm) and 1 micrometer (μm). Here, metal powder having a diameter of less than 1 nanometer (nm) is difficult to manufacture, metal powder having a diameter of more than 1 micrometer (μm) is difficult to coat and may cause short circuits with other electrodes.
아울러, 상기 금속분말은 상기 언더필 수지의 경화시에 용해될 수 있는 특성을 갖는 물질이며, 보다 구체적으로는 100℃ 이상의 경화온도에서 용해되는 특성을 갖는 물질이다.In addition, the metal powder is a material having a property that can be dissolved during curing of the underfill resin, more specifically, a material having a property that is dissolved at a curing temperature of 100 ℃ or more.
위에서와 같은 금속분말을 솔더범프 위에 코팅하기 위해서는 고분자 전해질 용액을 이용하게 된다. 즉, 상기와 같이 준비된 금속분말을 고분자 전해질 용액에 분산시킨 후, 그 용액을 솔더범프 위에 코팅한다. 보다 상세하게는, 전하를 띄는 고분자 전해질 용액에 준비된 금속분말을 분산시키고 원심가속분리(centrifuse) 공정을 통해 금속분말을 포함한 고분자 전해질을 합성하고 이를 솔더범프 코팅에 이용하게 된다.In order to coat the above metal powder on the solder bumps, a polymer electrolyte solution is used. That is, the metal powder prepared as described above is dispersed in the polymer electrolyte solution, and then the solution is coated on the solder bumps. More specifically, the metal powder prepared in the polymer electrolyte solution having a charge is dispersed, and the polymer electrolyte including the metal powder is synthesized through a centrifuse process and used for solder bump coating.
이때에 이용되는 고분자 전해질 용액은 함질소 고분자, 폴리(알릴아민하이드로클로라이드), 폴리디아릴디메틸암모늄클로라이드, 폴리라이신, 폴리에틸렌이민, 카르복시산기, 술폰산기, 질산기, 인산기 등이 함유된 용액을 예로 들 수 있다.The polymer electrolyte solution used at this time is a solution containing a nitrogen-containing polymer, poly (allylamine hydrochloride), polydiaryl dimethylammonium chloride, polylysine, polyethyleneimine, carboxylic acid group, sulfonic acid group, nitric acid group, phosphoric acid group, etc. Can be mentioned.
아울러, 상기 금속분말이 포함된 고분자 전해질 용액을 솔더범프에 코팅할 때에는 스핀 코팅(spin coating), 딥 코팅(dip coating), 스프레이(spray) 공정 등을 이용한다.In addition, when the polymer electrolyte solution containing the metal powder is coated on the solder bumps, spin coating, dip coating, spray, or the like is used.
나아가, 본 발명에 따른 반도체 패키지의 솔더범프는 구리(Au), 크롬(Cr), 알루미늄(Al), 주석(Sn) 등의 전도성 금속 재질로 이루어지며, 플립칩 본딩에 이용되는 언더필 수지로는 에폭시 계, 폴리이미드 계, 폴리에스테르 계 등의 수지가 주로 이용된다. 이때, 상기 언더필 수지들은 100℃ 이상의 온도에서 경화되는 특성을 갖는 것을 채택하는 것이 바람직하다. 즉, 언더필 수지가 경화될 때의 온도 상태에서, 솔더범프에 코팅된 상기 금속분말들이 충분히 용해될 수 있어야 하기 때문이다.Further, the solder bump of the semiconductor package according to the present invention is made of a conductive metal material such as copper (Au), chromium (Cr), aluminum (Al), tin (Sn), and the underfill resin used for flip chip bonding. Resin, such as an epoxy type, a polyimide type, and a polyester type, is mainly used. In this case, it is preferable that the underfill resins have a property of curing at a temperature of 100 ° C. or higher. That is, at the temperature when the underfill resin is cured, the metal powder coated on the solder bumps must be sufficiently dissolved.
아울러, 상기 언더필 수지에 첨가되는 필러로는 일반적으로 실리카(SiO2)가 이용되며, 그외에 알루미나(Al2O3), 마그네슘 옥사이드(MgO2), 아연 옥사이드(ZnO2), 실리콘(Si), 이산화티탄(TiO2), 폴리스티렌, 폴리메틸메타크릴레이트 등이 주로 이용된다. 위에 열거한 필러들은 필러로써의 역할을 수행하지만, 비 전도성 물질들로 플립칩 본딩시 솔더범프와 접속패드 사이에 위치하여 통전성을 하락시키는 주요 원인이 된다.In addition, silica (SiO 2 ) is generally used as the filler to be added to the underfill resin, in addition to alumina (Al 2 O 3 ), magnesium oxide (MgO 2 ), zinc oxide (ZnO 2 ), silicon (Si) , Titanium dioxide (TiO 2 ), polystyrene, polymethyl methacrylate, and the like are mainly used. The fillers listed above serve as fillers, but are located between solder bumps and contact pads during flip chip bonding with non-conductive materials, which is a major cause of deterioration of electrical conductivity.
한편, 위와 같은 문제를 해결하기 위해, 상기 언더필 수지에 첨가하는 필러를 전도성 물질(Au, Ag와 같은 금속 나노 입자)로 대체할 수도 있으나, 필러로써의 역할 수행이 미흡해질 우려가 있고 비용 증가 및 각 전도성 필러 입자들이 지니는 전하(charge)의 상호 작용에 의하여 서로 집성(aggregation)되는 경향이 두드러지게 나타나는 문제가 발생할 수 있다. 이와 함께 전도성 필러들로 인해 다른 전극들과의 합선 문제가 역시 대두될 수 있는 문제가 있다.On the other hand, in order to solve the above problems, the filler added to the underfill resin may be replaced with a conductive material (metal nanoparticles such as Au, Ag), but there is a risk that the role of the filler may be insufficient and the cost increases and A problem may arise in that a tendency of aggregation of each conductive filler particles due to the interaction of charges of the conductive filler particles is prominent. In addition, there is a problem that a short circuit problem with other electrodes may also arise due to the conductive fillers.
그러므로, 본 발명에서와 같이 언더필 및 언더필 내의 필러는 일반적인 에폭시 계의 수지와 실리카 필러를 이용하고, 솔더범프에 금속분말을 코팅하여 본딩시 전기 솔더범프와 접속패드 간의 통전성을 보장하도록 할 수 있다는 측면에서 본 발명에서 제안하는 방법은 경제적 효과를 거둘 수 있음은 물론, 위에서 제기한 다른 부가적인 문제 역시 방지할 수 있다.Therefore, as in the present invention, the underfill and the filler in the underfill may be made of a common epoxy resin and silica filler, and the metal powder may be coated on the solder bump to ensure the electrical conductivity between the electric solder bump and the connection pad during bonding. In the method proposed in the present invention can have an economic effect, and can also prevent other additional problems raised above.
나아가, 본 발명에 따른 반도체 패키지의 기판은 세라믹, PCB, 플렉서블 기판, 글래스 기판 등을 채택하여 이용할 수 있으며, 기판에 형성되는 접속 패드는 주석-납 합금(SnPb), 구리(Cu), 주석(Sn), 아연(Zn), 알루미늄(Al), 니켈(Ni) 등의 물질이 이용된다.Further, the substrate of the semiconductor package according to the present invention can be used by adopting a ceramic, PCB, flexible substrate, glass substrate, etc., the connection pad formed on the substrate is tin-lead alloy (SnPb), copper (Cu), tin ( Materials such as Sn), zinc (Zn), aluminum (Al) and nickel (Ni) are used.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 솔더범프에 금속분말이 코팅된 반도체 패키징 과정을 나타낸 도면이다.4 to 7 illustrate a semiconductor packaging process in which a metal powder is coated on a solder bump according to an embodiment of the present invention.
본 발명에 따른 반도체 패키징 방법은 먼저, 도 4와 같이 솔더범프(3)가 형성된 반도체 칩(1) 상면에 금속분말(2)을 포함한 고분자 전해질을 코팅하는 절차가 진행된다.In the semiconductor packaging method according to the present invention, first, a procedure of coating a polymer electrolyte including a
이때, 상기 금속분말(2)을 포함한 고분자 전해질 용액은 전하를 띄는 고분자 전해질 용액에 준비된 금속분말을 분산시키고 원심가속분리(centrifuse) 공정을 통해 제조한다.In this case, the polymer electrolyte solution including the
또한, 제조된 금속분말(2)을 포함한 고분자 전해질 용액은 스핀 코딩(spin coating), 딥 코팅(dip coating), 스프레이(spray) 공정 등을 통해 상기 솔더범프(3)가 형성된 반도체 칩(1) 상면에 코팅한다.In addition, the polymer electrolyte solution including the manufactured
다음으로, 도 5에서와 같이 접속패드(4)가 형성된 기판(6) 상면에 언더필 수지(5)를 도포하는 공정이 진행된다.Next, the process of apply | coating the
이와 같이, 언더필 수지가 도포된 기판(6)과 금속분말(2)이 코팅된 반도체 칩(1)이 준비되면, 도 6에 도시된바 처럼 이 둘(1,6)을 서로 마주보도록 하고 전극(3,4)을 정렬한 후, 가압하여 접속하는 절차가 진행된다.As such, when the
이때에, 솔더범프(3)와 접속패드(4)가 접촉하게 되며, 그 접촉면에는 코팅된 금속분말(2)과 언더필 수지(5) 내에 포함된 필러 등이 위치하게 된다.At this time, the solder bumps 3 and the
계속해서, 도 7에서와 같은 언더필 수지(5)를 경화하여 본딩하는 절차가 진행된다.Subsequently, the procedure of hardening and bonding the
여기서, 100℃ 이상의 온도로 언더필 수지(5)를 경화하는 공정이 진행되는데, 이때 솔더범프(3)에 코팅된 금속분말(2)이 위 온도 상태에서 용해되고, 이에 따라 솔더범프(3)와 접속패드(4) 사이는 용해된 금속(7)으로 코팅되게 된다. 아울러, 솔더범프(3)와 접속패드(4) 사이에 필러가 위치하는 경우에도 필러 표면이 용해된 금속(7)으로 코팅되어 범프(3)와 패드(4) 사이의 통전에는 아무 영향을 끼치지 않게 된다.Here, the process of curing the underfill resin (5) at a temperature of 100 ° C or more proceeds, wherein the metal powder (2) coated on the solder bump (3) is dissolved in the above temperature state, accordingly the solder bump (3) and Between the
이상에서와 같이, 본 발명에 의하면 플립칩 본딩시에 전극 간 접촉면에 용해된 금속이 전극 사이를 코팅하게 되어, 반도체 패키지의 전기 전도율을 효과적으로 높이는 동시에 전기적 단선을 방지할 수 있으며, 언더필 수지 경화 후 범프에서의 저항 증가를 최대한 억제할 수 있는 효과가 있다.As described above, according to the present invention, the metal dissolved in the contact surface between the electrodes during the flip chip bonding coats the electrodes, thereby effectively increasing the electrical conductivity of the semiconductor package and at the same time preventing electrical disconnection. There is an effect that can suppress the increase in resistance at the bump as much as possible.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.The following drawings, which are attached to this specification, illustrate exemplary embodiments of the present invention, and together with the detailed description of the present invention serve to further understand the technical spirit of the present invention, the present invention includes matters described in such drawings. It should not be construed as limited to.
도 1은 CUF에 의한 플립칩 과정을 도시한 도면이다.1 is a diagram illustrating a flip chip process by a CUF.
도 2는 NUF에 의한 플립칩 과정을 도시한 도면이다.2 illustrates a flip chip process by the NUF.
도 3은 종래 기술의 문제점인 필러의 엔트랩먼트 현상에 대한 도 2 A의 상세도이다.FIG. 3 is a detailed view of FIG. 2A illustrating the encapsulation phenomenon of a filler, which is a problem of the prior art. FIG.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 솔더범프에 금속분말이 코팅된 반도체 패키징 과정을 나타낸 도면이다.4 to 7 illustrate a semiconductor packaging process in which a metal powder is coated on a solder bump according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 반도체 칩 2 : 금속분말1
3 : 솔더범프 4 : 접속패드3: solder bump 4: connection pad
5 : 언더필 수지 6 : 기판5: underfill resin 6: substrate
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090040757A KR20100121857A (en) | 2009-05-11 | 2009-05-11 | Semiconductor package coating metal-powder on solder bump and semiconductor packaging method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090040757A KR20100121857A (en) | 2009-05-11 | 2009-05-11 | Semiconductor package coating metal-powder on solder bump and semiconductor packaging method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100121857A true KR20100121857A (en) | 2010-11-19 |
Family
ID=43406953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090040757A Abandoned KR20100121857A (en) | 2009-05-11 | 2009-05-11 | Semiconductor package coating metal-powder on solder bump and semiconductor packaging method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100121857A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059150B2 (en) | 2012-08-16 | 2015-06-16 | SK Hynix Inc. | Conductive bump, semiconductor chip and stacked semiconductor package using the same |
-
2009
- 2009-05-11 KR KR1020090040757A patent/KR20100121857A/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059150B2 (en) | 2012-08-16 | 2015-06-16 | SK Hynix Inc. | Conductive bump, semiconductor chip and stacked semiconductor package using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8313958B2 (en) | Magnetic microelectronic device attachment | |
| JP5952523B2 (en) | Semiconductor device and method for forming flip chip interconnect structure | |
| JP6013705B2 (en) | Semiconductor device and method for forming a flip-chip interconnect structure having bumps on partial pads | |
| CN1307713C (en) | Electronic assembly filled with no-flow underfill and method of manufacturing the same | |
| JP5510795B2 (en) | Electronic component mounting structure, electronic component mounting method, and electronic component mounting substrate | |
| KR100838647B1 (en) | Manufacturing Method of Wafer Level Flip Chip Package Using AC / NCF Double Layer | |
| JP5465942B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8039307B2 (en) | Mounted body and method for manufacturing the same | |
| US7875496B2 (en) | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body | |
| JP2009099669A (en) | Mounting structure of electronic component, and mounting method thereof | |
| US20090017582A1 (en) | Method for manufacturing semiconductor device | |
| KR102006637B1 (en) | Method Of Forming Bump And Semiconductor device including The Same | |
| US20100167466A1 (en) | Semiconductor package substrate with metal bumps | |
| CN103378041A (en) | Methods and apparatus for bump-on-trace chip packaging | |
| CN100492627C (en) | Chip structure, chip packaging structure and process thereof | |
| KR20100121857A (en) | Semiconductor package coating metal-powder on solder bump and semiconductor packaging method | |
| JP5245270B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5151584B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| Suppiah et al. | A review: Application of adhesive bonding on semiconductor interconnection joints | |
| JP2014082526A (en) | Method for manufacturing electronic apparatus | |
| JP5333220B2 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
| KR101036336B1 (en) | Semiconductor packaging method | |
| KR20100039324A (en) | Underfill composition added by ferro-electric filler | |
| KR20090015357A (en) | Film type underfill and package semiconductor and semiconductor packaging method using same | |
| KR20080074589A (en) | Semiconductor packaging method using electromagnetic field and semiconductor package by this method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090511 |
|
| PA0201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20091215 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20101231 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20111228 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120727 |
|
| NORF | Unpaid initial registration fee | ||
| PC1904 | Unpaid initial registration fee |