[go: up one dir, main page]

KR20100115112A - Driver circuit of semiconductor device - Google Patents

Driver circuit of semiconductor device Download PDF

Info

Publication number
KR20100115112A
KR20100115112A KR1020090033666A KR20090033666A KR20100115112A KR 20100115112 A KR20100115112 A KR 20100115112A KR 1020090033666 A KR1020090033666 A KR 1020090033666A KR 20090033666 A KR20090033666 A KR 20090033666A KR 20100115112 A KR20100115112 A KR 20100115112A
Authority
KR
South Korea
Prior art keywords
voltage
output
comparison
driver
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020090033666A
Other languages
Korean (ko)
Inventor
최원범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090033666A priority Critical patent/KR20100115112A/en
Publication of KR20100115112A publication Critical patent/KR20100115112A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PURPOSE: A driver circuit of a semiconductor device is provided to prevent the drop phenomenon of a power voltage and an output voltage by using a second driver which increases an output voltage and a first driver which uniformly outputs an output voltage. CONSTITUTION: A first driver part(110) outputs an output voltage by comparing a first comparison voltage with a detected voltage. A second driver part(120) supplies a uniform current to an output node by comparing the detected voltage with a second comparison voltage. The second comparison voltage is less than the first comparison voltage. The second driver part comprises a power supply part which supplies the power voltage to a first node in response to an enable signal. The second driver part comprises a comparator outputting a comparison signal and a pass part outputting the electric potential of the first node to the output node in response to the comparison signal.

Description

반도체 소자의 드라이버 회로{Driver circuit of Semiconductor device}Driver circuit of semiconductor device

본 발명은 반도체 소자의 드라이버 회로에 관한 것으로, 특히 드라이버의 구동 능력을 일정하게 유지하여 전원 전압의 드랍 현상을 방지할 수 있는 반도체 소자의 드라이버 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driver circuit of a semiconductor device, and more particularly, to a driver circuit of a semiconductor device capable of maintaining a constant driving capability of a driver to prevent a drop phenomenon of a power supply voltage.

현재 대부분의 반도체 소자에서 쓰이는 구동 드라이버는 전류 소모를 줄이기 위해 엠프(Amp) 입력단에 다이오드를 통과하여 문턱 전압만큼 낮아진 외부 전압을 입력받아 들이고, 이러한 입력단에 인가된 전압을 비교하여 목표로 하는 전압을 드라이빙 한다.In order to reduce current consumption, the driving driver used in most semiconductor devices receives an external voltage lowered by a threshold voltage through an diode to an amplifier input terminal, and compares the voltage applied to the input terminal to obtain a target voltage. Driving

도 1은 종래의 전압 드라이버 회로도이다.1 is a circuit diagram of a conventional voltage driver.

도 1을 참조하면, 기준전압(Vrc)에 따라 제 1 비교 전압(Vrci)을 생성하는 제 1 비교 전압 생성부(10)와, 출력전압(Vout)에 따라 제 2 비교 전압(Vouti)을 생성하는 제 2 비교 전압 생성부(20)와, 제 1 비교 전압(Vrci)과 제 2 비교 압(Vouti)에 따라 차동 전압(Vdf)을 생성하는 차동증폭부(30)와, 상기 차동 전 압(Vdf)에 따라 출력전압(Vout)을 생성하는 출력부(40)를 포함한다.Referring to FIG. 1, a first comparison voltage generator 10 generating a first comparison voltage Vrci according to a reference voltage Vrc, and a second comparison voltage Vouti according to an output voltage Vout. The second comparison voltage generator 20, the differential amplifier 30 generating the differential voltage Vdf according to the first comparison voltage Vrci and the second comparison voltage Vouti, and the differential voltage ( And an output unit 40 for generating an output voltage Vout according to Vdf).

제 1 비교 전압 생성부(10)는 전원전압과 제 1 비교 전압(Vrci) 출력단 사이에 접속되어 기준전압(Vrc)에 따라 동작하는 제 1 NMOS 트랜지스터(N1)와, 제 1 비교 전압(Vrci) 출력단과 접지전원 사이에 접속되어 전원전압에 따라 동작하는 제 2 NMOS 트랜지스터(N2)를 포함한다.The first comparison voltage generator 10 is connected between a power supply voltage and an output terminal of the first comparison voltage Vrci and is operated according to the reference voltage Vrc and the first comparison voltage Vrci. And a second NMOS transistor N2 connected between the output terminal and the ground power source and operating according to the power supply voltage.

제 2 비교 전압 생성부(20)는 전원전압과, 제 2 비교 전압(Vouti) 출력단 사이에 접속되어 출력 전압(Vout)에 따라 동작하는 제 3 NMOS 트랜지스터(N3)와, 제 2 비교 전압(Vouti) 출력단과 접지전원 사이에 접속되어 전원전압에 따라 동작하는 제 4 NMOS 트랜지스터(N4)를 포함한다.The second comparison voltage generator 20 is connected between a power supply voltage, an output terminal of the second comparison voltage Vouti, and a third NMOS transistor N3 and a second comparison voltage Vouti operating according to the output voltage Vout. A fourth NMOS transistor N4 connected between the output terminal and the ground power supply and operating according to the power supply voltage.

차동 증폭부(30)는 전원 전압과 차동전압(Vdf) 출력단 사이에 접속되어 제 1 노드(Q1)에 따라 구동하는 제 1 PMOS 트랜지스터(P1)와, 전원 전압과 제 1 노드(Q1) 사이에 접속되어 제 1 노드(Q1)에 따라 구동하는 제 2 PMOS 트랜지스터(P2)와, 차동전압(Vdf) 출력단과 제 2 노드(Q2) 사이에 접속되어 제 1 비교 전압(Vrci)에 따라 구동하는 제 5 NMOS 트랜지스터(N5)와, 제 1 노드(Q1)와 제 2 노드(Q2) 사이에 접속되어 제 2 비교 전압(Vouti)에 따라 구동하는 제 6 NMOS 트랜지스터(N6)와, 제 2 노드(Q2)와 접지전원 사이에 접속되어 전원 전압에 따라 구동하는 제 7 NMOS 트랜지스터(N7)를 포함한다.The differential amplifier 30 is connected between the power supply voltage and the output terminal of the differential voltage Vdf and is driven between the first PMOS transistor P1 and the power supply voltage and the first node Q1 which are driven according to the first node Q1. A second PMOS transistor P2 connected and driven according to the first node Q1 and a differential voltage Vdf connected between the output terminal and the second node Q2 and driven according to the first comparison voltage Vrci. 5th NMOS transistor N5, 6th NMOS transistor N6 and 2nd node Q2 connected between 1st node Q1 and 2nd node Q2 and driven according to 2nd comparative voltage Vouti. ) And a seventh NMOS transistor N7 connected between the ground power source and the ground power source to drive according to the power supply voltage.

출력부(40)는 전원전압과 출력전압(Vout) 출력단 사이에 접속되어 차동전압(Vdf)에 따라 구동하는 제 3 PMOS 트랜지스터(P3)를 포함한다.The output unit 40 includes a third PMOS transistor P3 connected between the power supply voltage and the output voltage Vout output terminal and driven according to the differential voltage Vdf.

상술한 종래 기술에 따른 전압 드라이버는 반도체 소자의 동작시 커런트의 소모가 큰 동작을 수행할 경우 출력전압(Vout)이 드랍(Drop)된다. 이로 인하여 차동 증폭부(30)에 입력되는 제 2 비교 전압(Vouti)이 감소하게 된다. 이러한 동작은 차동전압(Vdf)을 증가시켜 드랍된 출력전압(Vout)을 일정 전압 이상으로 상승시켜 준다.In the above-described voltage driver according to the related art, the output voltage Vout is dropped when the operation of the semiconductor device consumes a large amount of current. As a result, the second comparison voltage Vouti input to the differential amplifier 30 is reduced. This operation increases the differential voltage (Vdf) to raise the dropped output voltage (Vout) above a certain voltage.

이러한 동작은 반도체 소자에서 사용되는 전류의 소모량이 증가하게 되어 전원 전압이 허용할 수 없을 정도로 출력전압(Vout)이 드랍(Drop)되면 전원 전압까지 드랍되어 시스템 오류를 발생시킬 수 있다. This operation increases the consumption of current used in the semiconductor device. If the output voltage Vout drops to an unacceptable power supply voltage, the operation may drop to the power supply voltage to generate a system error.

본 발명이 이루고자 하는 기술적 과제는 출력 전압을 검출한 검출 전압과 제1 기준 전압을 이용하여 출력 전압을 일정하게 출력하는 제1 드라이버부와, 검출 전압과 제1 기준 전압보다 낮은 제2 기준 전압을 이용하여 출력 전압이 일정 전압 이하로 드랍될 경우, 상기 출력 전압을 상승시켜 주는 제2 드라이버를 구비함으로써, 출력 전압의 드랍 현상 및 전원 전압의 드랍 현상을 억제할 수 있는 반도체 소자의 드라이버 회로를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention provides a first driver unit for constantly outputting an output voltage using a detection voltage and a first reference voltage that detect an output voltage, and a second reference voltage lower than the detection voltage and the first reference voltage. By providing a second driver for raising the output voltage when the output voltage is dropped below a certain voltage by using the present invention, there is provided a driver circuit of a semiconductor device that can suppress the drop phenomenon of the output voltage and the drop phenomenon of the power supply voltage There is.

본 발명의 일실시 예에 따른 반도체 소자의 드라이버 회로는 출력 전압을 검출한 검출 전압과 제1 비교 전압을 이용하여 상기 출력 전압을 출력하는 제1 드라이버부, 및 상기 검출 전압과 제2 비교 전압을 비교하여 출력 노드에 일정한 전류를 공급하여 상기 출력 전압을 보상하는 제2 드라이버부를 포함한다.In an exemplary embodiment, a driver circuit of a semiconductor device may include a first driver unit configured to output the output voltage using a detection voltage and a first comparison voltage that detect an output voltage, and the detection voltage and the second comparison voltage. And a second driver unit configured to compensate for the output voltage by supplying a constant current to the output node.

상기 제2 비교 전압은 상기 제1 비교 전압보다 낮다.The second comparison voltage is lower than the first comparison voltage.

상기 제2 드라이버부는 인에이블 신호에 응답하여 전원 전압을 제1 노드에 공급하는 전원 공급부와, 상기 검출 전압과 상기 제2 비교 전압을 비교하여 비교 신호를 출력하는 비교기, 및 상기 비교 신호에 응답하여 상기 제1 노드의 전위를 상기 출력 노드로 출력하여 상기 출력 전압을 보상하는 패스부를 포함한다.The second driver unit supplies a power supply voltage to a first node in response to an enable signal, a comparator comparing the detected voltage with the second comparison voltage and outputting a comparison signal, and in response to the comparison signal. And a path part configured to output the potential of the first node to the output node to compensate for the output voltage.

상기 전원 공급부는 일정한 전류가 상기 제1 노드에 인가되도록 제어한다.The power supply unit controls a constant current to be applied to the first node.

상기 전원 공급부는 PMOS 트랜지스터로 구성된다.The power supply unit is composed of a PMOS transistor.

반도체 소자의 드라이버 회로는 출력 전압을 검출한 검출 전압과 제1 비교 전압을 이용하여 상기 출력 전압이 제1 전위보다 낮을 경우 출력 전압을 상승시켜 보상하는 제1 드라이버부, 및 상기 검출 전압과 제2 비교 전압을 비교하여 상기 출력 전압이 상기 제1 전위보다 낮은 제2 전위보다 낮을 경우 출력 노드에 일정한 전류를 공급하여 상기 출력 전압을 상승시키는 제2 드라이버부를 포함한다.The driver circuit of the semiconductor device may include: a first driver unit configured to increase and compensate an output voltage when the output voltage is lower than a first potential by using a detection voltage detecting the output voltage and a first comparison voltage; and the detection voltage and the second voltage. And a second driver unit configured to increase the output voltage by supplying a constant current to an output node when the output voltage is lower than the second potential lower than the first potential by comparing a comparison voltage.

상기 제2 드라이버부가 구동되는 동안 제1 드라이버부는 디스에이블되며, 상기 제2 드라이버부가 디스에이블되면 상기 제1 드라이버부가 구동된다.The first driver is disabled while the second driver is driven, and the first driver is driven when the second driver is disabled.

본 발명의 일실시 예에 따르면, 출력 전압을 검출한 검출 전압과 제1 기준 전압을 이용하여 출력 전압을 일정하게 출력하는 제1 드라이버부와, 검출 전압과 제1 기준 전압보다 낮은 제2 기준 전압을 이용하여 출력 전압이 일정 전압 이하로 드랍될 경우, 상기 출력 전압을 상승시켜 주는 제2 드라이버를 구비함으로써, 출력 전압의 드랍 현상 및 전원 전압의 드랍 현상을 억제할 수 있다.According to one embodiment of the present invention, a first driver unit for constantly outputting the output voltage using the detection voltage and the first reference voltage detecting the output voltage, and the second reference voltage lower than the detection voltage and the first reference voltage When the output voltage drops below a predetermined voltage by using a second driver, the second driver for raising the output voltage can reduce the drop phenomenon of the output voltage and the drop phenomenon of the power supply voltage.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various other forms, and the scope of the present invention is not limited to the following embodiments. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2는 본 발명의 일실시 예에 따른 반도체 소자의 드라이버 회로를 나타내는 회로도이다.2 is a circuit diagram illustrating a driver circuit of a semiconductor device according to an embodiment of the present invention.

도 2를 참조하면, 반도체 소자의 드라이버 회로는 제1 드라이버부(110) 및 제2 드라이버부(120)를 포함한다.Referring to FIG. 2, a driver circuit of a semiconductor device includes a first driver unit 110 and a second driver unit 120.

제1 드라이버부(110)는 OP 앰프(111)를 이용하여 구성될 수 있다. 제1 드라이버부(110)의 OP 앰프(111)는 출력 노드(OUT)의 전위를 제1 검출 전압(DET1)으로 하여 입력 받고, 이를 제1 기준 전압(Vref1)과 비교하여 제1 출력 전압(Vout1)으로 출력한다.The first driver 110 may be configured using the OP amplifier 111. The OP amplifier 111 of the first driver unit 110 receives the potential of the output node OUT as the first detection voltage DET1, and compares it with the first reference voltage Vref1 to determine the first output voltage ( Output to Vout1).

좀 더 상세하게 설명하면, 반도체 소자의 시스템(200)에서 프로그램 또는 독출 동작등의 커런트를 소모하는 동작을 진행할 경우 출력전압(Vout)이 드랍(Drop)된다. 출력전압(Vout)이 드랍되면 제1 검출 전압(DET1)이 감소하게 되며, 이를 제1 기준 전압(Vref1)과 비교하여 제1 출력 전압(Vout1)을 상승시켜 드랍된 출력전압(Vout)이 일정 전위가 되도록 보상한다. 반대로 출력전압(Vout)이 일정 전위 이상이 되면 제1 검출 전압(DET1)이 증가하게 되며, 이를 제1 기준 전압(Vref1)과 비교하여 제1 출력 전압(Vout1)을 감소시며 출력전압(Vout)에 보상되는 전류를 감소 시킨다. 상술한 방법으로 출력전압(Vout)을 일정하게 유지시킨다.In more detail, the output voltage Vout is dropped when the system 200 of the semiconductor device consumes a current such as a program or a read operation. When the output voltage Vout drops, the first detection voltage DET1 decreases, and the first output voltage Vout1 is increased by comparing it with the first reference voltage Vref1 so that the dropped output voltage Vout is constant. Compensate to be potential. On the contrary, when the output voltage Vout becomes higher than a predetermined potential, the first detection voltage DET1 is increased. The output voltage Vout is decreased by comparing the first detection voltage DET1 with the first reference voltage Vref1. Reduce the current compensated for. By the method described above, the output voltage Vout is kept constant.

제2 드라이버부(120)는 비교기(121), 인버터(IV1, IV2), 패스 트랜지스터(NM1 및 PM1), 및 전원 공급부(PM2)를 포함한다.The second driver unit 120 includes a comparator 121, inverters IV1 and IV2, pass transistors NM1 and PM1, and a power supply unit PM2.

제2 드라이버부(120)는 반도체 소자의 시스템(200)에서 커런트 소모가 급격하게 증가하게 되어 출력 전압(Vout)이 급격하게 감소하게 되어 제1 드라이버부(110)의 구동 능력 이상으로 드랍 현상이 발생하게 되면 구동된다.In the second driver unit 120, the current consumption in the system 200 of the semiconductor device is rapidly increased, and the output voltage Vout is drastically decreased, so that the drop phenomenon may exceed the driving capability of the first driver unit 110. When it occurs, it is driven.

비교기(121)는 출력 노드(OUT)의 전위를 제2 검출 전압(DET2)으로 하여 입력 받고, 이를 제2 기준 전압(Vref2)과 비교하여 비교 신호로 출력한다. 제2 디준 전압(Vref)은 제1 기준 전압(Vref1)보다 낮도록 설정하는 것이 바람직하다. 인버터(IV1, IV2)는 비교기(121)에서 출력된 비교 신호를 반전 및 재반전시켜 출력한다. 패스 트랜지스터(NM1 및 PM1)는 제1 노드(ND) 및 출력 노드(OUT) 사이에 병렬 연결된다. NMOS 트랜지스터(NM1)의 게이트에는 인버터(IV2)의 출력 신호가 인가되고, PMOS 트랜지스터(PM1)의 게이트에는 인버터(IV1)의 출력 신호가 인가된다. 전원 공급부(PM2)는 전원 공급부(PM2)는 일정한 전류를 흐르게 하며, PMOS 트랜지스터로 구성될 수 있으며, 인에이블 신호(EN_b)에 응답하여 전원 전압(Vdd)을 제1 노드(ND)에 공급한다.The comparator 121 receives the potential of the output node OUT as the second detection voltage DET2, compares it with the second reference voltage Vref2, and outputs it as a comparison signal. Preferably, the second dimming voltage Vref is set to be lower than the first reference voltage Vref1. Inverters IV1 and IV2 invert and reinvert the comparison signals output from the comparator 121 and output them. The pass transistors NM1 and PM1 are connected in parallel between the first node ND and the output node OUT. The output signal of the inverter IV2 is applied to the gate of the NMOS transistor NM1, and the output signal of the inverter IV1 is applied to the gate of the PMOS transistor PM1. The power supply PM2 allows the power supply PM2 to flow a constant current, and may be configured as a PMOS transistor, and supplies a power voltage Vdd to the first node ND in response to the enable signal EN_b. .

도 3은 본 발명의 일실시 예에 따른 반도체 소자의 드라이버 회로의 동작을 설명하기 위한 출력 전압(Vout)의 파형도이다.3 is a waveform diagram of an output voltage Vout for describing an operation of a driver circuit of a semiconductor device according to an example embodiment.

도 2 및 도 3을 참조하면, 반도체 소자의 시스템(200)에서 프로그램 또는 독 출 동작등의 커런트를 소모하는 동작을 진행할 경우 출력전압(Vout)이 드랍(Drop)된다. 출력전압(Vout)이 드랍되면 제1 검출 전압(DET1)이 감소하게 되며, 이를 제1 기준 전압(Vref1)과 비교하여 제1 출력 전압(Vout1)을 상승시켜 드랍된 출력전압(Vout)이 일정 전위가 되도록 보상한다. 반대로 출력전압(Vout)이 일정 전위 이상이 되면 제1 검출 전압(DET1)이 증가하게 되며, 이를 제1 기준 전압(Vref1)과 비교하여 제1 출력 전압(Vout1)을 감소시며 출력전압(Vout)에 보상되는 전류를 감소시킨다. 상술한 방법으로 출력전압(Vout)을 일정하게 유지시킨다.(제1 드라이버 구동 구간)2 and 3, the output voltage Vout is dropped when the system 200 of the semiconductor device consumes a current such as a program or a read operation. When the output voltage Vout drops, the first detection voltage DET1 decreases, and the first output voltage Vout1 is increased by comparing it with the first reference voltage Vref1 so that the dropped output voltage Vout is constant. Compensate to be potential. On the contrary, when the output voltage Vout becomes higher than a predetermined potential, the first detection voltage DET1 is increased. The output voltage Vout is decreased by comparing the first detection voltage DET1 with the first reference voltage Vref1. Reduce the current compensated for. The output voltage Vout is kept constant by the above-described method (first driver driving section).

반도체 소자의 시스템(200)에서 커런트 소모가 급격하게 증가하게 되어 출력 전압(Vout)이 급격하게 감소하게 되어 제1 드라이버부(110)의 구동 능력 이상으로 드랍 현상이 발생하게 되면 제2 드라이버부(120)가 구동된다.When the current consumption in the system 200 of the semiconductor device is rapidly increased and the output voltage Vout is drastically reduced, and a drop phenomenon occurs beyond the driving capability of the first driver unit 110, the second driver unit ( 120 is driven.

제2 드라이버부(120)는 로우 레벨의 인에이블 신호(EN_b)가 입력되어 제1 노드(ND)에 전원 전압(Vdd)이 인가된다. 이때 전원 공급부(PM2)는 일정한 전류를 흐르게 한다.The second driver unit 120 receives the low level enable signal EN_b and applies the power supply voltage Vdd to the first node ND. At this time, the power supply PM2 allows a constant current to flow.

출력 전압(Vout)을 제2 검출 전압(DET2)으로 입력받아 제1 기준 전압(Vref1) 보다 낮은 제2 기준 전압(Vref2)과 비교하여 비교 신호를 출력한다. 이때 제2 검출 전압(DET2)이 제2 기준 전압(Vref2)보다 낮을 경우 하이 레벨의 비교 신호가 출력된다. 하이 레벨의 비교 신호는 인버터(IV1 및 IV2)에 의해 반전 및 재반전되어 패스 트랜지스터(NM1 및 PM1)에 인가된다. 이로 인하여 패스 트랜지스터(NM1 및 PM1)가 턴온되어 제1 노드(ND)에 인가되는 전원 전압(Vdd)을 출력 노드(OUT)에 공급하 여 출력 전압(Vout)을 상승시킨다. 이때 전원 공급부(PM2)는 일정한 전류를 제1 노드(ND)에 공급하므로 출력 전압(Vout)이 급격하게 드랍되더라도 전원 전압(Vdd)가 드랍되는 현상을 억제할 수 있다.(제2 드라이버 구동 구간)The output voltage Vout is input to the second detection voltage DET2 and compared with the second reference voltage Vref2 lower than the first reference voltage Vref1 to output a comparison signal. At this time, when the second detection voltage DET2 is lower than the second reference voltage Vref2, a high level comparison signal is output. The high level comparison signal is inverted and reinverted by the inverters IV1 and IV2 and applied to the pass transistors NM1 and PM1. As a result, the pass transistors NM1 and PM1 are turned on to supply the power supply voltage Vdd applied to the first node ND to the output node OUT to increase the output voltage Vout. At this time, since the power supply unit PM2 supplies a constant current to the first node ND, even if the output voltage Vout drops abruptly, the power supply voltage Vdd may be suppressed. )

출력 전압(Vout)이 상승하여 제2 검출 전압(DET2)이 제2 기준 전압(Vref2)보다 높아지면, 제2 드라이버부(120)는 디스에이블되고, 상술한 제1 드라이버부(110)가 구동된다.(제1 드라이버 구동 구간)When the output voltage Vout increases and the second detection voltage DET2 becomes higher than the second reference voltage Vref2, the second driver 120 is disabled and the first driver 110 described above is driven. (First driver drive section)

상술한 바와 같이 본원 발명의 실시 예에서는 시스템(200)에서 소비하는 전류가 급격하게 증가하게 되면, 제1 드라이버부(110) 대신 제2 드라이버부(120)가 구동하게 되어 출력 전압(Vout)을 보상함으로써, 전원 전압(Vdd)의 드랍 현상을 방지할 수 있다.As described above, in the exemplary embodiment of the present invention, when the current consumed by the system 200 rapidly increases, the second driver 120 is driven instead of the first driver 110 to output the output voltage Vout. By compensating for, the drop phenomenon of the power supply voltage Vdd can be prevented.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래의 전압 드라이버 회로도이다.1 is a circuit diagram of a conventional voltage driver.

도 2는 본 발명의 일실시 예에 따른 반도체 소자의 드라이버 회로를 나타내는 회로도이다.2 is a circuit diagram illustrating a driver circuit of a semiconductor device according to an embodiment of the present invention.

도 3은 본 발명의 일실시 예에 따른 반도체 소자의 드라이버 회로의 동작을 설명하기 위한 출력 전압(Vout)의 파형도이다.3 is a waveform diagram of an output voltage Vout for describing an operation of a driver circuit of a semiconductor device according to an example embodiment.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

110 : 제1 드라이버부 120 : 제2 드라이버부110: first driver unit 120: second driver unit

111 : OP 앰프 121 : 비교기111: OP amplifier 121: comparator

Claims (7)

출력 전압을 검출한 검출 전압과 제1 비교 전압을 이용하여 상기 출력 전압을 출력하는 제1 드라이버부; 및A first driver unit configured to output the output voltage using the detection voltage detecting the output voltage and the first comparison voltage; And 상기 검출 전압과 제2 비교 전압을 비교하여 출력 노드에 일정한 전류를 공급하여 상기 출력 전압을 보상하는 제2 드라이버부를 포함하는 반도체 소자의 드라이버 회로.And a second driver unit configured to compare the detection voltage with a second comparison voltage to supply a constant current to an output node to compensate for the output voltage. 제 1 항에 있어서,The method of claim 1, 상기 제2 비교 전압은 상기 제1 비교 전압보다 낮은 반도체 소자의 드라이버 회로.And the second comparison voltage is lower than the first comparison voltage. 제 1 항에 있어서,The method of claim 1, 상기 제2 드라이버부는 인에이블 신호에 응답하여 전원 전압을 제1 노드에 공급하는 전원 공급부;The second driver unit includes a power supply unit supplying a power supply voltage to the first node in response to an enable signal; 상기 검출 전압과 상기 제2 비교 전압을 비교하여 비교 신호를 출력하는 비교기; 및A comparator comparing the detected voltage with the second comparison voltage to output a comparison signal; And 상기 비교 신호에 응답하여 상기 제1 노드의 전위를 상기 출력 노드로 출력 하여 상기 출력 전압을 보상하는 패스부를 포함하는 반도체 소자의 드라이버 회로.And a pass unit configured to compensate the output voltage by outputting a potential of the first node to the output node in response to the comparison signal. 제 3 항에 있어서,The method of claim 3, wherein 상기 전원 공급부는 일정한 전류가 상기 제1 노드에 인가되도록 제어하는 반도체 소자의 드라이버 회로.And the power supply unit controls a constant current to be applied to the first node. 제 3 항에 있어서,The method of claim 3, wherein 상기 전원 공급부는 PMOS 트랜지스터로 구성되는 반도체 소자의 드라이버 회로.And a power supply unit comprising a PMOS transistor. 출력 전압을 검출한 검출 전압과 제1 비교 전압을 이용하여 상기 출력 전압이 제1 전위보다 낮을 경우 출력 전압을 상승시켜 보상하는 제1 드라이버부; 및A first driver unit which increases and compensates the output voltage when the output voltage is lower than the first potential by using the detection voltage detecting the output voltage and the first comparison voltage; And 상기 검출 전압과 제2 비교 전압을 비교하여 상기 출력 전압이 상기 제1 전위보다 낮은 제2 전위보다 낮을 경우 출력 노드에 일정한 전류를 공급하여 상기 출력 전압을 상승시키는 제2 드라이버부를 포함하는 반도체 소자의 드라이버 회로.And a second driver unit configured to increase the output voltage by supplying a constant current to an output node when the output voltage is lower than a second potential lower than the first potential by comparing the detection voltage with a second comparison voltage. Driver circuit. 제 6 항에 있어서,The method of claim 6, 상기 제2 드라이버부가 구동되는 동안 제1 드라이버부는 디스에이블되며, 상기 제2 드라이버부가 디스에이블되면 상기 제1 드라이버부가 구동되는 반도체 소자의 드라이버 회로.The first driver unit is disabled while the second driver unit is being driven, and when the second driver unit is disabled, the first driver unit is driven.
KR1020090033666A 2009-04-17 2009-04-17 Driver circuit of semiconductor device Withdrawn KR20100115112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090033666A KR20100115112A (en) 2009-04-17 2009-04-17 Driver circuit of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090033666A KR20100115112A (en) 2009-04-17 2009-04-17 Driver circuit of semiconductor device

Publications (1)

Publication Number Publication Date
KR20100115112A true KR20100115112A (en) 2010-10-27

Family

ID=43134081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033666A Withdrawn KR20100115112A (en) 2009-04-17 2009-04-17 Driver circuit of semiconductor device

Country Status (1)

Country Link
KR (1) KR20100115112A (en)

Similar Documents

Publication Publication Date Title
JP5148537B2 (en) Power supply voltage detection circuit
JP2010166110A (en) Voltage detection circuit
KR101094383B1 (en) Internal voltage generator
JP2006146421A (en) Regulator circuit
JP2012191705A (en) Power supply switching circuit
JP5487568B2 (en) Semiconductor device
KR100924353B1 (en) Internal voltage generator
US9917415B2 (en) Driving circuit for light emitting element
JP5285644B2 (en) Overcurrent protection circuit, switching regulator, switching amplifier
CN104242606B (en) Semiconductor devices
KR101934417B1 (en) Power supply circuit
KR101035408B1 (en) Semiconductor device
KR20100115112A (en) Driver circuit of semiconductor device
JP2020191229A (en) Light emission control device, light source device and projection type video display apparatus
KR100821570B1 (en) High voltage generator
US9438215B2 (en) Buffer circuit for buffering and settling input voltage to target voltage level and operation method thereof
JP2020031449A (en) Load drive circuit
KR101103062B1 (en) Internal voltage generation circuit of semiconductor device
KR101840379B1 (en) Semiconductor device
KR101105154B1 (en) Output voltage stabilization circuit of the output driver
KR20200114583A (en) A detector for detecting a voltage on-off state and an electronic device inclduing the same
JP2004236407A (en) Ground fault detecting circuit
US8106637B2 (en) Programmable floating gate reference
KR20070084879A (en) Substrate Bias Voltage Detector
JP2009017276A (en) Semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090417

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid