[go: up one dir, main page]

KR20090132541A - Manufacturing method of substrate type solar cell - Google Patents

Manufacturing method of substrate type solar cell Download PDF

Info

Publication number
KR20090132541A
KR20090132541A KR1020090054760A KR20090054760A KR20090132541A KR 20090132541 A KR20090132541 A KR 20090132541A KR 1020090054760 A KR1020090054760 A KR 1020090054760A KR 20090054760 A KR20090054760 A KR 20090054760A KR 20090132541 A KR20090132541 A KR 20090132541A
Authority
KR
South Korea
Prior art keywords
gas
doping
etching
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090054760A
Other languages
Korean (ko)
Other versions
KR101555955B1 (en
KR101555955B9 (en
Inventor
현덕환
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Publication of KR20090132541A publication Critical patent/KR20090132541A/en
Application granted granted Critical
Publication of KR101555955B1 publication Critical patent/KR101555955B1/en
Publication of KR101555955B9 publication Critical patent/KR101555955B9/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/70Surface textures, e.g. pyramid structures
    • H10F77/703Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/70Surface textures, e.g. pyramid structures
    • H10F77/707Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 반도체 기판의 상면을 요철구조로 식각하는 공정; 및 상기 반도체 기판의 상부에 도펀트를 도핑시켜, 제1반도체층 및 상기 제1반도체층 상에서 상기 도펀트에 의해 도핑된 제2반도체층을 구비한 반도체 기판을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 식각 공정 및 도핑 공정은 하나의 챔버 내에서 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법.에 관한 것으로서, The present invention is a step of etching the upper surface of the semiconductor substrate in an uneven structure; And forming a semiconductor substrate having a first semiconductor layer and a second semiconductor layer doped with the dopant on the first semiconductor layer by doping a dopant on the semiconductor substrate. The etching process and the doping process relates to a method of manufacturing a substrate-type solar cell, characterized in that performed in one chamber,

본 발명에 따르면 종래의 습식식각법에 의한 식각 공정에 비하여 환경오염의 문제가 줄어들고, 반도체기판의 상부에만 도펀트가 도핑되어 별도의 도펀트 제거공정이 요하지 않아 공정이 단순화되며, 식각 공정 및 도핑 공정을 하나의 장비에서 수행하기 때문에 장비구성이 단순해져 제조단가를 절감할 수 있다. According to the present invention, the problem of environmental pollution is reduced compared to the etching process by the conventional wet etching method, and the dopant is doped only on the upper portion of the semiconductor substrate, so that a separate dopant removal process is not required, thereby simplifying the etching process and the doping process. Since it is performed on one piece of equipment, the equipment configuration is simplified, and manufacturing cost can be reduced.

Description

기판형 태양전지의 제조방법{Method for manufacturing Wafer type Solar Cell}Method for manufacturing substrate type solar cell {Method for manufacturing Wafer type Solar Cell}

본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 기판형 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly to a substrate type solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.

태양전지의 구조 및 원리에 대해서 간단히 설명하면, 태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The structure and principle of the solar cell will be described briefly. The solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded to each other. Holes and electrons are generated in the semiconductor by the energy of the incident solar light. At this time, the holes (+) are moved toward the P-type semiconductor by the electric field generated in the PN junction. Negative (-) is moved toward the N-type semiconductor to generate a potential to produce power.

이와 같은 태양전지는 박막형 태양전지와 기판형 태양전지로 구분할 수 있다. Such solar cells may be classified into thin film solar cells and substrate solar cells.

상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 기판형 태양전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양전지를 제조한 것이다. The thin film solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass, the substrate solar cell is a solar cell manufactured by using a semiconductor material such as silicon itself as a substrate.

상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다. The substrate type solar cell has a disadvantage in that a thicker and expensive material is used as compared to the thin film type solar cell, but the cell efficiency is excellent.

이하에서는 도면을 참조로 종래의 기판형 태양전지에 대해서 설명하기로 한다. Hereinafter, a conventional substrate type solar cell will be described with reference to the drawings.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.

도 1에서 알 수 있듯이, 종래의 기판형 태양전지는 P형 실리콘층(1), N형 실리콘층(2), 반사방지층(3), P+형 실리콘층(4), 전면전극(5), 및 후면전극(6)으로 이루어진다. As can be seen in Figure 1, the conventional substrate type solar cell is a P-type silicon layer (1), an N-type silicon layer (2), an antireflection layer (3), a P + type silicon layer (4), the front electrode (5) And a back electrode (6).

상기 P형 실리콘층(1) 및 그 상면에 형성된 N형 실리콘층(2)은 태양전지의 PN접합 구조를 이루는 것으로서, 상기 P형 실리콘층(1) 및 N형 실리콘층(2)의 상면은 요철구조로 형성되어 태양광이 태양전지 내부로 최대한 흡수될 수 있도록 구성된다. The P-type silicon layer 1 and the N-type silicon layer 2 formed on the upper surface of the P-type silicon layer 1 form a PN junction structure of a solar cell, and the upper surfaces of the P-type silicon layer 1 and the N-type silicon layer 2 are It is formed in an uneven structure so that sunlight can be absorbed into the solar cell as much as possible.

상기 반사방지층(3)은 상기 N형 실리콘층(2)의 상면에 형성되어 입사광의 반사를 최소화시키는 역할을 한다. The anti-reflection layer 3 is formed on the upper surface of the N-type silicon layer 2 to minimize reflection of incident light.

상기 P+형 실리콘층(4)은 상기 P형 실리콘층(1)의 하면에 형성되어 태양광에 의해서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한다. The P + -type silicon layer 4 is formed on the lower surface of the P-type silicon layer 1 to prevent electrons formed by sunlight from being recombined and extinguished.

상기 전면전극(5)은 상기 반사방지층(3)의 상부에서부터 상기 N형 실리콘층(2)까지 연장 형성되고, 상기 후면전극(6)은 상기 P+형 실리콘층(4)의 하면에 형성된다. The front electrode 5 extends from the top of the antireflection layer 3 to the N-type silicon layer 2, and the back electrode 6 is formed on the bottom surface of the P + type silicon layer 4. .

도 2a 내지 도 2e는 도 1과 같은 종래의 기판형 태양전지의 제조공정을 보여주는 공정단면도이다. 2a to 2e is a cross-sectional view showing a manufacturing process of the conventional substrate-type solar cell as shown in FIG.

우선, 도 2a에서 알 수 있듯이, P형 실리콘 기판(1a)을 준비한 후 P형 실리콘 기판(1a)의 상면을 요철구조로 식각한다. 상기 식각 공정은 알칼리용액 또는 산용액을 이용한 습식 식각법을 통해 수행한다. First, as shown in FIG. 2A, after preparing the P-type silicon substrate 1a, the upper surface of the P-type silicon substrate 1a is etched into an uneven structure. The etching process is performed by a wet etching method using an alkaline solution or an acid solution.

다음, 도 2b에서 알 수 있듯이, 상기 P형 실리콘 기판(1a)에 N형 도펀트를 확산시켜 상기 P형 실리콘 기판(1a)의 표면에 N형 실리콘(2a)을 도핑한다. Next, as shown in FIG. 2B, the N-type dopant is diffused onto the P-type silicon substrate 1a to dope the N-type silicon 2a to the surface of the P-type silicon substrate 1a.

상기 도핑 공정은 소위 고온확산공정을 통해 수행하는데, 구체적으로는 상기 P형 실리콘 기판(1a)을 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 P형 실리콘 기판(1a)의 표면으로 확산시키는 공정으로 이루어진다. The doping process is performed through a so-called high temperature diffusion process. Specifically, the N-type dopant gas such as POCl 3 is supplied by supplying an N-type dopant gas such as POCl 3 while the P-type silicon substrate 1a is placed in a diffusion furnace having a temperature of about 800 ° C. or more. The dopant is diffused to the surface of the P-type silicon substrate 1a.

한편, 이와 같은 고온확산공정은 800℃이상의 고온에서 수행되기 때문에 표면에 PSG(Phosphor-Silicate Glass)와 같은 부산물이 형성될 수 있다. 상기 PSG는 태양전지에서 전류를 차폐시키는 문제를 야기하기 때문에 태양전지의 효율을 높이기 위해서는 상기 PSG를 제거하는 공정을 추가로 수행한다. On the other hand, since the high temperature diffusion process is performed at a high temperature of more than 800 ℃ may be a by-product such as PSG (Phosphor-Silicate Glass) on the surface. Since the PSG causes a problem of shielding current from the solar cell, a process of removing the PSG is further performed to increase the efficiency of the solar cell.

다음, 도 2c에서 알 수 있듯이, 상기 P형 실리콘 기판(1a)의 측부 및 하부에 형성된 N형 실리콘(2a)을 제거하여, P형 실리콘층(1) 및 그 상면에 형성된 N형 실리콘층(2)으로 이루어진 PN접합층을 형성한다. Next, as shown in FIG. 2C, the N-type silicon 2a formed on the side and the bottom of the P-type silicon substrate 1a is removed to form the P-type silicon layer 1 and the N-type silicon layer formed on the upper surface thereof ( A PN junction layer consisting of 2) is formed.

다음, 도 2d에서 알 수 있듯이, 상기 N형 실리콘층(2) 상면에 반사방지층(3)을 형성한다. Next, as can be seen in Figure 2d, the anti-reflection layer 3 is formed on the upper surface of the N-type silicon layer (2).

다음, 도 2e에서 알 수 있듯이, 상기 반사방지층(3) 위에서부터 상기 N형 실리콘층(2)까지 연장되는 전면전극(5)을 형성하고, 상기 P형 실리콘층(1)의 하면에 P+형 실리콘층(4) 및 후면전극(6)을 형성하며, 도 1과 같은 기판형 태양전지를 완성한다. Next, as shown in FIG. 2E, a front electrode 5 extending from the anti-reflection layer 3 to the N-type silicon layer 2 is formed, and P + is formed on the bottom surface of the P-type silicon layer 1. The type silicon layer 4 and the back electrode 6 are formed, completing a substrate type solar cell as shown in FIG.

그러나, 이와 같은 종래의 기판형 태양전지의 제조방법은 다음과 같은 문제점이 있다. However, the conventional method of manufacturing a substrate-type solar cell has the following problems.

첫째, 습식 식각법을 통해 P형 실리콘 기판(1a)의 상면을 식각하기 때문에 식각액으로 인한 환경오염의 문제가 있다. First, since the upper surface of the P-type silicon substrate 1a is etched through the wet etching method, there is a problem of environmental pollution due to the etchant.

둘째, 고온확산공정을 통해 P형 실리콘 기판(1a)의 표면에 N형 실리콘(2a)을 도핑하기 때문에 PN접합층을 얻기 위해서 도 2c에서와 같이 P형 실리콘 기판(1a)의 측부 및 하부에 도핑된 N형 실리콘(2a)을 제거하는 공정이 추가로 요구되고, 또한, PSG(Phosphor-Silicate Glass)와 같은 부산물 제거공정이 추가로 요구된다. Second, since the N-type silicon 2a is doped onto the surface of the P-type silicon substrate 1a through a high temperature diffusion process, to obtain a PN junction layer, the side and bottom portions of the P-type silicon substrate 1a are as shown in FIG. 2C. There is a further need for a process for removing the doped N-type silicon 2a, and a further process for removing by-products such as PSG (Phosphor-Silicate Glass) is required.

셋째, 식각 공정과 도핑 공정이 별도의 장비를 통해 수행되기 때문에 장비구성이 복잡해지고 그만큼 제조비용이 상승되는 문제점이 있다. Third, since the etching process and the doping process are performed through separate equipment, there is a problem in that the composition of the equipment becomes complicated and the manufacturing cost increases accordingly.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 습식식각법을 이용하여 않고 식각 공정을 수행함으로써 환경오염문제가 방지되고, 반도체기판의 측부 및 하부에는 도펀트가 도핑되지 않도록 도핑 공정을 수행함으로써 별도의 도펀트 제거공정이 요하지 않아 공정이 단순화되며, 식각 공정 및 도핑 공정을 하나의 장비에서 수행될 수 있도록 하여 장비구성이 단순해져 제조단가를 절감할 수 있는 기판형 태양전지의 제조방법을 제공함을 목적으로 한다. The present invention is devised to solve the conventional problems as described above, the present invention is to prevent the environmental pollution problem by performing the etching process without using the wet etching method, so that dopants are not doped on the side and bottom of the semiconductor substrate. By performing the doping process, a separate dopant removal process is not required, which simplifies the process and enables the etching process and the doping process to be performed in a single device, thereby simplifying the composition of the substrate-type solar cell. It is an object to provide a manufacturing method.

상기 목적을 달성하기 위해서, 본 발명은 반도체 기판의 상면을 요철구조로 식각하는 공정; 및 상기 반도체 기판의 상부에 도펀트를 도핑시켜, 제1반도체층 및 상기 제1반도체층 상에서 상기 도펀트에 의해 도핑된 제2반도체층을 구비한 반도체 기판을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 식각 공정 및 도핑 공정은 하나의 챔버 내에서 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of etching the upper surface of the semiconductor substrate with an uneven structure; And forming a semiconductor substrate having a first semiconductor layer and a second semiconductor layer doped with the dopant on the first semiconductor layer by doping a dopant on the semiconductor substrate. The etching process and the doping process provide a method of manufacturing a substrate-type solar cell, characterized in that performed in one chamber.

여기서, 상기 제1반도체층 및 제2반도체층을 구비한 반도체 기판을 형성하는 공정은 P형 반도체층 및 N형 반도체층의 PN접합층을 구비한 반도체 기판을 형성하는 공정으로 이루어질 수 있다. The forming of the semiconductor substrate including the first semiconductor layer and the second semiconductor layer may be performed by forming a semiconductor substrate including a P-type semiconductor layer and a PN junction layer of an N-type semiconductor layer.

상기 식각 공정은 P형 반도체기판의 상면을 식각하는 공정으로 이루어지고, 상기 도핑 공정은 상기 P형 반도체기판의 상부에 N형 도펀트를 도핑시키는 공정으 로 이루어질 수 있다. The etching process may be performed by etching an upper surface of the P-type semiconductor substrate, and the doping process may be performed by doping an N-type dopant on the P-type semiconductor substrate.

상기 식각 공정은 N형 반도체기판의 상면을 식각하는 공정으로 이루어지고, 상기 도핑 공정은 상기 N형 반도체기판의 상부에 P형 도펀트를 도핑시키는 공정으로 이루어질 수 있다. The etching process may be performed by etching an upper surface of the N-type semiconductor substrate, and the doping process may be performed by doping a P-type dopant on the N-type semiconductor substrate.

상기 식각 공정은 상기 챔버 내에 소정의 식각가스를 공급한 후 플라즈마를 발생시키는 공정으로 이루어지고, 상기 도핑 공정은 상기 챔버 내에 소정의 도핑가스를 공급한 후 플라즈마를 발생시키는 공정으로 이루어질 수 있으며, 이때, 상기 식각가스 및 도핑가스의 혼합가스를 상기 챔버 내에 공급한 후 플라즈마를 발생시켜 상기 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. The etching process may include a process of generating a plasma after supplying a predetermined etching gas into the chamber, and the doping process may include a process of generating a plasma after supplying a predetermined doping gas into the chamber. After supplying the mixed gas of the etching gas and the doping gas into the chamber, plasma may be generated to simultaneously perform the etching process and the doping process.

상기 식각 공정 및 도핑공정은 상기 챔버 내에 소정의 식각가스 및 도핑가스의 혼합가스를 공급한 후 플라즈마를 발생시켜 상기 식각 공정 및 도핑 공정을 동시에 수행하며, 이때, 상기 혼합가스는 Cl2, SF6 및 O2로 이루어진 식각가스, 및 1 ~ 5%의 PH3가스와 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스의 혼합가스로 이루어질 수 있다. In the etching process and the doping process, a mixture of a predetermined etching gas and a doping gas is supplied into the chamber and a plasma is generated to simultaneously perform the etching process and the doping process, wherein the mixed gas is Cl 2 , SF 6. And an etching gas consisting of O 2 , and a mixed gas of 1 to 5% PH 3 gas and a doping gas consisting of 95 to 99% H 2 or He gas.

상기 식각 공정 및 도핑 공정을 동시에 수행할 경우, 상기 챔버 내의 압력을 0.1 ~ 1 Torr범위로 조절하고, 상기 챔버 내에 RF전력을 5 ~ 20 KW범위로 인가할 수 있다. When the etching process and the doping process are performed at the same time, the pressure in the chamber may be adjusted to a range of 0.1 to 1 Torr, and RF power may be applied to the chamber at a range of 5 to 20 KW.

상기 제2반도체층 상에 반사방지층을 형성하는 공정; 및 상기 제2반도체층과 전기적으로 연결되는 전면전극 및 상기 제1반도체층과 전기적으로 연결되는 후면전 극을 형성하는 공정을 추가로 포함할 수 있고, 이때, 상기 전면전극 및 후면전극을 형성하는 공정은 상기 반사방지층 상에 전면전극물질을 형성하는 공정; 상기 제1반도체층 상에 후면전극물질을 형성하는 공정; 및 상기 전면전극물질을 열처리하여 상기 전면전극물질이 상기 반사방지층을 뚫고 상기 제2반도체층까지 침투되도록 하고, 상기 후면전극물질을 열처리하여 상기 제1반도체층과 후면전극 사이에 P+형 반도체층을 형성하는 공정으로 이루어질 수 있다. Forming an anti-reflection layer on the second semiconductor layer; And forming a front electrode electrically connected to the second semiconductor layer and a back electrode electrically connected to the first semiconductor layer, wherein the front electrode and the back electrode are formed. The step of forming a front electrode material on the anti-reflection layer; Forming a back electrode material on the first semiconductor layer; And heat treating the front electrode material so that the front electrode material penetrates the anti-reflection layer and penetrates to the second semiconductor layer, and heat-treats the back electrode material to form a P + type semiconductor layer between the first semiconductor layer and the back electrode. It can be made to the process of forming.

본 발명은 또한, 챔버, 상기 챔버 내에 위치하는 서셉터, 상기 챔버의 상측에 위치하는 RF전극, 복수 개의 가스분사홀을 구비하며 상기 RF전극의 하부에 연결된 가스분배판, 상기 RF전극을 관통하여 형성된 가스유입관, 및 상기 가스유입관과 연결된 식각가스 저장부 및 도핑가스 저장부를 포함하여 이루어진 장비를 준비하는 공정; 적어도 하나의 반도체기판을 수용하고 있는 트레이를 상기 서셉터 상에 로딩하는 공정; 상기 식각가스 저장부에 저장된 식각가스 및 상기 도핑가스 저장부에 저장된 도핑가스를 상기 가스유입관을 경유하여 상기 가스분배판의 가스분사홀을 통해 챔버 내로 공급한 후 플라즈마를 발생시켜, 상기 반도체기판의 상면을 식각하고 상기 반도체기판의 상부를 도펀트로 도핑시키는 공정; 및 상기 식각 공정 및 도핑 공정이 완료된 적어도 하나의 기판을 수용하고 있는 트레이를 상기 챔버 밖으로 언로딩하는 공정을 포함하여 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법을 제공한다. The present invention also includes a chamber, a susceptor located in the chamber, an RF electrode located above the chamber, a plurality of gas injection holes, and a gas distribution plate connected to a lower portion of the RF electrode, through the RF electrode. Preparing a device including a gas inlet tube formed, and an etching gas storage unit and a doping gas storage unit connected to the gas inlet tube; Loading a tray containing at least one semiconductor substrate onto the susceptor; The semiconductor substrate is formed by supplying the etching gas stored in the etching gas storage part and the doping gas stored in the doping gas storage part through the gas injection hole of the gas distribution plate through the gas inlet pipe, and then generating a plasma. Etching the upper surface of the semiconductor substrate and doping the upper portion of the semiconductor substrate with a dopant; And unloading a tray containing at least one substrate having the etching process and the doping process out of the chamber.

상기 식각가스 및 도핑가스를 챔버 내로 공급하는 공정은 상기 식각가스 및 도핑가스의 혼합가스를 상기 가스분배판의 가스분사홀을 통해 챔버 내로 공급하는 공정으로 이루어져, 상기 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. The step of supplying the etching gas and the doping gas into the chamber includes a step of supplying the mixed gas of the etching gas and the doping gas into the chamber through the gas injection hole of the gas distribution plate, and simultaneously performing the etching process and the doping process. can do.

상기 혼합가스는 상기 식각가스 저장부에 저장된 Cl2, SF6, 및 O2으로 이루어진 식각가스 및 상기 도핑가스 저장부에 저장된 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스의 혼합가스를 이용할 수 있고, 상기 식각 공정 및 도핑 공정시 상기 챔버 내의 압력을 0.1 ~ 1 Torr범위로 조절하고, 상기 RF전극에 5 ~ 20 KW범위의 RF전력을 인가할 수 있고, 상기 가스분배판과 상기 반도체기판 사이의 거리를 10 ~ 40 mm 범위가 되도록 할 수 있다. The mixed gas is an etching gas consisting of Cl 2 , SF 6 , and O 2 stored in the etching gas storage unit and 1-5% PH 3 gas and 95-99% H 2 or He stored in the doping gas storage unit. A mixed gas of a doping gas made of gas may be used, and the pressure in the chamber may be adjusted in the range of 0.1 to 1 Torr during the etching process and the doping process, and RF power of 5 to 20 KW may be applied to the RF electrode. In addition, the distance between the gas distribution plate and the semiconductor substrate may be in the range of 10 to 40 mm.

상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.

첫째, 본 발명은 챔버 내에 식각가스를 공급한 후 플라즈마를 발생시키는 방법으로 식각 공정을 수행하기 때문에, 습식식각법에 비하여 환경오염의 문제가 줄어든다. First, since the etching process is performed by supplying an etching gas into the chamber and then generating a plasma, the problem of environmental pollution is reduced as compared with the wet etching method.

둘째, 본 발명은 챔버 내에 도핑가스를 공급한 후 플라즈마를 발생시키는 방법으로 도핑 공정을 수행하기 때문에, 반도체기판의 측부 및 하부에는 도펀트가 도핑되지 않고 반도체기판의 상부에만 도펀트가 도핑되어 별도의 도펀트 제거공정이 요하지 않아 공정이 단순화된다. Second, since the doping process is performed by supplying the doping gas into the chamber and then generating a plasma, the dopant is not doped on the side and bottom of the semiconductor substrate, and the dopant is doped only on the upper portion of the semiconductor substrate. No removal process is required, which simplifies the process.

셋째, 본 발명은 식각 공정 및 도핑 공정을 하나의 장비에서 수행하기 때문에 장비구성이 단순해져 제조단가를 절감할 수 있다. Third, since the present invention performs the etching process and the doping process in one equipment, the equipment configuration can be simplified, and manufacturing cost can be reduced.

넷째, 본 발명은 식각 공정 및 도핑 공정을 하나의 장비에서 동시에 수행할 수 있기 때문에 공정 시간이 단축될 수 있다. Fourth, the present invention can reduce the process time because the etching process and the doping process can be performed simultaneously in a single equipment.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비의 개략도이고, 도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다. 3 is a schematic view of a manufacturing apparatus of a substrate-type solar cell according to an embodiment of the present invention, Figures 4a to 4e is a cross-sectional view showing a manufacturing process of the substrate-type solar cell according to an embodiment of the present invention.

우선, 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비에 대해서 설명한 후, 그를 이용하여 본 발명의 일 실시예에 따른 기판형 태양전지를 제조하는 공정에 대해서 설명하기로 한다. First, after describing the manufacturing equipment of the substrate-type solar cell according to an embodiment of the present invention, a process of manufacturing the substrate-type solar cell according to an embodiment of the present invention using the same will be described.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비(10)는 챔버(20), 서셉터(30), RF전극(40), 가스분배판(50), 가스유입관(60), 가스저장부(70, 70a), 및 배기구(80)를 포함하여 이루어진다. As can be seen in Figure 3, the manufacturing apparatus 10 of the substrate-type solar cell according to an embodiment of the present invention, the chamber 20, the susceptor 30, the RF electrode 40, the gas distribution plate 50, It comprises a gas inlet pipe 60, gas storage unit 70, 70a, and the exhaust port (80).

상기 챔버(20)는 반응영역을 정의하는 것으로 소정의 펌핑장치(미도시)와 연결되어 그 내부를 진공으로 유지할 수 있다. The chamber 20 defines a reaction zone and is connected to a predetermined pumping device (not shown) to maintain a vacuum therein.

상기 서셉터(30)는 상기 챔버(20) 내에 위치하여 복수 개의 기판(S)을 수용하고 있는 트레이(T)를 지지한다. The susceptor 30 supports the tray T, which is located in the chamber 20 and accommodates a plurality of substrates S.

상기 RF전극(40)은 상기 챔버(20)의 상측에 위치하며, 절연부재(45)에 의해서 상기 챔버(20)와 절연되어 있다. 또한, 상기 RF전극(40)은 RF전원(42)과 연결되 어 있다. The RF electrode 40 is positioned above the chamber 20 and is insulated from the chamber 20 by the insulating member 45. In addition, the RF electrode 40 is connected to the RF power source 42.

상기 가스분배판(50)은 복수 개의 가스분사홀(52)을 구비하며 상기 RF전극(40)의 하부에 연결되어 있다. The gas distribution plate 50 includes a plurality of gas injection holes 52 and is connected to the lower portion of the RF electrode 40.

상기 가스유입관(60)은 상기 RF전극(40)을 관통하여 형성되어 상기 챔버(20)내로 반응가스를 유입시킨다. The gas inlet pipe 60 is formed through the RF electrode 40 to introduce a reaction gas into the chamber 20.

상기 가스저장부(70, 70a)는 반응가스를 저장하는 것으로 상기 가스유입관(60)과 연결되어 상기 가스유입관(60)에 가스를 공급한다. 상기 가스저장부(70, 70a)는 식각가스 저장부(70) 및 도핑가스 저장부(70a)로 구성된다. The gas storage units 70 and 70a store the reaction gas and are connected to the gas inlet pipe 60 to supply gas to the gas inlet pipe 60. The gas storage units 70 and 70a may include an etching gas storage unit 70 and a doping gas storage unit 70a.

상기 배기구(80)는 상기 챔버(20)의 하면에 형성되어 잔류가스를 배출한다. The exhaust port 80 is formed on the lower surface of the chamber 20 to discharge residual gas.

이상과 같은 기판형 태양전지의 제조장비(10)를 참조하여 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 설명하면 다음과 같다. Referring to the manufacturing apparatus 10 of the substrate-type solar cell as described above will be described a manufacturing process of the substrate-type solar cell according to an embodiment of the present invention.

우선, 도 4a에서 알 수 있듯이, P형 반도체 기판(100a)을 준비한다. First, as shown in FIG. 4A, the P-type semiconductor substrate 100a is prepared.

상기 P형 반도체 기판(100a)은 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다. The P-type semiconductor substrate 100a may use single crystal silicon or polycrystalline silicon. Since single crystal silicon has high purity and low crystal defect density, solar cell efficiency is high, but the price is too high, and thus economical efficiency is low. Although relatively inefficient, they are inexpensive and are suitable for mass production due to their low production costs.

다음, 도 4b에서 알 수 있듯이, 상기 P형 반도체 기판(100a)의 상면을 요철구조로 식각하고 상기 P형 반도체 기판(100a)의 상부에 N형 도펀트를 도핑하여, 요철구조의 상면을 갖는 P형 반도체층(100) 및 N형 반도체층(200)의 PN접합층을 형성 한다. Next, as can be seen in Figure 4b, by etching the upper surface of the P-type semiconductor substrate 100a with an uneven structure and doping the N-type dopant on the upper portion of the P-type semiconductor substrate 100a, P having an upper surface of the uneven structure The PN junction layer of the type semiconductor layer 100 and the N type semiconductor layer 200 is formed.

상기 식각 공정 및 도핑 공정은 전술한 도 3에 따른 제조장비(10)를 이용하여 수행한다. The etching process and the doping process are performed by using the manufacturing equipment 10 according to FIG.

도 3을 참조하여 구체적으로 설명하면, 적어도 하나의 P형 반도체기판(S)을 트레이(T)에 안착시킨 후, 상기 트레이(T)를 제조장비(10)의 서셉터(30) 상에 로딩한다. 그 후, 식각가스 저장부(70)에 저장된 식각가스 및 도핑가스 저장부(70a)에 저장된 도핑가스를 가스유입관(60)으로 유입시켜 가스분배판(50)의 가스분사홀(52)을 통해 챔버 내로 공급한다. 여기서, 상기 식각가스는 Cl2, SF6, 및 O2으로 이루어지고, 상기 도핑가스는 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어질 수 있다. 그 후, RF전극(40)에 RF전력을 인가하여 플라즈마를 발생시킨다. 그리하면, 상기 식각가스의 플라즈마에 의해 상기 P형 반도체기판(S)의 상면이 식각되고, 상기 도핑가스의 플라즈마에 의해 상기 P형 반도체기판(S)의 상부에 N형 도펀트가 도핑되어, 도 4b와 같은 PN접합구조의 반도체기판이 얻어진다. Specifically, referring to FIG. 3, at least one P-type semiconductor substrate S is seated on a tray T, and then the tray T is loaded on the susceptor 30 of the manufacturing apparatus 10. do. Thereafter, the etching gas stored in the etching gas storage unit 70 and the doping gas stored in the doping gas storage unit 70a are introduced into the gas inlet pipe 60 to open the gas injection hole 52 of the gas distribution plate 50. Feed into the chamber through. Here, the etching gas is composed of Cl 2 , SF 6 , and O 2 , the doping gas may be composed of 1 to 5% PH 3 gas and 95 to 99% H 2 or He gas. Thereafter, RF power is applied to the RF electrode 40 to generate a plasma. Then, an upper surface of the P-type semiconductor substrate S is etched by the plasma of the etching gas, and an N-type dopant is doped on the P-type semiconductor substrate S by the plasma of the doping gas. A semiconductor substrate having a PN junction structure such as 4b is obtained.

이와 같이 본 발명은 식각가스의 플라즈마에 의해 식각 공정을 수행하기 때문에, 종래의 습식식각법에 비하여 환경오염의 문제가 줄어든다. 또한, 본 발명은 도핑가스의 플라즈마에 의해 도핑 공정을 수행하기 때문에 종래의 고온확산공정에 비하여 다음과 같은 장점이 있다. As described above, since the present invention performs the etching process by the plasma of the etching gas, the problem of environmental pollution is reduced as compared with the conventional wet etching method. In addition, the present invention has the following advantages over the conventional high temperature diffusion process because the doping process is performed by the plasma of the doping gas.

첫째, 도핑가스의 유량 또는 RF전력을 조절함으로써 도핑농도 및 도핑깊이를 정확히 제어할 수 있기 때문에 고온확산공정에 비하여 보다 정밀하고 재현성 높은 도핑을 실현할 수 있고 공정시간도 단축된다. First, since the doping concentration and the doping depth can be precisely controlled by adjusting the flow rate or the RF power of the doping gas, more precise and reproducible doping can be realized compared to the high temperature diffusion process, and the processing time is shortened.

둘째, 플라즈마에 의한 도핑은 수직방향으로 진행되기 때문에 P형 반도체 기판(S)의 상부에만 N형 도펀트가 도핑되어 고온확산공정에서와 같이 P형 반도체 기판(S)의 측부 및 하부에 N형 도펀트가 도핑되지 않는다. Second, since the doping by the plasma proceeds in the vertical direction, the N-type dopant is doped only on the upper portion of the P-type semiconductor substrate S, and the N-type dopant is formed on the side and the bottom of the P-type semiconductor substrate S as in the high temperature diffusion process. Is not doped.

셋째, 플라즈마에 의한 도핑 공정은 고온확산법에 비하여 상대적으로 저온에서 공정이 진행되기 때문에 고온확산공정에서 발생하는 부산물(예로 PSG)이 생성되지 않고, 따라서 부산물을 제거하기 위한 추가 공정이 요하지 않는다. Third, since the plasma doping process is performed at a relatively low temperature compared to the high temperature diffusion method, by-products (for example, PSG) generated in the high temperature diffusion process are not generated, and thus an additional process for removing the by-products is not required.

한편, 상기 식각가스 및 도핑가스의 혼합가스를 상기 챔버(20) 내로 공급함으로써 상기 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. Meanwhile, the etching process and the doping process may be performed simultaneously by supplying the mixed gas of the etching gas and the doping gas into the chamber 20.

즉, 상기 식각가스 저장부(70)에 저장된 Cl2, SF6, 및 O2으로 이루어진 식각가스를 가스유입관(60)으로 유입시킴과 동시에 상기 도핑가스 저장부(70a)에 저장된 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스를 가스유입관(60)으로 유입시킴으로써, 상기 식각가스 및 도핑가스의 혼합가스가 가스유입관(60)을 경유하여 가스분배판(50)의 가스분사홀(52)을 통해 챔버 내로 공급되도록 하여 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. That is, the etching gas consisting of Cl 2 , SF 6 , and O 2 stored in the etching gas storage unit 70 flows into the gas inlet pipe 60, and at the same time, 1 to 5 stored in the doping gas storage unit 70a. By introducing a doping gas consisting of% PH 3 gas and 95 ~ 99% H 2 or He gas into the gas inlet pipe 60, the mixed gas of the etching gas and the doping gas through the gas inlet pipe 60 The etch process and the doping process may be performed at the same time by being supplied into the chamber through the gas injection hole 52 of the gas distribution plate 50.

이때, 상기 챔버(20) 내의 압력은 0.1 ~ 1 Torr범위로 조절하는 것이 바람직하고, RF전극(40)에 5 ~ 20 KW범위의 RF전력을 인가하는 것이 바람직하다. 또한, 가스분배판(50)과 반도체기판(S) 사이의 거리는 10 ~ 40 mm 범위가 되도록 하는 것이 바람직하다. At this time, the pressure in the chamber 20 is preferably adjusted to 0.1 ~ 1 Torr range, it is preferable to apply RF power of 5 ~ 20 KW range to the RF electrode (40). In addition, the distance between the gas distribution plate 50 and the semiconductor substrate (S) is preferably in the range of 10 to 40 mm.

다음, 도 4c에서 알 수 있듯이, 상기 N형 반도체층(200) 상에 반사방지층(300)을 형성한다. Next, as can be seen in Figure 4c, to form an anti-reflection layer 300 on the N-type semiconductor layer (200).

상기 N형 반도체층(200)의 상면이 요철구조로 형성됨에 따라 상기 반사방지층(300)도 요철구조로 형성된다. As the upper surface of the N-type semiconductor layer 200 is formed in the concave-convex structure, the anti-reflection layer 300 is also formed in the concave-convex structure.

상기 반사방지층(300)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다. The anti-reflection layer 300 may be formed of silicon nitride or silicon oxide using plasma CVD.

다음, 도 4d에서 알 수 있듯이, 상기 반사방지층(300)의 상면에 전면전극물질(500a)을 소정의 패턴으로 형성하고, 상기 P형 반도체층(100)의 하면에 후면전극물질(600a)을 형성한다. 상기 후면전극물질(600a)을 상기 전면전극물질(500a)과 유사하게 소정의 패턴으로 형성할 수도 있다. 4D, the front electrode material 500a is formed on the top surface of the anti-reflection layer 300 in a predetermined pattern, and the back electrode material 600a is formed on the bottom surface of the P-type semiconductor layer 100. Form. The back electrode material 600a may be formed in a predetermined pattern similar to the front electrode material 500a.

상기 전면전극물질(500a)을 먼저 형성하고 그 후에 상기 후면전극물질(600a)을 형성할 수도 있고, 상기 후면전극물질(600a)을 먼저 형성하고 그 후에 상기 전면전극물질(500a)을 형성할 수도 있다. The front electrode material 500a may be formed first, and then the back electrode material 600a may be formed, and the back electrode material 600a may be formed first, and then the front electrode material 500a may be formed. have.

상기 전면전극물질(500a)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn와 같은 금속물질로 이루어질 수 있고, 상기 후면전극물질(600a)은 Al과 같이 P형 도펀트로 기능할 수 있는 물질을 포함하여 이루어지며, 그 예로는 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질을 들 수 있다. The front electrode material 500a includes Ag, Al, Ag + Al, Ag + Mg, Ag + Mn, Ag + Sb, Ag + Zn, Ag + Mo, Ag + Ni, Ag + Cu, Ag + Al + Zn and It may be made of the same metal material, the back electrode material 600a is made of a material that can function as a P-type dopant, such as Al, for example, Al, Al + Ag, Al + Mo, Al + Ni And metal materials such as Al + Cu, Al + Mg, Al + Mn, Al + Zn, and the like.

상기 전면전극물질(500a) 및 후면전극물질(600a)은 스크린인쇄법(screen printing), 잉크젯인쇄법(inkjet printing), 그라비아인쇄법(gravure printing) 또 는 미세접촉인쇄법(microcontact printing) 등을 이용하여 형성할 수 있다. The front electrode material 500a and the back electrode material 600a may include screen printing, inkjet printing, gravure printing, or microcontact printing. It can form using.

다음, 도 4e에서 알 수 있듯이, 열처리공정을 수행하여 전면전극(500), P+형 반도체층(400), 및 후면전극(600)을 형성함으로써, 본 발명에 따른 기판형 태양전지의 제조를 완성한다. Next, as can be seen in Figure 4e, by performing a heat treatment process to form a front electrode 500, a P + type semiconductor layer 400, and a back electrode 600, to manufacture a substrate-type solar cell according to the present invention Complete

구체적으로 설명하면, 850℃ 이상의 고온으로 열처리를 수행하면, 상기 전면전극물질(500a) 물질이 상기 반사방지층(300)을 뚫고 상기 N형 반도체층(200)까지 침투하여, N형 반도체층(200)과 전기적으로 연결되는 전면전극(500)이 형성된다. 또한, 850℃ 이상의 고온으로 열처리를 수행하면, 상기 후면전극물질(600a)이 상기 P형 반도체층(100)의 하면으로 침투하여 P+형 반도체층(400)이 형성된다. 따라서, 최종적으로 후면전극(600)은 P+형 반도체층(400)을 통해 P형 반도체층(100)과 전기적으로 연결된다. In detail, when the heat treatment is performed at a high temperature of 850 ° C. or more, the front electrode material 500a penetrates the anti-reflection layer 300 and penetrates to the N-type semiconductor layer 200. ) And a front electrode 500 that is electrically connected. In addition, when the heat treatment is performed at a high temperature of 850 ° C. or higher, the back electrode material 600a penetrates into the lower surface of the P-type semiconductor layer 100 to form a P + type semiconductor layer 400. Therefore, the back electrode 600 is finally electrically connected to the P-type semiconductor layer 100 through the P + -type semiconductor layer 400.

이상은, P형 반도체기판을 베이스로 하여 P형 반도체기판에 N형 도펀트를 도핑시켜 PN접합구조를 형성한 후, 전면전극 및 후면전극 등을 형성하여 기판형 태양전지를 제조하는 방법에 대해서 설명하였는데, 본 발명이 반드시 이에 한정되는 것은 아니고, N형 반도체기판을 베이스로 하여 N형 반도체기판에 P형 도펀트를 도핑시켜 PN접합구조를 형성한 후, 전면전극 및 후면전극 등을 형성하여 기판형 태양전지를 제조하는 방법도 포함한다. The method of manufacturing a substrate-type solar cell by forming a PN junction structure by doping an N-type dopant to a P-type semiconductor substrate based on the P-type semiconductor substrate and then forming a front electrode and a back electrode is described. However, the present invention is not necessarily limited thereto, and a PN junction structure is formed by doping a P-type dopant to an N-type semiconductor substrate based on an N-type semiconductor substrate, and then forming a front electrode, a back electrode, and the like. It also includes a method of manufacturing a solar cell.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.

도 2a 내지 도 2e는 종래의 기판형 태양전지의 제조공정을 보여주는 공정단면도이다. 2A through 2E are cross-sectional views illustrating a manufacturing process of a conventional substrate type solar cell.

도 3은 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비의 개략도이다. Figure 3 is a schematic diagram of the manufacturing equipment of the substrate-type solar cell according to an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다. 4A to 4E are cross-sectional views illustrating a process of manufacturing a substrate-type solar cell according to an embodiment of the present invention.

<도면의 주요부에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 제조장비 20: 챔버10: manufacturing equipment 20: chamber

30: 서셉터 40: RF전극30: susceptor 40: RF electrode

50: 가스분배판 60: 가스유입관50: gas distribution plate 60: gas inlet pipe

70: 식각가스 저장부 70a: 도핑가스 저장부70: etching gas storage unit 70a: doping gas storage unit

100: P형 반도체층 200: N형 반도체층100: P-type semiconductor layer 200: N-type semiconductor layer

300: 반사방지층 400: P+형 반도체층300: antireflection layer 400: P + type semiconductor layer

500: 전면전극 600: 후면전극500: front electrode 600: rear electrode

Claims (13)

반도체 기판의 상면을 요철구조로 식각하는 공정; 및Etching the upper surface of the semiconductor substrate into an uneven structure; And 상기 반도체 기판의 상부에 도펀트를 도핑시켜, 제1반도체층 및 상기 제1반도체층 상에서 상기 도펀트에 의해 도핑된 제2반도체층을 구비한 반도체 기판을 형성하는 공정을 포함하여 이루어지며, Forming a semiconductor substrate having a first semiconductor layer and a second semiconductor layer doped with the dopant on the first semiconductor layer by doping a dopant on the semiconductor substrate, 이때, 상기 식각 공정 및 도핑 공정은 하나의 챔버 내에서 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법.In this case, the etching process and the doping process is a substrate-type solar cell manufacturing method, characterized in that performed in one chamber. 제1항에 있어서, The method of claim 1, 상기 제1반도체층 및 제2반도체층을 구비한 반도체 기판을 형성하는 공정은 P형 반도체층 및 N형 반도체층의 PN접합층을 구비한 반도체 기판을 형성하는 공정으로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법.The step of forming a semiconductor substrate having the first semiconductor layer and the second semiconductor layer comprises a step of forming a semiconductor substrate having a PN junction layer of a P-type semiconductor layer and an N-type semiconductor layer. Manufacturing method of solar cell. 제1항에 있어서, The method of claim 1, 상기 식각 공정은 P형 반도체기판의 상면을 식각하는 공정으로 이루어지고, 상기 도핑 공정은 상기 P형 반도체기판의 상부에 N형 도펀트를 도핑시키는 공정으로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법.The etching process is a step of etching the upper surface of the P-type semiconductor substrate, the doping process is a method of manufacturing a substrate-type solar cell, characterized in that the step of doping the N-type dopant on the upper portion of the P-type semiconductor substrate. . 제1항에 있어서, The method of claim 1, 상기 식각 공정은 N형 반도체기판의 상면을 식각하는 공정으로 이루어지고, 상기 도핑 공정은 상기 N형 반도체기판의 상부에 P형 도펀트를 도핑시키는 공정으로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법.The etching process is a step of etching the upper surface of the N-type semiconductor substrate, the doping process is a method of manufacturing a substrate-type solar cell, characterized in that the step of doping the P-type dopant on the upper portion of the N-type semiconductor substrate. . 제1항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 4, 상기 식각 공정은 상기 챔버 내에 소정의 식각가스를 공급한 후 플라즈마를 발생시키는 공정으로 이루어지고, 상기 도핑 공정은 상기 챔버 내에 소정의 도핑가스를 공급한 후 플라즈마를 발생시키는 공정으로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법. The etching process is a step of generating a plasma after supplying a predetermined etching gas in the chamber, the doping step is characterized in that the step of generating a plasma after supplying a predetermined doping gas into the chamber Method of manufacturing a substrate-type solar cell. 제5항에 있어서, The method of claim 5, 상기 식각가스 및 도핑가스의 혼합가스를 상기 챔버 내에 공급한 후 플라즈마를 발생시켜 상기 식각 공정 및 도핑 공정을 동시에 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법. And supplying the mixed gas of the etching gas and the doping gas into the chamber and generating a plasma to simultaneously perform the etching process and the doping process. 제3항에 있어서, The method of claim 3, 상기 식각 공정 및 도핑공정은 상기 챔버 내에 소정의 식각가스 및 도핑가스의 혼합가스를 공급한 후 플라즈마를 발생시켜 상기 식각 공정 및 도핑 공정을 동시에 수행하며, 이때, 상기 혼합가스는 Cl2, SF6 및 O2로 이루어진 식각가스, 및 1 ~ 5%의 PH3가스와 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스의 혼합가스로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법. In the etching process and the doping process, a mixture of a predetermined etching gas and a doping gas is supplied into the chamber and a plasma is generated to simultaneously perform the etching process and the doping process, wherein the mixed gas is Cl 2 , SF 6. And an etching gas consisting of O 2 , and 1 to 5% PH 3 gas and 95 to 99% H 2 Or a mixed gas of a doping gas consisting of He gas. 제6항 또는 제7항에 있어서, The method according to claim 6 or 7, 상기 챔버 내의 압력을 0.1 ~ 1 Torr범위로 조절하고, 상기 챔버 내에 RF전력을 5 ~ 20 KW범위로 인가하는 것을 특징으로 하는 기판형 태양전지의 제조방법. A method of manufacturing a substrate type solar cell, wherein the pressure in the chamber is adjusted to a range of 0.1 to 1 Torr, and RF power is applied to the chamber in a range of 5 to 20 KW. 제1항에 있어서, The method of claim 1, 상기 제2반도체층 상에 반사방지층을 형성하는 공정; 및 Forming an anti-reflection layer on the second semiconductor layer; And 상기 제2반도체층과 전기적으로 연결되는 전면전극 및 상기 제1반도체층과 전기적으로 연결되는 후면전극을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 기판형 태양전지의 제조방법. And forming a front electrode electrically connected to the second semiconductor layer and a back electrode electrically connected to the first semiconductor layer. 챔버, 상기 챔버 내에 위치하는 서셉터, 상기 챔버의 상측에 위치하는 RF전극, 복수 개의 가스분사홀을 구비하며 상기 RF전극의 하부에 연결된 가스분배판, 상기 RF전극을 관통하여 형성된 가스유입관, 및 상기 가스유입관과 연결된 식각가스 저장부 및 도핑가스 저장부를 포함하여 이루어진 장비를 준비하는 공정; A chamber, a susceptor located in the chamber, an RF electrode located above the chamber, a gas distribution plate having a plurality of gas injection holes and connected to a lower portion of the RF electrode, a gas inlet pipe formed through the RF electrode, And preparing an equipment including an etching gas storage part and a doping gas storage part connected to the gas inlet pipe. 적어도 하나의 반도체기판을 수용하고 있는 트레이를 상기 서셉터 상에 로딩하는 공정;Loading a tray containing at least one semiconductor substrate onto the susceptor; 상기 식각가스 저장부에 저장된 식각가스 및 상기 도핑가스 저장부에 저장된 도핑가스를 상기 가스유입관을 경유하여 상기 가스분배판의 가스분사홀을 통해 챔버 내로 공급한 후 플라즈마를 발생시켜, 상기 반도체기판의 상면을 식각하고 상기 반도체기판의 상부를 도펀트로 도핑시키는 공정; 및 The semiconductor substrate is formed by supplying the etching gas stored in the etching gas storage part and the doping gas stored in the doping gas storage part through the gas injection hole of the gas distribution plate through the gas inlet pipe, and then generating a plasma. Etching the upper surface of the semiconductor substrate and doping the upper portion of the semiconductor substrate with a dopant; And 상기 식각 공정 및 도핑 공정이 완료된 적어도 하나의 기판을 수용하고 있는 트레이를 상기 챔버 밖으로 언로딩하는 공정을 포함하여 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법. And unloading a tray containing the at least one substrate on which the etching process and the doping process have been completed, out of the chamber. 제10항에 있어서, The method of claim 10, 상기 식각가스 및 도핑가스를 챔버 내로 공급하는 공정은 상기 식각가스 및 도핑가스의 혼합가스를 상기 가스분배판의 가스분사홀을 통해 챔버 내로 공급하는 공정으로 이루어져, 상기 식각 공정 및 도핑 공정을 동시에 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법. The step of supplying the etching gas and the doping gas into the chamber includes a step of supplying the mixed gas of the etching gas and the doping gas into the chamber through the gas injection hole of the gas distribution plate, and simultaneously performing the etching process and the doping process. Method of manufacturing a substrate-type solar cell, characterized in that. 제11항에 있어서, The method of claim 11, 상기 혼합가스는 상기 식각가스 저장부에 저장된 Cl2, SF6, 및 O2으로 이루어진 식각가스 및 상기 도핑가스 저장부에 저장된 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스의 혼합가스인 것을 특징으로 하는 기판형 태양전지의 제조방법. The mixed gas is an etching gas consisting of Cl 2 , SF 6 , and O 2 stored in the etching gas storage unit and 1-5% PH 3 gas and 95-99% H 2 or He stored in the doping gas storage unit. A method of manufacturing a substrate type solar cell, characterized in that the gas is a mixed gas of a doping gas. 제11항에 있어서, The method of claim 11, 상기 식각 공정 및 도핑 공정시 상기 챔버 내의 압력을 0.1 ~ 1 Torr범위로 조절하고, 상기 RF전극에 5 ~ 20 KW범위의 RF전력을 인가하는 것을 특징으로 하는 기판형 태양전지의 제조방법. The method of manufacturing a substrate type solar cell, characterized in that during the etching process and the doping process, the pressure in the chamber is adjusted to a range of 0.1 to 1 Torr, and RF power of 5 to 20 KW is applied to the RF electrode.
KR1020090054760A 2008-06-19 2009-06-19 Method for manufacturing Wafer type Solar Cell Active KR101555955B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080057846 2008-06-19
KR1020080057846 2008-06-19

Publications (3)

Publication Number Publication Date
KR20090132541A true KR20090132541A (en) 2009-12-30
KR101555955B1 KR101555955B1 (en) 2015-09-25
KR101555955B9 KR101555955B9 (en) 2024-12-20

Family

ID=41691566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090054760A Active KR101555955B1 (en) 2008-06-19 2009-06-19 Method for manufacturing Wafer type Solar Cell

Country Status (1)

Country Link
KR (1) KR101555955B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222910B1 (en) * 2011-05-06 2013-01-16 (주)울텍 Plasma etching apparatus and texturing method for solarcell using same
KR20130130492A (en) * 2012-05-22 2013-12-02 주성엔지니어링(주) Wafer type solar cell and method for manufacturing thereof, method and apparatus for doping of wafer type solar cell
KR101362610B1 (en) * 2011-12-14 2014-02-13 엘지전자 주식회사 Solar cell manufacturing apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477980B1 (en) 2000-01-20 2002-11-12 Applied Materials, Inc. Flexibly suspended gas distribution manifold for plasma chamber
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222910B1 (en) * 2011-05-06 2013-01-16 (주)울텍 Plasma etching apparatus and texturing method for solarcell using same
KR101362610B1 (en) * 2011-12-14 2014-02-13 엘지전자 주식회사 Solar cell manufacturing apparatus
KR20130130492A (en) * 2012-05-22 2013-12-02 주성엔지니어링(주) Wafer type solar cell and method for manufacturing thereof, method and apparatus for doping of wafer type solar cell

Also Published As

Publication number Publication date
KR101555955B1 (en) 2015-09-25
KR101555955B9 (en) 2024-12-20

Similar Documents

Publication Publication Date Title
US10629760B2 (en) Method of fabricating an emitter region of a solar cell
JP4829211B2 (en) Method for fast hydrogen passivation to solar cells made of crystalline silicon
US8460469B2 (en) Apparatus for etching substrate and method of etching substrate using the same
JP2019110185A (en) Manufacturing method of solar battery
KR20110086833A (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing equipment
JP5410714B2 (en) Antireflection film forming method and antireflection film forming apparatus
US20100240170A1 (en) Method of fabricating solar cell
JP5520834B2 (en) Method for forming passivation film and method for manufacturing solar cell element
TWI572052B (en) Solar cell manufacturing method
KR101444709B1 (en) Wafer type Solar Cell and Method for manufacturing the same
KR101555955B1 (en) Method for manufacturing Wafer type Solar Cell
US20220173264A1 (en) Method for producing back contact solar cell
KR20100004193A (en) Method for manufacturing wafer type solar cell
US20100294357A1 (en) Solar Cell and Method for Manufacturing the Same
KR101249030B1 (en) Solar cell and Method for manufacturing the same
KR101415320B1 (en) Method for manufacturing Wafer type Solar Cell
KR101915161B1 (en) Method for manufacturing Solar Cell
JP2011199277A (en) Surface treatment method and method for manufacturing solar cell
KR20090124689A (en) Manufacturing Equipment and Manufacturing Method of Substrate Type Solar Cell
KR102432550B1 (en) Method and System of manufacturing Wafer type Solar Cell
KR102301640B1 (en) Wafer type Solar Cell and Method of manufacturing the same
KR101802236B1 (en) Method and system of manufacturing Solar cell
KR20100058819A (en) Method for manufacturing wafer type solar cell
KR101048165B1 (en) Solar cell manufacturing method
JP2013258280A (en) Method for manufacturing solar cell and solar cell manufacturing apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090619

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130611

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090619

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140627

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141231

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20150531

Patent event code: PE09021S02D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150921

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150922

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180518

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20190517

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200522

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210524

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220520

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230522

Start annual number: 9

End annual number: 9

PG1701 Publication of correction

Publication date: 20241220

PR1001 Payment of annual fee

Payment date: 20250522

Start annual number: 11

End annual number: 11