KR20090103605A - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit boardInfo
- Publication number
- KR20090103605A KR20090103605A KR1020080029319A KR20080029319A KR20090103605A KR 20090103605 A KR20090103605 A KR 20090103605A KR 1020080029319 A KR1020080029319 A KR 1020080029319A KR 20080029319 A KR20080029319 A KR 20080029319A KR 20090103605 A KR20090103605 A KR 20090103605A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- substrate
- conductive film
- printed circuit
- metal layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 description 12
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 239000000654 additive Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 229960003280 cupric chloride Drugs 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N iron oxide Inorganic materials [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 4
- NDLPOXTZKUMGOV-UHFFFAOYSA-N oxo(oxoferriooxy)iron hydrate Chemical compound O.O=[Fe]O[Fe]=O NDLPOXTZKUMGOV-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 2
- 229940045803 cuprous chloride Drugs 0.000 description 2
- 238000010291 electrical method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
본 발명은 인쇄회로기판에 관한 것으로, 특히 기판의 표면에 형성된 동박 두께의 변화를 감소시키는 인쇄회로기판의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board which reduces a change in thickness of copper foil formed on a surface of a substrate.
전자/통신 기술이 발달함에 따라 전자/통신 제품은 점차 소형화, 박형화 및 다기능화되고 있다. 전자/통신 제품에는 다양한 기능을 구현하는 집적회로 칩과 전자 부품들이 구비되며, 이들을 좁은 공간 내에 고정시켜서 상호 전기 신호를 통신하게 하기 위하여 인쇄회로기판이 사용된다. 집적도를 높이기 위하여 인쇄회로기판에는 선폭과 선간 거리가 좁은 미세 회로가 구현된다. With the development of electronic / communication technology, electronic / communication products are becoming smaller, thinner and more versatile. Electronic / communication products are equipped with integrated circuit chips and electronic components that implement various functions, and printed circuit boards are used to secure them in a narrow space and communicate electrical signals with each other. In order to increase the integration degree, a fine circuit having a narrow line width and a line distance is implemented in a printed circuit board.
인쇄회로기판의 집적도를 증가시키기 위하여 인쇄회로기판의 상부와 하부에 회로를 구현하며, 이와 같이 상부와 하부에 구현된 회로를 전기적으로 연결시키기 위하여 쓰루 홀(through hole)을 형성한다. 상기 쓰루 홀의 내벽에는 도전막이 형성되며, 상기 도전막을 통하여 기판의 상부에 형성된 회로와 기판의 하부에 형성된 회로가 전기적으로 연결된다. In order to increase the degree of integration of the printed circuit board, a circuit is implemented in the upper and lower portions of the printed circuit board, and thus through holes are formed to electrically connect the circuits implemented in the upper and lower portions. A conductive film is formed on an inner wall of the through hole, and a circuit formed on the top of the substrate and a circuit formed on the bottom of the substrate are electrically connected through the conductive film.
인쇄회로기판을 제조하기 전에 원 기판의 상부와 하부에는 동박층이 형성되며, 쓰루 홀의 형성을 용이하게 하기 위하여 종래에는 먼저 동박층을 전체적으로 얇게 에칭(etching)한 후에 드릴(drill)을 사용하여 쓰루 홀을 형성하며, 이 후에 회로의 형성을 위해 동박층을 원래의 두께로 적층한다.Before fabricating the printed circuit board, copper foil layers are formed on the upper and lower portions of the original substrate, and in order to facilitate the formation of through holes, conventionally, the copper foil layer is first etched thinly and then drilled using a drill. Holes are formed, after which the copper foil layers are laminated to their original thickness to form a circuit.
이와 같이, 쓰루 홀을 형성하기 위하여 동박층을 얇게 에칭하는 과정에서 동박 두께가 여러 번 변하는 공정을 거치게 되고 이로 인해 기판의 신축이 발생하게 된다. 기판의 신축이 발생하면, 노광을 위한 마스크의 패턴의 정렬 상태가 틀어져서 쓰루 홀의 형성 위치가 변하는 불량이 발생할 수가 있다. As such, in the process of thinly etching the copper foil layer in order to form the through hole, the copper foil thickness is changed several times, thereby causing the substrate to expand and contract. When the expansion and contraction of the substrate occurs, a defect may occur in which the alignment state of the pattern of the mask for exposure is distorted and the through hole formation position changes.
본 발명의 목적은 동박 두께의 변화를 최소화하는 인쇄회로기판의 제조 방법을 제공하는데 있다.An object of the present invention is to provide a method of manufacturing a printed circuit board to minimize the change in the thickness of the copper foil.
상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
(a) 상하부의 표면에 메탈층이 형성된 기판을 준비하는 단계; (b) 쓰루 홀이 형성될 영역의 메탈층을 하프 에칭하는 단계; (c) 상기 하프 에칭된 영역의 기판에 쓰루 홀을 형성하는 단계; 및 (d) 상기 쓰루 홀의 내벽과 상하부에 도전막을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.(a) preparing a substrate having a metal layer formed on upper and lower surfaces thereof; (b) half etching the metal layer in the region where the through hole is to be formed; (c) forming a through hole in the substrate in the half etched region; And (d) forming a conductive film on the inner walls and upper and lower portions of the through hole.
상기 목적을 달성하기 위하여 본 발명은 또한,In order to achieve the above object, the present invention also provides
(a) 상하부의 표면에 메탈층이 형성된 기판을 준비하는 단계; (b) 쓰루 홀이 형성될 영역의 메탈층을 모두 제거하는 단계; (c) 상기 메탈층이 제거된 영역의 기판에 쓰루 홀을 형성하는 단계; 및 (d) 상기 쓰루 홀의 내벽과 상하부에 도전막을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.(a) preparing a substrate having a metal layer formed on upper and lower surfaces thereof; (b) removing all the metal layers of the region where the through holes are to be formed; (c) forming a through hole in the substrate in the region where the metal layer is removed; And (d) forming a conductive film on the inner walls and upper and lower portions of the through hole.
본 발명에 따르면 쓰루 홀이 형성되는 영역의 동박만을 하프 에칭 또는 에칭함으로써 동박 두께의 변화가 최소화된다. According to the present invention, the change in the thickness of the copper foil is minimized by half etching or etching only the copper foil in the region where the through hole is formed.
따라서, 동박 두께의 변화로 인해 발생할 수 있는 인쇄회로기판의 불량이 방지된다. Therefore, the defect of the printed circuit board which may occur due to the change of the copper foil thickness is prevented.
또한, 동박을 부분적으로 하프 에칭하거나 또는 에칭함으로써, 종래에 동박을 전체적으로 에칭한 후 다시 특정 두께로 적층하는 것에 비해 인쇄회로기판의 제조 비용이 절감된다. In addition, by partially half etching or etching the copper foil, the manufacturing cost of the printed circuit board is reduced as compared with conventionally etching the copper foil as a whole and then laminating it back to a specific thickness.
도 1은 본 발명에 따른 제조 방법을 이용하여 제조된 인쇄회로기판의 단면도이다.1 is a cross-sectional view of a printed circuit board manufactured using the manufacturing method according to the present invention.
도 2는 기판의 상하부에 메탈층들이 형성된 상태를 보여준다.2 shows a state in which metal layers are formed above and below the substrate.
도 3은 포토레지스트층이 마스킹된 상태를 보여준다.3 shows a state in which the photoresist layer is masked.
도 4는 메탈층들이 하프 에칭된 상태를 보여준다.4 shows a state in which the metal layers are half etched.
도 5는 흑화층들이 형성된 상태를 보여준다.5 shows a state in which blackening layers are formed.
도 6은 쓰루 홀이 형성된 상태를 보여준다.6 shows a state in which a through hole is formed.
도 7은 쓰루 홀에 도전막이 형성된 상태를 보여준다.7 illustrates a state in which a conductive film is formed in a through hole.
도 8은 기판의 상하부에 메탈층들이 형성된 상태를 보여준다.8 illustrates a state in which metal layers are formed above and below the substrate.
도 9는 포토레지스트층이 마스킹된 상태를 보여준다.9 shows a state in which the photoresist layer is masked.
도 10은 메탈층들이 모두 에칭된 상태를 보여준다.10 shows a state in which all metal layers are etched.
도 11은 쓰루 홀이 형성된 상태의 단면도이다.11 is a cross-sectional view of a state where a through hole is formed.
도 12는 쓰루 홀에 도전막이 형성된 상태를 보여준다.12 illustrates a state in which a conductive film is formed in a through hole.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
101; 인쇄회로기판, 111; 기판101; A printed circuit board, 111; Board
121,122; 메탈층들, 131; 도전막121,122; Metal layers, 131; Conductive film
311,312; 포토레지스트층들, 511,512; 흑화층들311,312; Photoresist layers 511,512; Blackening layers
611; 쓰루 홀, 1111; 쓰루 홀611; Through hole, 1111; Thru Hall
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 1은 본 발명에 따른 제조 방법을 이용하여 제조된 인쇄회로기판의 단면도이다. 도 1을 참조하면, 인쇄회로기판(101)은 기판(111), 기판(111)의 상하부의 표면들에 형성된 메탈층들(121,122), 기판(111)과 메탈층들(121,122)을 관통하는 쓰루 홀(Through Hole) 및 쓰루 홀의 내벽과 상하부에 형성된 도전막(131)을 구비한다.1 is a cross-sectional view of a printed circuit board manufactured using the manufacturing method according to the present invention. Referring to FIG. 1, a printed circuit board 101 penetrates through a substrate 111, metal layers 121 and 122 formed on upper and lower surfaces of the substrate 111, a substrate 111, and metal layers 121 and 122. A through hole and a conductive film 131 formed on the inner wall and upper and lower portions of the through hole are provided.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다.2 to 7 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
도 2는 기판(111)의 상하부에 메탈층들(121,122)이 형성된 상태를 보여준다. 도 2를 참조하면, 기판(111)의 상부의 표면과 하부의 표면에 메탈층들(121,122)이 형성된다. 2 illustrates a state in which metal layers 121 and 122 are formed on upper and lower portions of the substrate 111. Referring to FIG. 2, metal layers 121 and 122 are formed on upper and lower surfaces of the substrate 111.
기판(111)은 절연 물질, 예컨대 에폭시계 수지, 폴리이미드(PI), 액정폴리머(LCP), 폴리테트라플루오로에틸렌(PTFE) 또는 이들이 조합된 고기능성 수지 기판으로 구성된다. The substrate 111 is composed of an insulating material such as epoxy resin, polyimide (PI), liquid crystal polymer (LCP), polytetrafluoroethylene (PTFE) or a high functional resin substrate in combination thereof.
메탈층들(121,122)은 전도성이 좋은 물질이면 모두 적용이 가능하지만, 일반적으로 전기 전도성이 좋고 가격이 저렴한 구리를 사용하는 것이 전형적이다. The metal layers 121 and 122 may be used as long as they have a good conductivity, but generally, copper having good electrical conductivity and low cost is typically used.
기판(111)은 메탈층들(121,122)이 형성되지 않은 상태로 구매하여 메탈층들(121,122)을 형성하여 사용할 수도 있다. 이 때는 기판(111)의 상하부를 이온빔을 이용하여 표면 처리한다. 상기 표면처리 과정을 통해서 메탈층들(121,122)이 기판(111)에 밀착되는 밀착력이 강화된다. 이 후, 진공 증착법을 이용하여 원하는 두께의 메탈층들(121,122)을 형성한다. 진공 증착법으로써, 스퍼터(sputter), 열증착(thermal evaporation), 이빔(e-beam)법을 이용할 수 있다. The substrate 111 may be purchased without the metal layers 121 and 122 formed to form the metal layers 121 and 122. At this time, the upper and lower parts of the substrate 111 are surface treated using an ion beam. The adhesion between the metal layers 121 and 122 that adheres to the substrate 111 is enhanced through the surface treatment process. Thereafter, metal layers 121 and 122 having desired thicknesses are formed by vacuum deposition. As the vacuum vapor deposition method, sputtering, thermal evaporation, or e-beam method can be used.
도 3은 포토레지스트층들(311,312)이 마스킹된 상태를 보여준다. 도 3을 참조하면, 메탈층들(121,122) 위에 포토레지스트(photo-resist)층들(311,312)을 형성하고, 특정 패턴이 형성된 마스크(미도시)를 포토레지스트층들(311,312) 위에 올려놓은 다음 노광을 실시하고, 상기 마스크를 제거한 다음 노광에 의해 현상된 포토레지스트층들을 에칭하여 제거하면 도 3과 같이 포토레지스트층들(311,312)이 패터닝된 상태로 된다. 여기서, 포토레지스트층들이 제거된 영역은 쓰루 홀이 형성될 영역이다. 3 shows a state in which the photoresist layers 311 and 312 are masked. Referring to FIG. 3, photo-resist layers 311 and 312 are formed on the metal layers 121 and 122, and a mask (not shown) having a specific pattern is formed on the photoresist layers 311 and 312 and then exposed. When the mask is removed and the photoresist layers developed by exposure are etched and removed, the photoresist layers 311 and 312 are patterned as shown in FIG. 3. Here, the region from which the photoresist layers are removed is a region where the through hole is to be formed.
도 4는 메탈층들(121,122)이 하프 에칭된 상태를 보여준다. 도 4에 도시된 바와 같이 포토레지스트층들이 제거된 영역(411,412)의 메탈층들(121,122)의 일부를 에칭액을 사용하여 하프 에칭한다. 예컨대, 메탈층들(121,122)의 두께가 18[um]라고 하면, 이를 모두 에칭하는 것이 아니라 특정 두께, 예컨대 8[um]의 두께로 얇아질 때까지 하프 에칭한다. 이와 같이 메탈층들(121,122)을 하프 에칭하게 되면 레이저 드릴을 사용하여 기판(111)에 쓰루 홀을 형성하는 것이 용이해진다. 4 shows a state in which the metal layers 121 and 122 are half etched. As shown in FIG. 4, some of the metal layers 121 and 122 of the regions 411 and 412 from which the photoresist layers are removed are half-etched using an etching solution. For example, if the thickness of the metal layers 121 and 122 is 18 [um], not all of them are etched but half-etched until the thickness becomes thinner to a specific thickness, for example, 8 [um]. When the metal layers 121 and 122 are half-etched as described above, it is easy to form through holes in the substrate 111 using a laser drill.
에칭액으로는 염화제이구리, 산화제이철 등을 포함하는 액체 상태의 에칭액에 염화수소, 과산화수소 등의 기체 상태의 첨가제를 혼합하여 사용할 수 있다. 이 때 염화수소는 금속과 반응하여 불용성이 된 염화제일구리, 산화제일철 등에 여소 이온을 공급하여 용성을 가지도록 하며, 과산화수소는 환원된 염화구리 등을 다시 원래의 염화제이구리 등으로 산화시켜주는 역할을 한다. 첨가제는 상기 제시한 물질 이외에 침전물 및 반응물의 재생과 산화를 위한 모든 물질을 포괄한다. 그리고 애칭액은 최초로 사용되어 첨가제가 첨가되지 않은 에칭액 뿐만 아니라 에칭이 수행되고 난 후에 남은 에칭액 및 에칭에 한번 사용된 후 재사용되어 소량의 첨가제가 첨가된 에칭액을 모두 포괄한다. As an etching liquid, gaseous additives, such as hydrogen chloride and hydrogen peroxide, can be mixed and used with the liquid etching liquid containing a cupric chloride, a ferric oxide, etc. At this time, hydrogen chloride supplies ions to cuprous chloride and ferric oxide, which are insoluble by reaction with metal, to have solubility. Hydrogen peroxide serves to oxidize the reduced copper chloride back to the original cupric chloride. do. Additives encompass all materials for the regeneration and oxidation of precipitates and reactants in addition to the materials given above. The etching solution includes not only the etching solution which is used for the first time but the additive is not added, but also the etching solution remaining after the etching is performed, and the etching solution that is used after the etching is reused to add a small amount of the additive.
도 5는 흑화층들(511,512)이 형성된 상태를 보여준다. 도 5를 참조하면, 쓰루 홀(도 6의611)이 형성될 부분을 흑화 처리하여 광을 흡수할 수 있는 흑화층들(511,512)을 형성한다. 흑화층들(511,512)을 형성하기 위하여 메탈층들(121,122)의 표면을 산화시킨다. 이와 같이 흑화층들(511,512)을 형성하는 이유는 CO2 레이저가 메탈층들(121,122)에 직접 조사될 때에 메탈층들(121,122)의 표면에서 레이저가 반사됨으로 인하여 쓰루 홀(도 6의611)을 형성하는 작업이 어렵게 되는 것을 방지하기 위함이다.5 shows a state in which blackening layers 511 and 512 are formed. Referring to FIG. 5, blackening layers 511 and 512 that absorb light may be formed by blackening a portion where a through hole (611 in FIG. 6) is to be formed. The surfaces of the metal layers 121 and 122 are oxidized to form the blackening layers 511 and 512. The reason for forming the blackening layers 511 and 512 is that the laser beam is reflected from the surfaces of the metal layers 121 and 122 when the CO 2 laser is directly irradiated onto the metal layers 121 and 122, thereby forming a through hole (611 in FIG. 6). This is to prevent the forming work from becoming difficult.
흑화층들(511,512)을 형성하기 위하여, 전기적인 방법, 화학적인 방법, 또는 이들의 조합에 의한 방법 등 여러 가지 방법이 이용될 수 있다. 본 발명의 인쇄회로기판의 제조 방법은 메탈층들(121,122)의 표면을 산화시키는 방법에 대해서 설명하였으나 본 발명은 이에 한정되지 않고 다양하게 변형하여 실시될 수 있다. 즉, 메탈층들(121,122)의 표면에 에너지 흡수율이 뛰어난 소재의 층을 증착하거나 인쇄하는 등의 방법으로 흑화층들(511,512)을 형성할 수도 있다.In order to form the blackening layers 511 and 512, various methods such as an electrical method, a chemical method, or a combination thereof may be used. The method of manufacturing a printed circuit board of the present invention has been described with respect to a method of oxidizing the surfaces of the metal layers 121 and 122, but the present invention is not limited thereto and may be variously modified. That is, the blackening layers 511 and 512 may be formed on the surfaces of the metal layers 121 and 122 by depositing or printing a layer of a material having excellent energy absorption rate.
도 6은 쓰루 홀(611)이 형성된 상태를 보여준다. 도 6을 참조하면, 흑화층들(511,512)이 형성된 영역에 레이저 드릴(미도시)을 이용하여 기판(111)을 관통하는 쓰루 홀(611)을 형성한다. 쓰루 홀(611)은 기판(111)의 상하부에 형성되는 회로 패턴들이 상호간에 전기적으로 연결되도록 하기 위해 형성된다. 6 shows a state in which the through hole 611 is formed. Referring to FIG. 6, a through hole 611 is formed in a region where the blackening layers 511 and 512 are formed using a laser drill (not shown) to penetrate the substrate 111. The through hole 611 is formed to allow the circuit patterns formed on the upper and lower portions of the substrate 111 to be electrically connected to each other.
쓰루 홀(611)을 형성한 후에 디스미어(desmear) 공정을 추가로 수행한다. 디스미어 공정은 쓰루 홀(611)을 형성하는 과정에서 쓰루 홀(611)에 남아있는 잔류물, 예컨대 스미어(smear)를 제거하는 공정이다. 디스미어 공정을 진행하면서 흑화층들(511,512)을 제거하는 작업을 같이 수행할 수도 있다. 흑화층들(511,512)을 제거할 때에는, 환원반응이 일어나도록 메탈층들(121,122)에 전기를 공급하는 전기적 방법, 화학 용액을 접촉시켜 환원시키는 화학적 방법, 또는 전기 화학적 방법 등이 이용될 수 있다.After the through hole 611 is formed, a desmear process is further performed. The desmear process is a process of removing residues, such as smears, remaining in the through hole 611 in the process of forming the through hole 611. During the desmear process, the blackening layers 511 and 512 may be removed. When the blackening layers 511 and 512 are removed, an electrical method of supplying electricity to the metal layers 121 and 122, a chemical method of contacting and reducing a chemical solution, or an electrochemical method may be used. .
도 7은 쓰루 홀(611)에 도전막이 형성된 상태를 보여준다. 도전막(131)을 형성하기 위히서는 제1 도전막 형성 단계와 제2 도전막 형성 단계를 수행한다. 7 illustrates a state in which a conductive film is formed in the through hole 611. In order to form the conductive film 131, the first conductive film forming step and the second conductive film forming step are performed.
제1 도전막 형성 단계에서는 무전해 도금법을 이용하여 쓰루 홀(611)의 내벽과 흑화층들(511,512)의 표면에 시드층(seed layer)으로서 얇은 도전막, 예컨대 1-3[um]의 도전막을 형성한다. 제2 도전막 형성 단계에서는 전해 도금법을 이용하여 상기 얇은 도전막 위에 두꺼운 도전막, 예컨대 17-15[um]의 도전막을 형성한다. 즉, 제1 도전막 형성 단계에서 형성된 얇은 도전막에 의해 쓰루 홀(611)과 메탈층들(121,122)이 서로 전기적으로 연결된 상태가 되므로, 메탈층들(121,122)에 전기를 흘려 도금을 실시하면 얇은 도전막 위에 두꺼운 도전막이 형성된다.In the first conductive film forming step, a thin conductive film, such as 1-3 [um], is used as a seed layer on the inner wall of the through hole 611 and the surfaces of the blackening layers 511 and 512 by using an electroless plating method. To form a film. In the second conductive film forming step, a thick conductive film, for example, 17-15 [um], is formed on the thin conductive film by electrolytic plating. That is, since the through holes 611 and the metal layers 121 and 122 are electrically connected to each other by the thin conductive film formed in the first conductive film forming step, plating is performed by flowing electricity to the metal layers 121 and 122. A thick conductive film is formed on the thin conductive film.
이 후에 메탈층들(121,122) 위에 형성된 포토레지스트층(311,312)을 제거한다. 그러면 도 1과 같은 인쇄회로기판(101)이 완성된다. Thereafter, the photoresist layers 311 and 312 formed on the metal layers 121 and 122 are removed. Then, the printed circuit board 101 as shown in FIG. 1 is completed.
도 8 내지 도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다. 8 to 12 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to another exemplary embodiment of the present invention.
도 8은 기판(111)의 상하부에 메탈층들(121,122)이 형성된 상태를 보여준다. 도 8을 참조하면, 기판(111)의 상부의 표면과 하부의 표면에 메탈층들(121,122)이 형성된다. 8 illustrates a state in which metal layers 121 and 122 are formed on upper and lower portions of the substrate 111. Referring to FIG. 8, metal layers 121 and 122 are formed on the upper and lower surfaces of the substrate 111.
기판(111)은 절연 물질, 예컨대 에폭시계 수지, 폴리이미드(PI), 액정폴리머(LCP), 폴리테트라플루오로에틸렌(PTFE) 또는 이들이 조합된 고기능성 수지 기판으로 구성된다. The substrate 111 is composed of an insulating material such as epoxy resin, polyimide (PI), liquid crystal polymer (LCP), polytetrafluoroethylene (PTFE) or a high functional resin substrate in combination thereof.
메탈층들(121,122)은 전도성이 좋은 물질이면 모두 적용이 가능하지만, 일반적으로 전기 전도성이 좋고 가격이 저렴한 구리를 사용하는 것이 전형적이다. The metal layers 121 and 122 may be used as long as they have a good conductivity, but generally, copper having good electrical conductivity and low cost is typically used.
기판(111)은 메탈층들(121,122)이 형성되지 않은 상태로 구매하여 메탈층들(121,122)을 형성하여 사용할 수도 있다. 이 때는 기판(111)의 상하부를 이온빔을 이용하여 표면 처리한다. 상기 표면처리 과정을 통해서 메탈층들(121,122)이 기판(111)에 밀착되는 밀착력이 강화된다. 이 후, 진공 증착법을 이용하여 원하는 두께의 메탈층들(121,122)을 형성한다. 진공 증착법으로써, 스퍼터, 열증착, 이빔법을 이용할 수 있다. The substrate 111 may be purchased without the metal layers 121 and 122 formed to form the metal layers 121 and 122. At this time, the upper and lower parts of the substrate 111 are surface treated using an ion beam. The adhesion between the metal layers 121 and 122 that adheres to the substrate 111 is enhanced through the surface treatment process. Thereafter, metal layers 121 and 122 having desired thicknesses are formed by vacuum deposition. As the vacuum vapor deposition method, sputtering, thermal evaporation, or the e-beam method can be used.
도 9는 포토레지스트층들(311,312)이 마스킹된 상태를 보여준다. 도 9를 참조하면, 메탈층들(121,122) 위에 포토레지스트층들(311,312)을 형성하고, 특정 패턴이 형성된 마스크(미도시)를 상기 포토레지스트층들(311,312) 위에 올려놓은 다음 노광을 실시하고, 상기 마스크를 제거한 다음 노광에 의해 현상된 포토레지스트층들(311,312)을 에칭하여 제거하면 도 9와 같이 포토레지스트층들(311,312)이 패터닝된 상태로 된다. 여기서, 포토레지스트층들이 제거된 영역은 쓰루홀(도 11의 1111)이 형성될 영역이다. 9 shows a state in which the photoresist layers 311 and 312 are masked. Referring to FIG. 9, photoresist layers 311 and 312 are formed on metal layers 121 and 122, a mask (not shown) having a specific pattern is placed on the photoresist layers 311 and 312, and then exposed. If the mask is removed and then the photoresist layers 311 and 312 developed by exposure are etched and removed, the photoresist layers 311 and 312 are patterned as shown in FIG. 9. Here, the region where the photoresist layers are removed is a region where the through hole (1111 of FIG. 11) is to be formed.
도 10은 메탈층들(121,122)이 모두 에칭된 상태를 보여준다. 도 10에 도시된 바와 같이 포토레지스트층들이 제거된 영역(1011)의 메탈층들을 에칭액을 사용하여 에칭한다. 이와 같이 메탈층들(121,122)을 에칭하게 되면 메카닉 드릴을 사용하여 기판(111)에 쓰루 홀을 형성하는 것이 용이해진다. 10 shows a state in which all of the metal layers 121 and 122 are etched. As shown in FIG. 10, the metal layers of the region 1011 from which the photoresist layers have been removed are etched using an etchant. As such, when the metal layers 121 and 122 are etched, it is easy to form through holes in the substrate 111 by using a mechanical drill.
에칭액으로는 염화제이구리, 산화제이철 등을 포함하는 액체 상태의 에칭액에 염화수소, 과산화수소 등의 기체 상태의 첨가제를 혼합하여 사용할 수 있다. 이 때 염화수소는 금속과 반응하여 불용성이 된 염화제일구리, 산화제일철 등에 여소 이온을 공급하여 용성을 가지도록 하며, 과산화수소는 환원된 염화구리 등을 다시 원래의 염화제이구리 등으로 산화시켜주는 역할을 한다. 첨가제는 상기 제시한 물질 이외에 침전물 및 반응물의 재생과 산화를 위한 모든 물질을 포괄한다. 그리고 애칭액은 최초로 사용되어 첨가제가 첨가되지 않은 에칭액 뿐만 아니라 에칭이 수행되고 난 후에 남은 에칭액 및 에칭에 한번 사용된 후 재사용되어 소량의 첨가제가 첨가된 에칭액을 모두 포괄한다. As an etching liquid, gaseous additives, such as hydrogen chloride and hydrogen peroxide, can be mixed and used with the liquid etching liquid containing a cupric chloride, a ferric oxide, etc. At this time, hydrogen chloride supplies ions to cuprous chloride and ferric oxide, which are insoluble by reaction with metal, to have solubility. Hydrogen peroxide serves to oxidize the reduced copper chloride back to the original cupric chloride. do. Additives encompass all materials for the regeneration and oxidation of precipitates and reactants in addition to the materials given above. The etching solution includes not only the etching solution which is used for the first time but the additive is not added, but also the etching solution remaining after the etching is performed, and the etching solution that is used after the etching is reused to add a small amount of the additive.
도 11은 쓰루 홀(1111)이 형성된 상태의 단면도이다. 도 11을 참조하면, 메탈층들(121,122)이 에칭된 영역에 메카닉 드릴(mechanic drill)을 이용하여 기판(111)을 관통하는 쓰루 홀(1111)을 형성한다. 쓰루 홀(1111)을 형성한 후에 디스미어 공정을 추가로 수행한다. 디스미어 공정은 쓰루 홀(1111)을 형성하는 과정에서 쓰루 홀(1111)에 남아있는 잔류물, 예컨대 스미어를 제거하는 공정이다.11 is a cross-sectional view of a state where the through hole 1111 is formed. Referring to FIG. 11, a through hole 1111 penetrating the substrate 111 is formed in a region where the metal layers 121 and 122 are etched by using a mechanical drill. The desmear process is further performed after the through hole 1111 is formed. The desmear process is a process of removing a residue, such as smear, remaining in the through hole 1111 in the process of forming the through hole 1111.
도 12는 쓰루 홀(1111)에 도전막(131)이 형성된 상태를 보여준다. 도전막(131)을 형성하기 위해서는 제1 도전막 형성 단계와 제2 도전막 형성 단계를 수행한다. 12 illustrates a state in which the conductive film 131 is formed in the through hole 1111. In order to form the conductive film 131, a first conductive film forming step and a second conductive film forming step are performed.
제1 도전막 형성 단계에서는 무전해 도금법을 이용하여 쓰루 홀(1111)의 내벽과 기판(111)의 상하부 표면들에 시드층으로서 얇은 도전막, 예컨대 1-3[um]의 도전막을 형성한다. 제2 도전막 형성 단계에서는 전해 도금법을 이용하여 상기 얇은 도전막 위에 두꺼운 도전막, 예컨대 17-15[um]의 도전막을 형성한다. 즉, 제1 도전막 형성 단계에서 형성된 얇은 도전막에 의해 쓰루 홀(1111)과 메탈층들(121,122)이 서로 전기적으로 연결된 상태가 되므로, 메탈층들(121,122)에 전기를 흘려 도금을 실시하면 얇은 도전막 위에 두꺼운 도전막이 형성된다.In the first conductive film forming step, a thin conductive film, such as 1-3 [um], is formed on the inner wall of the through hole 1111 and the upper and lower surfaces of the substrate 111 by using an electroless plating method. In the second conductive film forming step, a thick conductive film, for example, 17-15 [um], is formed on the thin conductive film by electrolytic plating. That is, since the through holes 1111 and the metal layers 121 and 122 are electrically connected to each other by the thin conductive film formed in the first conductive film forming step, plating is performed by applying electricity to the metal layers 121 and 122. A thick conductive film is formed on the thin conductive film.
이 후에 메탈층들(121,122) 위에 형성된 포토레지스트층들(311,312)을 제거한다. 그러면 도 1과 같은 인쇄회로기판(101)이 완성된다. Thereafter, the photoresist layers 311 and 312 formed on the metal layers 121 and 122 are removed. Then, the printed circuit board 101 as shown in FIG. 1 is completed.
본 발명의 인쇄회로기판은 HDI(High Density Interconnection), UT-CSP(Ultra Thin-Chip Scale Package), BGA(Ball Grid Array), FCBGA(Flip Chip Ball Grid Array) 등에 적용이 가능하며, 특히 미세 회로의 구현을 필요로 하는 모든 제품에 적용될 수 있다. The printed circuit board of the present invention is applicable to High Density Interconnection (HDI), Ultra Thin-Chip Scale Package (UT-CSP), Ball Grid Array (BGA), Flip Chip Ball Grid Array (FCBGA), and the like. Applicable to all products that require the implementation of.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029319A KR20090103605A (en) | 2008-03-28 | 2008-03-28 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029319A KR20090103605A (en) | 2008-03-28 | 2008-03-28 | Method for manufacturing printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090103605A true KR20090103605A (en) | 2009-10-01 |
Family
ID=41533124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080029319A Withdrawn KR20090103605A (en) | 2008-03-28 | 2008-03-28 | Method for manufacturing printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090103605A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107135615A (en) * | 2017-04-27 | 2017-09-05 | 开平依利安达电子第三有限公司 | A kind of thick copper printed circuit board and drilling processing method |
| KR20190024243A (en) * | 2017-08-31 | 2019-03-08 | 해성디에스 주식회사 | Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
| CN112692343A (en) * | 2020-12-14 | 2021-04-23 | 广东科翔电子科技股份有限公司 | CNC method for metallized semi-pore plate and numerical control machine tool used by CNC method |
| US12219701B2 (en) | 2021-04-23 | 2025-02-04 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier |
-
2008
- 2008-03-28 KR KR1020080029319A patent/KR20090103605A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107135615A (en) * | 2017-04-27 | 2017-09-05 | 开平依利安达电子第三有限公司 | A kind of thick copper printed circuit board and drilling processing method |
| KR20190024243A (en) * | 2017-08-31 | 2019-03-08 | 해성디에스 주식회사 | Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
| US10811302B2 (en) | 2017-08-31 | 2020-10-20 | Haesung Ds Co., Ltd. | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
| US11876012B2 (en) | 2017-08-31 | 2024-01-16 | Haesung Ds Co., Ltd. | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same |
| CN112692343A (en) * | 2020-12-14 | 2021-04-23 | 广东科翔电子科技股份有限公司 | CNC method for metallized semi-pore plate and numerical control machine tool used by CNC method |
| US12219701B2 (en) | 2021-04-23 | 2025-02-04 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592706B2 (en) | Multi-layer circuit board with fine pitches and fabricating method thereof | |
| JP5379281B2 (en) | Method for manufacturing printed circuit board | |
| US20180310406A1 (en) | Method for making a circuit board | |
| KR101019154B1 (en) | Printed Circuit Board Manufacturing Method | |
| KR20090103605A (en) | Method for manufacturing printed circuit board | |
| JP2006100631A (en) | Wiring board and its manufacturing method | |
| JP2019046860A (en) | Printed wiring board and method of manufacturing the same | |
| KR20050020699A (en) | Double-sided wiring circuit board and process for producing the same | |
| JP2009099964A (en) | Method of manufacturing wiring board | |
| CN101765341A (en) | Laser-assisted substrate circuit forming structure and method | |
| JP5176643B2 (en) | Multilayer circuit board manufacturing method | |
| CN113905525A (en) | Manufacturing method of thick-copper fine-pitch fine circuit flexible circuit board | |
| KR101039774B1 (en) | Bump Formation Method for Printed Circuit Board Manufacturing | |
| CN114554709A (en) | A method of manufacturing a circuit board | |
| KR100642741B1 (en) | Manufacturing method of double sided wiring board | |
| KR20090121662A (en) | How to Form Thin Film Metal Conducting Line | |
| JP2003273510A (en) | Printed circuit board manufacturing method | |
| KR20100135603A (en) | Printed circuit board and manufacturing method thereof | |
| KR100576652B1 (en) | Manufacturing method of double sided wiring board | |
| KR100999515B1 (en) | Printed Circuit Board Manufacturing Method | |
| KR100752016B1 (en) | Manufacturing method of printed circuit board | |
| KR101144573B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101067074B1 (en) | Printed Circuit Board and Manufacturing Method of Printed Circuit Board | |
| JP2009088337A (en) | Printed circuit board and its manufacturing method | |
| CN121057370A (en) | Buried element carrier plate based on double photoresist materials and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080328 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |