[go: up one dir, main page]

KR20090094540A - 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프 - Google Patents

프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프 Download PDF

Info

Publication number
KR20090094540A
KR20090094540A KR1020080019538A KR20080019538A KR20090094540A KR 20090094540 A KR20090094540 A KR 20090094540A KR 1020080019538 A KR1020080019538 A KR 1020080019538A KR 20080019538 A KR20080019538 A KR 20080019538A KR 20090094540 A KR20090094540 A KR 20090094540A
Authority
KR
South Korea
Prior art keywords
output
frequency
divider
phase
prescaler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020080019538A
Other languages
English (en)
Other versions
KR100980499B1 (ko
Inventor
이정철
황명운
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020080019538A priority Critical patent/KR100980499B1/ko
Priority to PCT/KR2009/001015 priority patent/WO2009110715A2/ko
Publication of KR20090094540A publication Critical patent/KR20090094540A/ko
Application granted granted Critical
Publication of KR100980499B1 publication Critical patent/KR100980499B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상고정루프(PLL : Phase Locked Loop)에 관한 것으로, 보다 상세하게는 전압제어발진기 출력신호의 위상을 분주하는 프로그램 분주기의 출력을 리타이밍(retiming)한 후 위상검출기로 전송하여 비교함으로써 분주기의 출력 지터로 인한 인밴드 노이즈를 제거할 수 있게 한 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프에 관한 것이다.
위상고정루프, 전압제어발진기, 프리스케일러, 프로그램 분주기, 위상검출기, 리타이밍.

Description

프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프{PHASE LOCKED LOOP HAVING RETIMING PART FOR JITTER REMOVING OF PROGRAMABLE FREQUENCY DIVIDER}
본 발명은 위상고정루프(PLL : Phase Locked Loop)에 관한 것으로, 보다 상세하게는 전압제어발진기 출력신호의 위상을 분주하는 프로그램 분주기의 출력을 리타이밍(retiming)한 후 위상검출기로 전송하여 비교함으로써 분주기의 출력 지터로 인한 인밴드 노이즈를 제거할 수 있게 한 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프에 관한 것이다.
일반적으로, 위상고정루프(100)는 입력신호와 출력신호의 위상차를 검출하고 전압제어발진기(VCO : Voltage Controlled Oscillator)를 제어하여 출력신호의 주파수를 일정하게 고정시키는 회로로서, 도 1에 도시된 바와 같이, 안정적인 기준주파수를 공급하는 기준분주기(110)와, 기준주파수와 메인분주기를 통해 분주된 출력주파수의 위상을 비교하여 펄스를 출력하는 위상검출기(120)와, 펄스폭에 비례하여 전하를 공급하는 전하펌프(130)와, 축적된 전하량의 변화에 의해 전압을 가변하는 루프필터(140)와, 가변된 전압에 의해 특정한 주파수를 출력하는 전압제어발진 기(150)와, 기준분주기의 출력과 메인분주기의 출력을 이용하여 주파수를 검출하는 적응주파수조절부(160), 및 상기 전압제어발진기의 출력주파수를 피드백시켜 분주하고 상기 위상검출기로 전달하는 메인분주기(170)를 포함하여 구성된다.
이때, 상기 기준분주기(100)는 외부 온도에 영향을 받지 않으면서 안정적인 기준주파수(fref)를 공급하는 온도보상수정발진기(TCXO : Temperature Compensated X-tal Oscillator)로 구성되며, 상기 위상검출기(PFD : Phase Frequency Detector)(120)는 상기 기준분주기에 의해 분주된 TCXO의 기준주파수와 메인분주기(main divider)를 통해 분주된 출력주파수를 비교하여 그 차이에 해당하는 펄스열을 출력하도록 구성된다.
상기 전하펌프(Charge Pump)(130)는 상기 위상검출기에서 출력되는 펄스폭에 해당하는 전하량만큼 밀거나 당겨서, 루프필터(Loop Filter)(140)에 병렬로 배치된 커패시터에 전하를 축적했다 방출하면서 전하량의 변화를 야기하고 그에 따라 상기 전압제어발진기(150)의 전압을 가변하여 공급하도록 구성된다. 그리고, 상기 전압제어발진기(VCO)(150)는 상기 루프필터에서 가변된 입력전압에 의해 특정 주파수를 출력하도록 구성된다.
상기 적응주파수조절부(AFC : Adaptive Frequency Calibration)(160)는 상기 전압제어발진기(VCO)의 주파수를 조절하는 것으로, 1/R로 분주된(161) 기준분주기의 주파수(fR2)와 1/N로 분주된(162) 메인분주기의 출력주파수(fN2)를 비교하는 주파수 비교기(163)와, 상기 전하펌프의 전압레벨(Vcp)을 감시하는 펌핑전압 감시회 로(165)와, 상기 주파수 비교기에서 비교 검출된 주파수에 의해 소정 비트의 주파수(AFCout)를 상기 전압제어발진기에 제공하고 전압제어발진기를 제어(GW1, GW2)하는 스테이트 머신(164)을 포함하여 구성된다.
상기 메인분주기(Main Divider)(170)는 상기 전압제어발진기의 출력주파수(fout)를 피드백시켜 수신하며 사전에 분주비들을 설정하는 프리스케일러(171)와, 상기 프리스케일러의 분주비를 동적으로 가변시키고 가변된 분주비로 상기 전압제어발진기(150)의 출력주파수(fout)를 분주하는 프로그램 분주기(172)와, 분주비의 가변을 위해 상기 프로그램 분주기에 분주데이터를 제공하는 시스마-델타 변조기(SDM : Σ-Δ Modulator)(173)를 포함하여 구성된다.
이러한 종래의 위상고정루프(PLL)에서는 상기 전압제어발진기의 출력신호가 상기 메인분주기에서 피드백(feedback)되어 프로그램 분주기에서 분주된 후, 상기 위상검출기로 전송되어(FMN2) 기준주파수(fref)와의 위상비교가 이루어졌다.
그에 따라, 상기 메인분주기, 특히 프로그램 분주기의 출력에서 발생되는 정적 위상 에러(static phase error) 및 지터(jitter), 또는 시그마-델타 변조기(SDM)의 노이즈로 인하여 전압제어발진기(VCO)의 인밴드 노이즈(Inband noise)가 나빠지게 되는 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 프리스케일러 및 프로그램 분주기에서 분주가 완료된 전압제어발진기의 출력주파수를 위상검출기로 전송 전에 리타이밍하여 전송함으로써, 전압제어발진기의 출력단과 프로그램 분주기에서 생성되는 위상 에러와 지터를 제거하여 인밴드 노이즈의 성능을 개선할 수 있는 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프를 제공함에 있다.
상기 기술적 과제를 이루기 위한 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프는, 전압제어발진기의 출력주파수를 기준주파수와 비교하여 출력주파수를 일정하게 고정시키는 위상고정루프(PLL)에 있어서, 상기 전압제어발진기의 출력주파수(FVCO)를 피드백시켜 분주하고, 분주가 완료된 출력주파수를 리타이밍부로 전송하는 메인분주기; 및 상기 메인분주기에서 분주된 출력주파수를 리타이밍하고, 위상 비교를 위해 상기 위상검출기로 전송하는 리타이밍부를 더 포함하는 것을 특징으로 한다.
또한, 상기 메인분주기는, 상기 전압제어발진기의 출력주파수(FVCO)를 피드백시켜 수신하고 동적으로 가변되는 분주비로 분주하는 프리스케일러; 상기 프리스케일러에서 분주된 출력주파수를 분주하여 리타이밍부로 전달하는 프로그램 분주기; 및 분주비의 가변을 위해 상기 프로그램 분주기에 분주데이터를 제공하는 시그마- 델타 변조기를 포함하는 것을 특징으로 한다.
또한, 상기 프로그램 분주기는, 상기 프리스케일러에서 분주된 출력주파수를 입력받아 프로그램 분주기의 분주비(1/N)로 분주하고, 분주된 출력주파수를 리타이밍부로 전송하는 제1카운터; 상기 프리스케일러에서 분주된 출력주파수를 입력받아 펄스를 카운트하여 상기 프리스케일러의 분주비를 변경하는 제2카운터; 및 상기 제1카운터의 출력과 제2카운터의 출력에 의해 상기 프리스케일러의 분주비를 변경하는 제어신호를 생성하여 상기 프리스케일러로 출력하는 컨트롤러를 포함하는 것을 특징으로 한다.
또한, 상기 리타이밍부는, 상기 제1카운터의 출력이 입력되는 제1플립플롭; 상기 전압제어발진기의 출력주파수(FVCO)를 딜레이 시키는 딜레이 셀; 및 상기 제1플립플롭의 출력이 입력되고 상기 딜레이 셀의 출력이 클럭 신호로 인가되며, 리타이밍된 신호를 상기 위상검출기로 전송하는 제2플립플롭을 포함하는 것을 특징으로 한다.
또한, 상기 제1플립플롭은 상기 프리스케일러의 출력을 클럭 신호로 입력 받고, 상기 제1카운터에서 분주된 프로그램 분주기의 출력을 입력신호로 수신하여 리타이밍한 후 제2플립플롭으로 출력하도록 구성되는 것을 특징으로 한다.
본 발명은 전압제어발진기의 출력주파수를 메인분주기에서 분주한 후 기준주파수와의 위상 비교 직전에 리타이밍하여 메인분주기에서의 지터를 제거하고, 이와 같이 지터가 제거된 신호의 위상을 기준주파수의 위상과 비교함으로써 인밴드 노이즈 성능을 현저히 개선할 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
본 발명의 일 실시예에 따른 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프(200)는 도 2에 도시된 바와 같이, 안정적인 기준주파수를 공급하는 기준분주기(210)와, 기준주파수와 메인분주기를 통해 분주된 출력주파수의 위상을 비교하여 펄스를 출력하는 위상검출기(220)와, 펄스폭에 비례하여 전하를 공급하는 전하펌프(230)와, 축적된 전하량의 변화에 의해 전압을 가변하는 루프필터(240)와, 가변된 전압에 의해 특정한 주파수를 출력하는 전압제어발진기(250)와, 기준분주기의 출력과 메인분주기의 출력을 이용하여 전압제어발진기의 제어를 위한 주파수를 검출하는 적응주파수조절부(260)와, 상기 전압제어발진기의 출력주파수를 피드백시켜 분주하는 메인분주기(270), 및 상기 메인분주기에서 분주된 전압제어발진기의 출력주파수(FVCO)를 리타이밍하여 상기 위상검출기로 전송하는 리타이밍부(300)를 포함하여 구성된다.
이때, 상기 기준분주기(210)와, 위상검출기(220)와, 전하펌프(230)와, 루프필터(240)와, 전압제어발진기(250), 및 적응주파수조절부(260)는 통상의 위상고정루프와 동일하게 구성되므로 상세한 설명을 생략하고, 이하에서는 상기 메인분주기 에서 분주된 출력주파수를 리타이밍부로 전송하는 프로그램 분주기(272)와, 리타이밍부(300)의 구성을 중심으로 본 발명의 구성을 설명한다.
도 3은 본 발명에 따른 프로그램 분주기와 리타이밍부의 블록구성도이다.
도 3에 도시된 바와 같이, 상기 메인분주기(270)는 전압제어발진기의 출력주파수(FVCO)를 피드백시켜 수신하고 동적으로 가변되는 분주비(P/P+1)에 의해 분주하는 프리스케일러(Prescaler)(271)와, 상기 프리스케일러에서 분주된 출력주파수(FVCO)를 분주비(1/N)로 다시 분주하는 프로그램 분주기(272)와, 분주비의 가변을 위해 상기 프로그램 분주기에 분주데이터를 제공하는 시그마-델타 변조기(Σ-Δ Modulator)(273)를 포함하여 구성된다.
상기 프로그램 분주기(272)는 프리스케일러를 통해 전달되는 전압제어발진기(VCO)(250)의 출력주파수(FVCO)가 인가되는 제1카운터(A-Counter)(410), 제2카운터(B-Counter)(420), 및 플립플롭(DFF)(400)과, 상기 제1카운터와 제2카운터의 출력을 수신하고 상기 플립플롭을 통해 출력하여 상기 프리스케일러의 분주비를 가변시키는 컨트롤러(430)를 포함하여 구성된다.
이때, 상기 프리스케일러(271)는 프로그램 분주기로 직접 분주하기 어려운 높은 출력주파수(FVCO)를 분주하기 위한 것으로서, 프로그램 분주기(272)에서 1/N로 분주하기 전에 상기 출력주파수(FVCO)를 소정의 분주비로 먼저 분주하게 된다. 상기 실시예에서 프리스케일러(271)는 1/P과 1/(P＋1)의 분주비를 갖는 듀얼 모듈러스 프리스케일러로 구성되는 것이 바람직하며, 이러한 분주비로 분주된 출력주파수(FVCO)가 제1카운터(410)와 제2카운터(420)에 입력된다. 또한, 분주된 출력주파수를 동기시키기 위해 상기 프리스케일러(271)의 출력은 상기 프로그램 분주기에 구비된 플립플롭(DFF)(400)과, 리타이밍부를 이루는 제1플립플롭(DFF1)(310)의 클럭 입력단자로 입력된다.
상기 제1카운터(A-Counter)(410)는 프로그램 카운터로서 상기 프리스케일러에서 특정 분주비, 예를 들어 1/P 또는 1/(P+1)의 분주비로 분주된 출력주파수(FVCO)를 입력받아 프로그램 분주기(272)의 분주비(1/N)로 분주하여 출력(기존 Nout)하도록 구성된다.
또한, 상기 제2카운터(B-Counter)(420)는 프리스케일러의 분주비 제어용으로 사용되는 스왈로 카운터로서, 일정한 펄스를 카운트 한 후 프리스케일러의 분주비를 1/P와 1/(P+1)간에 변경하도록 구성된다.
그리고, 상기 컨트롤러(Control)(430)는 상기 제1카운터의 출력과 제2카운터의 출력을 이용하여 상기 프리스케일러의 분주비를 1/P와 1/(P+1)간에 변경하는 제어신호를 생성하고, 이러한 제어신호를 상기 프리스케일러에 구비된 플립플롭(DFF)(400)을 통하여 출력하여 프리스케일러에 인가하도록 구성된다.
상기 리타이밍부(300)는 상기 제1카운터(A-Counter)(410)의 출력이 입력되는 제1플립플롭(DFF1)(310)과, 상기 전압제어발진기(150)의 출력주파수(FVCO)를 딜레이 시키는 딜레이 셀(320)과, 상기 제1플립플롭의 출력이 입력되고 상기 딜레이 셀의 출력이 클럭 신호로 인가되는 제2플립플롭(330)을 포함하여 구성된다.
이때, 상기 제1플립플롭(DFF1)(310)은 상기 프리스케일러(271)의 출력을 클럭 신호로 입력받고, 상기 제1카운터(A-Counter)에서 분주된 프로그램 분주기(272)의 출력을 입력신호로 수신하여 출력하도록 구성됨으로써, 상기 프리스케일러의 출력을 이용하여 상기 프로그램 분주기의 출력을 리타이밍하도록 구성된다. 이와 같이 출력된 제1플립플롭(DFF1)(310)의 출력신호는 제2플립플롭(DFF2)(330)으로 입력된다.
상기 딜레이 셀(delay cell)(320)은 상기 제1플립플롭의 셋업이나 홀드 타임(setup or hold time)을 확보하기 위해 요구되며, 상기 전압제어발진기(VCO)에서 수신한 출력주파수(FVCO)를 입력받아 딜레이 시킨 후 제2플립플롭(DFF2)(330)으로 전달한다.
상기 제2플립플롭(DFF2)(330)은 상기 제1플립플롭(310)의 출력을 입력받고, 상기 딜레이 셀(320)에서 딜레이 시킨 전압제어발진기의 출력주파수(FVCO)를 클럭 신호로 입력받아, 리타이밍된 프로그램 분주기(272)의 출력신호(Retiming Nout)를 상기 위상검출기로 전송하도록 위상검출기(220) 일단에 연결되어 구성된다.
이와 같이, 상기 프리스케일러의 출력을 이용하여 프로그램 분주기에서 분주된 출력주파수를 일차적으로 리타이밍함으로써 위상검출기로 인가되는 출력주파수를 전체적으로 리타이밍할 수 있게 된다. 따라서, 상기 위상검출기에서의 펄스 비교시 기준주파수와 출력주파수의 펄스 차이가 적어 정적 위상 에러(static phase error)나 지터(jitter)의 특성이 나빠지고, 인밴드 노이즈(Inband noise)가 나빠지는 것을 방지할 수 있게 된다.
도 4는 프로그램 분주기의 출력을 리타이밍하지 않은 종래의 인밴드 위상 노이즈(Inband Phase Noise)의 측정 결과를 나타내는 것이고, 도 5는 프로그램 분주기의 출력을 리타이밍한 후의 인밴드 위상 노이즈(Inband Phase Noise)의 측정 결과를 나타낸다.
도 4 및 도 5에 도시된 그래프에서 알 수 있는 바와 같이, 프로그램 분주기 출력을 리타이밍 하지 않은 경우(즉, 도3의 기존 Nout)에는 인밴드 위상 노이즈가 약 -70 dBc였으나, 본 발명에 따라 상기 프로그램 분주기 출력을 리타이밍하여 분주기 출력의 지터를 제거한 경우(즉, 도 3의 Retiming Nout)에는 인밴드 위상 노이즈가 약 -80 dBc로 되어 리타이밍에 의해 대략 10 dBc가 좋아지므로 인밴드 노이즈의 성능이 개선됨을 확인할 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 종래 위상고정루프의 구성도,
도 2는 본 발명에 따른 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프의 구성도,
도 3은 본 발명에 따른 리타이밍부의 상세 구성도,
도 4는 종래 위상고정루프에서의 인밴드 위상 노이즈의 측정 결과 파형도,
도 5는 본 발명에 따라 리타이밍한 위상고정루프에서의 인밴드 위상 노이즈의 측정 결과 파형도.
<도면의 주요 부분에 대한 부호의 설명>
200 - 위상고정루프 210 - 기준분주기
220 - 위상검출기 230 - 전하펌프
240 - 루프필터 250 - 전압제어발진기
260 - 적응주파수조절부 270 - 메인분주기
271 - 프리스케일러 272 - 프로그램 분주기
273 - 시그마-델타 변조기 300 - 리타이밍부
310 - 제1플립플롭 320 - 딜레이 셀
330 - 제2플립플롭 410 - 제1카운터
420 - 제2카운터 430 - 컨트롤러

Claims (5)

  1. 기준주파수를 공급하는 기준분주기와, 상기 기준주파수와 출력주파수의 위상 비교 펄스를 출력하는 위상검출기와, 상기 펄스폭에 비례하여 전하를 공급하는 전하펌프와, 축적된 전하량의 변화로 전압을 가변하는 루프필터와, 가변된 전압에 의한 특정 주파수를 출력하는 전압제어발진기, 및 상기 전압제어발진기의 제어를 위한 주파수를 검출하는 적응주파수조절부를 포함하는 위상고정루프에 있어서,
    상기 전압제어발진기의 출력주파수(FVCO)를 피드백시켜 분주하고, 분주가 완료된 출력주파수를 리타이밍부로 전송하는 메인분주기; 및
    상기 메인분주기에서 분주된 출력주파수를 리타이밍하고, 위상 비교를 위해 상기 위상검출기로 전송하는 리타이밍부를 더 포함하는 것을 특징으로 하는 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프.
  2. 제1항에 있어서,
    상기 메인분주기는,
    상기 전압제어발진기의 출력주파수(FVCO)를 피드백시켜 수신하고 동적으로 가변되는 분주비로 분주하는 프리스케일러;
    상기 프리스케일러에서 분주된 출력주파수를 분주하여 리타이밍부로 전달하는 프로그램 분주기; 및
    분주비의 가변을 위해 상기 프로그램 분주기에 분주데이터를 제공하는 시그마-델타 변조기를 포함하는 것을 특징으로 하는 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프.
  3. 제2항에 있어서,
    상기 프로그램 분주기는,
    상기 프리스케일러에서 분주된 출력주파수를 입력받아 프로그램 분주기의 분주비(1/N)로 분주하고, 분주된 출력주파수를 리타이밍부로 전송하는 제1카운터;
    상기 프리스케일러에서 분주된 출력주파수를 입력받아 펄스를 카운트하여 상기 프리스케일러의 분주비를 변경하는 제2카운터; 및
    상기 제1카운터의 출력과 제2카운터의 출력에 의해 상기 프리스케일러의 분주비를 변경하는 제어신호를 생성하여 상기 프리스케일러로 출력하는 컨트롤러를 포함하는 것을 특징으로 하는 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프.
  4. 제3항에 있어서,
    상기 리타이밍부는,
    상기 제1카운터의 출력이 입력되는 제1플립플롭;
    상기 전압제어발진기의 출력주파수(FVCO)를 딜레이 시키는 딜레이 셀; 및
    상기 제1플립플롭의 출력이 입력되고 상기 딜레이 셀의 출력이 클럭 신호로 인가되며, 리타이밍된 신호를 상기 위상검출기로 전송하는 제2플립플롭을 포함하는 것을 특징으로 하는 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프.
  5. 제4항에 있어서,
    상기 제1플립플롭은 상기 프리스케일러의 출력을 클럭 신호로 입력 받고, 상기 제1카운터에서 분주된 프로그램 분주기의 출력을 입력신호로 수신하여 리타이밍한 후 제2플립플롭으로 출력하도록 구성되는 것을 특징으로 하는 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프.
KR1020080019538A 2008-03-03 2008-03-03 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프 Expired - Fee Related KR100980499B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080019538A KR100980499B1 (ko) 2008-03-03 2008-03-03 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프
PCT/KR2009/001015 WO2009110715A2 (ko) 2008-03-03 2009-03-03 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080019538A KR100980499B1 (ko) 2008-03-03 2008-03-03 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프

Publications (2)

Publication Number Publication Date
KR20090094540A true KR20090094540A (ko) 2009-09-08
KR100980499B1 KR100980499B1 (ko) 2010-09-07

Family

ID=41056458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019538A Expired - Fee Related KR100980499B1 (ko) 2008-03-03 2008-03-03 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프

Country Status (2)

Country Link
KR (1) KR100980499B1 (ko)
WO (1) WO2009110715A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240071845A (ko) * 2022-11-16 2024-05-23 주식회사 로젠시스 위상 고정 루프를 이용한 초고속 데이터 송수신용 트랜스미터

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488177B1 (ko) * 2013-05-20 2015-02-04 부산대학교 산학협력단 분수 분주형 위상 고정 루프, 이를 포함하는 시스템 온 칩 및 전자 장치
KR101601023B1 (ko) * 2014-05-13 2016-03-09 고려대학교 산학협력단 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법
US12224757B2 (en) * 2023-03-06 2025-02-11 Ess Technology, Inc. Method and apparatus for reducing jitter in a phase-locked loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194624B1 (ko) * 1996-12-02 1999-06-15 이계철 데이타 리타이밍 회로
KR100261294B1 (ko) * 1997-10-14 2000-07-01 이계철 고속 비복귀 기록 데이터 복구장치
JP3921411B2 (ja) 2002-04-19 2007-05-30 Ｎｅｃエンジニアリング株式会社 リタイミング回路
KR100682279B1 (ko) 2005-07-14 2007-02-15 (주)에프씨아이 주파수 합성기의 적응 주파수 조정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240071845A (ko) * 2022-11-16 2024-05-23 주식회사 로젠시스 위상 고정 루프를 이용한 초고속 데이터 송수신용 트랜스미터

Also Published As

Publication number Publication date
WO2009110715A2 (ko) 2009-09-11
KR100980499B1 (ko) 2010-09-07
WO2009110715A3 (ko) 2009-12-30

Similar Documents

Publication Publication Date Title
KR100418236B1 (ko) 위상 동기 루프
US8791734B1 (en) Cascaded PLL for reducing low-frequency drift in holdover mode
US8085101B2 (en) Spread spectrum clock generation device
US8786341B1 (en) Frequency synthesizer with hit-less transitions between frequency- and phase-locked modes
US9998128B2 (en) Frequency synthesizer with injection locked oscillator
KR101206436B1 (ko) 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
US7663417B2 (en) Phase-locked loop circuit
KR101780630B1 (ko) 서브 샘플링 위상 고정 루프 회로 기반의 스프레드 스펙트럼 클록 발생기 및 그 방법
TW200735537A (en) Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
US7724093B2 (en) Phase locked loop with two-step control
KR100980499B1 (ko) 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프
US7315189B2 (en) Retiming circuits for phase-locked loops
KR101960184B1 (ko) 신호의 이중 에지의 샘플링을 통해 높은 대역폭을 가지는 위상 고정 루프
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
CN100461633C (zh) 包括可变延迟和离散延迟的锁相环
KR100665006B1 (ko) 위상 동기 루프 장치
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
TWI495267B (zh) 一種具備用於除去可編程分頻器抖動之重定時部之鎖相環
US7323943B2 (en) PLL circuit with deadlock detection circuit
US8669795B2 (en) Noise filtering fractional-N frequency synthesizer and operating method thereof
KR102059595B1 (ko) 위상 고정 루프 회로
US9000853B1 (en) Packaged MEMS-based oscillator circuits that support frequency margining and methods of operating same
Cheng et al. A dual-loop spread-spectrum clock generator with accurate spread ratio
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200901

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200901

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R11 Change to the name of applicant or owner or transfer of ownership requested

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R11-ASN-PN2301 (AS PROVIDED BY THE NATIONAL OFFICE)

R13 Change to the name of applicant or owner recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R13-ASN-PN2301 (AS PROVIDED BY THE NATIONAL OFFICE)