KR20090088427A

KR20090088427A - 비파라미터 값이 높은 이중 전기층 전기화학 커패시터에 사용하기 위한 전극

Info

Publication number: KR20090088427A
Application number: KR1020097013655A
Authority: KR
Inventors: 삼벨 아바코비치 카자르얀; 가미르 갈리에비치 카리소프; 세르게이 니콜라에비치 라즈모프; 세르게이 비탈리에비치 리트비넨코; 브야쉐스라프 아이. 슈모프스키
Original assignee: 유니버셜 수퍼캐패시터즈 엘엘씨
Priority date: 2006-11-27
Filing date: 2007-11-27
Publication date: 2009-08-19
Also published as: UA101949C2; CN101689427A; AU2007325245A1; WO2008067337A2; CA2677888C; RU2009124434A; NO20092454L; RU2483383C2; EP2100316A4; CN101689427B; WO2008067337A3; CA2677888A1; EP2100316A2; US20080266754A1; US7919014B2

Abstract

본 발명은 이중 전기층(DEL: double electric layer)을 갖는 전기화학 커패시터의 제조에 관한 것이다. 다공성 탄소 소재 등이 해당되는 비금속 전도성 재료로 제조된 DEL을 구비하는 본 발명에서 제안된 전극은 전기화학 커패시터의 높은 비에너지(specific energy), 비용량(specific capacity) 및 비전력(specific power) 등의 파라미터들을 제공할 수 있다. 전극 재료에 있어서의 P-형 전도성 및 홀들의 농도는, 수용체 불순물들에 의한 열적, 이온식 또는 전기화학적 도핑에 의해서나; 혹은 고에너지의 고속 입자들 또는 양자들의 조사에 의해서나; 혹은 화학적, 전기화학적 및/또는 열적 처리에 의해서 제공될 수 있다. 본 발명은 비에너지, 비용량 및 비전력 등의 파라미터들을 증가시킬 수 있을 뿐만 아니라, DEL을 갖는 여러 가지 전기화학 커패시터의 가격을 줄일 수도 있다. 본 발명에서 제안된 DEL을 갖는 전극들은 수용성 또는 불수용성 전해액이 담긴 대칭 전기화학 커패시터와 비대칭 전기화학 커패시터의 양(+) 전극 및/또는 음(-) 전극으로 사용될 수 있다.

전기화학, 커패시터, 전극, 이중 전기층

Description

비파라미터 값이 높은 이중 전기층 전기화학 커패시터에 사용하기 위한 전극{ELECTRODE FOR USE WITH DOUBLE ELECTRIC LAYER ELECTROCHEMICAL CAPACITORS HAVING HIGH SPECIFIC PARAMETERS}

본 발명은 이중 전기층(DEL: double electric layer)을 갖는 전기화학 커패시터에 관한 것이며, 이와 같은 이중 전기층(DEL)을 갖는 전기화학 커패시터를 제조하는 데 사용할 수 있는 것이다. 다공성 탄소 소재 등이 해당되는 비금속 전도성 재료로 제조된 DEL을 구비하는 한 가지 제안된 전극은 비(比)에너지(specific energy), 비(比)용량(specific capacity) 및 비(比)전력(specific power) 등의 파라미터들의 값을 높일 뿐만 아니라 저렴한 전기화학 커패시터를 제공할 수 있다. 본 발명에 따른 전극들은 수용성 또는 불수용성 전해액이 담긴 대칭 전기화학 커패시터와 비대칭 전기화학 커패시터의 양(+) 전극 및/또는 음(-) 전극으로 사용될 수 있다.

최근에, 탄소 소재들은 이론가와 실험가 모두의 관심을 증가시켰는데, 그 이유는 그 탄소 소재의 아주 많은 독특한 특성들에 의해 탄소 소재의 실제 응용 범위를 확장시킬 수 있기 때문이다. 이와 같은 탄소 소재의 사용을 확장시키는 데 있어서 가장 유망한 방향들 중 하나는 전기화학 커패시터용 전극을 제조하는 것이다. 수용성 유기 전해액들이 담긴 전기화학 커패시터에 효과적으로 사용하기 위한 활성 탄성 재료들의 물리적, 전기적, 전기화학적 및 다른 특성들에 대한 연구는 합성 기술의 상당한 발전과 탄소 소재의 다른 파라미터들의 향상을 가져왔다. 그러나 많은 이론적 계산에 따르면, 탄소 소재로 만들어진 현대의 전기화학 커패시터의 가장 최상의 예에 있어서의 현재 달성되고 있는 에너지, 용량 및 작동 파라미터들의 수준은 그 탄소 소재의 성능에 의해 제한되고 있음을 보여주고 있다. 그렇지만, 탄소 소재의 기본 특성들(전기화학 커패시터용으로 중요한 특성들을 포함)은 각기 다른 요소들에 의한 도핑에 의해 넓은 범위에서 제어할 수 있고, 이에 의해 전기화학 커패시터의 파라미터들을 향상시키는 길로 향한 상당한 진척이 이루어질 수 있게 된다.

전기화학 커패시터에서 사용되는 주요 파라미터들을 결정하게 되는 탄소 소재의 전기적, 전기화학적, 그리고 물리적 특성들은 존재하는 불순물 원자들의 농도 및 종류, 결정 격자의 구조적 결함, 탄소 입자들의 크기 및 형태와 밀접하게 관련이 있다. 현대의 전기화학 커패시터의 전극들을 제조하는 데 사용되는 활성 탄소 소재는 통상적으로 많은 수의 구조적 결함을 포함하는 것으로서, 순수 물질이 아니다. 불순물 원자의 양과 종류는 수 ppm에서부터 수 퍼센트까지 변동될 수 있다. 많은 종류의 불순물 원자들은 초기 물질에 함유되어서, 합성 중에 탄소 소재 안으로 부분적으로 침투한다. 탄소 소재의 합성 중에 몇몇 불순물들은 흑연화 과정 및 파라미터들의 변화 과정과 탄소 입자들의 표면 상태에 영향을 미치는 결정으로서 의도적으로 사용된다. 이로 인해 탄소 소재 중의 조절되지 못한 불순물의 농도가 증 가하는 결과가 발생한다. 결정 격자 내에 다른 종류의 조절되지 못한 불순물 원자들이 존재하게 되면 탄소 소재의 중요한 특성들이 상당히 변화될 수 있어서, 후속해서 만들어지게 될 커패시터의 파라미터들에 부정적 영향이 미치게 된다. 이는 탄소 전극을 구비한 전기화학 커패시터의 비에너지, 비용량 및 비전력 등의 파라미터 값들을 낮추는 주요 원인 중 하나이다.

한편, 탄소 소재, 일반적으로는 커패시터의 파라미터들에 긍적적 영향을 미치는 불순물 농도의 제어는 탄소 소재의 특성, 결과적으로는 그와 같은 탄소 소재가 사용되는 커패시터의 특성들을 제어할 수 있게 한다. 본 발명에 따르면, 탄소 소재의 파라미터들에 대해 기술적 제어를 실행함으로써, 현대 방식으로 설계된 커패시터의 비에너지 및 비전력 등의 파라미터를 향상 및 최적화시킬 수 있게 되고, 결국은 더 진보된 파라미터들을 갖는 새로운 커패시터를 개발할 수 있게 된다.

본 발명에서 제안되는 바와 같이, DEL을 갖추었으며 높은 비(比)파라미터(specific parameter)들을 갖는 전기화학 커패시터용 전극 재료의 본질에 대해서는 DEL 커패시턴스의 물리적 형성 과정과, 이의 전도성 타입에 대한 의존성과, 자유 전하 캐리어(free charge carrier) 및 도핑 물순물의 농도에 대한 설명에서 설명될 것이고, 그리고 탄소 소재의 도핑 기술에 대한 설명에서 설명될 것이고, 그리고 에너지 도핑 및 시험의 특정 예에 대한 설명에서 설명될 것이며, 또한 탄소 소재의 용량과 전기적 파라미터들에 대한 설명에서 설명될 것이다.

DEL을 갖는 전기화학 커패시터의 높은 비에너지 및 비전력 파라미터들을 마련하기 위해, 통상적으로는, 발달된 비표면(specific developed surface)이 높은(1,200 ~ 2,000 ㎡/g) 다공성 탄소 소재를 사용한다. 용량 파라미터를 제외하고는, 다공성 탄소 소재들의 전기적, 전기화학적, 물리적 특성들은 역시 다공성 탄소 소재 안에 존재하는 기공들의 치수와 형상에 따라 달라진다. 결국, 다공성 탄소 소재의 공간적 구조는 또한 그들의 주요 파라미터들에 영향을 미치고 탄소 소재 파라미터들의 주요 제어 수준들 중 하나가 된다. 일례로, 유한 크기의 흑연 평면들의 전기적 특성들은 체적 흑연의 특성들과는 상당히 다르고, 자유 전하 캐리어들의 농도와 구조적 결함부들의 농도 및 그 형태에 따라서 결정된다. 흑연 입자들이 계단형 표면을 갖는 경우, 국부화 상태가 페르미 준위, 즉 밀도가 입자들의 크기에 관련된 페르미 준위로 나타난다. 따라서, 탄소 입자들의 크기와 구조를 변경시킴으로써 국부화 상태의 농도를 제어할 수 있게 된다.

일반적으로, 흑연은 대역 간극(band gap)이 아주 좁고, 때에 따라서는 반금속으로 간주되기도 한다. 그러한 흑연의 페르미 준위는 원자가 대역(valence band) 범위 내에 있는데, 그 이유는 흑연 원자의 유효 질량이 그의 홀(hole)의 유효 질량보다 크기 때문이다. 그러나 흑연 및 다른 광대역(narrow-band) 탄소 소재의 많은 특성들은 반도체 대역 이론에 의해 잘 특징지어지는데, 그 이유는 이들 재료들의 대부분에서의 기공 가스들은 퇴화 가스(degenerate gas)이기 때문이다.

탄소 소재들 내의 대다수의 격자 결함부들은 이들 재료들의 대부분이 p-형 전도성을 갖는다는 사실로 귀결된다. 각기 다른 불순물 원자들이 탄소 소재에 존재하는 경우, 탄소 소재의 일부분은 전기 전도도를 갖는다. p-형 전도성을 갖는 다공성 탄소 소재 내의 기공 농도는 기공의 농도가 페르미 준위의 위치에 따라 달라진다고 하는 퇴화 반도체 이론에 의해 잘 특징지어진다. 페르미 준위의 위치는 또한 표면 상태의 밀도, 커패시터의 농도, 그리고 탄소 소재의 전도성에 의해 결정되기도 한다. 커패시터 가스가 퇴화되지 않아서 기공 가스가 퇴화되지 않은 p-형 탄소 소재의 기공의 농도와 커패시터의 농도는 각각 다음 식에 의해 나타내진다.

(1)

(2)

여기서,

(E_V는 원자가 대역 상부(valence band top)의 에너지이고, E_F는 페르미 에너지 준위, E_C는 전도 대역 하부(conduction band bottom)의 에너지이고, m_h 및 m_e는 각각 기공과 커패시터의 유효 질량이다).

벽의 기공의 전도성은 다음 식으로 나타내진다.

(3)

여기서, μ_n 및 μ_P는 각각 기공과 커패시터의 이동도(mobility)이므로, 상기 식은 기공과 커패시터의 농도 및 이동도에 따라 달라진다. 상기 식 (1), 식 (2), 식 (3)에 따르면, p, n, σ 값들은 페르미 준위 위치의 변화와 함께 변화한다.

"전해액-고체(electrolyte-solid body)" 계면의 DEL 구조와 DEL 커패시턴스는 전해 특성과 그 전해액-고체의 특성 모두에 따라 달라진다. 일반적으로, 각기 다른 금속 고체 전극들의 측면에서 나오는 DEL의 전기 전하는 이들 고체 전극들의 근방 표면층에서 자유 커패시터의 고농도로 인해 국부화된다. 국부화 층의 두께는 일반적으로 금속의 종류에 따라 약 0.5 내지 2 Å 이하의 값을 가지는데, 상기 값은 넓은 의미에서는 실제로는 금속의 표면 포텐셜의 값에 따라 달라지지는 않는다. 비금속 전도성 재료는 아주 다른 패턴을 갖는다. 비금속 전도성 재료들(여기에는 활성 탄소 소재도 포함됨)에 있어서의 자유 전하 캐리어의 농도는 금속에 있어서보다 상당히 낮기 때문에, 비금속 전도성 재료들의 측면에서 나오는 DEL의 전기 전하는 근처 표면 층 안으로 깊숙이 침투하는데, 그 두께는 금속의 유사 층의 두께보다도 더 크다.

비금속 전도성 재료(반도체)는 또한, 자유 전하 캐리어의 저농도는 별론으로 하더라도, p-형 또는 n-형 전도성을 갖는다. 이는 종종 비금속 전도성 재료로 제조된 전극의 근처 층 표면에서의 전도성의 형태의 변화를 가져오는데, 상기 전극 표면의 포텐셜이 커패시터의 충전 및 대전 과정에서 크게 변화할 때에 그렇다. 따라서, 활성 탄소 소재가 DEL을 갖는 전기화학 커패시터의 전극으로서 사용될 때, 전극의 DEL 커패시턴스 및 전도성은 자유 전하 캐리어의 농도와 탄소 전극의 포텐셜에 따라서 상당히 달라진다.

전해액-고체(electrolyte-solid body) 계면의 DEL 커패시턴스와 비금속 전도성 전극의 전도성이 전극의 포텐셜과 전극 재료의 파라미터들에 대해 의존하는 의존성을 검토하기 위해, p-형 전도성을 갖는 탄소 소재 다공성 전극을 고려한다. 기공의 벽의 표면(x = 0에서)은 전해액과 접촉하고 있고, 벽의 체적은 0 ≤ x ≤ d_wall(여기서, d_wall 은 기공 벽의 두께)이라고 가정한다. 또한, 벽의 근처 표면(x = 0에서)의 포텐셜(

)이 높은 값에 있을 때에 조건

(x = d_wall) =

(

는 완전한 헬름홀츠 층의 포텐셜과 대비한 벽의 무전하의 포텐셜임)이 만족하고 있다고 가정한다. 상기 값

(x)는 계면의 전극 포텐셜

(x)이다. 기공 벽의 표면 상태는 대역 간극에서 E_s 에너지를 갖는 한 세트의 에너지 준위(도 1 참조)를 생성한다. 표면 포텐셜이 영인 경우(즉,

= 0), 벽의 에너지 대역은 납작해지고, 계면의

포텐셜 값은 무전하의 포텐셜에 상응한다.

표면 포텐셜

가 양(+)의 영역(

≥ 0)으로 이동하고 전해액의 양이온들이 전해액 측에서 나와 벽의 표면에 축적되었을 때, 벽의 에너지 대역은 도 1a에 도시된 바와 같이 하향으로 굽혀진다. 기공 벽의 근처 표면 층에서는 공간 대전(space charge)이 발생한다. 상기 공간 대전 영역(SCR)의 두께(W)는 기공 벽의

값과 파라미터들에 따라 달라진다. 이 경우에 있어서, 포텐셜은

< 0이고, 일반적으로 위와 같은 과정들은 전기화학 커패시터의 DEL 음(-) 전극에서 발생한다.

표면 포텐셜

가 음(-)의 영역으로 이동하는 경우(전해액의 음이온들이 전해액 측에서 나와 벽의 표면에 축적될 때), 벽의 에너지 대역은 상향으로 굽혀진다(도 1b 참조). 이와 같은 과정은 DEL을 갖는 전기화학 커패시터의 양(+)의 극성화 전극에서 발생한다(즉,

> 0). 또한 주지해야 할 점은, 단지 하나의 전극만이 DEL을 갖는 경우인 일부 이종 전기화학 커패시터(heterogeneous electrochemical capacitor)에서는 표면 포텐셜

가 충전 및 방전 중에 음(-)에서 양(+)으로 변화한다는 점이다.

이상에서 설명된 바에 따르면,"전해액-고체" 계면의 DEL 커패시턴스(C_DEL)는 2개의 직렬로 연결된 성분, 즉 첫 번째로는 전해액 측에서 나온 성분(C_EL)과 두 번째로는 고체 측으로부터 나온 성분(C_S)으로 나타낼 수 있다는 것은 분명하다. 이외에도 커패시턴스(C_S)는 또한 2개의 주요 성분, 즉 공간 대전 영역의 커패시턴스(C_SC)와, 표면 상태에 의해 결정된 커패시턴스(C_SS)로 구성된다. 도 1에 도시된 바와 같이, 커패시턴스(C_SC)와 커패시턴스(C_SS)는 병렬로 연결되고, 커패시턴스(C_EL)와 커패시턴스(C_s)는 직렬로 연결된다. DEL 커패시턴스는 다음 식으로 나타낼 수 있다.

(4)

상기 식 (4)는 "전해액-고체" 계면의 DEL 커패시턴스의 값이 일반적으로 생각할 수 있는 바와 같이 전해액의 측으로부터 나온 커패시턴스에 의존할 뿐만 아닐라 기공 벽의 근처 표면 층의 커패시턴스에도 의존함을 보여주고 있다. 전해액의 파라미터들에 대한 여러 가지 효과들이 C_EL의 약간의 변화만을 가져오는 경우, 고체의 각기 다른 파라미터들에 대한 영향은, 본 발명에 따르면, 커패시턴스(C_SC)와 커패시턴스(C_SS)의 값을 넓은 범위에서 변화시킬 수 있게 하고, 그 결과 일반적으로는 DEL 커패시턴스의 값을 변화시킬 수 있게 한다. 커패시턴스(C_SC)와 커패시턴스(C_SS)를 전극 재료 파라미터들에 대한 제어에 의해 증가시키는 것은, 현대의 전기화학 커패시터의 비에너지 파라미터들을 증가시키는 가장 효과적인 방법이다.

표면 포텐셜

가 변화할 때, 수용체(acceptor)와 공여체(donor)에 있어서의 표면 상태의 에너지 준위와, 원자가 대역(E_V) 및 전도도 대역(E_C)에 있어서의 가장자리 위치들의 에너지 준위가 페르미 준위(E_F)와 관련된 표면에서 변위된다. E_S 준위가 E_F를 거쳐서 지나가는 경우, 그 준위의 충전 상태가 변화한다. 수용체 표면과 공여체 표면의 준위 모두는 일반적으로는 활성 탄소 소재에서 나타나므로, 표면 포텐셜

이 양(+)의 범위의 포텐셜로 변동될 때에 수용체 준위는 커패시터로 채워지고 반면에 공여체 준위는 커패시터가 비워진다. 표면 포텐셜

이 음(-)의 범위의 포텐셜로 변동될 때에는 위와 반대되는 과정, 즉 수용체 준위는 커패시터가 비워지고 반면에 공여체 준위는 커패시터로 채워지는 과정이 발생한다. 다시 말해, 기공 벽 표면의 포텐셜(I)의 변동이 있을 때에, 표면 상태는 자유 전하 캐리어로 채워지고, 충전된 표면 상태의 전기 전하는 전해액 측으로부터 나온 DEL 전하에 의해 보상되고(즉, 표면 상태는 전기 전하를 저장할 수 있음), 표면 포텐셜의 변화와 그들의 농도 증가는 계면의 DEL 커패시턴스의 증가를 가져온다. 결국, 표면 상태의 커패시턴스를 사용한다는 것은 전기화학 커패시터의 커패시턴스를 실질적으로 증가시키는 열쇠이다.

이상의 설명에 비추어 보면, C_SS 커패시턴스 값은 표면 상태의 농도와 형태에 따라 달라지며 DEL을 갖는 전극의 포텐셜의 값에 따라 달라진다. 일례로, 커패시터의 음(-) 탄소 전극에 있어서, C_SS 커패시턴스는 표면 상태가 수용체 상태일 뿐인 경우에는 최대값이 될 것이며, 전극의 포텐셜은

이다. 반면에, DEL을 갖는 양의 전극의 높은 값의 C_SS 커패시턴스를 얻기 위해서는, 표면 상태는공여체 상태가 되어야 하고, 전극의 포텐셜은

가 되어야 한다. 주지해야 할 점으로는, 대칭 커패시터에 있어서 DEL을 갖는 양 전극과 음 전극의 재료를 유사 재료로 사용하게 되면, 전극 커패시턴스 값이 각기 달라지게 되는데, 이는 커패시터의 비용량, 비에너지 및 비전력 파라미터들의 감소에 수반하여 나타나는 것이다(이에 대해서는 이하에서 설명한다).

커패시턴스 C_SC는 W의 감소와 더불어 증가한다. 또한, W의 값은 벽의 대부분의 전하 캐리어의 농도의 증가와 더불어서, 그리고 표면 포텐셜

의 절대값의 증가와 더불어서 감소한다(즉, C_SC 커패시턴스는 SCR에 있어서의 대부분의 전하 캐리어의 농도와 벽의 표면 포텐셜에 따라 달라진다). 결국, 표면 포텐셜

의 변화와 더불어 C_SS 커패시턴스 값과 C_SC 커패시턴스 값이 변화하고, 식 (4)에 따르는 바와 같이, DEL 커패시턴스는 표면 포텐셜

의 함수이다. C_SS 값은 표면 상태의 밀도와, 표면 상태의 형태와, 표면 상태 준위에 있어서의 대역 간극에서의 에너지 위치에 따라 달라지고, 또한 페르미 준위의 위치에 따라 달라진다. C_SC 커패시턴스는 불순물 원자들의 농도와, 기공 벽의 격자 결함부들과, 그리고 SCR의 대역 간극에서의 페르미 준위의 위치에 따라 달라진다. 결국, 표면 상태의 밀도를 증가시키고 또한 레르미 준위의 위치를 제어함으로써, C_SS및 C_SC의 최대값을 얻을 수 있다. 즉, 페르미 준위 위치와, 고유 결함부들의 농도와, 불순물의 중추부들과, 표면 상태 밀도를 제어함으로써, 관련된 커패시터의 용량과 에너지 파라미터들을 최대로 할 수가 있다.

다공성 탄소 소재 내의 표면 상태, 즉 커패시터 포착 중추부로서의 역할을 하는 표면 상태는 고유 격자 결함부들과 관련된다. 표면 상태의 농도는 전개된 표면의 성장과 더불어서, 그리고 탄소 소재의 정자(crystallite, 晶子)의 크기 감소와 더불어서 성장한다. 또한, 표면 상태의 E_S 에너지 준위의 일부는 도 1에 도시된 바와 같이 대역 간극 내에 있다. 커패시터에 의해 E_S가 채워지는 속도는 SCR의 대역 간극의 페르미 준위(E_F)의 위치에 따라서, 그리고 표면 포텐셜

의 값에 따라서 달라진다.

무결함 단결정 흑연 내의 p-홀 농도는 5×10¹⁸㎝(T=4K에서)이고, 활성화된 탄소 소재들에서 p는 탄소 소재의 순도율, 합성 및 활성화 기법에 따라, 1×10¹⁹~ 5×10¹⁹ ㎝^-3 범위에서 변한다. 다공성 탄소 소재 내의 홀의 고 농도는 주로 고유 격자 결함부들, 다양한 불순물 원자들 및 이들과 대역 간극 내에서 공여체와 수용체 준위를 생성하는 고유 결함부들과의 복합물의 존재에 의해 결정된다. 표준 활성화된 탄소 소재 내에서 수용체의 총 농도는 공여체의 총 농도보다 높고, 공여체와 수용체가 상호 상쇄되는 결과, 탄소 소재는 p-형 전기전도성이 된다. 일반적으로, DEL을 구비하는 전기화학적 커패시터용 전극을 제조하는 데에 사용되는 탄소 소재의 커패시턴스를 증가시키기 위해서는 탄소 소재의 비표면(S)을 증가시키는 것으로 충분하다. 그러나 S를 증가시키면 기공 벽(pore wall)(d_wall)의 두께가 줄어든다. 상기 기공 벽 두께가 d_wall≤L_D(여기서, L은 드베이 스크린 길이를 나타냄)이면, 다음 식과 같다.

(5)

여기서, ε은 벽의 유전율(흑연의 경우 ε=5), ε₀는 진공에서의 유전율(ε₀= 8.85×10^-14 F/㎝), SCR의 스크린 용량이 감소하면 커패시턴스 C_SC가 감소된다. 통상의 탄소 소재 p=10¹⁹ ㎝^-3을 가정하면, 식 (5)에서 L_D= 8.32 Å(T = 300 K)이다. 다공성 전극에서 전해액은 기공 벽의 양쪽과 접촉하고 있기 때문에, d_wall≤16.64 Å에서 기공 벽의 스크린의 효율성이 급격하게 감소한다는 것이 성립될 수 있다. 탄소 소재의 기공들 벽의 평균 두께가 16.6 Å일 때, 전개된 표면의 비표면적은 700 ㎡/g을 초과하지 않아서 당해 커패시터의 비에너지 파라미터 값이 작게 된다. 홀 농도가 p = 10²⁰ ㎝^-3으로 증가할 때, 드베이 스크린 길이는 L_{D =}2.63 Å으로 감소한다. 이 경우, 기공 벽들의 스크린 효율성은 d_wall≤5.26 Å 값에서 유지되어, 탄소 소재의 S 파라미터 값을 1,800 ㎡/g으로 증가시킬 수 있게 된다. 높은 S 값이 커패시터의 비에너지 및 비용량 파라미터들을 상당히 증가시킬 수 있다는 것은 명백하다.

따라서, DEL의 비용량을 증가시키고 이에 따라 DEL을 구비한 전극의 비용량을 증가시키기 위해서는, S 파라미터와 전극의 C_SS 및 C_SC 커패시턴스 값을 증가시켜야 한다. 실제, DEL을 구비한 전극의 비용량의 증가는 전극 소재의 비표면(S)을 증가시키는 것으로 이루어진다. S 파라미터의 증가는 또한 표면 상태 밀도(surface state density)의 증가를 유발하며 결과적으로 C_SS 커패시턴스 증가를 유발한다는 점을 주목해야 한다. 따라서, 한편으로는, S 파라미터의 증가는 비용량을 증가시키고 기포 벽의 두께를 감소시키며, 반면에 다른 한편으로는, d_wall≤2L_D 값에서 C_DEL의 커패시턴스가 감소하기 시작하며, d_wall이 추가로 감소됨에 따라 전극의 비용량 감소가 수반된다. 이러한 태양은 DEL을 구비하는 종래의 전극의 비용량 파라미터에 제한을 부과하여, 이에 따라 일반적으로 커패시터의 비에너지와 비용량 파라미터에 제한을 부과하게 된다.

사실, 모든 다공성 탄소 소재들은 다양한 크기 및 다양한 벽 두께의 기공을 갖고 있으며, 벽이 얇은 기공들은 총 용량에 적게 기여하게 된다. 따라서, S 값이 큼에도 불구하고(1,400 ~ 2,000 ㎡/g), 많은 탄소 소재들의 비커패시턴스는 낮다. 이는 메인 기공들의 벽이 얇고, 이들 소재들이 자유 캐리어의 농도가 낮고 전도율이 낮다는 사실에 의해 결정된다. 전술한 바와 같이, 다공성 비금속 도전성 소재들의 비커패시턴스는, 전개된 표면의 비표면적을 제외하고는, 그들의 전도율 값과 전도성의 유형에도 상당히 의존하게 된다. 전개된 표면의 면적이 큰 탄소 소재의 홀 농도가 높은 p-형 전기전도성이 존재하면, 드베이 스크린 길이가 감소되고 탄소 소재들의 비커패시턴스가 증가하게 된다. 다공성 탄소 소재의 p-형 전기전도성을 제공하기 위해, 이들 소재의 기공들 벽 내의 수용체 농도 및/또는 결정 격자의 고유 결함부 농도를 증가시켜야 한다. 아래의 설명은 이들 옵션들의 실체를 명확하게 할 것이다.

기공 벽 내의 홀 농도가 낮을 때, 전기장 스크린은 최외각 대역 내의 홀이 아닌 상기 벽 내에서 활용 가능한 대전된 불순물들에 의해 결정된다. 기공 벽 내의 이온화되지 않은 수용체(공여체)의 농도가 N_a>>p 이면, 전기장 스크린 길이는 다음 식으로 표현된다.

(6)

불순물의 이온화가 불완전한 경우에 있어서, 벽의 전위가 SCR 스크린 내의 전하를 변경시킬 때, 전기장은 홀들의 재분포에 의해서뿐만 아니라 전하 불순물들의 공간상의 변화에 의해서도 생성된다. 따라서, 자유 전하 캐리어의 농도가 작을 때, 벽 내의 수용체 또는 공여체 불순물의 농도가 약 10²⁰ ㎝^-3 또는 그 이상이라면, 스크린 길이는 작게 된다. 결과적으로, 공여체 및 수용체 불순물의 농도에 의해 결정되는 벽 두께가 상당히 작게 되면, 비표면적이 증가될 수 있어서 그에 따라 탄소 소재의 비커패시터가 증가하게 된다. 상기 식 (6)에 따르면, 스크린 길이가 2.63 Å이고, 수용체 불순물의 농도가 2×10²⁰ ㎝^-3에서, 비표면적이 1800㎡/g까지 증가할 수 있다. 또한, S가 1,800 ㎡/g으로 증가함에 따라, 탄소 소재의 비커패시턴스는 단조 증가하게 된다. 그러한 다공성 탄소 소재는 종래의 다공성 탄소 소재에 비해 상당히 높은 비커패시턴스를 제공할 수가 있다.

다공성 탄소 소재의 스크린 길이의 감소는 다양한 방법으로 이루어질 수 있다. 그러한 방법은, (a) 고유 점 결함부과 탄소 입자 미소결정들의 결정 격자 내의 고유 점 결함 복합물 형성에 의한 자유 전하 캐리어들의 농도를 증가시키는 단계; (b) 표면 상태의 농도를 증가시키는 단계; (c) 대역 간극의 공여체 및 수용체 준위를 형성하는 불순물 원자들의 농도를 증가시키는 단계를 포함한다. 다공성 탄소 소재의 비표면적은 크기 때문에, 탄소의 표면 원자들의 현수 결합(dangling bond)이 상당히 많게 되며 결과적으로 표면 상태 밀도가 높게 된다. 사실 모든 탄소 소재의 작은 결정들은 고 농도의 고유 결함부들과 다양한 복합물(complex)을 구비하고 있다. 또한, 표면 결함을 포함하여 고유 결함부들의 대부분은 홀 농도가 낮은 p-형 전기전도성을 대다수 탄소 소재에 분배하는 수용체들이다. 따라서, 수용체들의 농도를 증가시킴으로써 스크린 길이를 효과적으로 감소시키기 위해서는, 초기 p-형 전기전도성를 갖는 탄소 소재를 사용하는 것이 더 적절하다.

스크린 길이는 탄소 소재 내에 수용체 또는 공여체를 추가적으로 도입함으로써도 감소될 수 있다. 먼저, 수용체를 도입하는 것이 바람직한데, 이는 수용체의 농도 증가는 벽의 전기 전도도와 자유 홀의 농도를 증가시키고 스크린 길이를 감소시키기 때문이다. 탄소 소재 내의 공여체 농도를 증가시키기 위해 도핑을 수행하여야 한다면, 도핑과 결정 격자의 다양한 고유 결함 형성 모두에 의해 수용체 농도가 중가될 수 있다. 둘째, 공여체에 의한 도핑 중에 자유 전하 캐리어들의 농도를 유사하게 하기 위해서는, 수용체에 의한 도핑 중에 필요로 하는 수용체 불순물의 농도보다도 훨씬 높은 농도의 공여체 불순물이 요구된다(공여체와 고유 수용체들의 상호 상쇄에 의해). 탄소 소재 내의 불순물(주로 공여체) 원자들의 농도의 증가는 수소 및 산소 발생 과포텐셜을 감소시킨다. 이는 커패시터 전압의 감소를 수반하며, 이에 따라 커패시터 비에너지 파라미터의 감소를 수반하게 된다. 따라서, 고유 결함부들 및 수용체 불순물에 의한 홀 농도의 증가가 보다 실용적으로 수행될 수 있는 방법이고, 이는 수소 및 산소 발생의 과포텐셜을 감소시킨다.

그러나, 커패시터의 양극 및 음극 전극 제조를 위해 전기 전도성의 다공성 탄소 소재의 사용으로 높은 비에너지 및 비용량 파라미터의 커패시터를 제조할 수 없다면, 일부 경우엔 전기 전도성의 탄소 소재들이 DEL 커패시터 음극 전극 제조만으로 제한될 수 있다. 음극 전극 제조에 n-형 탄소 소재의 활용은 사용되는 전해액의 물성과 전극의 조업 전위 범위에 따라 결정된다. 그러한 전극은 전위가 조업 전해액 내의 PZC를 초과하지 않는 경우에만 효과적으로 동작할 수 있다. 따라서, 비금속 도전성 소재(다공성 탄소 소재를 기재로 하는 소재를 포함)를 기초로 하는 DEL을 구비하고, 전극 소재의 비에너지 및 비용량 파라미터가 높은 전극을 제조하기 위해서는, 수용체에 의해 전극 소재를 도핑하거나 및/또는 수용체 타입의 고유 결함부들의 농도를 증가시켜야 한다.

탄소 소재의 전기 전도도의 유형과 홀 농도는, 커패시턴스와 비에너지 파라미터 이외에, 전기화학적 커패시터의 파워 파라미터에 상당한 영향을 미친다.(아래에서 명확해지듯이) 전해액 측으로부터의 양이온과 p-형 전기전도성(도 1a에 도시한 바와 같이)의 탄소 소재 측으로부터의 커패시터에 의한 DEL 형성 중에, 상기 벽 표면의 표면 전위

는 양의 값을 갖는다. 전극의 전위

가 음의 값 영역으로 이동하면, 비평형 커패시터들의 농도는 기공들 벽의 SCR에서 증가한다. 기공들 벽이 p-형 전기전도성을 갖기 때문에, 이와 동시에 비평형 커패시터들과 홀들과의 상쇄가 일어난다. 또한, SCR의 에너지 대역이 하향으로 굽어지고, 페르미 준위가 전도도 대역에 근접하게 된다(즉, 벽 두께에 걸쳐

값이 감소한다). 이는 수용체 센터의 이온화를 유발하고, SCR 내의 자유 전하 캐리어들의 농도 변화를 유발한다. 이 경우에 있어서, 전해액 측에서 나온 DEL 이온들의 전기 전하는 SCR의 이온화된 수용체들의 전기 전하에 의해 상쇄된다. 상기 식 (1)과 (2)는

가 감소함에 따라, 홀 농도가 감소하고 커패시터 농도가 증가함을 보여준다. 대부분이 p-형 전기전도성의 탄소 소재의 홀의 고유 농도는 약 n_i ₌8×10¹⁸ ㎝^-3(실온)이므로,

가 감소함에 따라, SCR 내의 홀 농도는 n_i 값까지 감소한다.

가 추가로 감소함에 따라 SCR 내의 커패시터 농도는 증가한다.

도 1a는

값이 기공 벽의 깊이에 의존함을 보여준다(즉,

=

(x)). 전극 전위가 상당히 크게 변하는 경우, 벽의 전기 전도도는 축퇴 p-형으로부터 축퇴 n-형으로 SCR의 깊이에 따라 변한다(즉, 전기전도성의 역전이 일어난다). 반전층의 두께(δ)는 전극 전위의 값과 벽의 홀 농도에 의존한다. 홀 농도와

전위가 낮을때, 상기 두께(δ)는 두께 d_wall에 이를 수 있다. 이 경우, 벽의 전도도에 큰 변화가 일어난다. 전위

가 감소함에 따라, SCR 내에 물리적 p-n 접합이 나타나고,

가 증가함에 따라 물리적 p-n 접합이 사라진다. 이 과정은 전기화학적 커패시터에 방전과 충전이 일어나는 중에 DEL을 구비하는 전극 내에서 일어난다.

전극의 전위

가 양의 값 영역으로 이동할 때, DEL은 전해액 측에서 나오는 음이온과 탄소 소재의 벽 측에서 나오는 홀들로 이루어진다(도 1b). 에너지 대역은 상향으로 굽어지고, 전위가 증가함에 따라,

값이 증가한다. 결과적으로, SCR 내에서 홀 농도가 증가하게 된다. 다시 말하면, 상기 유형의 DEL이 벽의 표면 층 근방에 형성될 때, 강력한 축퇴 영역이 형성되어 벽의 전기 전도도가 증가하게 된다.

상기 기재들은 전극의 전위가 양극 영역 또는 음극 영역(PZC와 관련하여)으로 이동함에 따라, 자유 전하 캐리어 농도에 상당한 변화가 일어나고, 상기 식(3)에 따라서 벽의 SCR 전기 전도도의 변화가 일어남을 보여준다. 벽 내의 홀의 초기 농도(PZC에서의 농도)가 낮다면, 표면 전위의 큰 분극화(polarization)에 의해, 벽의 공간 대전 영역의 W 값이 그 두께 전체에 따라 분산된다. 이는 벽 전기 전도도의 급격한 변화를 일으키고, 결과적으로는 다공성 탄소 소재의 전기 전도도의 변화를 일으킨다. 실제로, 전기 전도도의 이러한 변화는 전기 전도도가 낮고, 기공 벽이 지나치게 얇은 다공성 탄소 소재에서 관측된다. 이는 자유 전하 캐리어 농도가 낮은 다공성 탄소 소재를 기초로 하는 전기화학적 커패시터의 비에너지와 비전력 파라미터 값을 낮추게 된다.

따라서, 다공성 탄소 소재를 포함하는 다공성 비금속 도전성 소재의 커패시턴스와 전기 전도도는 전도성 유형과, 주 전하 캐리어의 농도 및 표면 상태 밀도에 상당히 의존한다. 본 발명에 따르면, 다공성 탄소 소재를 기초로 하는 DEL을 구비하는 전기화학적 커패시터의 높은 비에너지와 비출력 파라미터는 기공 벽 내의 높은 홀 농도와 p-형 전기전도성에 의해 제공된다. 탄소 소재 내의 높은 홀 농도와 p-형 전기전도성은 예를 들면, 수용체 불순물에 의한 열적, 이온 또는 전기화학적 도핑; 고속 입자들 또는 고에너지 양자의 조사; 화학 및 전기화학 및/또는 열 처리에 의해 형성될 수 있다. 또한, 초기 물질 내에 도핑 수용체 불순물들을 첨가하여서 탄소 소재와 합성하여 탄화(carbonization)와 활성화(activation)시킬 수 있다. 후자의 경우, 도핑은 탄화 중에 일어나고, 이는 탄소 소재 도핑 중에서 가장 실용적으로 수행될 수 있는 방법의 하나이다.

전술한 특징들 외에도, 본 발명의 다른 태양들은 도면들과 대표적인 실시예들에 대한 후속하는 설명으로부터 명확해질 것이다. 도면들에서 유사한 도면 부호들은 동일하거나 또는 균등한 구성 요소들을 지칭한다.

도 1은 "전해액-탄소" 계면을 나타내는 에너지 다이어그램이다.

도 2는 탄소 분말을 열 도핑하기 위한 특수 챔버를 나타내는 도면이다.

도 3은 비 전기저항의 초기 탄소 분말(1), 붕소(2)와, 질소(3)로 도핑된 탄소 분말의 압력 의존성을 나타내는 그래프이다.

도 4는 PbO₂｜H₂SO₄｜C계의 DEL 전기화학적 커패시터의 일 실시예를 나타내는 도면이다.

도 5는 HES-#1(1), HES-#2(2) 및 HES-#3(3) 커패시터들이 일정 전류에 의해 충전 및 방전하는 중에 이들 커패시터들의 전압의 시간 의존성을 나타내는 그래프이다.

도 6은 HES-#1(1), HES-#2(2) 및 HES-#3(3) 커패시터들이 일정 전류에 의해 충전 및 방전하는 중에 이들 커패시터들의 전압에 대한 |z| 임피던스의 의존성을 나타내는 그래프이고, 삽입도는 HES 커패시터 #3의 음극 전극의 전위(기준 전극 PbO₂/PbSO₄ 전위에 대한) 대한 |z| 임피던스의 의존성을 나타내는 도면이다.

도 7은 커패시터가 원통형인, PbO₂｜H₂SO₄｜C계의 DEL을 구비하는 전기화학적 커패시터의 다른 실시예를 나타내는 도면이다.

도 8은 HES-#4(1) 및 HES-#5(2) 커패시터들이 일정 전류에 의해 충전 및 방전하는 중에 이들 커패시터들의 전압의 시간 의존성을 나타내는 그래프이다.

도 9는 HES-#4(1) 및 HES-#5(2) 커패시터들이 일정 전류에 의해 충전 및 방전하는 중에 이들 커패시터들의 전압에 대한 |Z| 임피던스의 의존성을 나타내는 그래프이다.

탄소 소재의 도핑

도핑의 본질은 고의적으로 탄소 격자 내에 불순물 원자들을 도입하는 것으 로, 이러한 도핑을 수행하는 기술 수단으로는 여러 가지가 있다. 탄소 소재의 도핑은 실제로 탄소 소재의 전기 전도도와 자유 전하 캐리어의 농도를 조절하고 변경시키기 위해 광범위하게 사용된다. 전기화학 커패시터를 제조하기 위해, 분자 내에 다량의 탄소를 함유하는 유기 물질로 합성된 탄소 소재가 주로 사용된다. 따라서, 탄소 소재의 도핑은 가끔은 도핑 원자들을 함유하는 화합물을 초기 물질에 첨가함으로써 수행되기도 한다. 고온 탄화작용 중에, 도핑 원자들을 함유하는 물질들이 분해되고, 도핑 원자들이 탄소 결정 격자 내에 도입된다. 공지되어 있는 다른 도핑 방법은 도핑 물질과 미세-분산된 탄소 분말을 혼합하여 탄소 소재의 격자 내에 도핑 불순물을 도입하고, 후속하여 고온 처리하는 것이다.

본 발명의 실시가능성을 보여주기 위해, 기공 벽의 두께가 작은, 활성화된 탄소 분말을 도핑하였다. 따라서, 이 분말을 보다 효율적으로 도핑하기 위해, 열 도핑 기술이 사용되었다. 도핑을 위해, 비 전개 표면 S = 1,310 ㎡/g인 활성화 탄소 분말이 사용되었다. 또한, 초기 분말의 전기전도성은 p-형이고, 홀 농도는 2×10¹⁹ ㎝이다. 표면적과 소스 탄소 분말의 기공 부피의 크기 분포는 BECKMAN COULTER^TM SA3100^TM 분석기를 사용하여 측정하였다. 측정 결과는 메인 기공 직경의 평균값이 32.8 Å를 초과하지 않음을 보여준다. 상기 탄소 분말의 기공들 벽이 얇기 때문에(약 8 Å), 도핑 원자들의 벽 내부로의 깊숙한 침투가 매우 신속하게 이루어졌고, 분말을 열 도핑하기 위해, 장시간 및 고온이 필요로 하지 않았다.

탄소 소재의 파라미터들이 탄소 소재의 도핑에 의해 조절될 때에, 주요 문제 점 중의 하나는 결정 격자 사이트 내로 도핑 원자들을 도입하는 것이다. 격자 사이트 외에도, 실제로 자주 관측되는, 불순물 원자들이 격자 사이트의 사이에 침입형으로 위치할 수도 있고 또는 일례로 실리콘과 같이 규칙 탄소 격자의 탄소 원자들을 대치하는 원자들과 강력한 화학 결합을 형성한다. 후자의 경우, 그러나, 도핑 원자들이 탄소 소재들의 전기적 파라미터에 상당한 영향을 미쳐서, 탄소 소재의 물리적 그리고 화학적 파라미터를 상당히 변화시키게 된다.

다양한 전기화학 커패시터용 탄소 소재의 물성을 상당히 제어할 수 있는 도핑에 가장 적합한 불순물 원자는 붕소(B), 질소(N), 인(P) 및 실리콘(Si)이다. 그 중에서도 붕소와 질소가 치환형 원소로 탄소 매트릭스의 결정 격자에 침입할 수 있다. 게다가, 탄소 소재 내의 붕소는 수용체이고, 질소는 공여체이다. 붕소의 공유 반경이 0.83 Å이고, 탄소의 공유 반경은 0.77 Å이기 때문에, 붕소의 치환형 원자들은 흑연 격자를 포함하여, 탄소 매트릭스 벌크의 결정 격자에 큰 변형을 야기하기 않는다. 열역학적 평형 상태에서, 흑연 격자 내의 붕소의 용해도는 2%를 상회하여, 탄소 소재의 전기적 파라미터와 물리적 파라미터를 광범위한 영역에서 변화시킬 수가 있다.

공유 반경이 0.70 Å인 질소는 탄소 매트릭스의 격자 내에 치환형 원소로서 충분한 양이 침입할 수가 있다. 실리콘과 인의 공유 반경은 크고(Si는 약 1.17 Å, P는 약 1.10 Å), 치환 위치에서 실리콘과 인은 탄소 소재의 결정 격자에 큰 변형을 야기한다. 그러나, 저 함량의 Si와 P를 사용하여, B와 N, B와 Si, B와 P를 혼합 도핑하면, 탄소 소재의 파라미터들을 조절할 수도 있다. 공여체와 수용체에 의한 탄소 소재의 혼합 도핑은 유기 전해액을 구비하는 커패시터의 전극을 제조하는 데에 특히 중요하다.

조절되지 않은 불순물들을 최소한도로 도입한다는 측면과, 고온에서 탄소 분말을 도핑하기 위해, 도 2에 도시한 형태의 특수 챔버(1) 내에서 분말을 도핑하였다. 챔버의 고온 부재는 MPG-6-형 흑연으로 제작하였다. 도핑 또는 고온 처리 중에, 탄소 분말(2)은 흑연으로 제작된 벙커(3) 내에 놓여지고, 벙커는 흑연 커버(4)로 밀폐하였다. 상기 커버에는 분말을 가열하는 중에 분말로부터 나오는 가스와 수분을 배출하기 위해 특수 개구(5)가 형성되어 있다. 벙커는 흑연으로 된 스파이럴(6) 내부에 놓여진다. 흑연 스파이럴의 가열은 탄탈륨으로 된 전류 도입선(7)에 의한 전류에 의해 수행된다. 분말의 온도를 고정시키고 조절하기 위해, 백금 및 백금-로듐 열전대(8)가 사용되었고, 열전대는 도 2에 도시한 바와 같이 벙커의 바닥 근처에 위치한다. 벙커 높이에 의한 분말의 온도 구배를 줄이기 위해, 챔버는 니오븀으로 제작된 외부 스크린(9)을 구비한다.

탄소 분말들이 도핑될 때, 챔버(1)는, 1,400℃의 온도에서 챔버 내부의 압력을 약 5×10^-5 ㎜Hg로 감압시킬 수 있는 진공 장치의 캡 아래에 놓여진다. 열 처리하기 전에, 실온에서 30분 이상 챔버를 진공화하여 탄소 분말들의 기공 공간에서 나오는 가스와 수분을 제거하였다. 그런 후에, 챔버의 온도를 점진적으로 특정 온도까지 증가시켰다. 또한, 탄소 분말을 보호하고 챔버 부품이 산화되지 않도록 챔버의 진공화를 지속적으로 하였다. 열 처리 공정이 종료되고, 챔버가 실온으로 냉 각될 때, 상기 탄소 분말을 벙커로부터 꺼내서 분말의 전기 및 전기화학적 파라미터들을 조사하였다.

<실시예 1>

붕소로 탄소 분말을 도핑하기 위해, 초기 분말을 붕산(H₃BO₃) 수용액에 담구었다. 분말 내의 붕소 성분의 계산치는 약 1%이다. 습윤(wetting) 처리한 후에, 탄소 분말을 110℃에서 5시간 동안 진공 건조시켰다. 그런 후에, 전술한 기법에 따라 챔버(1)에서 분말의 열 도핑을 수행하였다. 도핑 중에, 챔버의 온도를 실온에서 약 10℃/분의 승온 속도로 1,100℃까지 증가시켰다. 그런 다음, 상기 온도에서 30분간 분말을 유지하고, 다시 챔버의 온도를 실온까지 서서히 감소시켰다.

탄소 분말을 도핑한 후에, 붕소로 도핑된 분말의 전개 표면, 전도성 유형, 홀 농도 및 비전기저항(ρ)의 의존성을 측정하였다. 측정 결과는 도핑 후 분말의 전기전도성은 p-형을 유지하였고, 홀 농도는 1.2×10²⁰ ㎝^-3으로 증가하였고, S 파라미터 값(S = 1,315 ㎡/g)은 변하지 않았음을 보여주고 있다. 홀 농도가 증가하여, 붕소로 도핑한 후에 분말의 ρ는 상당히 감소하였다. 도 3에 나타냈듯이, 광범위한 압력 범위(5~475 ㎏/㎠)에서 초기 분말의 비저항은 붕소로 도핑된 분말의 ρ(곡선 2)보다 큰 값(곡선 1)을 나타낸다. P가 높을 때(>100 ㎏/㎠), 붕소로 도핑된 분말의 ρ 값은 초기 분말에 비해 압력에 대해 덜 의존한다.

상기 얻어진 결과는, 탄소 분말을 붕소로 도핑시키게 되면 첫 번째로 홀의 농도가 증가되며, 분말 입자들 사이의 접촉 저항이 감소된다는 사실을 증명해 보이 고 있다. P의 값들이 작은(<75kg/㎠) 한은, 분말의 비저항은 그 입자들 사이의 접촉 저항에 의하여 대부분 결정되고, 상기 얻어진 결과에서 붕소에 의한 도핑은 분말 탄소 입자들의 표면 전도성이 증가되는 결과를 얻을 수 있다는 것은 명백해진다. 두 번째로 P의 큰 값들에서 ρ값은 기공 벽의 저항력에 대부분 의존한다는 점을 감안할 때, 붕소에 의한 도핑은 또한 탄소 분말의 기공 벽의 전도성의 증가를 가져오기도 한다는 점을 어렵지 않게 생각할 수 있다.

탄소 판이 붕소에 의해 도핑된 탄소 분말을 주성분으로 생산되는 경우, 최초 분말과 붕소에 의해 도핑된 분말의 전기적 파라미터의 측정치들로부터, 상기 탄소 판은 종래의 탄소 분말을 주성분으로 한 탄소 판의 전도성과 비교하여 더 높은 전도성을 갖게 된다. DEL을 갖는 전기화학 커패시터의 전극을 생산하기위한 탄소에 의해 도핑된 탄소 분말을 주성분으로 한 탄소 판의 사용은 충전과 방전 동안에 에너지의 손실을 감소시키고 커패시터의 분말 파라미터를 증가시키는 것을 가능하게 한다. 본 발명에 따라, 분말의 전도성 향상과 별개로, 붕소 원자에 의한 탄소 분말의 도핑은 그 비용량과 비에너지 파라미터를 증가시키게 되고, 이는 분말이 커패시터의 전기화학 커패시터들의 성분으로서 시험될 때 나타난다.

대부분의 경우, 전기화학 커패시터를 위한 활성 탄소 물질을 주성분으로 한 DEL을 구비한 전극들은, 일반적으로는, 전해액들에 대한 저항력을 갖는 고분자 결합제(polymer binding material)와 탄소 분말의 혼합물을 펀칭(punching)과 롤링(rolling)하여 생산한다. 또한 탄소 섬유 직물들이 전기화학 커패시터에 사용된다. 한편, 섬유 소재들이 고가이고 낮은 생산성을 갖기 때문에, 커패시터의 가격을 올리고 경쟁력을 낮추게 된다. 종종, 결합제 및 기술적인 보조 재료들(탄소 판 생산을 위해 사용되는 것들임)은 부분적으로 판으로 전해액이 침투하는 것을 막고; 기공들의 에너지와 용량 파라미터들이 감소하게 된다. 탄소 분말의 파라미터에 결합제의 어떠한 부정적 효과를 없애고, 측정의 정확성을 높이도록, 이 실시예에서 보이듯 DEL을 구비한 전극들이 탄소 분말들과 집전체(current collector)들로서만 만들어진다.

DEL을 갖는 전극들은 다음과 같이 제조된다. 즉, 연구 결과 탄소 분말 4 그람이 1.26g/㎤의 밀도를 갖는 황산 수용액의 전해액에 혼합된다. 탄소 분말(11)을 주성분으로 하여 얻어진 페이스트들이 100㎛의 두께를 갖는F PP-형 세퍼레이터(separator, 12)와 50㎛ 두께의 REXAM(13) 전도성 고분자로 만들어진 백 안에 놓여진다. 그 다음에, 세퍼레이터가 백의 상부에서 REXAM 고분자로 접합되고, 이어서 백 안에서 분말의 롤링과 프레싱이 일어나고, 전체 치수가 50×70×1.7mm를 갖는 전극 활성 물질이 생성된다.

탄소 분말의 파라미터를 시험하기 위해, 도 4에 도시된 구조를 갖는 PbO₂|H₂SO₄|C계의 혼성 전극 커패시터(HES: heterogeneous electrochemical capacitor)가 제조된다. 상기 HES 커패시터(10)에서, PbO₂ 활성 질량(active mass)과 50×70×1.4의 전체 치수를 갖는 양극(15)이 사용된다. 음극 집전기(14)는 전체 치수가 50×70×0.26 이고 납 합금으로 만들어지고 보호 전도성 막(protective conducting coating)을 갖는다. 커패시터의 전극 팩(11, 12, 13, 14, 15)이 상기 케이스(16) 안에 놓이고 커패시터는 밀도가 1.26g/㎤인 황산 수용액 전해액(17)로 채워진다.

최초 탄소 분말과 붕소에 의해 도핑된 탄소 분말의 에너지, 용량 및 전력 파라미터를 비교해 볼 때, 앞서 언급된 구조와 유사한 두 개의 커패시터가 제조된다. 최초 탄소 분말은 하나의 커패시터(HES #1)와, 탄소 분말은 동일하나 붕소에 의해 도핑된 다른 하나(HES #2)에 사용된다.

커패시터가 생산된 후에, 상기 커패시터들은 커패시터 전극 위에 균일한 압력(약 5kg/㎠)이 가해지는 특정 장치에 놓인다. 더 나아가, HES #1과 HES #2 커패시터의 양극과 음극의 쿨롱 용량(Coulomb capacities)이 균형이 맞추어진다. 전극들의 쿨롱 용량의 균형을 맞추는 동안, 커패시터들은 그 상당량의 과충전되도록 순간 전류에 의해 충전되고 방전된다. 그 균형을 맞추는 동안 커패시터의 방전이 0.8 V의 전압에서 수행된다.

커패시터의 최대 용량 및 에너지 파라미터들을 측정하는 관점에서, 그 시험이 충전-방전 사이클의 알고리즘에 따라서 다음과 같이 수행된다. 7.5 시간 동안 일정한 150mA 의 전류가 충전되고; 충전 후에 5분 동안 멈추고; 0.8V의 전압까지 일정한 150mA의 전류가 방전되고; 그리고 방전 후에 5분간 멈춘다. 커패시터의 5번의 충전-방전 사이클들이 안정된 에너지와 용량 파라미터를 얻기 위하여 수행된다. 또한, 커패시터의 충전과 방전 동안에, 그 임피던스|z|는 337s^-1 주기적 주파수(cyclic frequency)에서 측정된다.

HES-커패시터 #1의 에너지와 용량 파라미터의 시험은 평균 커패시턴스 값(C)이 약 3,150F이고 최초 분말(C_m)의 평균 커패시턴스는 약 787.5F/g이다. 또한 커패시터의 충전 에너지 값은 8,584.5J이고 방전 에너지 값은 4,478.6J을 각각 갖는다. 0.8V까지 커패시터의 방전 동안에 쿨롱 용량은 0.905Ah이다. 상기 결과로부터 충전-방전 사이클의 상기 언급된 모드에서 HES-커패시터 #1의 에너지 효율성(

)과 쿨롱 효율성(

)은

= 52.2% 그리고

= 80.4% 값을 갖게 된다.

와

의 작은 값들은 높은 준위의 커패시터의 충전 단계에 의해 결정되고, 충정 단계와 충전 값들과 방전 전류의 감소함에 따라,

값과

값이 증가한다.

그 충전과 방전 중에(의존성 곡선 1) HES-커패시터 #1의 전압의 시간 의존성을 보여주는 도 5로부터, 충전 동안에 커패시터 전압이 약 1.8V의 전압까지 거의 선형으로 증가하며, 즉 0.8 ~ 1.8 V 전압 범위에서 사실상 커패시터의 커패시턴스는 그 전압에 의존하지 않는다는 것을 보여준다. 그 충전 및 방전 동안에 상기 커패시터 양극의 전위는 약 1.7V(SHE와의 관계에서)이고 사실상 극화되지 않는 사실을 고려하면, +0.9V에서 -0.1V 범위의 전위에서 최초 탄소 분말의 커패시턴스는 그 전위에 매우 적게 의존한다. 전압의 근소한 비선형성은 0.8 ~ 1.8V 범위 내에서 커패시터 음극의 분극 저항(polarization resistance)의 변화 의해 주로 결정된다.

HES 커패시터 #1의 전압이 1.8V 이상인 경우, 그 전압 증가율은 즉 커패시턴스의 증가인, 커패시터 충전의 단계가 증가함에 따라 일정하게 감소한다. 상기 과정은 전압이 약 2.2V될 때까지 계속되고 무전하(zero charge) 전위와의 관계에서 음극의 전위

의 강력한 변화가 결정된다. 그 후, 커패시터 충전 단계가 증가함에 따라, 전압 증가율은 충전 과정의 마지막까지 증가한다(도 5a, 의존성 곡선 1). 게다가, 특별히 강한 전압 증가는 충전 과정의 마지막 단계에서 발생한다.

의 최대 절대 값에서는 탄소 입자들 사이의 접촉 저항과 탄소 분말 기공 벽의 저항이 상당히 증가한다는 것이 명백하다.

HES-커패시터 #1의 방전은 그 방전 전압이 매우 넓은 범위에서 선형 패턴을 갖는 다는 것을 보여준다(도 5b, 의존성 곡선 1). 게다가, 도 5b로부터 전압의 비선형성이 또한, 커패시터의 방전에 따라 1.2 ~ 0.8V의 전압 범위 내에서 증가한다는 것이 명백해 진다. 상기 전압 범위의 비선형성의 증가는 그 전위가 양 전위 구역을 명백하게 이동되는 경우, 탄소 분말 기공 벽에서 대다수의 캐리어들의 농도의 변화에 의해서 그리고 따라서 음극 전도성의 변화에 따라 대부분 결정된다.

상기 언급된 커패시터 전압의 형태는 그 충전과 방전 동안에 여분의 에너지의 손실을 야기하고, 따라서 커패시터 에너지 효율성의 감소를 야기한다. 도 6(의존성 곡선 1)로부터, HES 커패시터 #1의 임피던스 |Z| 값은 방전 과정의 시작점 |Z|_BDCH에서 그리고 끝점 |Z|_EDCH에서 다음과 같다. |Z|_BDCH = 470.3mΩ 그리고 |Z|_EDCH = 124.0mΩ, 즉 HES-커패시터 #1의 충전과 방전 동안에 그 임피던스 |Z|는 3.78배로 변화하고 임피던스는 346.6 mΩ 증가한다.

HES-커패시터 #2의 전압(U(t))의 시간 의존성은 0.8-1.8Vdml 범위 내에서 충전되는 동안 또한 동일한 범위에서 HES-커패시터 #1의 전압처럼 선형으로 증가한 다(도 5a, 의존2). 게다가 상기 전위 영역에서

값은 HES-커패시터 #1 보다 HES-커패시터 #2에서 더 큰 값을 갖는다. 따라서, 0.8 ~ 1.8V의 충전 전압 범위 내에서, HES-커패시터 #2의 커패시턴스는 HES 커패시터 #1의 커패시턴스보다 더 크고, 즉 붕소에 의한 탄소 분말의 도핑은 커패시터 전압의 낮은 값에서 커패시턴스의 근소한 증가를 야기한다. 도 5a로부터, 1.8V 이상의 전압에서, HES 커패시터 #2의 전압의 증가율은 그 충전 단계가 증가함에 따라 일정하게 감소하고, HES-커패시터 #1과는 다르게, 상기 과정은 커패시터 충전의 마지막까지 계속된다. 게다가, HES-커패시터 #1의 전압과는 다르게, HES-커패시터 #2의 전압은 충전의 마지막 단계에서 불규칙하게 증가하지 않는다. 이것은 붕소에 의한 도핑이 탄소 분말의 전도성을 증가키고 그 입자들 사이의 접촉 저항을 감소시킨다는 사실을 증명하고 있는 것이다.

탄소 분말 입자 사이의 접촉 저항의 확실한 감소와 그 기공 벽의 커패시턴스의 증가는 또한 HES-커패시터 #2의 임피던스 |Z|의 작은 값에 의해 확인된다(도 6, 의존성 곡선 2). 도 6은 상기 커패시터의 |Z|_BDCH와 |Z|_EDCH 값들은 |Z|_BDCH = 224.7mΩ, |Z|_EDCH = 138.9mΩ이다. 충전과 방전 동안에, HES-커패시터 #2의 임피던스 |Z|는 1.62배 변화하고 임피던스의 증가는 85.8mΩ이다. 상기 얻어진 결과는 붕소에 의한 탄소 분말의 도핑은 HES-커패시터의 임피던스가 감소하게 되고, 결과적으로 그 전력 파라미터들이 증가하게 된다. 붕소로 탄소 분말을 도핑한 후에 HES-커패시터 #2의 임피던스 |Z|는 충전과 방전 중에 명백하게 감소하기 때문에, 분말의 기공 벽에 홀의 농도를 증가시킴으로써, 상기 언급된 바와 같이, DEL을 구비한 커패시터의 전력 파라미터를 매우 효율적으로 제어할 수 있다고 하는 것을 생각하는 것이 어렵지 않다.

탄소 분말을 붕소로 도핑시키면, HES-커패시터의 전력 파라미터의 증가는 별론으로 하더라도, 커패시터의 에너지와 용량 파라미터의 증가를 가져오게 된다. 도 5b는 HES-커패시터 #2의 방전 지속 시간이 HES-커패시터 #1의 방전 지속 시간에 비하여 1.19배 증가하고 방전 전압의 선형성이 증가한다. HES-커패시터 #2의 커패시턴스의 평균값이 증가하고 C = 3,670 F이다. 붕소로 도핑된 탄소 분말의 비커패시턴스는 C_m = 917.5F/g까지 이른다. 즉, 붕소에 의한 도핑은 최초 분말의 비커패시턴스(C_m = 787.5 F/g)에 비하여 탄소 분말의 비커패시턴스가 증가되게 한다. 전기적 그리고 쿨롱 용량과 탄소 분말의 전도성의 증가는 붕소에 의한 도핑 후에 커패시터의 쿨롱 효율성과 에너지와 방전 에너지의 증가를 야기한다. HES-커패시터 #2의 방전 에너지는 5,343.8J이고 그 에너지 효율은 65.8%이고 쿨롱 효율은 95.4%이다.

따라서, HES-커패시터 #1과 #2의 에너지, 용량 및 전력 파라미터의 시험은 붕소에 의한 탄소 분말의 도핑이 HES-커패시터의 에너지 및 전력 파라미터를 증가시키는 것을 가능하게 한다. 다공성 탄소 소재의 기공 벽에서의 붕소 농도를 변화시키게 되면 DEL을 갖는 커패시터의 비커패시턴스 및 비전력 파라미터의 최대값에 이르게 될 수 있다고 하는 것은 명백하다. 붕소 원자의 불순물의 최적 농도는 탄소 분말에서 다른 불순물 원자의 양과 전기 물리학적 파라미터들과 기공 벽의 두께에 의존하고, 어떤 특정 탄소 분말에 대하여, 실험적으로 결정될 수도 있다는 것 또한 분명하다.

<실시예 2>

질소에 의한 탄소 분말의 도핑을 위해, 분말은 상기 분발 속에서 계산된 값의 질소 함유량을 갖는 질산(HNO₃)으로 습윤 처리되고, 상기 분말은 질산의 분해 동안에 질소를 0.5% 포함한다. 습윤 처리 후에, 분말은 앞서 언급된 기술에 의하여 열적으로 챔버 1에서 도핑된다. 분말 도핑 동안에, 챔버의 온도는 900℃까지 상승하고 분말은 30분 동안 상기 온도에서 유지된다.

질소에 의한 탄소 분말의 도핑 후에, 분말의 P 위에 ρ의 의존성 , 홀의 농도, 전도성의 유형 및 향상된 표면의 특정 구역을 확인하기 위해 측정이 이루어진다. 측정의 결과는 낮은 농도의 질소에 의한 도핑은 분말 전도성의 유형에 어떤 변화도 야기하지 않지만, 홀의 밀도를 약 2×10¹⁹cm^-3에서 약 9.5×10¹⁸cm^-3로 감소시킨다. 게다가, 분말의 S 값은 근소하게 증가한다(S = 1,327m/g). 도 3은 낮은 압력에서, 질소로 도핑된 분말의 ρ 값(의존성 곡선 3)이 최초 분말의 ρ값(의존성 곡선 1)보다 작고 붕소에 의해 도핑된 분말의 ρ값(의존성 곡선 2)보다 크다는 것을 나타낸다. 압력의 높은 값(>100kg/㎠)들에서, 질소에 의해 도핑된 분말의 ρ 값은 압력에 매우 조금 의존하나, 붕소에 의해 도핑된 분말과 최초 분말의 ρ 값보다 훨씬 큰 값을 갖는다.

질소에 의해 도핑된 분말의 전기물리학적 연구결과를 좀더 자세히 분석해 보 면, 질소에 의해 도핑된 분말은 전도도 대역(conductivity band)까지 페르미 준위가 이동하게 할 수 있다.

값은 감소하고 공여체 센터(donor center)와 수용체 센터의 상호 보상이 일어나고, 상기 센터들은 탄소 입자 결정의 고유의 결함에 의해 결정된다. 이는 탄소 분말과 기공 벽의 비저항의 증가를 야기하고, 결과적으로 P<100kg/㎠인 압력에서 전력의 의존성 ρ는 약해진다.

의 감소에 따라서, 공여체 센터가 부분적으로 전자로 채워지고, 기공 벽과 탄소 입자들의 표면의 전도성이 증가하기 때문에, 분말의 입자들 사이의 접촉 저항력은 감소한다. 본 발명에 따라서, 탄소 분말의 전도성의 변화는 그 비용량의 변화를 야기한다.

질소에 의해 도핑된 탄소 분말의 파라미터를 시험하기 위하여, 도 1에 도시된 커패시터의 치수와 구조를 갖는 HES-커패시터(HES #3)가 제조된다. 음극 HES-커패시터 #3를 제조하도록, 질소로 도핑된 4g 질량의 탄소 분말이 사용된다. 커패시터의 에너지와 용량 파라미터는 HES-커패시터들 #1과 #2의 시험 파라미터에 유사한 모드들에서 시험된다.

HES-커패시터 #3의 에너지와 용량 파라미터의 시험은 0.8-1.8V 범위 내의 커패시터 전압은(커패시터의 충전 단계 증가에 따라서) 상기 범위(도 5a)의 HES-커패시터 #1과 #2의 전압의 증가에 비하여 상대적으로 빠르게 증가한다. 이것은 질소에 의해 도핑된 탄소 분말의 커패시턴스가 작게 감소하는 것을 증명한다. 그 후에, HES-커패시터 #3의 전압의 증가율은, 그 충전 단계의 증가에 따라서, 충전 과정의 마지막까지 일정하게 감소한다(도 5a, 의존성 곡선 3). HES-커패시터 #1, #2 및 #3에 의존성 U(t)는 질소에 의하여 탄소 입자를 도핑한 후에, HES-커패시터 #3의 전압이 충전 과정의 마지막까지 일정하게 증가한다는 것을 나타낸다. 게다가, HES-커패시터 #3의 전압 값은 HES-커패시터 #1과 #2의 전압 사이에 중간에 있다. 그 결과, HES-커패시터 #3의 충전 에너지(8,387.4J)는 HES-커패시터 #1의 충전 에너지(8,584.5J)보다 적은 값을 갖고 HES-커패시터#2의 충전 에너지의 값(8,116.5J)보다 큰 값을 갖는다. 즉, 커패시터의 충전 동안에 에너지 손실은 질소에 의해 탄소 분말의 도핑 후에 감소한다.

도 5b(의존성 곡선 3)로부터 전체 방전 범위에서 완전히 충전된 HES-커패시터 #3의 전압은 사실상 선형 패턴을 갖는다. 방전 과정의 최종 단계들에서, HES-커패시터들 #1과 #2의, 그 방전 전압의 선형성에 약간의 왜곡이 있는 경우, HES-커패시터 #3의 전압이 선형 변화는 이 범위에서 발견되지 않는다. 질소에 의한 탄소 분말의 도핑은 양의 영역으로 그 음극의 포텐셜을 확실하게 이동시키면서, 상기 커패시터들의 방전 전압의 선형성을 증가시키는 것이 명백하다. 상기 언급된 이론적인 계산에 따라서, 1.2 ~ 0.8V의 범위 내에서 커패시터의 방전 전압의 선형성의 증가는 (질소에 의해 탄소 분말의 도핑 후에) 전도도 대역까지 페르미 준위의 이동에 의하여 결정된다. 또한 질소에 의해 도핑된 탄소 분말은 다른 전기 화학적 커패시터용 DEL을 갖는 양극을 생산하기위해 사용될 수 있다는 것이 명백하다. 얻어진 실험 결과들은 탄소 물질들에서 질소의 농도가 변화함에 따라 그 물성들을 제어할 수 있고, 결과적으로 높은 비에너지, 비전력 및 작동 파라미터들을 갖는 다른 시스템들의 전기화학 커패시터용 DEL을 갖는 양극들을 생산하는 것을 가능하게 하는 것을 확실하게 한다.

커패시터의 방전 전압의 선형성이 증가함에 따라, 질소에 의한 탄소 분말의 도핑 후에, 그 커패시턴스에 약간의 감소가 있다. HES-커패시터 #3의 커패시턴스는 3,130 F이고 HES-커패시터 #3의 방전 에너지는 4,143.2J이다. 반면 충전-방전 과정의 에너지와 쿨롱 효율은 각각

= 49.4%와

= 78.2%이다. 상기 얻어진 결과로부터, 787.5F/g의 비커패시턴스를 갖도록 탄소 분말을 질소로 도핑한 후에, 분말의 비커패시턴스는 근소하게 감소하여 782.6 F/g이 된다. 충전 과정 직후에, 완전히 충전된 HES-커패시터 #1의 전압은 HES-커패시터#3의 전압보다 크고(도5a, 의존 1 및 3), 그러나 질소에 의해 도핑된 탄소 분말의 비커패시턴스의 근소한 감소(0.6%)에도 불구하고, HES-커패시터 #3의 쿨롱 용량(0.879 Ah)은 0.8 V 전압으로 이 커패시터를 방전하는 동안 HES-커패시터 #1의 쿨롱 용량(0.905 Ah)보다 단지 3% 작다. 질소에 의해 도핑된 분말의 음극을 갖도록 완전히 충전된 커패시터의 전압 값의 감소로 탄소 분말 입자의 격자 결정 안에서 질소 원자의 침투가 수소 산물의 그 과포텐셜(overpotential)이 근소하게 감소하게 한다. 또한 상기 효과로 인해 완전 충전과 방전 중에 HES-커패시터 #3의 에너지 효율성과 쿨롱 값이 감소하게 된다.

HES-커패시터 #3의 전압의 방전과 충전에 임피던스 |Z|에 대한 의존성에 대한 연구 결과는 질소에 의해 탄소 분말을 도핑 하는 것이 커패시터의 임피던스 의존성 패턴의 감소와 변화를 야기한다(도 6, 의존성 곡선 3). 우선, HES-커패시터 #3의 |Z|_BDCH와 |Z|_EDCH 값들은 최초 탄소 분말로 만들어진 음극을 갖는 커패시터의 임피던스 값에 대응하는 값들에 비하여 작은 값(|Z|_BDCH = 286.8mΩ 그리고 |Z|_EDCH = 140.1mΩ )들을 갖는다. 충전과 방전 동안에, HES-커패시터 #3의 임피던스 |Z|는 2.05배만큼 변하고, 임피던스는 146.6 mΩ만큼 증가한다. 우선 2.15 ~ 2.25V의 전압 범위 내에서 HES-커패시터 #3의 충전 동안에, 임피던스의 일정한 증가에 변화가 생긴다. 상기 전압 범위에서, 임피던스 |Z| 값이 우선 감소하고, 그 최소값을 통과하며, 더 나아가 빠르게 증가한다.

HES-커패시터 #3의 음극의 전위에서 임피던스 |Z|의 의존성에 대한 상세한 연구 결과는 임피던스의 유사한 변화가 상기 커패시터의 방전 중에 발생한다는 것을 나타낸다. 도 6의 삽입도에서, 1.8 V의 음극 (

) 전위에서(PbO₂/PbSO₄ 기준 전극의 전위와 관련하여), 임피던스 |Z|의 불규칙한 감소가 발생함을 나타낸다. 게다가, 매우 좁은 범위의 전위에서 커패시터가 방전되는 동안, 임피던스는 감소하고

는 증가한다. 상세한 연구 결과에서는 HES-커패시터 #3의 충전과 방전 동안의 불규칙한 임피던스 |Z|의 변화는 질소 원자와 관련된다. 임피던스 |Z|의 불규칙한 변화 위치와 값은 질소의 농도, 자유 전자 캐리어와 충전과 방전 전류의 값에 의존한다. 본 발명의 상세설명에 따르면, 임피던스 |Z|의 불규칙한 변화는 무전하 전위와 관련한 그 전위의 확실한 이동에서 탄소 분말 기공 벽들의 표면 근처의 층들의 물리적 p-n 접합의 형성에 연관되어 있다.

따라서, HES-커패시터 #3의 에너지, 용량 및 전력 파라미터의 시험은 질소에 의한 탄소 분말의 도핑이 HES-커패시터의 비전력 파라미터를 증가시키는 것을 가능하게 만드는 것을 보여준다. 다공성 탄소 소재들의 기공 벽에서의 질소의 농도의 변화에 의해 DEL을 갖는 다양한 커패시터들의 비전력 파라미터들을 상당히 증가시키는 것을 가능하게 하는 것은 명백하다.

<실시예 3>

본 실시예에서 탄소 판은, DEL을 구비하는 전극의 홀(hole)의 농도와 전도도를 증가시키기 위하여, 고속 전자(fast electron)에 의해 조사되었다. 활성화된 탄소 분말과 폴리머 결합제에 기초한 탄소 판은 2mm 두께와 33mm 직경의 디스크 형상을 가졌다. 초기 판의 비 전기저항은 그 값이 3.4 Ohm·cm이었다. 탄소 판으로 이루어진 디스크의 질량과 용적 밀도는 각각 1.0g 및 0.59g/cm³이었다. 판은 평균 에너지가 5.6MeV인 고속 전자에 의해 조사되었다. 전자의 전체 조사량(dose)은 5.2×10¹⁹ 전자/cm²이었다. 조사 중에, 판의 평균 온도는 60℃ 이상으로 상승하지 않았다.

조사 후의 탄소 판의 비저항의 측정 결과는, 판의 비저항이 2.1 Ohm·cm의 값까지 감소하였음을 나타내었다. 조사 전에, 탄소 판은 약하게 나타나는 p-형 전도성을 가졌고, 조사 후에, 전도도의 증가(1.62배)와 더불어 p-형 전도성에는 강하게 나타나는 패턴이 얻어졌다.

고속 전자에 의해 조사된 탄소 판의 용량과 에너지 파라미터를 테스트하고 탄소 판의 파라미터에 미치는 고속 전자의 영향의 효율을 결정하기 위하여, 2개의 밀봉된 HES-커패시터(HES-#4와 HES-#5)가 제조되었다. 이러한 PbO₂|H₂SO₄|C계 커패시터는 도 7에 도시된 디자인(18)의 원통형을 가졌으며, 구성품들의 전체 치수는 서로 유사하였다. 초기 탄소 판은 HES-커패시터 #4에 사용되었고, 고속 전자에 의해 조사된 탄소 판은 HES-커패시터 #5에 사용되었다. 커패시터(18)의 양극은 PbO₂ 기반의 활성 질량체(19)와 5% Sb를 함유하는 납 합금으로 제조된 집전기(20)로 이루어졌다. 양극의 직경과 두께는 각각 33mm와 1.4mm이었다. 커패시터(18)의 음극은 전도성 보호 코팅(22)을 구비하는 집전기(21)와 탄소 판(23)으로 이루어졌다. 음극의 집전기(21)는 주석-납 합금으로 제조되고 직경이 33mm이었다. 0.6mm 두께의 AGM-분리기(24)가 커패시터(18) 내에 사용되었다. 밀도가 1.26g/cm³인 황산 수용액의 전해액(도 7에 도시 생략)에 의한 양극, 탄소 판 및 분리기의 습윤(wetting) 처리 후에, 커패시터(18)가 조립되었다. 커패시터(18)의 전극 조립체(pack)는 밀봉된 폴리머 케이스(25) 내에 수용되었다. 커패시터(18)에는 저압 비상 밸브(26)가 갖추어져 있었다.

HES-커패시터 #4 및 #5의 최대 용량과 에너지 파라미터의 측정은 이하의 충전-방전 사이클의 알고리즘에 의해 실시되었다. 60mA의 일정한 전류에 의해 5시간 동안 충전, 충전 후 5분 휴지, 60mA의 일정한 전류에 의해 0.8V의 전압까지 방전, 및 방전 후에 5분 휴지. 안정한 에너지와 용량 파라미터를 얻기 위하여, 전술한 사이클 알고리즘으로 각 커패시터의 20회 충전-방전 사이클이 실행되었다. 커패시터 의 전압에 대한 |Z| 임피던스의 의존성의 측정은 337s^-1 사이클 주파수에서 실시되었다. HES-커패시터 #4와 #5의 전압의 시간 의존성(도 8)은, 60mA 전류에 의한 충전 중에 전체 전압 범위에서, HES-커패시터 #4의 전압이 HES-커패시터 #5의 전압보다 빠르게 증가하는 것을 나타낸다(도 8a). 대략 0.8V ~ 2V의 전압 범위에서, HES-커패시터 #4의 전압은 HES-커패시터 #5의 전압보다 대략 1.4배 빠르게 증가한다. HES-커패시터 #4와 #5는 디자인이 서로 동일하므로, 탄소 판에 대한 고속 전자의 영향은, 전도도의 증가와는 별도로, 커패시턴스의 증가를 일으킨다는 것은 명백하다. HES-커패시터 #4와 #5의 파라미터에 관한 더욱 상세한 연구 결과에 의하면, 0.8V ~ 2V의 전압 범위에서의 HES-커패시터 #5의 커패시턴스의 증가는 고속 전자에 의한 조사 후에 탄소 판의 기공의 벽의 표면 상태의 밀도 증가에 의해 주로 결정된다. 또한, 탄소 판의 조사 후에, 폴리머 결합제의 습윤성이 증가한다는 점에 주목하여야 하다. 이는 탄소 소재의 기공 내로의 전해액의 통과 효율을 증가시키고, 그에 따라 커패시터 커패시턴스의 부분적인 증가를 또한 일으킨다.

HES-커패시터 #4와 #5의 방전 전압의 시간 의존성으로부터, 사실상 방전의 전체 범위에서 커패시터 전압의 높은 선형성이 유지된다는 점은 명백하다. 방전의 초기 단계에서 커패시터 전압의 선형성으로부터의 약간의 편차는 탄소 판의 분극 저항과 커패시터의 높은 수준의 충전 상태와 관련이 있다는 점에 주목하여야 한다. HES-커패시터 #4d와 #5의 방전 전압에 기초하여 계산된 커패시턴스의 평균치는 각각 663.2F와 937.5F이다. 커패시터의 탄소 판의 질량이 1.0g이므로, 초기 탄소 판 의 C_m은 663.2F/g의 값을 가지며, 고속 전자에 의해 조사된 탄소 판의 C_m은 937.0F/g의 값을 가진다. 따라서, 전자에 의해 5.6MeV의 에너지와 5.2×10¹⁹ 전자/cm²의 조사량으로 조사되면, 탄소 판의 커패시턴스 Cm의 1.41배의 증가가 일어난다.

HES-커패시터의 방전 에너지와 방전 쿨롱 용량은 그 값이 각각 1,092.3J과 219.9mA·h이고, HES-커패시터 #5의 경우에는 각각 1,437.7J과 290.2mA·h인데, 다시 말하자면, 고속 전자에 의한 탄소 판의 조사 후에 커패시터의 방전 에너지와 방전 쿨롱 용량은 1.32배 증가하였다. 에너지와 용량 파라미터의 증가와는 별도로, HES-커패시터 #5의 에너지와 쿨롱 효율이 상당히 증가한다. 완전 충전과 0.8V까지의 방전 시에, HES-커패시터의 η_E와 η_Q 파라미터는 η_{E =}43.1%와 η_{Q =}73.3%이었고, HES-커패시터 #5에 대해서는 η_{E =}60.4%와 η_{Q =}96.7%이었다.

커패시터의 충전과 방전 중에 HES-커패시터 #4와 #5의 전압에 대한 |Z| 임피던스의 의존성에 관한 연구는, 고속 전자에 의해 조사된 탄소 판의 전도도 및 커패시턴스의 증가와 더불어, HES-커패시터 #5의 |Z| 임피던스의 감소가 일어난다는 점을 확증할 수 있게 한다. 도 9는, 고속 전자에 의한 탄소 판의 조사가 커패시터의 임피던스의 의존성의 패턴 변화를 일으키지 않으나 넓은 전압 범위에서 |Z| 임피던스의 값이 상당히 감소하는 것을 나타낸다. HES-커패시터 #4와 #5의 |Z|_BDCH와 |Z|_EDCH의 값은 327.4mOhm, 75.0mOhm, 194.0mOhm, 68.1mOhm이다. 얻어진 결과로부터, 탄소 판의 조사 후에 커패시터의 |Z|_BDCH는 1.69배 감소한다. HES-커패시터 #4와 #5의 임피던스의 증분은 각각 252.4mOhm과 125.9mOhm이므로, HES-커패시터 #5가 HES-커패시터 #5보다 높은 비전력(specific power)을 가진다는 점은 명백하다.

또한, 커패시터의 임피던스의 감소에 의해 충전과 방전 중에 에너지 손실이 감소하고, 그에 따라 위에서 실험적으로 밝혀진 바와 같이 에너지와 쿨롱 효율이 증가한다는 점도 명백하다.

따라서, 이러한 실시예로부터, 탄소 판에 대한 고속 전자의 영향은 전도도와 커패시턴스의 상당한 증가를 일으킨다는 점이 명확해진다. 고-에너지 전자에 의한 탄소 소재의 조사 중에, 다량의 격자 결함부들이 형성되고, 이는 평형 홀의 농도와 표면 상태 밀도를 증가시킨다. 탄소 소재의 파라미터에 대한 유사한 영향은 탄소 소재의 격자 결함부 형성의 임계 에너지보다도 높은 에너지를 가진 다른 입자와 양자에도 영향을 미친다는 점은 명백하다. 탄소 소재의 커패시턴스와 전도도의 증가치는 조사 입자의 에너지, 질량 및 조사량에 의존한다. 전기화학 커패시터의 DEL을 구비하는 전극용으로 설계된 탄소 소재와 기타 전도성 비금속 물질 모두의 에너지와 용량 파리미터를 효율적으로 제어하는 것이 가능하다.

본 발명에 기재된 특정 실시예는, PbO₂|H₂SO₄|C계의 HES-커패시터의 비에너지, 비용량 및 비전력 파라미터의 고효율적인 향상과 함께, 활성 탄소 소재에 기초하여 DEL을 구비하는 제안된 전극을 구현하는 여러 변형예를 설명하고 있으나, 전기화학 커패시터 분야의 당업자라면, 제시된 실시예가 a) 본 발명에 기재된 다른 활성 물질에 기초하여 본 발명에 기재된 다른 방법에 의하여 DEL을 구비한 제안된 전극을 제조할 수 있는 가능성과 b) 다른 시스템의 전기화학 커패시터 내에 DEL을 구비한 제안된 전극을 사용할 수 있는 가능성을 제한하는 것은 아니라는 점은 명백하다.

따라서, 본 발명의 특정 실시예가 상세히 전술되었으나, 본 발명의 범위는 그러한 개시 내용에 의해 제한되는 것으로 고려되지 않아야 하고, 이하의 청구범위에 의해 명시된 바와 같은 본 발명의 사상을 벗어나지 않는 다수의 변형례가 가능하다.

Claims

이중 전기층 전기화학 커패시터에 사용하기 위한, p-형 전도성을 가진 다공질 비금속 전도성 소재에 기초한 전극으로서,

기공 벽 내에 1×10¹⁶ cm^-3 이상의 홀의 농도를 가지는 전극 소재와,

수용체인 불순물 원자와 공여체인 불순물 원자를 함유하는 활성 전극 소재를 포함하며,

활성 물질은 수용체인 고유 격자 결함부들을 또한 포함하는 것을 특징으로 하는 전극.
제1항에 있어서,

상기 커패시터는 수용성 전해액 또는 유기 전해액과 함께 사용되도록 설계된 것을 특징으로 하는 전극.
제1항에 있어서,

폴리머 결합제를 또한 포함하는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재의 기공 벽 내의 홀의 농도는 대략 5×10¹⁸cm^-3 내지 대략 2×10²¹ cm^-3의 범위 내에 있는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재 표면의 비면적은 대략 600m²/g 내지 대략 2,500m²/g의 범위에 있는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재는 대략 0.08% 내지 대략 2.5% 함량의 붕소를 함유하는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재는 대략 0.1% 내지 대략 5.0% 함량의 질소를 함유하는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재는 대략 0.001% 내지 대략 0.2% 함량의 실리콘을 함유하는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재는 열적 방법, 이온적 방법, 또는 전기화학적 방법에 의해 도핑된 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재는 화학 처리, 전기화학 처리 및/또는 열 처리되어 있는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재의 도핑은, 탄화 및 활성화 공정이 일어날 때까지 초기 전극 소재 내에 도핑 불순물을 첨가하여 활성 물질을 합성함으로써 실시된 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재는 고에너지 입자 또는 양자에 의해 조사된 것을 특징으로 하는 전극.
제1항에 있어서,

활성 물질은 SiC, Si, 산화티타늄, TiC, TiCN, TiN, MoN, RuO₂, SnO₂, 카빈(carbin), 풀러린, 탄소 나노입자, 탄소 나노튜브, 및 다이아몬드의 다양한 비율 의 여러 혼합물 또는 조합물로 이루어진 그룹으로부터 선택된 다공질 비금속 전도성 소재로 제조된 것을 특징으로 하는 전극.
제1항에 있어서,

폴리머 결합제를 또한 포함하는 것을 특징으로 하는 전극.
제1항에 있어서,

전극 소재의 기공 벽 내의 홀의 농도는 대략 1×10¹⁶ cm^-3 내지 대략 5×10²¹cm^-3의 범위 내에 있는 것을 특징으로 하는 전극
이중 전기층 전기화학 커패시터 내에서의 사용을 위하여, p-형 전도성을 가진 다공성 비금속 전도성 소재에 기초한 전극으로서,

기공 벽 내에 1×10¹⁶cm^-3 이상의 홀의 농도와, 대략 600m²/g 내지 대략 2,500m²/g 사이의 비면적을 가지는 전극 소재와,

폴리머 결합제와,

적어도 붕소로 도핑된 활성 전극 소재를 포함하며,

활성 물질은 수용체인 고유 격자 결함부들을 또한 포함하는 것을 특징으로 하는 전극.
제16항에 있어서,

상기 커패시터는 수용성 또는 유기 전해액과 함께 사용되도록 설계된 것을 특징으로 하는 전극.
제16항에 있어서,

폴리머 결합제를 또한 포함하는 것을 특징으로 하는 전극.
제16항에 있어서,

전극 소재의 기공 벽 내의 홀의 농도는 대략 5×10¹⁸cm^-3 내지 대략 2×10²¹cm^-3의 범위 내에 있는 것을 특징으로 하는 전극.
제16항에 있어서,

전극 소재는 대략 0.08% 내지 대략 2.5% 함량의 붕소를 함유하는 것을 특징으로 하는 전극.
제16항에 있어서,

전극 소재는 대략 0.1% 내지 대략 5.0% 함량의 질소를 또한 함유하는 것을 특징으로 하는 전극.
제16항에 있어서,

전극 소재는 대략 0.001% 내지 대략 0.2% 함량의 실리콘을 또한 함유하는 것을 특징으로 하는 전극.
제16항에 있어서,

전극 소재는 열적 방법, 이온적 방법, 또는 전기화학적 방법에 의해 도핑된 것을 특징으로 하는 전극.
이중 전기층 전기화학 커패시터에 사용하기 위한, p-형 전도성을 가진 다공성 비금속 전도성 소재에 기초한 전극으로서,

기공 벽 내에 1×10¹⁶cm^-3 이상의 홀의 농도와, 대략 600m²/g 내지 대략 2,500m²/g 사이의 비면적을 가지는 전극 소재와,

폴리머 결합제와,

붕소, 질소, 인, 실리콘 및 이들의 다양한 조합의 그룹으로부터 선택된 도펀트로 도핑된 활성 전극 소재를 포함하며,

활성 물질은 수용체인 고유 격자 결함부들을 또한 포함하는 것을 특징으로 하는 전극.
제16항에 있어서,

전극 소재는 열적 방법, 이온적 방법, 또는 전기화학적 방법에 의해 도핑된 것을 특징으로 하는 전극.