[go: up one dir, main page]

KR20090072644A - 고출력 엘이디 패키지 및 그 제조방법 - Google Patents

고출력 엘이디 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20090072644A
KR20090072644A KR1020070140815A KR20070140815A KR20090072644A KR 20090072644 A KR20090072644 A KR 20090072644A KR 1020070140815 A KR1020070140815 A KR 1020070140815A KR 20070140815 A KR20070140815 A KR 20070140815A KR 20090072644 A KR20090072644 A KR 20090072644A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting chip
led
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070140815A
Other languages
English (en)
Other versions
KR100977260B1 (ko
Inventor
김태진
Original Assignee
한국 고덴시 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국 고덴시 주식회사 filed Critical 한국 고덴시 주식회사
Priority to KR1020070140815A priority Critical patent/KR100977260B1/ko
Publication of KR20090072644A publication Critical patent/KR20090072644A/ko
Application granted granted Critical
Publication of KR100977260B1 publication Critical patent/KR100977260B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 광원으로서 엘이디 소자를 사용하는 고휘도 및 고출력의 발광 엘이디 패키지 및 그 제조방법에 관한 것으로, 기판의 상면에는 요철구조의 절연패턴을 갖는 상부전극이 형성되고, 하면에는 절연패턴에 의해 서로 절연되는 애노드전극, 캐소드전극 및 방열판이 부착되며, 상기 상부전극과 상기 애노드전극, 캐소드전극을 각각 전기적으로 연결해주도록 전도성 도금막이 형성된 전극연결홀이 구비되고, 상기 방열판과 결합되는 부분의 일부에 엘이디 공동이 형성되는 인쇄회로기판; 상기 엘이디 공동이 형성된 부분의 상기 방열판에 실장되는 발광 칩; 상기 발광 칩과 상기 상부전극을 전기적으로 연결해주는 와이어; 상기 인쇄회로기판의 발광 칩 위로 덮으며 트랜스퍼 몰딩으로 제조되는 렌즈;를 포함하고, 상기 인쇄회로기판의 상부전극이 요철구조의 패턴으로 형성되어 상기 렌즈의 이탈을 방지하는 구조로 됨으로써, 발광 작용중에 엘이디 소자로부터 방열 효과를 높일 수 있고, 몰드수지의 이탈을 방지할 수 있는 효과가 있다.
엘이디, 디라미네이션, 절연, 패턴

Description

고출력 엘이디 패키지 및 그 제조방법{High Power LED Package and Manufacturing Method Thereof}
본 발명은 광원으로서 엘이디 소자를 사용하는 고휘도 및 고출력의 발광 엘이디 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 발광 작용중에 엘이디 소자로부터 방열 효과를 높일 수 있고, 몰드수지로 이루어진 렌즈의 디라미네이션(delamination)을 방지할 수 있는 엘이디 패키지 및 그 제조방법에 관한 것이다.
이와 같은 본 발명은 일반조명, LCD 디스플레이의 백라이팅, 자동차의 전조등 이외에 고출력의 발광다이오드를 필요로하는 전기, 전자, 자동차 등에 적용되는 제품으로 사용가능하다.
광원으로서 엘이디 소자를 갖는 종래의 엘이디 패키지는 기판상에 엘이디 소자를 실장하고 이를 전원에 전기적으로 연결한 다음 발광시켜 작동하게 된다.
이와 같은 엘이디 패키지에서 엘이디 소자는 그 특성에 따라서 빛을 발생시킴과 동시에 열을 발생시키며, 그 열의 외부 방출이 잘되어 과열되지 않아야 그 사용 수명 및 출력 효율을 좋게 유지할 수 있다.
현재 히트싱크(Heat Sink)가 구비된 표면실장의 고출력 엘이디 제품은 크게 리드프레임 구조의 엘이디 제품과 인쇄회로기판의 엘이디 제품의 두가지 형태를 갖추고 있다.
상기 리드프레임 구조의 엘이디 제품의 경우, 수지구조물의 리드프레임 패키지로서 집광을 위하여 렌즈를 부착하고, 인쇄회로기판의 엘이디 제품은 세라믹 기판 또는 에폭시 수지 기판을 이용한 제품으로서 렌즈를 부착한다.
그러나, 상기 두 방식은 렌즈를 부착하는 방식으로서 렌즈를 별도로 사출해야 하고, 렌즈의 접착공정이 부가적으로 필요하기 때문에 생산성이 떨어져 가격상승의 요인이 된다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 렌즈를 트랜스퍼 몰딩 금형에 가공하여 성형시에 작업함으로써, 렌즈의 접착공정이 불필요하고, 제품의 생산단가를 낮추어 생산성 증대와 가격안정을 이룰 수 있는 엘이디 패키지를 제공하는데 그 목적이 있다.
본 발명의 다른 목적으로는, 패턴 설계시 몰드수지 이탈 방지패턴을 삽입함으로써, 디라미네이션(DELAMINATION)을 방지하여 제품의 신뢰성을 향상시킬 수 있는 엘이디 패키지를 제공하고자 하는 것이다.
본 발명의 또다른 목적으로는, 금속 히트싱크가 부착된 인쇄회로기판을 적용하여 고객 사용시 표면실장할 수 있으며, 열방출 효율이 뛰어나 제품의 수명을 연장할 수 있는 엘이디 패키지를 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위해서, 본 발명에서는 상면에는 요철구조의 절연패턴을 갖는 상부전극이 형성되고, 하면에는 절연패턴에 의해 서로 절연되는 애노드전극, 캐소드전극 및 방열판이 부착되며, 상기 상부전극과 상기 애노드전극, 캐소드전극을 각각 전기적으로 연결해주도록 전도성 도금막이 형성된 전극연결홀이 구비되고, 상기 방열판과 결합되는 부분의 일부에 엘이디 공동이 형성되는 인쇄회로기판; 상기 엘이디 공동이 형성된 부분의 상기 방열판에 실장되는 발광 칩; 상기 발광 칩과 상기 상부전극을 전기적으로 연결해주는 와이어; 상기 인쇄회로기판의 발광 칩 위로 덮으며 트랜스퍼 몰딩으로 제조되는 렌즈;를 포함하고, 상기 인쇄회로기판의 상부전극이 요철구조의 패턴으로 형성되어 상기 렌즈의 이탈을 방지하는 구조인 것을 특징으로 하는 고출력 엘이디 패키지가 제공된다.
본 발명에 있어서, 상기 상부전극은 상기 엘이디 공동을 동심원으로 하는 도우넛 형태로 형성되며, 상기 애노드전극과 캐소드전극에 전기적으로 연결된 각 부위가 서로 절연되도록 이등분되는 절연패턴으로 형성되는 것이 바람직하다.
본 발명의 실시에 있어서, 상기 상부전극층은 상기 엘이디 공동을 동심원으로 하는 도우넛 형태로 형성되며, 상기 애노드전극과 캐소드전극에 전기적으로 연결된 각 부위가 서로 절연되도록 상기 도우넛형태 전극층이 이등분되어 절연패턴으로 형성될 수 있다.
본 발명의 바람직한 실시에 있어서, 상기 2등분된 전극층은 금도금을 위해 측면에 연결되도록 꼬리형태의 연결선이 형성되는 것이 더욱 바람직하다. 이는 패키지가 기판에 다수개 형성될 때, 금도금 부위를 도우넛 형태의 전극층으로 한정하기 위한 것으로, 사용되는 금막을 최소화할 수 있는 장점이 있다.
본 발명에 있어서, 상기 상부전극, 애노드전극, 캐소드전극 및 방열판에는 금도금층을 형성하는 것이 바람직하다.
이는 전극의 구리면이 전기는 잘 통하지만 쉽게 산화될 수 있으므로, 그대로 발광 칩과 와이어 본딩을 할 경우 와이어가 떨어질 수 있는 문제점을 가지고 있어서, 금도금층을 전극에 형성하는 것이다.
본 발명에 있어서, 상기 엘이디 공동을 이루는 기판의 벽면에는 상기 발광 칩의 광을 반사하기 위한 리플렉터면이 형성되도록 도금층이 형성되며, 상기 도금층은 구리를 이용한다.
또한, 본 발명의 상기 애노드전극, 캐소드 전극 및 방열판은 전기전도성 접착제로 상기 기판의 하면에 부착되며, 구리로 이루어지고, 상기 방열판의 양측으로 애노드전극과 캐소드전극이 위치하는 형태를 갖는다.
또한, 상기와 같은 목적을 달성하기 위한 고출력 엘이디 패키지 제조방법은,상면에 금속도금층이 형성된 기판을 제조하는 단계; 상기 기판의 중앙에 발광 칩을 장착하기 위한 엘이디 공동을 형성하고, 양측에 전극연결홀을 형성하는 단계; 상기 기판의 상기 금속도금층을 에칭해서 요철구조의 절연패턴을 갖는 상부전극을 형성하는 단계; 상기 엘이디 공동과 전극연결홀에 전도성 도금막이 형성되도록 도금하는 단계; 상기 기판의 하면에 구리판을 부착하는 단계; 상기 구리판을 에칭하여 방열판과 애노드전극, 캐소드전극으로 분할하는 단계; 상기 상부전극, 애노드전극, 캐소드전극 및 방열판에 금도금층을 형성하는 단계; 상기 엘이디 공동에 발광 칩을 장착하는 단계; 상기 발광 칩과 상기 상부전극에 와이어 본딩하는 단계; 및 상기 발광 칩 위에 트랜스퍼 몰딩으로 렌즈를 장착하는 단계;를 포함하여 진행된다.
본 발명에 있어서, 상기 구리판의 부착은 상부 전극과 하부 전극판의 전기적 연결을 원할히하기 위해, 전도성 접착제로 형성되는 것이 바람직하다.
본 발명에 있어서, 상기 발광 칩과 상기 상부전극에 와이어 본딩하는 단계 후 형광체 파우더가 포함된 액상의 수지로 상기 발광 칩의 상부를 코팅하여 백색 엘이디를 제조하는 단계가 더 포함될 수 있다.
본 발명에 있어서, 상기 발광칩은 다수개를 동시에 성형한 후, 기판을 소잉하여 각각의 소자들로 분리하여 사용할 수 있다. 본 발명의 실시에 있어서, 상기 금속도금층은 엘이디를 동심으로 2개의 원으로 이루어진 도우넛 형태의 원이 2등분되고, 패키지의 측면과 연결되어, 도우넛 형태의 전극면에만 금 도금층을 형성하는 것이 더욱 바람직하다.
상기와 같은 구성을 갖는 본 발명에 의하면, 인쇄회로기판을 이용한 제조방법으로서 제품의 대량생산이 가능하고, 기판에 트랜스퍼 몰딩을 이용한 렌즈를 형성함으로써 제조비용 절감할 수 있는 효과가 있다.
또한, 인쇄회로기판의 상면에 요철구조의 표면형상을 만들어 몰드수지의 이탈을 방지하여 디라미네이션 문제를 해결할 수 있고, 하부에 히트싱크를 형성함으로써 열 방출의 효과가 우수한 효과가 있다.
이하, 본 발명의 엘이디 패키지 및 그 제조방법의 실시예를 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 엘이디 패키지를 도시한 단면도이며, 도 2a 내지 도 2g는 본 발명에 따른 인쇄회로기판의 제조방법을 순차적으로 도시한 단면도이고, 도 3a 내지 도 3d는 본 발명의 따른 인쇄회로기판을 층별로 도시한 것이다.
본 발명에 따른 엘이디 패키지는 도 1에 도시된 바와 같이, 상면에 요철구조의 절연패턴을 갖는 상부전극(13a)(13b)이 형성되는 인쇄회로기판과, 상기 인쇄회 로기판의 엘이디 공동에 실장되는 발광 칩(20)과, 상기 발광 칩(20)과 상기 상부전극(13a)(13b)을 전기적으로 연결해주는 와이어(50)와, 상기 인쇄회로기판의 발광 칩(20) 위로 덮으며 트랜스퍼 몰딩으로 제조되는 렌즈(60)를 포함하여 이루어진다.
상기 인쇄회로기판은 에폭시 수지층으로 이루어진 기판(12)을 포함한다.
상기 기판(12)은 0.3mm의 두께를 가지는 에폭시 수지층으로 이루어지는 것이 바람직하며, 상면에 구리도금층(13)이 형성되고, 상기 구리도금층(13)에 패턴을 형성함으로써, 상부전극(13a)(13b)을 형성한다.
본 발명의 인쇄회로기판은 상기 발광 칩(20)에 전원을 공급하기 위한 전극 패턴들이 형성되는데, 상기 전극 패턴은 기판(12)의 상면과 하면에 형성된다.
상기 인쇄회로기판(10)의 상면에 형성된 전극 패턴은 광원을 이루는 발광 칩(20)과 전기적 연결을 이루기 위한 것이고, 하면에 형성된 전극 패턴은 본 엘이지 패키지가 표면 실장(SMD: Surface Mounted Device) 형으로서 다른 인쇄회로기판(미 도시)의 표면에 실장되어 전기적 연결을 이루기 위한 패드(pad)를 형성하는 것이다.
본 발명의 상부전극(13a)(13b)은 몰드 수지의 디라미네이션을 방지하도록 요철구조를 갖는 절연패턴으로 형성된다.
구체적으로, 본 발명의 상부전극(13a)(13b)은 상기 구리도금층(13)을 에칭해서 요철구조의 절연패턴을 형성하는데, 도 3b에서 보는 바와 같이, 발광 칩(20)이 실장되는 엘이디 공동(12a)을 동심원으로 하는 도우넛 형태로 형성되며, 기판의 하부에 형성되는 전극패턴과 전기적으로 연결된 각 부위가 서로 절연되도록 이등분된 다. 도면에서 보는 바와 같이, 각각의 상부전극(13a)(13b)은 비스듬하게 경사진 형태로 절연면을 형성하여 이등분되는 것이 바람직하다.
이와 같이 상부전극(13a)(13b)이 요철구조의 패턴으로 형성되어 상기 렌즈의 이탈을 방지할 수 있다.
한편, 상기 기판(12)의 하면에는 절연패턴에 의해 서로 절연되는 애노드전극(10a), 캐소드전극(10c) 및 방열판(10b)이 부착된다.
상기 애노드전극(10a), 캐소드전극(10c) 및 방열판(10b)은 전기전도성 접착제(11)로 상기 기판(12)의 하면에 부착되는데, 상기 전기전도성 접착제(11)로는 열전달이 우수한 전기전도성 접착제(예를 들면, Ag에폭시)가 사용되는 것이 바람직하다.
상기 애노드전극(10a), 캐소드전극(10c) 및 방열판(10b)은 구리로 이루어지는 것이 바람직한데, 구리필름(t=0.35mm)을 에칭하여 형성한다.
이 경우, 도 3d에 도시한 바와 같이, 상기 방열판(10b)을 중앙에 형성하고, 상기 방열판(10b)의 양측으로 애노드전극(10a)과 캐소드전극(10c)이 위치하는 형태를 갖는다.
상기 기판(12)에는 상기 방열판(10b)과 결합되는 부분의 일부에 엘이디(led) 공동(12a)이 형성되고, 상기 상부전극(13a)(13b)과 상기 애노드전극(10a), 캐소드전극(10c)을 각각 전기적으로 연결해주도록 전극연결홀(12b)이 구비된다.
즉, 상면과 하면의 전극 패턴들은 기판(12)을 관통하는 관통 홀(Via)(12b)들을 통하여 전기적으로 연결되며, 이를 위해 상기 전극연결홀(12b)에는 도금층(16) 이 형성된다.
한편, 상기 엘이디 공동(12a)을 이루는 기판의 벽면에는 상기 발광 칩(20)의 광을 반사하기 위한 리플렉터면이 형성되도록 도금층(15)이 형성되며, 상기 도금층은 구리를 이용한다.
또한, 상기 상부전극(13a)(13b), 애노드전극(10a), 캐소드전극(10c) 및 방열판(10b)에는 금도금층(14a)(14b)(18a)(18b)(18c)이 형성된다.
이와 같이 전극의 표면에 금도금층을 형성하는 것은 전극의 구리면이 전기는 잘 통하지만 쉽게 산화될 수 있으므로, 그대로 발광 칩(20)과 와이어 본딩을 할 경우 와이어(50)가 떨어질 수 있는 문제점을 가지고 있어서, 구리로 된 전극 위에 금도금층(14a)(14b)(18a)(18b)(18c)을 형성하는 것이다.
도 3a 내지 도 3d는 본 발명의 따른 인쇄회로기판을 층별로 도시한 평면도로서, 도 3a는 구리도금층(13)인 제1 레이어에 캐소드 마크(M)를 인쇄의 방법을 활용하여 표시한 것을 나타내며, 도 3b는 상기 제1 레이어에 상부전극 및 디라미네이션(DELAMINATION)을 방지하는 패턴이 내재되고, 각 전극은 절연되어 있는 것을 나타내었다.
상기 제1 레이어는 상술한 바와 같이, 구리도금층(13)을 에칭해서 요철구조의 절연패턴을 형성하는 것으로, 발광 칩(20)이 실장되는 엘이디 공동(12a)을 동심원으로 하는 도우넛 형태로 형성되며, 기판의 하부에 형성되는 전극패턴과 전기적으로 연결된 각 부위가 서로 절연되도록 이등분되는 형태를 갖는다. 도면에서 보는 바와 같이, 각각의 상부전극(13a)(13b)은 비스듬하게 경사진 형태로 절연면을 형성 하여 이등분되는 것이 바람직하다.
도 3c는 절연 에폭시 수지층인 제2 레이어를 도시한 평면도로서, 엘이디 공동(12a)의 벽면에 반사 리플렉터면이 형성되고, 양측에는 전극연결홀(12b)이 형성되어 상면과 하면의 전극의 전류 연결통로로 사용된다.
도 3d는 SMT 단자로 사용되는 제3 레이어를 도시한 평면도로서, 애노드단자(10a)와 방열판(10b), 캐소드 단자(10c)로 구성된다.
상기와 같은 본 발명에 따른 엘이디 패키지의 제조 방법은 아래와 같은 공정 단계들을 거친다.
먼저, 상면에 금속도금층(13)이 형성된 기판(12)을 제조한 후(도 2a), 상기 기판(12)의 중앙에 발광 칩을 장착하기 위한 엘이디 공동(12a)을 형성하고, 양측에 전극연결홀(12b)을 형성한다.(도 2b)
여기서, 상기 금속도금층(13)은 구리도금층으로 이루어지는 것이 바람직하며, 상기 엘이디 공동(12a)과 전극연결홀(12b)은 드릴링으로 홀을 뚫는다.
이후, 상기 기판의 상기 금속도금층(13)을 에칭해서 요철구조의 절연패턴을 갖는 상부전극(13a)(13b)을 형성한다.(도 2c)
이후, 상기 엘이디 공동(12a)과 전극연결홀(12b)에 전도성 도금막(15)(16)이 형성되도록 도금한다.(도 2d)
이후, 상기 기판(12)의 하면에 전기전도성 접착제(11)로 구리판(10)을 부착하고(도 2e), 상기 구리판(10)을 에칭하여 방열판(10b)과 애노드전극(10a), 캐소드전극(10c)으로 나눈다.(도 2f)
이후, 상기 상부전극, 애노드전극, 캐소드전극 및 방열판에 금도금층(14a)(14b)(18a)(18b)(18c)을 형성하여 인쇄회로기판의 제조를 완성한다.
도 4는 본 발명에 따라 완성된 인쇄회로기판을 도시한 평면도이다.
또한, 도 5는 본 발명에 따라 제조된 인쇄회로기판의 앞면을 나타내는 사진이고, 도 6은 본 발명에 따라 제조된 인쇄회로기판의 뒷면을 나타내는 사진으로서, 본 발명에 따른 인쇄회로기판을 이용한 제조방법을 통해 제품의 대량생산이 가능하다.
이와 같이 제조된 인쇄회로기판을 이용하여 패키지를 제조하는 방법은, 상기 엘이디 공동(12a)에 발광 칩(20)을 장착하고, 상기 발광 칩(20)과 상기 상부전극(13a)(13b)의 금도금층(14a)(14b)에 와이어(50)를 본딩하고, 상기 발광 칩(20) 위에 트랜스퍼 몰딩으로 렌즈(60)를 장착함으로써, 패키지의 제조를 완성한다.
본 발명에 있어서, 상기 발광 칩과 상기 상부전극에 와이어 본딩하는 단계 후 형광체 파우더가 포함된 액상의 수지로 상기 발광 칩의 상부를 코팅하여 백색 엘이디를 제조하는 단계가 더 포함될 수 있다.
도 7은 본 발명에 따라 제조된 엘이디 패키지를 나타내는 사진으로서, 이와 같은 본 발명의 엘이디 패키지는 기판에 트랜스퍼 몰딩을 이용한 렌즈(60)를 형성하면서도 요철구조의 패턴형상을 만들어 몰드수지의 이탈을 방지하여 디라미네이션 문제를 해결할 수 있다.
도 1은 본 발명에 따른 엘이디 패키지를 도시한 단면도,
도 2a 내지 도 2g는 본 발명에 따른 인쇄회로기판의 제조방법을 순차적으로 도시한 단면도,
도 3a 내지 도 3d는 본 발명의 따른 인쇄회로기판을 층별로 도시한 것으로서,
도 3a는 제1 레이어에 캐소드 마크를 인쇄한 평면도,
도 3b는 제1 레이어를 도시한 평면도,
도 3c는 제2 레이어를 도시한 평면도,
도 3d는 제3 레이어를 도시한 평면도,
도 4는 본 발명에 따라 완성된 인쇄회로기판을 도시한 평면도,
도 5는 본 발명에 따라 제조된 인쇄회로기판의 앞면을 나타내는 사진,
도 6은 본 발명에 따라 제조된 인쇄회로기판의 뒷면을 나타내는 사진,
도 7은 본 발명에 따라 제조된 엘이디 패키지를 나타내는 사진.
<도면 중 주요부분에 대한 부호의 설명>

Claims (9)

  1. 기판의 상면에는 요철구조의 절연패턴을 갖는 상부전극층이 형성되고, 기판의 하면에는 절연패턴에 의해 서로 절연되는 애노드전극, 캐소드전극 및 방열판이 부착되며, 상기 상부전극과 상기 애노드전극, 캐소드전극을 각각 전기적으로 연결해주도록 전도성 도금막이 형성된 전극연결홀이 구비되고, 상기 방열판과 결합되는 부분의 일부에 엘이디 공동이 형성되는 인쇄회로기판;
    상기 엘이디 공동이 형성된 부분의 상기 방열판에 실장되는 발광 칩;
    상기 발광 칩과 상기 상부전극을 전기적으로 연결해주는 와이어;
    상기 발광 칩 위로 덮으며 트랜스퍼 몰딩으로 제조되는 렌즈;를 포함하고,
    상기 상부전극이 요철구조의 패턴으로 형성되어 상기 렌즈의 이탈을 방지하는 구조인 것을 특징으로 하는 고출력 엘이디 패키지.
  2. 제1항에 있어서,
    상기 상부전극층은 상기 엘이디 공동을 동심원으로 하는 도우넛 형태로 형성되며, 상기 애노드전극과 캐소드전극에 전기적으로 연결된 각 부위가 서로 절연되도록 상기 도우넛형태 전극층이 이등분되어 절연패턴으로 형성되는 것을 특징으로 하는 고출력 엘이디 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 상부전극, 애노드전극, 캐소드전극 및 방열판에는 금도금층을 형성하는 것을 특징으로 하는 고출력 엘이디 패키지.
  4. 제1항에 있어서,
    상기 엘이디 공동을 이루는 기판의 벽면에는 상기 발광 칩의 광을 반사하기 위한 리플렉터면이 형성되도록 도금층이 형성되는 것을 특징으로 하는 고출력 엘이디 패키지.
  5. 제2항에 있어서,
    상기 2등분된 전극층은 금도금을 위해 측면에 연결되도록 형성되는 것을 특징으로 하는 고출력 엘이디 패키지.
  6. 제1항에 있어서,
    상기 애노드전극, 캐소드전극 및 방열판은 구리로 이루어지며, 상기 방열판의 양측으로 애노드전극과 캐소드전극이 위치하는 것을 특징으로 하는 고출력 엘이디 패키지.
  7. 상면에 금속도금층이 형성된 기판을 제조하는 단계;
    상기 기판의 중앙에 발광 칩을 장착하기 위한 엘이디 공동을 형성하고, 양측에 전극연결홀을 형성하는 단계;
    상기 기판의 상기 금속도금층을 에칭해서 요철구조의 절연패턴을 갖는 상부전극을 형성하는 단계;
    상기 엘이디 공동과 전극연결홀에 전도성 도금막이 형성되도록 도금하는 단계;
    상기 기판의 하면에 구리판을 부착하는 단계;
    상기 구리판을 에칭하여 방열판과 애노드전극, 캐소드전극으로 분할하는 단계;
    상기 상부전극, 애노드전극, 캐소드전극 및 방열판에 금도금층을 형성하는 단계;
    상기 엘이디 공동에 발광 칩을 장착하는 단계;
    상기 발광 칩과 상기 상부전극에 와이어 본딩하는 단계; 및
    상기 발광 칩 위에 트랜스퍼 몰딩으로 렌즈를 장착하는 단계;를 포함하여 진행되는 고출력 엘이디 패키지 제조방법.
  8. 제7항에 있어서,
    상기 발광 칩과 상기 상부전극에 와이어 본딩하는 단계 후 형광체 파우더가 포함된 액상의 수지로 상기 발광 칩의 상부를 코팅하여 백색 엘이디를 제조하는 단계가 더 포함되는 것을 특징으로 하는 고출력 엘이디 패키지 제조방법.
  9. 제7항에 있어서, 상기 금속도금층은 엘이디를 동심으로 2개의 원으로 이루어 진 도우넛 형태의 원이 2등분되고, 패키지의 측면과 연결되는 것을 특징으로 하는 고출력 엘이디 패키지 제조방법.
KR1020070140815A 2007-12-28 2007-12-28 고출력 엘이디 패키지 및 그 제조방법 Expired - Fee Related KR100977260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140815A KR100977260B1 (ko) 2007-12-28 2007-12-28 고출력 엘이디 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140815A KR100977260B1 (ko) 2007-12-28 2007-12-28 고출력 엘이디 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090072644A true KR20090072644A (ko) 2009-07-02
KR100977260B1 KR100977260B1 (ko) 2010-08-23

Family

ID=41329842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140815A Expired - Fee Related KR100977260B1 (ko) 2007-12-28 2007-12-28 고출력 엘이디 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100977260B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051488B1 (ko) * 2009-01-23 2011-07-25 주식회사 두성에이텍 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101051690B1 (ko) * 2010-04-28 2011-07-25 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101129002B1 (ko) * 2010-04-28 2012-03-23 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101128991B1 (ko) * 2010-04-29 2012-03-23 엘지이노텍 주식회사 사이드 뷰 광 패키지 및 그 제조 방법
KR101352276B1 (ko) * 2009-07-24 2014-01-16 엘지디스플레이 주식회사 발광다이오드의 방열장치와 이를 이용한 액정표시장치
WO2014181996A1 (ko) * 2013-05-08 2014-11-13 엘지이노텍 주식회사 발광 소자
KR101519110B1 (ko) * 2014-04-30 2015-05-12 한국광기술원 발광다이오드 패키지 및 그 제조방법
WO2015190735A1 (ko) * 2014-06-10 2015-12-17 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204428B1 (ko) 2010-04-08 2012-11-26 신찬수 Soi 웨이퍼를 이용한 발광 다이오드 패키지 제조 방법
EP3561870A4 (en) 2016-12-23 2020-11-25 Lumens Co., Ltd. MICRO-LED MODULE AND ITS MANUFACTURING PROCESS

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3640153B2 (ja) * 1999-11-18 2005-04-20 松下電工株式会社 照明光源
KR100610275B1 (ko) * 2004-12-16 2006-08-09 알티전자 주식회사 고출력 발광 다이오드 패키지 및 그 제조방법
KR100665182B1 (ko) * 2005-06-03 2007-01-09 삼성전기주식회사 고출력 led 패키지 및 그 제조방법
KR101182301B1 (ko) * 2005-06-28 2012-09-20 엘지디스플레이 주식회사 Led가 실장된 인쇄회로기판

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051488B1 (ko) * 2009-01-23 2011-07-25 주식회사 두성에이텍 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101352276B1 (ko) * 2009-07-24 2014-01-16 엘지디스플레이 주식회사 발광다이오드의 방열장치와 이를 이용한 액정표시장치
KR101051690B1 (ko) * 2010-04-28 2011-07-25 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101129002B1 (ko) * 2010-04-28 2012-03-23 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101128991B1 (ko) * 2010-04-29 2012-03-23 엘지이노텍 주식회사 사이드 뷰 광 패키지 및 그 제조 방법
WO2014181996A1 (ko) * 2013-05-08 2014-11-13 엘지이노텍 주식회사 발광 소자
US9543489B2 (en) 2013-05-08 2017-01-10 Lg Innotek Co., Ltd. Light emitting device
KR101519110B1 (ko) * 2014-04-30 2015-05-12 한국광기술원 발광다이오드 패키지 및 그 제조방법
WO2015190735A1 (ko) * 2014-06-10 2015-12-17 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
US9741903B2 (en) 2014-06-10 2017-08-22 Lg Innotek Co., Ltd. Light-emitting device and light emitting device package having the same

Also Published As

Publication number Publication date
KR100977260B1 (ko) 2010-08-23

Similar Documents

Publication Publication Date Title
KR100977260B1 (ko) 고출력 엘이디 패키지 및 그 제조방법
JP4754850B2 (ja) Led実装用モジュールの製造方法及びledモジュールの製造方法
CN100403565C (zh) Led器件
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
US7893528B2 (en) Package structure of compound semiconductor device and fabricating method thereof
US8017964B2 (en) Light emitting device
US20170288108A1 (en) Light-emitting diode device
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
KR101283182B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
US20110101392A1 (en) Package substrate for optical element and method of manufacturing the same
KR200329900Y1 (ko) 점착형 발광 다이오드 리드 프레임
JP4122742B2 (ja) 発光装置
TWI536617B (zh) 發光二極體燈條及其製造方法
KR101181112B1 (ko) 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
KR100610275B1 (ko) 고출력 발광 다이오드 패키지 및 그 제조방법
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
CN101685783B (zh) 发光二极管芯片封装结构及其制作方法
JP4865525B2 (ja) Sml型発光ダイオードランプ用素子およびその製造方法
CN101728370B (zh) 化合物半导体元件的封装模块结构及其制造方法
KR20100028134A (ko) 발광 다이오드 모듈
KR20090068399A (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
JP4593201B2 (ja) チップ部品型発光装置及びそのための配線基板
CN103258946A (zh) 发光二极管灯条及其制造方法
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
KR100616413B1 (ko) 발광 다이오드 및 이의 제작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230817

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230817

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000