[go: up one dir, main page]

KR20090058173A - LCD panel - Google Patents

LCD panel Download PDF

Info

Publication number
KR20090058173A
KR20090058173A KR1020070124840A KR20070124840A KR20090058173A KR 20090058173 A KR20090058173 A KR 20090058173A KR 1020070124840 A KR1020070124840 A KR 1020070124840A KR 20070124840 A KR20070124840 A KR 20070124840A KR 20090058173 A KR20090058173 A KR 20090058173A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
substrate
liquid crystal
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070124840A
Other languages
Korean (ko)
Inventor
서현진
이정훈
권당
조항섭
김호수
김봉철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070124840A priority Critical patent/KR20090058173A/en
Publication of KR20090058173A publication Critical patent/KR20090058173A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시패널에 관한 것으로, 본 발명에 따른 액정표시패널은 서로 대향되는 박막 트랜지스터 기판 및 컬러필터 기판과, 상기 박막 트랜지스터 기판과 컬러필터 기판 사이에 형성된 액정층과, 상기 두 기판의 셀갭을 유지하는 볼 스페이서와, 상기 박막 트랜지스터 기판 상에 형성된 배향막과, 상기 볼스페이서의 위치에 상응하도록 상기 배향막 하부의 상기 박막 트랜지스터 기판 상에 형성되는 버퍼막을 포함한다. The present invention relates to a liquid crystal display panel, wherein the liquid crystal display panel according to the present invention includes a thin film transistor substrate and a color filter substrate facing each other, a liquid crystal layer formed between the thin film transistor substrate and the color filter substrate, and a cell gap between the two substrates. And a ball spacer for holding a thin film transistor, an alignment layer formed on the thin film transistor substrate, and a buffer layer formed on the thin film transistor substrate under the alignment layer so as to correspond to a position of the ball spacer.

Description

액정표시패널{Liquid Crystal Display Panel}Liquid Crystal Display Panel

본 발명은 액정표시패널에 관한 것으로, 특히 배향막의 손상을 방지할 수 있는 액정표시패널에 관한 것이다. The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel capable of preventing damage to the alignment layer.

액정표시소자(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정 셀들이 매트릭스 형태로 배열되어진 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 액티브 매트릭스(Active Matrix)형태로 배열된 액정표시패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit : IC)들을 구비한다. A liquid crystal display (LCD) displays an image corresponding to a video signal on a liquid crystal panel in which liquid crystal cells are arranged in a matrix form by adjusting light transmittance of liquid crystal cells according to a video signal. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in an active matrix, and integrated circuits (ICs) for driving the liquid crystal cells.

액정표시패널은 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정층을 사이에 두고 합착되어 형성된다. 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터와, 박막 트랜지스터를 제어하는 게이트 라인과, 박막 트랜지스터로 데이터 신호를 공급하는 데이터 라인이 형성된다. The liquid crystal display panel is formed by bonding a color filter substrate on which a color filter array is formed and a thin film transistor substrate on which a thin film transistor array is formed, with the liquid crystal layer interposed therebetween. In the thin film transistor substrate, a plurality of pixel electrodes to which data signals are individually supplied are formed in a matrix form. Further, the thin film transistor substrate is formed with a thin film transistor for individually driving a plurality of pixel electrodes, a gate line for controlling the thin film transistor, and a data line for supplying a data signal to the thin film transistor.

이하, 도면을 참조하여 일반적인 액정표시패널에 대해 설명하고자 한다. Hereinafter, a general liquid crystal display panel will be described with reference to the drawings.

도 1은 일반적인 액정표시패널의 단면도로서, 액정표시패널은 액정층(50)을 사이에 두고 대향하는 박막 트랜지스터 기판인 제1 기판(10)과 컬러필터 기판인 제2 기판(30)을 포함한다. 그리고, 양 기판(10, 30)과 액정층(50)의 경계에는 각각 액정의 초기 배열방향을 결정하는 제1 및 제2 배향막(11, 미도시)이 형성된다. 1 is a cross-sectional view of a general liquid crystal display panel, wherein the liquid crystal display panel includes a first substrate 10 that is a thin film transistor substrate facing each other with a liquid crystal layer 50 therebetween, and a second substrate 30 that is a color filter substrate. . The first and second alignment layers 11 (not shown) for determining the initial alignment direction of the liquid crystal are formed at the boundary between the two substrates 10 and 30 and the liquid crystal layer 50, respectively.

이때, 액정층(50)의 두께로 정의되는 셀 갭이 일정하게 유지되어야 하는 데, 이를 위해 양 기판 사이에 볼 스페이서(60)가 사용된다. 상기 볼 스페이서(60)는 잉크젯 공법을 통해 컬러필터 기판인 제2 기판 상에 분사(jetting)되어 형성되고, 이는 대향 기판인 박막트랜지스터 기판의 배향막과 접촉하게 되고, 이 배향막 하부에는 박막 트랜지스터 기판의 화소전극, 보호막 등이 형성되어 있다. At this time, the cell gap defined by the thickness of the liquid crystal layer 50 should be kept constant. For this purpose, a ball spacer 60 is used between both substrates. The ball spacer 60 is formed by jetting on a second substrate, which is a color filter substrate, by an inkjet method, which is in contact with an alignment layer of a thin film transistor substrate, which is an opposing substrate. Pixel electrodes, protective films and the like are formed.

그러나, 볼 스페이서(60)를 상기 액정표시패널에 사용될 경우, 두 기판 합착후 편광판 부착 및 진동/충격등에 의해, 두 기판의 외측에서부터 가해지는 힘이 볼 스페이서(60)에 집중되면, 고착된 볼 스페이서라 하더라도 고착된 부분이 떨어지게 되어 볼 스페이서(60)은 이동하게 된다. However, when the ball spacer 60 is used in the liquid crystal display panel, when the force applied from the outside of the two substrates is concentrated on the ball spacer 60 by attaching the two substrates and attaching or vibrating / impacting the two substrates, the ball is stuck. Even in the case of a spacer, the adhered portion is dropped so that the ball spacer 60 moves.

이와 같은 볼 스페이서의 이동시 대향 기판인 박막 트랜지스터 기판의 배향막이 뜯어지는 등의 손상이 발생하게 되어 마치 은하수와 같은 휘점무리 또는 약휘점이 발생하는 문제점이 있다. Such movement of the ball spacer may cause damage such as tearing of the alignment layer of the thin film transistor substrate, which is the opposite substrate, resulting in a problem of bright spots or weak spots, such as the Milky Way.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 배향막의 손상을 방지하여 약휘점 및 은하수 불량을 방지할 수 있는 액정표시패널을 제공함에 있다. In order to solve the above problems, the present invention is to provide a liquid crystal display panel which can prevent the damage of the alignment layer to prevent the weak point and galaxy defect.

상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 액정표시패널은 서로 대향되는 박막 트랜지스터 기판 및 컬러필터 기판과, 상기 박막 트랜지스터 기판과 컬러필터 기판 사이에 형성된 액정층과, 상기 두 기판의 셀갭을 유지하는 볼 스페이서와, 상기 박막 트랜지스터 기판 상에 형성된 배향막과, 상기 볼스페이서의 위치에 상응하도록 상기 배향막 하부의 상기 박막 트랜지스터 기판 상에 형성되는 버퍼막을 포함한다. According to an exemplary embodiment of the present invention, a liquid crystal display panel includes a thin film transistor substrate and a color filter substrate facing each other, a liquid crystal layer formed between the thin film transistor substrate and the color filter substrate, A ball spacer maintaining a cell gap, an alignment layer formed on the thin film transistor substrate, and a buffer layer formed on the thin film transistor substrate under the alignment layer so as to correspond to a position of the ball spacer.

상기 박막 트랜지스터 기판은 기판 상에 교차 배열되어 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선이 교차되는 영역에 배치되고, 게이트 전극, 소스/드레인전극이 형성된 박막 트랜지스터와, 상기 드레인전극과 연결되는 화소전극과, 상기 박막 트랜지스터 및 화소전극 전면에 형성된 보호막을 포함하고, 상기 컬러필터 기판은 컬러필터층 및 블랙매트릭스을 포함한다. The thin film transistor substrate may include: a gate wiring and a data wiring arranged on the substrate to define a pixel region, a thin film transistor disposed at a region where the gate wiring and the data wiring cross, and having a gate electrode and a source / drain electrode formed thereon; A pixel electrode connected to the drain electrode, and a passivation layer formed on the thin film transistor and the front surface of the pixel electrode, the color filter substrate includes a color filter layer and a black matrix.

상기 버퍼막은 상기 박막 트랜지스터 기판의 보호막과 상기 배향막 사이에 형성된다. The buffer layer is formed between the passivation layer of the thin film transistor substrate and the alignment layer.

상기 버퍼막은 상기 박막 트랜지스터 기판 표면을 플루오르 계열의 가스를 이용하여 플라즈마 표면처리한 후 상기 볼스페이서에 상응하는 영역에만 아크릴계 수지를 도포한 다음 열처리공정을 수행하여 형성한다. The buffer layer is formed by subjecting the surface of the thin film transistor substrate to a plasma surface treatment using a fluorine-based gas, applying an acrylic resin only to a region corresponding to the ball spacer, and then performing a heat treatment process.

상기 플루오르 계열의 가스는 F6, CF4, NF3중 어느 하나이고, 상기 아크릴계 수지는광경화용 아크릴계 수지 또는 열경화용 아크릴계 수지이다. The fluorine-based gas is any one of F 6 , CF 4 , NF 3 , and the acrylic resin is an acrylic resin for photocuring or an acrylic resin for thermosetting.

본 발명에 따른 액정표시패널은 배향막 하부에 볼 스페이서의 위치에 상응하도록 버퍼막을 형성함으로써, 배향막과 보호막과의 접착력이 증대되어 볼 스페이서의 이동시 대향 기판인 박막 트랜지스터 기판의 배향막이 뜯어지는 등의 손상 발생이 방지되어 은하수와 같은 휘점무리 또는 약휘점 발생을 억제하는 효과가 있다. In the liquid crystal display panel according to the present invention, a buffer layer is formed below the alignment layer to correspond to the position of the ball spacer, thereby increasing adhesion between the alignment layer and the protective layer, thereby causing damage such as tearing of the alignment layer of the thin film transistor substrate, which is the opposite substrate, when the ball spacer is moved. It is possible to prevent the occurrence of the bright spots or weak spots, such as the Milky Way.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다. Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 2는 본 발명의 실시예에 따른 액정표시패널을 개략적으로 도시한 단면도로써, 액정표시패널은 액정층(500)을 사이에 두고 대향하는 박막 트랜지스터 기판(100)과 컬러필터 기판(300)을 포함한다. 2 is a cross-sectional view schematically showing a liquid crystal display panel according to an exemplary embodiment of the present invention. The liquid crystal display panel includes a thin film transistor substrate 100 and a color filter substrate 300 facing each other with the liquid crystal layer 500 therebetween. Include.

상기 박막 트랜지스터 기판(100)에는 하부 기판(12) 상에 게이트 전극(14a)이 형성되고, 게이트 전극(14a)상에는 게이트 절연막(20)이 형성되고, 게이트 절연막(20) 상부의 게이트 전극(14a)과 상응하는 위치에는 액티브층, 오믹콘택층이 차례대로 적층된 반도체층(22)이 형성되고, 반도체층(22)의 상부에는 서로 일정간격 이격된 소스 및 드레인 전극(16a, 16b)이 형성되고, 소스 및 드레인 전극(16a, 16b)간의 이격구간에는 채널영역이 형성되어 있고, 게이트 전극(14a),반도체층(22), 소스 및 드레인 전극(16a, 16b), 채널영역은 박막트랜지스터(T)를 형성한다. A gate electrode 14a is formed on the lower substrate 12 in the thin film transistor substrate 100, a gate insulating film 20 is formed on the gate electrode 14a, and a gate electrode 14a on the gate insulating film 20. ) And a semiconductor layer 22 in which an active layer and an ohmic contact layer are stacked in this order, and source and drain electrodes 16a and 16b spaced apart from each other are formed on the semiconductor layer 22. The channel region is formed in the interval between the source and drain electrodes 16a and 16b, the gate electrode 14a, the semiconductor layer 22, the source and drain electrodes 16a and 16b, and the channel region is a thin film transistor ( Form T).

도면으로 제시하지 않았지만, 상기 게이트 전극(14a)과 연결되어 제 1 방향으로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소스 전극(16a)과 연결되는 데이터 배선이 형성되고, 이 게이트 및 데이터 배선이 교차되는 영역은 화소 영역(P)으로 정의된다. Although not shown in the drawing, a gate line is formed in a first direction by being connected to the gate electrode 14a, and a data line is formed in a second direction crossing the first direction and is connected with the source electrode 16a. The area where the gate and the data line cross each other is defined as the pixel area P. FIG.

상기 박막트랜지스터(T) 상부에는 드레인 콘택홀을 가지는 보호층(26)이 형성되고, 화소 영역(P)에는 드레인 콘택홀을 통해 상기 드레인 전극(16b)과 연결되는 화소 전극(18)이 형성된다. A passivation layer 26 having a drain contact hole is formed on the thin film transistor T, and a pixel electrode 18 connected to the drain electrode 16b is formed in the pixel region P through the drain contact hole. .

상기 컬러필터 기판(300)의 상부 기판(32) 하부에는 각 화소영역(P)에 대응된 상태로 특정 파장대의 빛을 반사하도록 반복하여 배열되는 컬러필터층(36)가 형성되고, 컬러필터층(36)의 컬러별 경계부에는 빛샘 현상 및 박막트랜지스터(T)로의 광유입을 차단하는 블랙매트릭스(34)가 형성된다. A color filter layer 36 is formed under the upper substrate 32 of the color filter substrate 300 to be repeatedly arranged to reflect light of a specific wavelength band in a state corresponding to each pixel region P, and the color filter layer 36 is formed. The black matrix 34 is formed at the boundary of each color to block light leakage and light inflow into the thin film transistor T.

상기 컬러필터 기판(300) 및 박막 트랜지스터 기판(100)의 액정층(500)과 각각 접하는 부분에는 액정의 배열을 용이하게 유도하기 위해 상부 배향막(31) 및 하부 배향막(11)이 형성된다. An upper alignment layer 31 and a lower alignment layer 11 are formed at portions of the color filter substrate 300 and the thin film transistor substrate 100 that respectively contact the liquid crystal layer 500 to easily guide the arrangement of liquid crystals.

액정층(500)에 전압을 인가하는 또 다른 전극인 공통전극(미도시)는 컬러필터 기판(300) 또는 박막 트랜지스터 기판(100)에 형성된다. A common electrode (not shown), which is another electrode applying voltage to the liquid crystal layer 500, is formed on the color filter substrate 300 or the thin film transistor substrate 100.

상기 컬러필터 기판(300) 및 박막 트랜지스터 기판(100) 사이에 개재된 액정층(500)의 누설을 방지하기 위해, 각 기판의 가장자리에는 씨일 패턴(미도시)에 의해 봉지되어 있다. In order to prevent leakage of the liquid crystal layer 500 interposed between the color filter substrate 300 and the thin film transistor substrate 100, the edge of each substrate is sealed by a seal pattern (not shown).

상기 컬러필터 기판(300) 및 박막 트랜지스터 기판(100) 사이에 볼 스페이서(600)가 위치하여, 전술한 씨일 패턴(미도시)과 함께 일정한 셀 갭을 유지하는 역할을 한다. 볼 스페이서(600)는 컬러필터 기판(300)상에 잉크젯 공법을 통해 분사(jetting)되어 형성되고, 이는 대향기판인 박막 트랜지스터 기판(100)의 하부 배향막(11)과 접촉하게 된다. The ball spacer 600 is positioned between the color filter substrate 300 and the thin film transistor substrate 100 to maintain a constant cell gap together with the aforementioned seal pattern (not shown). The ball spacer 600 is formed by jetting on the color filter substrate 300 through an inkjet method, which comes into contact with the lower alignment layer 11 of the thin film transistor substrate 100, which is an opposite substrate.

이때, 하부 배향막(11)이 형성되기 전, 하부 배향막(11) 하부에 상기 볼 스페이서(600)의 위치에 상응하도록 버퍼막(90)이 형성된다. 상기 버퍼막(90)은 하부 배향막(11)과 보호막(26)과의 접착력이 증대되도록 하여, 볼 스페이서의 이동시 박막 트랜지스터 기판의 하부 배향막이 뜯어지는 것을 방지하는 막이다. In this case, before the lower alignment layer 11 is formed, a buffer layer 90 is formed below the lower alignment layer 11 to correspond to the position of the ball spacer 600. The buffer layer 90 increases the adhesion between the lower alignment layer 11 and the passivation layer 26 to prevent the lower alignment layer of the thin film transistor substrate from tearing when the ball spacer is moved.

상기 버퍼막(90)은 볼 스페이서(600)가 형성된 영역 즉, 박막 트랜지스터, 블랙 매트릭스, 게이트라인 및 데이터라인이 형성된 영역에 대응되도록 형성된다. The buffer layer 90 is formed to correspond to a region where the ball spacer 600 is formed, that is, a region where the thin film transistor, the black matrix, the gate line, and the data line are formed.

버퍼막(90)은 박막 트랜지스터(T) 및 화소전극(18)이 형성된 하부 기판(12) 전면에 F6, CF4, NF3등과 같은 플루오르 계열의 가스를 이용한 플라즈마 표면처리공정을 수행하여 기판 표면을 소수화시킨 후 원하는 영역에만 잉크젯 공정을 통해 열경화 또는 광경화용 아크릴계 수지를 도포한 다음 열처리공정을 통해 소성시킴으로써 형성된다. The buffer layer 90 performs a plasma surface treatment process using a fluorine-based gas such as F 6 , CF 4 , NF 3, or the like on the entire surface of the lower substrate 12 on which the thin film transistor T and the pixel electrode 18 are formed. After hydrophobizing the surface, it is formed by applying an acrylic resin for thermosetting or photocuring through an inkjet process only in a desired region and then firing it through a heat treatment process.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1은 일반적인 액정표시패널의 단면도1 is a cross-sectional view of a general liquid crystal display panel

도 2는 본 발명의 실시예에 따른 액정표시패널을 개략적으로 도시한 단면도2 is a schematic cross-sectional view of a liquid crystal display panel according to an exemplary embodiment of the present invention.

Claims (7)

서로 대향되는 박막 트랜지스터 기판 및 컬러필터 기판과, A thin film transistor substrate and a color filter substrate facing each other; 상기 박막 트랜지스터 기판과 컬러필터 기판 사이에 형성된 액정층과, A liquid crystal layer formed between the thin film transistor substrate and the color filter substrate; 상기 두 기판의 셀갭을 유지하는 볼 스페이서와, A ball spacer for maintaining a cell gap between the two substrates; 상기 박막 트랜지스터 기판 상에 형성된 배향막과, An alignment film formed on the thin film transistor substrate; 상기 볼스페이서의 위치에 상응하도록 상기 배향막 하부의 상기 박막 트랜지스터 기판 상에 형성되는 버퍼막을 포함하는 액정표시패널. And a buffer layer formed on the thin film transistor substrate under the alignment layer so as to correspond to a position of the ball spacer. 제1 항에 있어서, According to claim 1, 상기 박막 트랜지스터 기판은 기판 상에 교차 배열되어 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선이 교차되는 영역에 배치되고, 게이트 전극, 소스/드레인전극이 형성된 박막 트랜지스터와, 상기 드레인전극과 연결되는 화소전극과, 상기 박막 트랜지스터 및 화소전극 전면에 형성된 보호막을 포함하고, 상기 컬러필터 기판은 컬러필터층 및 블랙매트릭스을 포함하는 액정표시패널. The thin film transistor substrate may include: a gate wiring and a data wiring arranged on the substrate to define a pixel region, a thin film transistor disposed at a region where the gate wiring and the data wiring cross, and having a gate electrode and a source / drain electrode formed thereon; And a pixel electrode connected to the drain electrode, and a passivation layer formed over the thin film transistor and the pixel electrode, wherein the color filter substrate comprises a color filter layer and a black matrix. 제1 항 또는 제2 항에 있어서, 상기 볼 스페이서의 위치에 상응하는 영역은 The method of claim 1 or 2, wherein the region corresponding to the position of the ball spacer is 상기 박막 트랜지스터, 블랙 매트릭스, 게이트라인 및 데이터라인이 형성된 영역에 대응되도록 형성되는 것을 특징으로 하는 액정표시패널. And a thin film transistor, a black matrix, a gate line, and a data line corresponding to a region in which the thin film transistor is formed. 제1 항 또는 제2 항에 있어서, 상기 버퍼막은 The method of claim 1 or 2, wherein the buffer film 상기 박막 트랜지스터 기판의 보호막과 상기 배향막 사이에 형성되는 것을 특징으로 하는 액정표시패널. And a liquid crystal layer formed between the passivation layer and the alignment layer of the thin film transistor substrate. 제1 항에 있어서, 상기 버퍼막은 The method of claim 1, wherein the buffer film 상기 박막 트랜지스터 기판 표면을 플루오르 계열의 가스를 이용하여 플라즈마 표면처리한 후 상기 볼스페이서에 상응하는 영역에만 아크릴계 수지를 도포한 다음 열처리공정을 수행하여 형성하는 것을 특징으로 하는 액정표시패널. The surface of the thin film transistor substrate using a fluorine-based gas plasma surface treatment, the acrylic resin is applied only to the area corresponding to the ball spacer, and then formed by performing a heat treatment process. 제5 항에 있어서, 상기 플루오르 계열의 가스는 The method of claim 5, wherein the fluorine-based gas F6, CF4, NF3중 어느 하나인 것을 특징으로 하는 액정표시패널. A liquid crystal display panel, characterized in that any one of F 6 , CF 4 , NF 3 . 제6 항에 있어서, 상기 아크릴계 수지는The method of claim 6, wherein the acrylic resin 광경화용 아크릴계 수지 또는 열경화용 아크릴계 수지인 것을 특징으로 하는 액정표시패널. Liquid crystal display panel, characterized in that the acrylic resin for photocuring or acrylic resin for thermosetting.
KR1020070124840A 2007-12-04 2007-12-04 LCD panel Withdrawn KR20090058173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124840A KR20090058173A (en) 2007-12-04 2007-12-04 LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124840A KR20090058173A (en) 2007-12-04 2007-12-04 LCD panel

Publications (1)

Publication Number Publication Date
KR20090058173A true KR20090058173A (en) 2009-06-09

Family

ID=40988693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124840A Withdrawn KR20090058173A (en) 2007-12-04 2007-12-04 LCD panel

Country Status (1)

Country Link
KR (1) KR20090058173A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476642B1 (en) * 2013-09-13 2014-12-26 주식회사 케이씨텍 METHOD OF TREATING SURFACE OF Polyimide FILM IN LCD AND APPARATUS USING SAME

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476642B1 (en) * 2013-09-13 2014-12-26 주식회사 케이씨텍 METHOD OF TREATING SURFACE OF Polyimide FILM IN LCD AND APPARATUS USING SAME

Similar Documents

Publication Publication Date Title
US10882300B2 (en) Curved display panel manufacturing method
JP5520614B2 (en) Liquid crystal display device and manufacturing method thereof
KR100335462B1 (en) Liquid Crystal Display Panel
CN106526918A (en) Display substrate and test method thereof
US9746731B2 (en) Array substrate, repairing sheet, display panel and method of repairing array substrate
KR100315209B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
CN101681068A (en) Display cell
US20080121612A1 (en) Method for fabricating an LCD device
KR101256669B1 (en) Liquid crystal display device
JP2015118216A (en) Display device
KR100845408B1 (en) LCD Display
KR20110106744A (en) Liquid crystal display panel
KR102023925B1 (en) Method for fabricaturing liquid crystal display panel
JP2012128047A (en) Liquid crystal display device
KR20090058173A (en) LCD panel
JP4082239B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
KR20150000949A (en) Display device and manufacturing method of the same
KR101998613B1 (en) Etching method for liquid crystal panel
KR101846549B1 (en) Display device and manufacturing of the same
JP2010139962A (en) Array substrate, flat surface display device, mother substrate and method of manufacturing array substrate
KR102324543B1 (en) Display device and display panel
KR101357803B1 (en) Seal Pattern of Liquid Crystal Display Device
KR101998615B1 (en) Etching method for liquid crystal panel using masking device
KR20080054175A (en) Manufacturing method of liquid crystal display device
KR101232337B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071204

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid