[go: up one dir, main page]

KR20090053706A - 배선기판 및 반도체장치 및 배선기판의 제조방법 - Google Patents

배선기판 및 반도체장치 및 배선기판의 제조방법 Download PDF

Info

Publication number
KR20090053706A
KR20090053706A KR1020080115528A KR20080115528A KR20090053706A KR 20090053706 A KR20090053706 A KR 20090053706A KR 1020080115528 A KR1020080115528 A KR 1020080115528A KR 20080115528 A KR20080115528 A KR 20080115528A KR 20090053706 A KR20090053706 A KR 20090053706A
Authority
KR
South Korea
Prior art keywords
substrate
wiring board
board
wiring
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020080115528A
Other languages
English (en)
Inventor
마사토 타나카
후미히코 하야노
토루 히즈메
Original Assignee
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코 덴키 코교 가부시키가이샤 filed Critical 신코 덴키 코교 가부시키가이샤
Publication of KR20090053706A publication Critical patent/KR20090053706A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

[과제]
본 발명은 제 1 기판과 제 2 기판이 적층된 구조를 가지는 배선기판 및 반도체장치 및 배선기판의 제조방법에 관한 것이며, 부품수의 증대나 제조공정의 증대를 동반하지 않고, 낮은 비용이면서도 반도체소자 및 실장기판의 양쪽에 대하여 높은 접속성을 유지시키는 것을 과제로 한다.
[해결수단]
비아 접속용 패드(10)를 가지는 제 1 기판(2)(실리콘 인터포저)과, 기판간 접속용 비아(18X)를 가지는 제 2 기판(3)(빌드업 기판)을 적층한 구조를 가진 배선기판이며, 상기 제 1 기판(2)과 제 2 기판(3)과의 접속 위치에 있어서, 비아 접속용 패드(10)와 기판간 접속용 비아(18X)가 직접 접속하는 구성으로 한다.
Figure P1020080115528
배선기판

Description

배선기판 및 반도체장치 및 배선기판의 제조방법{WIRING SUBSTRATE, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE WIRING SUBSTRATE}
본 발명은 배선기판 및 반도체장치 및 배선기판의 제조방법에 관한 것이며, 특히 제 1 기판과 제 2 기판이 적층된 구조를 가지는 배선기판 및 반도체장치 및 배선기판의 제조방법에 관한다.
근년, 반도체소자의 소밀도화와 함께, 그를 실장하는 배선기판도 세밀화·고밀도화 되고 있다. 도 11은 고밀도화된 반도체소자에 대응한 종래의 배선기판을 나타내고 있다.
동일한 도면에 나타내는 배선기판은 빌드업 기판(100)이며, 프리프레그 등으로 이루어지는 코어층(101)의 양측에 빌드업 층(102, 103)이 적층된 구조로 되어 있다. 각 빌드업 층(102, 103)은 배선층과 절연층이 교호로 적층된 구성으로 되어있으며, 각 배선층은 비아보다 층간 접속된 구성으로 되어 있다. 또한, 빌드업 층(102)과 빌드업 층(103)은 코어층(101)에 형성된 쓰루홀에 의하여 전기적으로 접속된 구성으로 되어 있다.
도 11에 나타내는 빌드업 기판(100)에서는, 빌드업 층(102)에 반도체소자가 탑재되고, 빌드업 층(103)측이 머더보드 등의 실장기판에 실장된다. 이때, 빌드업 층(102, 103)은 미세가공이 가능하기 때문에 배선층을 높은 정밀도로 형성할 수 있다. 이로 인하여, 반도체소자와 접속되는 패드의 피치를 좁게 피치화할 수 있어, 고밀도화된 반도체소자에 대응하는 것이 가능하여 진다.
그런데, 일반적으로 빌드업 기판(100)(배선기판)의 제조는, 넓은 면적을 가진 다수 개 취득용 기판에 복수의 배선 기판을 형성하고, 그 다음에 개편화하는 것에 의하여 개개의 배선기판으로 하는 방법이 취하여 지고 있다. 이로 인하여, 배선기판은 기판의 형상을 작게 하는 것으로 개당의 제조비용을 저감할 수 있다.
하지만, 빌드업 기판(100)은 상면(빌드업 층(102)의 상면)에 반도체소자가 탑재됨과 함께 하면(빌드업 층(103)의 하면)은 머더보드 등의 실장기판에 접속된다. 빌드업 기판(100)에 반도체소자만을 탑재할 경우는, 빌드업 기판(100) 전부의 미세화를 도모하는 것에 의하여 빌드업 기판(100)의 소형화를 도모하는 것이 가능하다.
하지만, 머더보드 등의 실장기판은 일반적으로 다층 프린트 배선기판 등이며, 이 실장기판에 형성되는 패드의 피치는 반도체소자의 전극 피치에 비하여 훨씬 크기 때문에, 실장기판으로의 접속을 고려하면 단순히 빌드업 기판(100)의 형상을 작게 할 수 없다.
여기서, 이러한 것들의 해결수단으로서 미세배선을 가지는 제 1 기판(인터포저(interposer))과 머더보드로의 실장이 가능한 접속 피치를 가지는 제 2 기판을 전기적 및 기계적으로 접합하는 것에 의해 적층한 복합 배선기판이 제안되어 있다 (예를 들어, 특허문헌1 참조).
이 종류의 복합 배선기판의 일 예를 도 12에 나타낸다. 도 12(A)는 실리콘 인터포저(107)(제 1 기판)를 빌드업 기판(100)(제 2 기판)상에 전기적 및 기계적으로 접합하는 것에 의해 적층한 배선기판(110)을 나타내고 있다. 도 12(B)는 이 배선기판(110)에 반도체소자(111)를 실장한 반도체장치(120)를 나타내고 있다.
실리콘 인터포저(107)는 높은 정밀도로 형성하는 것이 가능하며, 따라서 반도체소자(111)의 전극 피치에 대응할 수 있다. 또한, 실리콘 인터포저(107)는 머더보드 등의 실장기판의 정도(精度)에 영향 받지 않기 때문에, 그의 외형 사이즈를 작게 할 수 있다. 그러므로, 실리콘 인터포저(107)는, 그의 제조공정에 있어서 이른바 다수 개 채취가 가능하게 되어 제조비용의 저감을 도모할 수 있다.
더욱더, 빌드업 기판(100)의 빌드업 층(102)은 실리콘 인터포저(107)와 접속 가능한 정도를 가지고 있을 뿐만 아니라, 하부에 위치하는 빌드업 층(103)에 있어서는 머더보드 등의 실장기판과 접속 가능한 넓은 피치의 패드 형성을 진행할 수 있다.
따라서, 빌드업 기판(100)과 실리콘 인터포저(107)를 적층하는 구조로 하는 것에 의하여, 비교적 낮은 비용이면서도 반도체소자(111) 및 실장기판(머더보드)의 양쪽에 대하여 접속성을 유지할 수 있는 배선기판(110)을 실현할 수 있다.
[특허문헌1] 특개 2005-011883호 공보
하지만, 도 12에 나타내는 종래의 배선기판(110)에서는, 빌드업 기판(100)과 실리콘 인터포저(107)의 접속은 범프(108)를 이용하여 땜납 접합하고, 또한 빌드업 기판(100)과 실리콘 인터포저(107) 사이에 언더필 수지(109)를 배설하는 구성으로 하고 있었다.
이와 같이, 종래의 배선기판(110)에서는, 실리콘 인터포저(107)와 빌드업 기판(100)의 접합에 범프(108)나 언더필 수지(109)가 필요하게 되어 부품수가 증대해 버린다.
또한, 배선기판(110)의 제조에 있어서, 인터포저 실장공정과 언더필 수지(109)의 충전공정이 필요하게 되어, 제조공정이 복잡화되어 버린다. 더욱더, 실리콘 인터포저(107)를 빌드업 기판(100)에 실장하는 설비나 언더필 수지(109)를 충전하는 설비가 필요하게 되어 설비비용이 증대해 버린다.
본 발명은 상기 문제점을 거울삼은 것이며, 부품수의 증대나 제조공정의 증대를 동반하지 않고, 낮은 비용이면서도 반도체소자 및 실장기판의 양쪽에 대하여 접속성을 유지할 수 있는 배선기판 및 반도체장치 및 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
상기의 과제는, 본 발명의 제 1 관점에서는, 패드를 가지는 제 1 기판과 비아를 가지는 제 2 기판을 적층한 구조를 가지는 배선기판이며, 상기 제 1 기판과 제 2 기판의 접합 위치에 있어서, 상기 비아와 상기 패드가 직접 접속되어 이루어지는 배선기판에 의하여 해결할 수 있다.
또한, 상기 발명에 있어서, 상기 제 1 기판과 상기 제 2 기판과의 접합 위치에 있어서, 상기 비아와 상기 패드의 접속 위치를 제외한 부위가 접착제에 의해 접착된 구성인 것이 바람직하다.
또한, 상기 발명에 있어서, 평면으로 보았을 때 상기 제 1 기판은, 상기 제 2 기판 보다 작은 형상으로 하는 것이 바람직하다.
또한, 상기 발명에 있어서, 평면으로 보았을 때 상기 제 2 기판의 외부로 노출되는 부위에 보강제를 마련한 구조로 하여도 좋다.
상기의 과제는, 본 발명의 제 2 관점에서는, 패드를 가지는 제 1 기판과, 비아를 가지는 제 2 기판을 적층한 구조를 가진 배선기판이고, 상기 제 1 기판과 제 2 기판의 접속 위치에 있어서, 상기 비아와 상기 패드가 직접 접속하여 이루어지는 배선기판과, 당해 배선기판을 구성하는 상기 제 1 기판에 실장되는 반도체소자를 가지는 반도체장치에 의하여 해결할 수 있다.
더욱더, 상기의 과제는, 본 발명의 제 3 관점에서는, 패드를 가지는 제 1 기판을 준비하는 공정과, 평면으로 보았을 때 당해 제 1 기판 보다 넓은 면적을 가지는 절연부재를 마련하는 공정과, 당해 절연부재에 상기 패드와 직접 접속하는 비아를 형성하는 공정과, 당해 비아가 형성된 절연부재상에 배선층과 절연층을 적층형성하여 배선부재를 형성하는 공정을 가지는 배선기판의 제조방법에 의하여 해결할 수 있다.
또한, 상기 발명에 있어서, 상기 절연부재를 마련하는 공정에서는, 상기 절연부재로서 수지필름을 이용하여, 당해 수지필름을 상기 제 1 기판에 접착제를 사용하여 접착하는 것이 바람직하다.
또한, 상기 발명에 있어서, 상기 절연부재를 마련하는 공정에서는, 상기 제 1 기판을 금형에 장착하여, 수지몰드에 의해 상기 절연부재를 형성하는 것이 바람직하다.
또한, 상기 발명에 있어서, 상기 비아를 형성하는 공정에서는, 상기 절연부재의 상기 패드 형성위치에 구멍을 형성하여, 당해 구멍으로부터 노출된 상기 패드상에 도금을 진행하는 것에 의해 상기 비아를 형성하는 것이 바람직하다.
본 발명에 의하면, 제 1 기판의 패드에 제 2 기판의 비아가 직접 접속하는 것에 의하여 제 1 기판과 제 2 기판이 접속되기 때문에, 각 기판의 접속에 소요되는 부품수의 삭감 및 각 기판의 접속신뢰성의 향상을 도모할 수 있다.
다음으로, 본 발명을 실시하기 위한 최선의 형태에 관하여 도면과 함께 설명한다.
도 1은 본 발명의 일 실시형태인 배선기판(1A)을 나타내고 있으며, 도 2는 배선기판(1A)을 이용한 반도체장치(50)를 나타내고 있다. 배선기판(1A)은 대략 제 1 기판(2)과 제 2 기판(3)에 의하여 구성되어 있다. 또한, 제 1 기판(2)과 제 2 기판(3)은 적층된 구성으로 이루어져 있다.
제 1 기판(2)은 이른바 실리콘 인터포저이며, 평면으로 보았을 때 예를 들어 20㎜×20㎜의 크기에 구(矩)형상을 가지는 기판이다. 본 실시형태에서는, 제 1 기판(2)으로서 실리콘 인터포저를 사용한 예에 관하여 설명하지만, 정밀한 가공 정밀도를 얻을 수 있는 것이라면, 실리콘 인터포저 대신에 유기기판, 세라믹기판을 사용하는 것도 가능하다.
이 제 1 기판(2)은 실리콘 기판본체(4), 관통전극(6), 상면배선(7), 칩 접속용 패드(8), 및 비아 접속용 패드(10) 등을 가진 구성으로 이루어져 있다.
관통전극(6)은 실리콘 기판본체(4)를 관통하여 형성되어 있다. 본 관통전극(6)은, 예를 들어, 구리로 형성되어 있다. 또한, 실리콘 기판본체(4)의 상면에는 상면배선(7), 칩 접속용 패드(8) 및 절연막(9)이 형성되어 있다. 칩 접속용 패드(8)는 반도체소자(11)의 전극위치에 대응한 위치에 형성되어 있다.
또한, 상면배선(7)은 칩 접속용 패드(8)와 관통전극(6)을 접속하는 재배선으로서 기능하고 있다. 또한, 절연막(9)은 예를 들어 SiO2막이며, 칩 접속용 패드(8)의 형성위치를 제외하고 형성되어 있다.
그리고, 칩 접속용 패드(8)의 표면에는, 반도체소자(11)가 플립 칩이 될 때, 범프(12)와의 접합성을 높이기 위하여 Au막, Pd막, Ni막 등을 형성한 구성으로 하여도 좋다. 또한, 제 1 기판(2)에 형성되는 절연막(9)은, 도면에서는 제 1 기판(2)의 표면(칩 접속용 패드(8)의 형성 측)에만 형성한 예를 나타내고 있지만, 관통전극(6)이 마련되는 관통공의 내면, 배선부재(30)(절연부재(20))와 접합되는 면 및 측면에 형성하는 구성으로 하여도 좋다.
또한, 실리콘 기판본체(4)의 하면에는 비아 접속용 패드(10)가 형성되어 있다. 이 비아 접속용 패드(10)는 관통전극(6)과 접속되어 있다. 따라서, 비아 접속용 패드(10)는 관통전극(6) 및 상면배선(7)을 개재하여 칩 접속용 패드(8)와 전기적으로 접속된 구성으로 되어 있다. 또한, 비아 접속용 패드(10)의 형성위치는 후술하는 제 2 기판(3)에 마련된 기판간 접속용 비아(18X)의 형성위치와 대응하도록 구성되어 있다.
상기의 구성으로 이루어진 제 1 기판(2)은, 웨이퍼에 향하여 복수 개가 동시에 형성되고, 이를 다이싱에 의하여 개편화 하는 것에 의하여 제조된다. 이와 같이, 제 1 기판(2)은 한 장의 웨이퍼로부터 다수 개 채취가 가능하기 때문에 제 2 기판(3)의 제조비용을 저감할 수 있다.
또한, 제 1 기판(2)에 형성되는 각 배선(상면배선(7), 칩 접속용 패드(8), 비아 접속용 패드(10))은, 포토 리소그라피 기술 등의 미세가공을 사용하여 형성된다. 즉, 제 1 기판(2)에 형성되는 각 배선(7, 8, 10)은, 반도체소자(11)의 제조기술을 사용하여 형성된다. 이 때문에, 칩 접속용 패드(8)의 패드 피치를 반도체소자(11)에 마련된 전극(미도시)의 전극 피치와 동일하게 되도록 형성할 수 있다.
다음으로, 제 2 기판(3)에 관하여 설명한다. 제 2 기판(3)은 이른바 코어리스 기판이며, 평면으로 보았을 때 예를 들어 40㎜×40㎜의 크기에 구 형상을 가지는 기판이다. 따라서, 상기 제 1 기판(2)은 제 2 기판(3)보다도 작은 형상으로 이루어져 있다.
상기 제 2 기판(3)은 절연부재(20) 및 절연층(20a,20b)과 배선층(18a~18c)이 적층(빌드업)된 배선부재(30)를 가진 구성으로 이루어져 있다. 배선부재(30)의 표면 측에는 절연부재(20)가 마련되어 있다. 이 절연부재(20)는, 예를 들어 에폭시 등의 수지로 이루어진 필름형상의 부재이며, 그 두께는 예를 들어 30㎛로 이루어져 있다.
상기 제 1 기판(2)은, 이 절연부재(20)로의 접착에 의하여 고정되어 있다. 이때 사용하는 접착제로는, 열경화성을 띠는 것을 사용할 수가 있으며, 또한 제 1 기판(2)이 상기의 유기기판일 경우에는, 적용하는 접착제로서 유기기판의 재료인 빌드업 재와 동일 재료를 사용할 수 있다.
또한, 절연부재(20)의 소정위치에는, 제 1 배선층(18a)의 일부를 이루는 기판간 접속용 비아(18X)가 관통 형성되어 있다. 뒤에서 상술하는 바와 같이, 이 기판간 접속용 비아(18X)의 선 단부(도면에서, 상단부)는, 제 1 기판(2)에 형성된 비아 접속용 패드(10) 상에 직접 도금에 의하여 형성된 구성을 하고 있다.
상기 제 1 배선층(18a)(기판간 접속용 비아(18X))은, 예를 들어 Cu로 형성되어 있다. 동양(同樣)으로, 제 2 배선층(18b) 및 제 3 배선층(18c)도 Cu로 형성되어 있다. 또한, 절연층(20a,20b)은 에폭시계 수지, 폴리이미드계 수지 등의 절연성을 띠는 수지재로 형성되어 있다.
이 제 2 및 제 3 배선층(18b,18c)은 절연층(20a,20b)을 관통하는 비아(18Y,18Z)를 일체적으로 형성한 구성을 하고 있다. 따라서, 제 1 내지 제 3 배선층(18a~18c)은 기판간 접속용 비아(18X) 및 비아(18Y,18Z)에 의하여 층간 접속된 다.
또한, 배선부재(30)의 이면에는 솔더 레지스트(22)가 형성되어 있고, 이 솔더 레지스트(22)에는 개구부(22X)가 마련되어 있다. 이 개구부(22X)로부터는 외부접속단자가 되는 제 3 배선층(18c)이 노출된 구성으로 되어 있다.
상기 구성으로 된 제 2 기판(3)의 상부에는 제 1 기판(2)이 적층되는데, 여기서 제 2 기판(3)상에 제 1 기판(2)이 적층된 상태에 있어서의 비아 접속용 패드(10)와 기판간 접속용 비아(18X)와의 접속구조에 주목한다.
본 실시형태에서는, 제 1 기판(2)과 제 2 기판(3)과의 전기적으로 접속되는 위치에 있어서, 기판간 접속용 비아(18X)와 비아 접속용 패드(10)를 직접 접속한 구성으로 한 것을 특징으로 하고 있다. 구체적으로는, 비아 접속용 패드(10)상에 도금법을 사용하여 기판간 접속용 비아(18X)를 성장시키는 것에 의하여, 기판간 접속용 비아(18X)와 비아 접속용 패드(10)를 직접 접속한 구성으로 하고 있다.
도 9(D)는 본 실시형태에 있어서의 기판간 접속용 비아(18X)와 비아 접속용 패드(10)와의 접속 위치를 확대하여 나타내고 있다. 비아 접속용 패드(10)상에 도금 법을 사용하여 기판간 접속용 비아(18X)를 형성하는 것에 의하여, 동일 도면에 나타내는 바와 같이, 기판간 접속용 비아(18X)는 비아 접속용 패드(10)상에 일체적이면서도 연속적으로 형성된 구성으로 되어 있다.
이와 같이, 기판간 접속용 비아(18X)와 비아 접속용 패드(10)를 직접 접속하는 것에 의하여, 종래의 배선기판(110)(도 12 참조)에서 필요로 한 범프(108) 및 언더필 수지(109)가 필요하지 않게 된다. 이에 의하여, 본 실시형태의 배선기 판(1A)에 따르면, 부품수의 삭감을 도모할 수 있으며, 제품비용의 저감을 도모할 수 있다.
그리고, 상기한 바와 같이, 제 1 기판(2)의 하면(2b)과 제 2 기판(3)의 상면(3a)과의 접합하는 면에 있어서, 상기 기판간 접속용 비아(18X)와 비아 접속용 패드(10)가 접속되는 위치를 제외하는 영역은, 접착제에 의하여 접착되어 있다. 이 때문에, 제 1 기판(2)과 제 2 기판(3)과의 기계적인 접속도 확실한 것으로 되어 있다.
도 2는 상기한 배선기판(1A)을 사용한 반도체장치(50)를 나타내고 있다. 동일 도면에서는, 반도체장치(50)를 머더보드(51)에 땜납볼(52)을 사용하여 실장한 예를 나타내고 있다.
반도체소자(11)는, 제 1 기판(2)의 상면(2a)에 형성된 칩 접속용 패드(8)에 플립 칩 접합되어 있다. 이때, 상기와 같이 제 1 기판(2)은 미세가공을 사용하여 형성되기 때문에, 칩 접속용 패드(8)의 피치를 반도체소자(11)의 전극의 피치와 대응시킬 수 있다. 따라서, 고밀도화된 반도체소자(11)이여도, 이를 제 1 기판(2)에 확실하게 탑재할 수 있다.
또한, 반도체장치(50)는, 머더보드(51)에 실장된다. 이때, 머더보드(51)에 형성되어있는 패드의 피치는, 반도체소자(11)에 형성되어있는 전극의 피치에 비하여 넓지만, 본 실시형태에서는 반도체소자(11)를 탑재하는 제 1 기판(2)을 마주하여, 평면으로 보았을 때 큰 형상을 가지는 제 2 기판(3)이 머더보드(51)와 접속되는 구성으로 되어 있다. 또한, 상기와 같이 제 2 기판(3)은, 절연층(20a,20b) 및 배선층(18a~18c)이 적층(빌드업)된 구성이기 때문에, 제 3 배선층(18c)(외부 접속단자가 된다)을 머더보드(51)의 패드 피치에 대응하도록 형성할 수 있다. 이에 의하여, 고밀도의 반도체소자(11)를 탑재한 반도체장치(50)이여도, 이를 머더보드(51)에 확실하게 실장하는 것이 가능하게 되어, 따라서, 반도체장치(50)와 머더보드(51)의 접속 신뢰성의 향상을 도모할 수 있다.
다음으로, 상기한 배선기판(1A)의 각종 변형 예에 관하여 설명한다.
도 3 내지 도 6은 본 발명의 일 실시형태인 배선기판의 제 1 내지 제 4 변형 예를 나타내는 단면도이다. 그리고, 도 3 내지 도 6에 있어서, 도 1 내지 도 2에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 부여하고 그의 설명을 생략한다.
상기한 바와 같이, 본 실시형태의 배선기판(1A)은, 평면으로 보았을 때 제 1 기판(2)의 형상은 제 2 기판(3)의 형상보다 작으며, 또한, 일반적으로 제 1 기판(2)은 제 2 기판(3)의 중앙위치에 형성되기 때문에 제 1 기판(2)의 외주부분에는 제 2 기판(3)의 상면(3a)이 노출된 부분이 발생한다. 도 3 내지 도 5에 나타내는 배선기판(1B~1D)은, 이 제 2 기판(3)의 상면(3a)이 노출된 부분에 봉지수지(40) 등을 배설한 것을 특징으로 하는 것이다.
도 3은 제 1 변형예인 배선기판(1B)을 나타내고 있다. 동일 도면에 나타내는 배선기판(1B)은 제 2 기판(3)의 상면(3a)이 노출된 부분에 봉지수지(40)를 형성한 것을 특징으로 하는 것이다. 이와 같이, 배선부재(30) 상에 봉지수지(40)를 마련하는 것에 의하여 봉지수지(40)는 보강제(스티프너)로서 기능한다. 이로 인하여, 본 변형예의 배선기판(1B)에 따르면, 제 2 기판(3)의 기계적인 강도를 높일 수 있고, 배선기판(1B)에 휨이나 변형이 발생하는 것을 방지할 수 있다.
도 4는 제 2 변형예의 배선기판(1C)을 나타내고 있다. 본 변형예의 배선기판(1C)은 제 2 기판(3)의 상면(3a)이 노출된 부분에 전자부품을 배설하는 것에 의하여, 배선기판(1C)의 다기능화를 도모한 것을 특징으로 하는 것이다.
본 변형 예에서는, 제 2 기판(3) 상에 칩 콘덴서(42)를 배설한 예를 나타내고 있다. 하지만, 제 1 기판(2) 상에 배설하는 전자부품은 칩 콘덴서(42)에 한정되는 것이 아니며, 다른 전자부품(예로, 능동소자나 수동소자)을 배설하는 것도 가능하다. 또한, 본 변형 예에서는 칩 콘덴서(42)를 봉지수지(40)로 봉지하는 것에 의하여 높은 신뢰성을 실현하는 구성을 나타내었지만, 봉지수지(40)를 사용하지 않는 구성으로 하는 것도 가능하다.
도 5는 제 3 변형예의 배선기판(1D)을 나타내고 있다. 본 변형예의 배선기판(1D)은, 제 2 기판(3)을 기계적으로 보강하기 위하여, 제 2 기판(3)의 상면(3a)이 노출된 부분에 틀 형상의 금속제의 스티프너(44)(보강재)를 배설한 것을 특징으로 하는 것이다. 본 변형 예와 같이, 금속제의 스티프너(44)를 마련하는 것에 의하여, 보다 확실하게 제 2 기판(3)을 보강할 수 있고, 배선기판(1D)의 신뢰성을 높일 수 있다.
도 6은 제 4 변형예의 배선기판(1E)을 나타내고 있다. 앞에서 도 2를 사용하여 설명한 예에서, 배선기판(1A)을 머더보드(51)에 실장하기 위하여 땜납볼(52)을 사용하였지만, 본 변형예의 배선기판(1E)은, 제 3 배선층(18C)에 핀(46)을 배설하 고, 이 핀(46)에 의하여 배선기판(1E)을 머더보드(51)에 실장하도록 구성한 것이다. 이와 같이, 제 3 배선층(18C)에 배설하는 외부 접속단자를 적절하게 선정하는 것에 의하여, 제 2 기판(3)을 머더보드(51)에 실장하는 형태를 여러 가지로 선택할 수 있다.
다음으로, 도 7 내지 도 10을 사용하여 본 발명의 일 실시형태인 배선기판의 제조방법에 관하여 설명한다.
그리고, 이하의 설명에서는, 도 1에 나타낸 배선기판(1A)의 제조방법을 예로 들어 설명하기로 한다. 또한, 도 7 내지 도 10에 있어서, 도 1 내지 도 2에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 부여하고 그의 설명을 생략하기로 한다. 더욱더, 도 7 내지 도 10에는 도시의 편의상, 도 1에 나타낸 배선기판(1A)의 도면에 비하여 일부를 생략하여 도시하고 있다.
우선, 배선기판(1A)을 제조하려면, 도 7(A)에 나타내는 바와 같이, 제 1 기판(2)을 준비한다. 이 제 1 기판(2)은 상기한 바와 같이 실리콘 기판본체(4)에 복수의 관통전극(6)이 관통하여 형성됨과 함께 그 상면에 칩 접속용 패드(8)가, 그리고 하면에 비아 접속용 패드(10)가 형성된 구성으로 되어 있다. 이 실리콘 기판본체(4)는 한 장의 웨이퍼로부터 다수 개 채취된 것이다. 즉, 한 장의 웨이퍼 상에 포토 리소그라피 기술 등의 미세가공을 사용하여 복수의 제 1 기판(2)을 형성하고, 그 다음에 다이싱에 의하여 개편화 하는 것에 의하여 제 1 기판(2)을 제조한다. 이와 같이 형성된 제 1 기판(2)은 저비용임과 동시에 높은 정밀도를 지니고 있다.
이 제 1 기판(2)에 대하여서는, 도 7(B)에 나타내는 바와 같이 절연부재(20) 가 배설된다. 이 절연부재(20)는 상기한 바와 같이 에폭시 등의 수지로 이루어지는 필름형상의 부재이며, 예를 들어, 자외선 경화성의 접착제를 사용하여 제 1 기판(2)에 첩착(貼着)된다.
도 9는 비아 접속용 패드(10)의 근방을 확대하여 나타내는 도면이다. 도 9(A)는 절연부재(20)에 제 1 기판(2)이 접착되기 전의 상태를 나타내고 있으며, 도 9(B)는 절연부재(20)에 제 1 기판(2)이 접착된 상태를 나타내고 있다. 절연부재(20)에 제 1 기판(2)이 접착되는 것에 의하여 비아 접속용 패드(10)는 절연부재(20)에 완전히 덮인 상태로 된다.
상기 절연부재(20)는, 평면으로 보았을 때, 제 1 기판(2)보다 넓은 면적을 가지고 있다. 이 절연부재(20)의 면적은 제조되는 배선기판(1A)의 머더보드(51)에 접속되는 단자의 수나 머더보드(51)의 패드 피치 등에 의하여 설정된다.
또한, 절연부재(20)는 가요변형될 점이 우려된다. 그러므로, 제 1 기판(2)을 절연부재(20)에 접착하기 전에, 또는 접착한 후에, 절연부재(20)의 기계적인 강도를 높이는 것을 목적으로 보강부재(24)(도면에서 파선으로 나타냄)를 배설하는 구성으로 하여도 좋다.
상기와 같이 제 1 기판(2)을 절연부재(20)에 접착하면, 이어서 절연부재(20)에 대하여 제 1 비아홀(20X)을 형성하는 구멍 뚫기 처리가 이루어진다. 이 제 1 비아홀(20X)의 형성위치는 제 1 기판(2)에 형성된 비아 접속용 패드(10)와 대응하는 위치에 설정되어 있다. 또한, 제 1 비아홀(20X)의 형성방법으로는, 예를 들어, 레이저 가공을 사용할 수 있지만, 높은 정밀도의 구멍 가공이 가능하다면 다른 가공 방법을 사용하여도 좋다. 그리고, 레이저 가공을 사용하였을 경우에는, 필요에 응하여 스미어(smear) 제거를 위하여 세척처리(디스미어 처리)를 진행한다. 이때, 제 1 기판(2)의 마스킹하는 등의 처리를 진행하는 것에 의하여, 제 1 기판을 보호한 상태에서 디스미어 처리를 진행하는 것으로 하여도 좋다.
도 7(C) 및 도 9(C)는 제 1 비아홀(20X)이 형성된 상태를 나타내고 있다. 제 1 비아홀(20X)이 형성되는 것에 의하여, 이 제 1 비아홀(20X)의 형성위치에서는, 제 1 비아홀(20X)이 비아 접속용 패드(10)와 연통되고, 따라서, 비아 접속용 패드(10)가 노출된 상태로 되어 있다.
상기와 같이, 제 1 비아홀(20X)이 형성되면 도 7(D)에 나타내는 바와 같이, 절연부재(20)의 배면 측(제 1 기판(2)이 접착된 면과는 반대측의 면)에 시드층(25)을 형성한다. 이 시드층(25)은 예를 들어 구리이며, 무전해 도금이나 스퍼터링을 사용하는 것에 의하여 0.5㎛(무전해 도금에 의하여)의 두께로 형성된다. 그리고, 스퍼터에 의하여 시드층(25)으로서 구리(Cu)를 형성하는 경우에는, 사전처리로서 Cu를 성장시키기 전에 Ti를 먼저 형성하여 놓는 것으로 하여도 좋다.
이어서, 시드층(25)이 형성된 절연부재(20)를 대상으로 레지스트막(16)이 형성된다. 이 레지스트막(16)으로는, 예를 들어, 드라이 필름을 이용할 수 있다. 그리고, 이 레지스트막(16)에 대하여 패터닝 처리를 진행하여, 도 7(E)에 나타내는 바와 같이 소요(所要)부(후술되는 제 1 배선층(18a)의 형성위치에 대응하는 위치)에 개구부(16X)를 형성한다. 또한, 드라이 필름 형상의 레지스트막(16)을 대상으로 미리 개구부(16X)를 형성해 놓고, 이 개구부(16X)가 형성된 레지스트막(16)을 지지 체(10)에 배설하는 것으로 하여도 좋다.
다음으로, 시드층(25)을 도금 급전 층으로 사용하는 전해 Cu도금을 실시한다. 이에 의하여, 도 8(A) 및 도 9(D)에 나타내는 바와 같이, 비아 접속용 패드(10) 상 및 제 1 비아홀(20X) 내에는 기판간 접속용 비아(18X)가 형성되고, 또한, 절연부재(20)의 표면에는 제 1 배선층(18a)이 형성된다.
이때, 기판간 접속용 비아(18X)는 비아 접속용 패드(10) 상에 도금에 의하여 직접 형성되기 때문에, 기판간 접속용 비아(18X)는 비아 접속용 패드(10)에 직접 형성된다. 여기서, 기판간 접속용 비아(18X)가 비아 접속용 패드(10)에 직접 형성된다는 것은, 기판간 접속용 비아(18X)가 비아 접속용 패드(10) 상에 일체적이면서도 연속적으로 형성된 상태를 가리킨다.
이와 같이, 기판간 접속용 비아(18X)및 제 1 배선층(18a)이 형성되면, 그 다음에, 도 8(B)에 나타내는 바와 같이, 레지스트막(16)이 제거된다.
계속하여, 기판간 접속용 비아(18X)및 제 1 배선층(18a)이 형성되어 절연부재(20)를 피복하는 제 1 절연층(20a)를 형성한다. 제 1 절연층(20a)의 재료로는 에폭시계수지, 폴리이미드계수지 등의 수지재가 사용된다. 제 1 절연층(20a)의 형성방법의 일 예로는 절연부재(20)에 수지필름을 라미네이트한 다음, 당해 수지필름을 프레스(가압)하면서 130~150℃의 온도로 열처리하여 경화시키는 것에 의하여 제 1 절연층(20a)을 얻을 수 있다.
이어서, 절연부재(20)에 형성된 제 1 절연층(20a)에 제 1 배선층(18a)이 노출되도록 레이저 가공법 등을 사용하여 제 1 비아홀(20Y)을 형성한다. 또한, 제 1 절연층(20a)은 감광성 수지막을 포토 리소그라피에 의하여 패터닝하여 형성하여도 좋다.
계속하여, 절연부재(20) 상에 형성된 제 1 배선층(18a)에 제 1 비아홀(20Y)을 개재하여 접속되는 제 2 배선층(18b)을 형성한다. 이 제 2 배선층(18b)은 구리(Cu)로 이루어지며, 제 1 절연층(20a) 상에 형성된다. 이 제 2 배선층(18b)은, 예를 들어, 세미애더티브 법에 의하여 형성된다.
상세히 설명하면, 우선, 무전해도금 또는 스퍼터법에 의하여 제 1 비아홀(20Y) 내 및 제 1 절연층(20a) 상에 Cu시드층(미도시)을 형성한 다음에, 제 2 배선층(18b)에 대응하는 개구부를 구비한 레지스트막(미도시)을 형성한다. 이어서, Cu 시드층을 도금 급전 층으로 이용한 전해 도금에 의하여, 레지스트막의 개구부에 Cu 시드층 패턴(미도시)을 형성한다.
계속하여, 레지스트막을 제거한 다음에, Cu 시드층 패턴을 마스크로 하여 Cu시드층을 에칭하는 것에 의하여, 제 2 배선층(18b)을 얻는다. 도 8(C)은 제 2 배선층(18b)이 형성된 상태를 나타내고 있다. 또한 제 2 배선층(18b)의 형성방법으로는, 상기의 세미애더티브 법 외에 서브트랙티브 법 등의 각종의 배선형성법을 채용할 수 있다.
다음으로, 도 8(D)에 나타내는 바와 같이, 상기와 동양의 공정을 반복하는 것에 의하여, 절연부재(20a)에 제 2 배선층(18b)을 피복하는 제 2 절연층(20b)을 형성한 다음에, 제 2 배선층(18b) 상의 제 2 절연층(20b)의 부분에 제 3 비아홀(20Z)을 형성한다. 더 나아가, 제 3 비아홀(20Z)을 개재하여 제 2 배선층(18b)에 접속되는 제 3 배선층(18c)을 형성한다.
계속하여, 제 2 절연층(20b) 및 제 3 배선층(18c) 상의 소정의 위치에는, 개구부(22X)가 마련된 솔더 레지스트막(22)이 형성된다(도 8에는 미도시. 도 1 참조). 이것에 의하여, 절연부재(20) 및 절연층(20a, 20b)과 배선층(18a~18c)이 적층(빌드업)된 배선부재(30)가 제조되고, 이와 함께 제 2 기판(3)이 완성된다.
이와 같이 하여, 제 2 기판(3)의 상부에 제 1 기판(2)이 적층된 구조를 가지는 배선기판(1A)이 제조된다. 상기한 예에서는, 절연부재(20) 상에 3층의 빌드업 배선층(제 1 및 제 3 배선층(18a~18c))을 형성하였지만, n층(n은 1이상의 정수)의 빌드업 배선층을 형성하여도 좋다.
상기와 같이, 본 실시형태의 배선기판(1A)의 제조방법에 따르면, 제 1 기판(2)과 제 2 기판(3)과의 접속처리는, 제 1 기판(2)에 접착된 절연부재(20) 상에 세미애더티브 법 및 빌드업 법을 사용하여 직접 재선부재(30)를 형성하는 공정에 있어서 자동적으로 진행된다. 즉, 제 1 기판(2)과 제 2 기판(3)과의 경계부분에 위치하는 비아 접속용 패드(10)와 기판간 접속용 비아(18X)는, 비아 접속용 패드(10) 상에 기판간 접속용 비아(18X)를 도금에 의하여 형성함으로써 직접(일체적이면서도 연속적으로) 형성된다.
따라서, 종래에 필요로 하던 범프나 언더필 수지를 사용하지 않고 제 1 기판(2)과 제 2 기판(3)을 접속할 수 있다. 또한, 비아 접속용 패드(10)와 기판간 접속용 비아(18X)와의 접속을 진행하는 설비로는, 배선부재(30)를 빌드업 형성 시에 사용하는 설비를 그대로 사용할 수 있다. 따라서, 제 1 기판(2)과 제 2 기판(3)과 의 접속전용의 설비를 필요로 하지 않아, 설비비용의 저감을 도모할 수 있다.
또한, 상기한 실시형태의 배선기판(1A)의 제조방법에서는, 절연부재(20)로서 수지재의 필름형상의 부재를 사용하고, 이를 제 1 기판(2)에 접착하는 방법을 사용하였다. 하지만, 절연부재(20)는 이에 한정되는 것이 아니며, 수지를 몰드 하는 것에 의하여 형성하는 것도 가능하다. 이하, 도 10을 사용하여, 절연부재(20)를 금형을 사용하여 제조하는 변형 예에 관하여 설명한다.
도 10(A)은 본 변형 예에서 사용하는 금형(19)을 나타내고 있다. 금형(19)은 상형(19a)과 하형(19b)으로 구성된다. 상형(19a)은 평판형상을 가지며, 덮개로서 기능하는 것이다. 그리고, 하형(19b)은 제 1 기판을 실장하는 제 1 캐비티부(19c)와, 절연부재(20)를 형성하는데 사용하는 제 2 캐비티부(19d)가 형성된 구성으로 되어 있다.
절연부재(20)를 몰드성형하기 위해서는, 도 8(B)에 나타내는 바와 같이, 제 1 기판(2)을 하형(19b)의 제 1 캐비티부(19c)에 장착함과 함께, 상형(19a)을 하형(19b)의 상부에 장착한다. 이에 의하여, 상형(19a)과 하형(19b)의 사이에는, 절연부재(20)에 대응한 제 2 캐비티부(19d)가 형성된다.
그리고, 도 10(C)에 나타내는 바와 같이, 이 제 2 캐비티부(19d) 내에 수지를 주입하는 것에 의하여, 절연부재(20)가 몰드성형된다. 이 몰드시에 있어서, 절연부재(20)는 제 1 기판(2)에 접합한 상태로 된다. 따라서, 이형할 때에, 절연부재(20)가 제 1 기판(2)에 접합된 상태로 금형(19)으로부터 꺼낼 수 있다. 이와 같이, 절연부재(20)를 금형(19)을 사용하여 몰드 성형하는 것에 의하여, 높은 정밀도 의 절연부재(20)를 성형할 수 있다.
또한, 상기한 실시형태에서는, 하형(19b)에 형성되는 캐비티부(19c)는 제 1 기판(2)의 형상에 대응한 부분과, 몰드 성형하는 절연부재(20)의 형상에 대응한 부분을 가지는 형상으로 되어 있었다. 하지만, 외형이 몰드 성형하고자 하는 절연부재(20)와 동일 형상을 기지며, 그와 동시에 중앙부분에 제 1 기판(2)이 장착되도록 구성된 지지판을 사용하여 절연부재(20)를 몰드 하는 구성으로 하여도 좋다.
이 구성에 따르면, 제 1 기판(2)은 지지판에 둘러싸인 상태로 금형(19)에 장착되기 때문에, 금형(19)의 캐비티를 절연부재(20)의 외형에 대응하는 것으로 하면 된다. 따라서, 하형(19b)에 형성하는 캐비티부(19d)의 형상을 간단화 할 수 있어, 금형비용의 저감할 수 있음과 함께, 절연부재(20)의 금형(19)으로부터의 이형성도 높일 수 있다.
이상으로, 본 발명의 바람직한 실시형태에 관하여 상세히 진술하였지만, 본 발명은 상기한 특정의 실시형태에 한정되는 것이 아니며, 특허청구범위에 기재된 본 발명의 요지의 범위 내에서, 여러 가지의 변형, 변경이 가능하다.
도 1은 본 발명의 일 실시형태인 배선기판의 단면도이다.
도 2는 본 발명의 일 실시형태인 반도체장치의 단면도이다.
도 3은 본 발명의 일 실시형태인 배선기판의 제1변형 예를 나타내는 단면도이다.
도 4는 본 발명의 일 실시형태인 배선기판의 제 2 변형예를 나타내는 단면도이다.
도 5는 본 발명의 일 실시형태인 배선기판의 제 3 변형예를 나타내는 단면도이다.
도 6은 본 발명의 일 실시형태인 배선기판의 제 4 변형예를 나타내는 단면도이다.
도 7은 본 발명의 일 실시형태인 배선기판의 제조방법을 설명하기 위한 도면이다(그 첫번째).
도 8은 본 발명의 일 실시형태인 배선기판의 제조방법을 설명하기 위한 도면이다(그 두번째).
도 9는 비아 접속용 패드와 기판간 접속용 비아가 접합되는 절차를 확대하여 나타내는 단면도이다.
도 10은 제 1 기판에 절연부재를 배설하는 변형 예를 설명하기 위한 도면이다.
도 11은 종래의 일 예인 배선기판을 나타내는 단면도이다(그 첫번째).
도 12는 종래의 일 예인 배선기판을 나타내는 단면도이다(그 세번째).
[부호의 설명]
1A~1E: 배선기판
2: 제 1 기판
3: 제 2 기판
6: 관통전극
7: 상면배선
8: 칩 접속용 패드
9: 절연막
10: 비아 접속용 패드
11: 반도체소자
12: 범프
16: 레지스트막
16X: 개구부
18X: 기판간 접속용 비아
18a: 제 1 배선층
18b: 제 2 배선층
18c: 제 3 배선층
19: 금형
20: 절연부재
20a: 절연층
20b: 절연층
20X: 제 1 비아홀
20Y: 제 2 비아홀
20Z: 제 3 비아홀
22: 솔더 레지스트
22X: 개구부
24: 보강부재
25: 시드층
30: 배선부재
40: 봉지수지
42: 칩 콘덴서
44: 스티프너
46: 핀
50: 반도체장치
51: 머더보드
52: 땜납볼

Claims (10)

  1. 패드를 가지는 제 1 기판과, 비아를 가지는 제 2 기판을 적층한 구조를 가지는 배선기판이며,
    상기 제 1 기판과 제 2 기판의 접속 위치에 있어서, 상기 비아와 상기 패드가 직접 접속되어 이루어지는 배선기판.
  2. 제 1 항에 있어서,
    상기 제 1 기판과 상기 제 2 기판과의 접합 위치에 있어서, 상기 비아와 상기 패드의 접속 위치를 제외한 부위는, 접착제에 의해 접착되어 이루어지는 배선기판.
  3. 제 1 항에 있어서,
    평면으로 보았을 때 상기 제 1 기판은, 상기 제 2 기판 보다 작은 형상으로 되는 배선기판.
  4. 제 3 항에 있어서,
    평면으로 보았을 때 상기 제 2 기판의 외부로 노출되는 부위에 보강제를 더 마련하여 이루어지는 배선기판.
  5. 패드를 가지는 제 1 기판과, 비아를 가지는 제 2 기판을 적층한 구조를 가진 배선기판이고, 상기 제 1 기판과 제 2 기판의 접속 위치에 있어서, 상기 비아와 상기 패드가 직접접속하여 이루어지는 배선기판과,
    당해 배선기판을 구성하는 상기 제 1 기판에 실장되는 반도체소자를 가지는 반도체장치.
  6. 제 5 항에 있어서,
    상기 제 2 기판은 상기 비아에 접속된 외부접속패드를 더 포함하고,
    상기 제 2 기판은 상기 외부접속패드에 마련된 외부접속단자를 통하여 머더보드에 탑재되는 배선기판.
  7. 패드를 가지는 제 1 기판을 준비하는 공정과,
    평면으로 보았을 때 당해 제 1 기판 보다 넓은 면적을 가지는 절연부재를 마련하는 공정과,
    당해 절연부재에 상기 패드와 직접 접속하는 비아를 형성하는 공정과,
    당해 비아가 형성된 절연부재 상에 배선층과 절연층을 적층형성하여 배선부재를 형성하는 공정을 가지는 배선기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 절연부재를 마련하는 공정에서는,
    상기 절연부재로서 수지필름을 이용하여, 당해 수지필름을 상기 제 1 기판에 접착제를 사용하여 접착하는 배선기판의 제조방법.
  9. 제 7 항에 있어서,
    상기 절연부재를 마련하는 공정에서는,
    상기 제 1 기판을 금형에 장착하여, 수지몰드에 의해 상기 절연부재를 형성하는 배선기판의 제조방법.
  10. 제 7 항에 있어서,
    상기 비아를 형성하는 공정에서는,
    상기 절연부재의 상기 패드 형성위치에 구멍을 형성하여, 당해 구멍으로부터 노출된 상기 패드상에 도금을 진행하는 것에 의해 상기 비아를 형성하는 배선기판의 제조방법.
KR1020080115528A 2007-11-22 2008-11-20 배선기판 및 반도체장치 및 배선기판의 제조방법 Withdrawn KR20090053706A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007302994A JP5306634B2 (ja) 2007-11-22 2007-11-22 配線基板及び半導体装置及び配線基板の製造方法
JPJP-P-2007-302994 2007-11-22

Publications (1)

Publication Number Publication Date
KR20090053706A true KR20090053706A (ko) 2009-05-27

Family

ID=40669525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115528A Withdrawn KR20090053706A (ko) 2007-11-22 2008-11-20 배선기판 및 반도체장치 및 배선기판의 제조방법

Country Status (4)

Country Link
US (2) US20090135574A1 (ko)
JP (1) JP5306634B2 (ko)
KR (1) KR20090053706A (ko)
TW (1) TW200924135A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058441B1 (ko) 2019-06-18 2020-02-07 박성근 조류퇴치기능을 가지는 경관조명등

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
DE102011003196A1 (de) * 2011-01-26 2012-07-26 Robert Bosch Gmbh Solarzellenmodul und Verfahren zu dessen Herstellung
JP5649490B2 (ja) 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
DE102011077479A1 (de) * 2011-06-14 2012-12-20 Robert Bosch Gmbh Solarzellenmodul und Verfahren zu dessen Herstellung
TWI492680B (zh) * 2011-08-05 2015-07-11 欣興電子股份有限公司 嵌埋有中介層之封裝基板及其製法
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP5261756B1 (ja) * 2012-03-30 2013-08-14 株式会社フジクラ 多層配線基板
TWI517319B (zh) * 2012-08-14 2016-01-11 鈺橋半導體股份有限公司 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US8866304B2 (en) * 2012-12-21 2014-10-21 Altera Corporation Integrated circuit device with stitched interposer
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
US11277922B2 (en) 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
US11335664B2 (en) * 2016-11-30 2022-05-17 SHENZHEN XlUYUAN ELECTRONIC TECHNOLOGY CO., LTD Integrated circuit packaging method and integrated packaging circuit
US10309865B2 (en) * 2017-05-26 2019-06-04 Jason Todd Roth Integrated building monitoring system
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10593620B2 (en) 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
KR102173615B1 (ko) * 2018-07-19 2020-11-03 스템코 주식회사 다층 회로 기판 및 그 제조 방법
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
US20200098725A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Semiconductor package or semiconductor package structure with dual-sided interposer and memory
US12205877B2 (en) * 2019-02-21 2025-01-21 AT&S(Chongqing) Company Limited Ultra-thin component carrier having high stiffness and method of manufacturing the same
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11367628B2 (en) 2019-07-16 2022-06-21 Advanced Micro Devices, Inc. Molded chip package with anchor structures
US11742301B2 (en) 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
GB202018676D0 (en) * 2020-11-27 2021-01-13 Graphcore Ltd Controlling warpage of a substrate for mounting a semiconductor die

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866501A (en) * 1985-12-16 1989-09-12 American Telephone And Telegraph Company At&T Bell Laboratories Wafer scale integration
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP2002124593A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置
WO2004066697A1 (ja) * 2003-01-20 2004-08-05 Fujikura Ltd. 多層配線板およびその製造方法
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP2006339277A (ja) * 2005-05-31 2006-12-14 Shinko Electric Ind Co Ltd 接続用基板及びその製造方法
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US7465884B2 (en) * 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2009088177A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd Ｓｉから成る実装基板およびそれを用いた半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058441B1 (ko) 2019-06-18 2020-02-07 박성근 조류퇴치기능을 가지는 경관조명등

Also Published As

Publication number Publication date
US20110010932A1 (en) 2011-01-20
JP5306634B2 (ja) 2013-10-02
JP2009130104A (ja) 2009-06-11
US20090135574A1 (en) 2009-05-28
TW200924135A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
KR20090053706A (ko) 배선기판 및 반도체장치 및 배선기판의 제조방법
KR101041011B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
US7122901B2 (en) Semiconductor device
US10212818B2 (en) Methods and apparatus for a substrate core layer
US8692135B2 (en) Wiring board capable of containing functional element and method for manufacturing same
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US7842541B1 (en) Ultra thin package and fabrication method
JP5514559B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20090290317A1 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
KR20070024374A (ko) 배선 기판의 제조 방법
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
US20100244240A1 (en) Stackable electronic package and method of making same
US9941232B2 (en) Electronic component device
JP5941735B2 (ja) 配線基板の製造方法及び配線基板
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
JP6881889B2 (ja) 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法
JP2011155149A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2009081357A (ja) 配線基板の製造方法及び配線基板
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
JP6671256B2 (ja) 配線基板及びその製造方法
JP2009272435A (ja) 部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081120

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid