KR20090032774A

KR20090032774A - Light Emitting Diodes with Conductive Connecting Wiring

Info

Publication number: KR20090032774A
Application number: KR20070098263A
Authority: KR
Inventors: 황석민; 김용천
Original assignee: 삼성전기주식회사
Priority date: 2007-09-28
Filing date: 2007-09-28
Publication date: 2009-04-01
Anticipated expiration: 2027-09-28
Also published as: KR101360881B1

Abstract

본 발명의 발광 다이오드는 기판에 형성된 버퍼층; 상기 버퍼층 상에 다수의 메사 영역을 가지는 n형 GaN 클래드층; 상기 n형 GaN 클래드층 영역 각각의 상부면에 순차적으로 형성된 활성층과 p형 GaN 클래드층; 상기 p형 GaN 클래드층 각각의 상부면에 형성된 p-전극 영역; 상기 p-전극 영역에 이격되어 상기 n형 GaN 클래드층의 메사 영역 사이에 형성된 n-전극 영역; 상기 p-전극 영역의 일부와 상기 n-전극 영역의 일부에 걸쳐 형성되고 상기 p-전극 영역과 n-전극 영역을 절연시키는 제 1 패시베이션층; 및 상기 제 1 패시베이션층의 상부면에서 폐곡선 또는 라인 형태로 형성되고 상기 제 1 패시베이션층의 일부 영역을 관통하여 상기 n-전극 영역에 각각 전기적으로 연결된 전도성 연결 배선을 포함한다. The light emitting diode of the present invention includes a buffer layer formed on the substrate; An n-type GaN clad layer having a plurality of mesa regions on the buffer layer; An active layer and a p-type GaN cladding layer sequentially formed on an upper surface of each of the n-type GaN cladding layer regions; A p-electrode region formed on an upper surface of each of the p-type GaN clad layers; An n-electrode region spaced apart from the p-electrode region and formed between the mesa regions of the n-type GaN clad layer; A first passivation layer formed over a portion of said p-electrode region and a portion of said n-electrode region and insulating said p-electrode region and n-electrode region; And conductive connecting wires formed in a closed curve or line shape on the upper surface of the first passivation layer and electrically connected to the n-electrode region through the partial region of the first passivation layer.

본 발명은 제 1 패시베이션층의 비아를 따라 다수의 n-전극에 각각 전기적으로 연결되는 폐곡선 라인 형태로 구비된 전도성 연결 배선을 이용하여 균일한 전류 전달을 이루며, 이에 따라 발광을 위한 유효한 발광 면적을 향상시키는 발광 다이오드를 획득할 수 있다. The present invention achieves uniform current transfer using conductive connection wires provided in the form of closed curve lines electrically connected to a plurality of n-electrodes along the vias of the first passivation layer, thereby providing an effective light emitting area for emitting light. A light emitting diode to be improved can be obtained.

Description

Light emitting diode with conductive connect line

본 발명은 발광 다이오드에 관한 것으로, 특히 균일한 전류 전달을 이루어 유효한 발광 면적을 최대한 확보하여 휘도를 향상시킬 수 있는 전도성 연결 배선을 구비한 발광 다이오드에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes, and more particularly, to light emitting diodes having conductive connection wires capable of improving luminance by ensuring maximum effective light emitting area.

일반적으로, 발광 다이오드(Light Emitting Diode, LED)는 전자와 홀의 재결합을 기초로 발광하는 반도체소자로서, 광통신, 전자기기 등에서 광원으로 널리 사용되는 것이다. In general, a light emitting diode (LED) is a semiconductor device that emits light based on recombination of electrons and holes, and is widely used as a light source in optical communication and electronic devices.

상기 발광다이오드에 있어서, 발광되는 광의 주파수(혹은 파장)은 반도체소자에 사용되는 재료의 밴드 갭 함수로서, 좁은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생한다. In the light emitting diode, the frequency (or wavelength) of light emitted is a band gap function of a material used in a semiconductor device. When using a semiconductor material having a narrow band gap, low energy and long wavelength photons are generated. When using a semiconductor material having a band gap, photons of short wavelengths are generated.

예를 들어, AlGaInP 물질은 적색 파장의 광을 발생시키고, 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 GaN는 청색 또는 자외선 파장의 광을 발생시킨다. For example, AlGaInP materials generate red wavelengths of light, while silicon carbide (SiC) and group III nitride based semiconductors, particularly GaN, generate blue or ultraviolet wavelengths of light.

그 중에서, 갈륨계 발광다이오드는 GaN의 벌크 단결정체를 형성할 수 없기 때문에, GaN 결정의 성장에 적합한 기판을 사용하여야 하며, 대표적으로 사파이어 기판이 사용된다. Among them, gallium-based light emitting diodes cannot form GaN bulk single crystals, so a substrate suitable for the growth of GaN crystals should be used, and a sapphire substrate is typically used.

도 1a와 도1b는 종래의 플립-칩 구조의 발광 다이오드의 상면도 및 그 발광다이오드의 A-A 단면도를 각각 도시한 도면으로서, 종래의 발광 다이오드(20)는 예를 들어 사파이어기판(21)의 상면에 순차적으로 버퍼층(22), n형 GaN 클래드층(23a), 활성층(23b), p형 GaN 클래드층(23c)이 형성되며, 이와 같이 형성된 활성층(23b)과 p형 GaN 클래드층(23c)를 건식 에칭하여, n형 GaN 클래드층(23a)의 일부를 노출시킨 후, 노출된 n형 GaN 클래드층(23a)의 상부에는 n측 전극(26), 에칭되지 않은 p형 GaN 클래드층(23c)의 상부에는 투명전극(24)을 개재한 후 p측 전극(25)을 형성한다. 1A and 1B show a top view of a conventional flip-chip structured light emitting diode and an AA cross-sectional view of the light emitting diode, respectively. The conventional light emitting diode 20 is, for example, a top surface of a sapphire substrate 21. The buffer layer 22, the n-type GaN cladding layer 23a, the active layer 23b, and the p-type GaN cladding layer 23c are sequentially formed in the active layer 23b and the p-type GaN cladding layer 23c. Dry-etched to expose a portion of the n-type GaN cladding layer 23a, and then the n-side electrode 26 and the unetched p-type GaN cladding layer 23c on the exposed n-type GaN cladding layer 23a. ), The p-side electrode 25 is formed through the transparent electrode 24.

이후, p측 전극(25)과 n측 전극(26) 상에 각각 Au 또는 Au 합금으로 된 마이크로범퍼(microbump)(27,28)을 형성한다. Thereafter, micropumps 27 and 28 made of Au or Au alloy are formed on the p-side electrode 25 and the n-side electrode 26, respectively.

상기 발광 다이오드(20)는 도 1b에서 뒤집힌 상태에서 마운트 기판 또는 리드 프레임 등에 마이크로 범퍼(27,28)를 본딩 공정을 통해 장착한다. The light emitting diode 20 mounts the micro bumpers 27 and 28 through a bonding process in a state in which the light emitting diode 20 is inverted in FIG. 1B.

이와 같은 종래의 발광 다이오드는 기판과 일체로 형성되어 전기적 접속을 위해 요구되는 면적을 줄일 수는 있으나, 최적의 균일한 전류 흐름을 얻지는 못하여, 발광 다이오드의 동작시 공급되는 전류가 일부 부분으로 집중되어 신뢰성이 저하된다. Such a conventional light emitting diode is formed integrally with the substrate to reduce the area required for electrical connection, but does not obtain an optimal uniform current flow, so that the current supplied during the operation of the light emitting diode concentrates in part. The reliability is lowered.

또한, 종래의 발광 다이오드는 이러한 전류의 일부 집중으로 인해, 발광을 위한 유효한 발광 영역이 협소하여 발광 효율이 저하되며, 그로 인하여 발광 다이오드의 발광 효율이 저하되는 문제점이 있다. In addition, in the conventional light emitting diode, due to the concentration of some of the current, the effective light emitting area for light emission is narrowed, so that the light emitting efficiency is lowered, thereby lowering the light emitting efficiency of the light emitting diode.

본 발명은 최적의 균일한 전류 흐름을 획득하고 이에 따라 유효한 발광 영역을 최대로 확보하여 발광 다이오드의 신뢰성과 효율을 향상시킬 수 있는 전도성 연결 배선을 구비한 발광 다이오드를 제공하는데 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode having a conductive connection wire which can obtain an optimal uniform current flow and thereby secure an effective light emitting area to the maximum, thereby improving the reliability and efficiency of the light emitting diode.

이와 같은 목적을 달성하기 위한 본 발명의 실시예는 기판에 형성된 버퍼층; 상기 버퍼층 상에 다수의 메사 영역을 가지는 n형 GaN 클래드층; 상기 n형 GaN 클래드층의 메사 영역 각각의 상부면에 순차적으로 형성된 활성층과 p형 GaN 클래드층; 상기 p형 GaN 클래드층 각각의 상부면에 형성된 p-전극 영역; 상기 p-전극 영역에 이격되어 상기 n형 GaN 클래드층의 메사 영역 사이에 형성된 n-전극 영역; 상기 p-전극 영역의 일부와 상기 n-전극 영역의 일부에 걸쳐 형성되고 상기 p-전극 영역과 n-전극 영역을 절연시키는 제 1 패시베이션층; 및 상기 제 1 패시베이션층의 상부면에서 폐곡선 또는 라인 형태로 형성되고 상기 제 1 패시베이션층의 일부 영역을 관통하여 상기 n-전극 영역에 각각 전기적으로 연결된 전도성 연결 배선을 포함하는 발광 다이오드에 관한 것이다. Embodiment of the present invention for achieving the above object is a buffer layer formed on the substrate; An n-type GaN clad layer having a plurality of mesa regions on the buffer layer; An active layer and a p-type GaN cladding layer sequentially formed on an upper surface of each of the mesa regions of the n-type GaN cladding layer; A p-electrode region formed on an upper surface of each of the p-type GaN clad layers; An n-electrode region spaced apart from the p-electrode region and formed between the mesa regions of the n-type GaN clad layer; A first passivation layer formed over a portion of said p-electrode region and a portion of said n-electrode region and insulating said p-electrode region and n-electrode region; And conductive connection wires formed in a closed curve or line shape on the upper surface of the first passivation layer and electrically connected to the n-electrode region, respectively, through a portion of the first passivation layer.

본 발명의 실시예에서 상기 전도성 연결 배선에 이격하여 상기 p-전극 영역에서 각각 상기 제 1 패시베이션층과 함께 에칭되어 상기 p-전극 영역의 상부가 노출된 본딩 영역(C)을 형성한 제 2 패시베이션층을 더 포함하는 것을 특징으로 한다. In the embodiment of the present invention, the second passivation, which is spaced apart from the conductive connection line, is etched together with the first passivation layer in the p-electrode region to form a bonding region C exposing an upper portion of the p-electrode region. It further comprises a layer.

본 발명의 실시예에서 상기 p-전극 영역은 상기 기판 상에서 순차적으로 오믹 접합과 광반사를 위해 고반사 금속 재질로 이루어진 p-금속층; 상기 p-금속층을 덮는 베리어층; 및 상기 베리어층의 상부면에서 상기 본딩 영역으로 노출되는 본딩용 금속층을 포함하는 것을 특징으로 한다. In an embodiment of the present invention, the p-electrode region may include a p-metal layer made of a highly reflective metal material for ohmic bonding and light reflection sequentially on the substrate; A barrier layer covering the p-metal layer; And a bonding metal layer exposed from the upper surface of the barrier layer to the bonding region.

본 발명의 실시예에서 상기 제 1 패시베이션층은 절연성 재질로 이루어지고, 상기 절연성 재질은 실리콘 질화물, 실리콘 산화물 및 폴리머로 구성된 군에서 조합된 것을 특징으로 한다. In an embodiment of the present invention, the first passivation layer is made of an insulating material, and the insulating material is characterized in that it is combined from the group consisting of silicon nitride, silicon oxide, and polymer.

본 발명의 실시예에서 상기 n-전극 영역은 상기 p-전극 영역에 이격된 라인 형태의 영역 또는 일측면에 적어도 하나의 패드를 구비한 라인 형태의 영역을 포함하는 것을 특징으로 한다. In an embodiment of the present invention, the n-electrode region may include a line-shaped region spaced apart from the p-electrode region or a line-shaped region having at least one pad on one side thereof.

본 발명의 실시예에서 상기 제 1 패시베이션층을 관통하는 일부 영역은 상기 n-전극 영역과 중첩하는 영역에 형성된 비아를 포함하는 것을 특징으로 한다. In an exemplary embodiment of the present invention, the partial region passing through the first passivation layer may include vias formed in regions overlapping the n-electrode region.

상기한 바와 같이 본 발명은 제 1 패시베이션층의 비아를 따라 다수의 n-전극에 각각 전기적으로 연결되는 폐곡선 라인 형태로 구비된 전도성 연결 배선을 이용하여 균일한 전류 전달을 이루며, 이에 따라 발광을 위한 유효한 발광 면적을 향상시키는 발광 다이오드를 획득할 수 있다. As described above, the present invention achieves uniform current transfer by using conductive connection wires provided in the form of closed curve lines electrically connected to the plurality of n-electrodes along the vias of the first passivation layer. A light emitting diode that improves an effective light emitting area can be obtained.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제 1 실시예에 따른 발광 다이오드의 구조를 도시한 투시 상면도이고, 도 3은 도 2의 발광 다이오드를 A-A'선을 따라 절단한 단면을 도시한 단면도이며, 도 4는 도 2의 발광 다이오드를 B-B'선을 따라 절단한 단면을 도시한 단면도이다. 2 is a perspective top view illustrating the structure of a light emitting diode according to a first embodiment of the present invention, and FIG. 3 is a cross-sectional view illustrating a cross section taken along line AA ′ of the light emitting diode of FIG. 2. 4 is a cross-sectional view illustrating a cross section taken along line BB ′ of the light emitting diode of FIG. 2.

도 2 내지 도 4에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 발광 다이오드는 사파이어 기판(100), 사파이어 기판(100) 상에 순차적으로 형성된 버퍼층(110), n형 GaN 클래드층(120), 다중 양자 우물(multi-quantum well) 구조의 활성층(130), p형 GaN 클래드층(140), p-전극(150), n-전극(160), 제 1 패시베이션층(170), 전도성 연결 배선(180) 및 제 2 패시베이션층(190)을 포함한다. 2 to 4, the light emitting diode according to the first embodiment of the present invention includes a sapphire substrate 100, a buffer layer 110 sequentially formed on the sapphire substrate 100, and an n-type GaN cladding layer ( 120, the active layer 130 having a multi-quantum well structure, the p-type GaN cladding layer 140, the p-electrode 150, the n-electrode 160, the first passivation layer 170, The conductive connection wire 180 and the second passivation layer 190 are included.

이러한 발광 다이오드에서 버퍼층(110) 상에 순차적으로 형성된 n형 GaN 클래드층(120), 활성층(130), p형 GaN 클래드층(140), p-전극(150)은 도 3과 도 4에 도시된 바와 같이 MOCVD(Metal Organic Chemical vapor deposition) 등과 같은 공정기술을 이용하여 다수의 층으로 형성된 후, 에칭되어 메사(mesa) 구조로 다수 형성될 수 있다. In this light emitting diode, the n-type GaN cladding layer 120, the active layer 130, the p-type GaN cladding layer 140, and the p-electrode 150 sequentially formed on the buffer layer 110 are illustrated in FIGS. 3 and 4. As described above, a plurality of layers may be formed using a process technology such as metal organic chemical vapor deposition (MOCVD), and then etched to form a plurality of mesa structures.

이때, p-전극(150)은 오믹 접합과 광반사를 위해 다양한 금속으로 이루어진 층구조로 형성될 수 있고, 예를 들어 도 3과 도 4에 도시된 바와 같이 p형 GaN 클래드층(140) 상에서 순차적으로 오믹 접합과 광반사를 위해 고반사 금속 재질의 p-금속층(151), 금속 재질의 층간 확산을 방지하기 위해 p-금속층(151)을 덮는 베리어층(152) 및 본딩 영역(C)으로 노출되는 본딩용 금속층(153)을 포함하여 형성될 수 있다. In this case, the p-electrode 150 may be formed in a layer structure made of various metals for ohmic bonding and light reflection, and for example, on the p-type GaN cladding layer 140 as shown in FIGS. 3 and 4. Sequentially into the p-metal layer 151 of the highly reflective metal material for ohmic bonding and light reflection, and the barrier layer 152 and the bonding region C covering the p-metal layer 151 to prevent interlayer diffusion of the metal material. It may be formed including the bonding metal layer 153 exposed.

n-전극(160)은 n형 GaN 클래드층(120), 활성층(130), p형 GaN 클래드 층(140), p-전극(150)의 메사 구조에 이격된 라인 형태, 메사 구조 사이에 라인 형태 또는 도 2에 도시된 바와 같이 일측면에 적어도 하나의 패드(161) 형태를 포함하여 형성될 수 있으며, 이러한 패드(161)는 이격된 라인 형태의 전극과 접할 수 있는 영역에 적절히 형성될 수 있다. The n-electrode 160 has a line shape spaced apart from the mesa structure of the n-type GaN cladding layer 120, the active layer 130, the p-type GaN cladding layer 140, and the p-electrode 150, and a line between the mesa structures. 2 or at least one pad 161 may be formed on one side thereof, and the pad 161 may be appropriately formed in an area in contact with an electrode having a spaced line shape. have.

또한, 선택적으로 발광 휘도를 향상시키기 위해서, p형 GaN 클래드층(140)의 상면에 p측 전극(150)을 형성하기 전에 투명 전극(도시하지 않음)을 형성할 수도 있다. In addition, in order to selectively improve light emission luminance, a transparent electrode (not shown) may be formed before forming the p-side electrode 150 on the upper surface of the p-type GaN cladding layer 140.

이와 같이 에칭되어 다수 형성된 n형 GaN 클래드층(120), 활성층(130), p형 GaN 클래드층(140), p-전극(150)의 메사 구조에 대해 전도성 연결 배선(180)의 절연을 위해 절연성 재질, 예를 들어 실리콘 질화물, 실리콘 산화물 및 폴리머로 구성된 군에서 조합된 재질로 이루어진 제 1 패시베이션층(170)을 형성한다. In order to insulate the conductive connection wiring 180 from the mesa structure of the n-type GaN cladding layer 120, the active layer 130, the p-type GaN cladding layer 140, and the p-electrode 150 formed as described above, The first passivation layer 170 is formed of a material that is combined from an insulating material, for example, silicon nitride, silicon oxide, and polymer.

제 1 패시베이션층(170)은 전도성 연결 배선(180)의 절연을 위해 메사 구조를 덮는 형태로 형성되되, 도 3에 도시된 바와 같이 n-전극(160)의 일부를 덮어 n-전극(160)의 상부면 일부를 노출시키는 관통 영역, 예를 들어 비아(도시하지 않음)를 다수 형성한 형태로 구비되고, 도 4에 도시된 바와 같이 전도성 연결 배선(180)이 형성되지 않는 일부 영역에 대해서는 본딩을 위해 p-전극(150)의 본딩용 금속층(153)이 노출된 본딩 영역(C)을 형성하기 위해 에칭 또는 리프트 오프(lift off)의 공정을 수행할 수 있다. The first passivation layer 170 is formed to cover the mesa structure to insulate the conductive connection wire 180, and as shown in FIG. 3, the first passivation layer 170 covers a part of the n-electrode 160. Bonding is performed for some regions where a plurality of through regions exposing a portion of the upper surface of the substrate, for example, a plurality of vias (not shown) are formed, and where the conductive connection wiring 180 is not formed, as shown in FIG. 4. In order to form the bonding region C to which the bonding metal layer 153 of the p-electrode 150 is exposed, an etching or a lift off process may be performed.

이와 같은 제 1 패시베이션층(170) 상에서 도 3에 도시된 바와 같이 제 1 패시베이션층(170)의 관통 영역, 예를 들어 비아를 따라 다수의 n-전극(160)에 각각 전기적으로 연결되고 금속 재질로 이루어진 폐곡선 라인 형태의 전도성 연결 배선(180)을 형성할 수 있다. As shown in FIG. 3, the first passivation layer 170 may be electrically connected to a plurality of n-electrodes 160 along a through region of the first passivation layer 170, for example, vias. A conductive connection wire 180 having a closed curve line shape may be formed.

따라서, 비아와 같은 관통 영역과 전도성 연결 배선(180)을 통해 다수의 n-전극(160)이 공통 연결되어, 발광 다이오드의 동작시 공급되는 전류가 균일한 전류 흐름을 얻게 되어 신뢰성을 향상시킬 수 있다. Therefore, a plurality of n-electrodes 160 are commonly connected through a through area such as a via and the conductive connection wire 180, so that the current supplied during operation of the light emitting diode obtains a uniform current flow, thereby improving reliability. have.

전도성 연결 배선(180)과는 별도로, 전도성 연결 배선(180)이 형성된 제 1 패시베이션층(170) 이외 영역에 대해 제 2 패시베이션층(190)을 형성하고, p-전극(150)의 본딩용 금속층(153)이 노출된 본딩 영역(C)을 형성하기 위해 제 1 패시베이션층(170)과 제 2 패시베이션층(190)을 에칭 또는 리프트 오프하여 형성하며, 이와 같이 본딩 영역(C)이 구비된 발광 다이오드에 대해 예컨대 인쇄회로 기판 또는 리드 프레임 상에 다이본딩 공정에 의해 장착하거나, 기판(100)이 형성된 방향을 발광방향으로 하는 플립 칩(filp-chip) 형태로 플립-칩 본딩 기술을 이용하여 예를 들어, 서브 마운트 등에 장착할 수 있다. Apart from the conductive connection wires 180, the second passivation layer 190 is formed in a region other than the first passivation layer 170 in which the conductive connection wires 180 are formed, and the bonding metal layer of the p-electrode 150 is formed. The first passivation layer 170 and the second passivation layer 190 are etched or lifted off to form the bonding region C where the 153 is exposed, and thus the light emission having the bonding region C is provided. For example, a diode may be mounted on a printed circuit board or a lead frame by a die bonding process, or flip-chip bonding technology may be used in the form of a flip chip in which the direction in which the substrate 100 is formed is a light emitting direction. For example, it can be attached to a submount.

따라서, 본 발명의 제 1 실시예에 따른 발광 다이오드는 전도성 연결 배선(180)과 n형 GaN 클래드층(120), 활성층(130), p형 GaN 클래드층(140), p-전극(150)의 메사 구조를 절연시키는 제 1 패시베이션층(170)을 구비하고, 제 1 패시베이션층(170)의 관통 영역, 예컨대 비아를 따라 다수의 n-전극(160)에 각각 전기적으로 연결되는 폐곡선 라인 형태의 전도성 연결 배선(180)을 형성하여 균일한 전류 전달을 이루며, 이에 따라 발광을 위한 유효한 발광 면적을 향상시키는 효과를 얻을 수 있다. Therefore, the light emitting diode according to the first embodiment of the present invention is a conductive connection wiring 180, n-type GaN cladding layer 120, active layer 130, p-type GaN cladding layer 140, p-electrode 150 A first passivation layer 170 that insulates the mesa structure of the first passivation layer 170, and each of which is electrically connected to a plurality of n-electrodes 160 along a through region of the first passivation layer 170, for example, vias. The conductive connection wire 180 is formed to achieve uniform current transmission, thereby improving the effective light emitting area for light emission.

이하, 본 발명의 제 2 실시예에 따른 발광 다이오드와 본 발명의 제 3 실시예에 따른 발광 다이오드를 도 5와 도 6을 참조하여 설명한다. Hereinafter, a light emitting diode according to a second embodiment of the present invention and a light emitting diode according to a third embodiment of the present invention will be described with reference to FIGS. 5 and 6.

도 5는 본 발명의 제 2 실시예에 따른 발광 다이오드의 구조를 도시한 투시 상면도이고 도 6은 본 발명의 제 3 실시예에 따른 발광 다이오드의 구조를 도시한 투시 상면도로서, 본 발명의 제 2 실시예에 따른 발광 다이오드의 하부 구조와 본 발명의 제 3 실시예에 따른 발광 다이오드의 하부 구조는 본 발명의 제 1 실시예에 따른 발광 다이오드의 하부 구조와 유사하여 그 구체적인 설명은 생략한다. 5 is a perspective top view showing the structure of a light emitting diode according to a second embodiment of the present invention, and FIG. 6 is a perspective top view showing the structure of a light emitting diode according to a third embodiment of the present invention. The lower structure of the light emitting diode according to the second embodiment and the lower structure of the light emitting diode according to the third embodiment of the present invention are similar to the lower structure of the light emitting diode according to the first embodiment of the present invention, and a detailed description thereof will be omitted. .

도 5에 도시된 본 발명의 제 2 실시예에 따른 발광 다이오드는 사파이어 기판(도시하지 않음) 상의 버퍼층(도시하지 않음)에 대해 n형 GaN 클래드층(220), 다중 양자 우물 구조의 활성층(도시하지 않음), p형 GaN 클래드층(도시하지 않음), p-전극(250), 패드와 패드에서 연장된 라인 또는 라인 형태로 형성된 n-전극(260), 제 1 패시베이션층(270), 전도성 연결 배선(280) 및 제 2 패시베이션층(도시하지 않음)을 포함하여 구성된다. The light emitting diode according to the second embodiment of the present invention shown in FIG. 5 includes an n-type GaN cladding layer 220 and an active layer having a multi-quantum well structure with respect to a buffer layer (not shown) on a sapphire substrate (not shown). P-type GaN cladding layer (not shown), p-electrode 250, n-electrode 260 formed in pads or lines extending from the pads or in the form of lines, first passivation layer 270, conductive It comprises a connection wiring 280 and a second passivation layer (not shown).

본 발명의 제 2 실시예에 따른 발광 다이오드는 p-전극(250)과 n-전극(260)의 일부 영역을 덮어 중첩하는 절연성 재질로 이루어진 제 1 패시베이션층(270)에 대해 n-전극(260)의 일부 영역을 노출시키는 관통 영역, 예를 들어 비아(261)에 금속 또는 전도성 페이스트 등의 전도성 재질을 충진하여 사각형의 폐곡선 형태로 형성된 전도성 연결 배선(280)을 구비한다. The light emitting diode according to the second exemplary embodiment of the present invention has an n-electrode 260 with respect to the first passivation layer 270 made of an insulating material covering and overlapping a portion of the p-electrode 250 and the n-electrode 260. The conductive connection wiring 280 formed in the shape of a rectangular closed curve is formed by filling a through region, for example, a via 261, which exposes a portion of the via), for example, a conductive material such as a metal or a conductive paste.

또한, 본 발명의 제 1 실시예에 따른 발광 다이오드 구조와 동일하게, 제 1 패시베이션층(270) 이외의 영역에 제 2 패시베이션층(도시하지 않음)을 형성하고, p-전극(250)의 반사층이 노출된 본딩 영역(도시하지 않음)을 구비한다. In addition, as in the light emitting diode structure according to the first embodiment of the present invention, a second passivation layer (not shown) is formed in a region other than the first passivation layer 270, and the reflective layer of the p-electrode 250 is formed. This exposed bonding area (not shown) is provided.

따라서, 본 발명의 제 2 실시예에 따른 발광 다이오드는 n-전극(260)의 일부 영역을 노출시키는 비아(261)와 같은 제 1 패시베이션층(270)의 관통 영역을 충진하여 형성된 전도성 연결 배선(280)을 이용하여 균일한 전류 전달을 이루며, 발광을 위한 유효한 발광 면적을 향상시키는 간단한 구조를 얻을 수 있다. Therefore, the light emitting diode according to the second embodiment of the present invention is a conductive connection wiring formed by filling the through region of the first passivation layer 270 such as the via 261 exposing a portion of the n-electrode 260 ( A simple structure that achieves uniform current transfer and improves an effective light emitting area for light emission can be obtained.

이와는 별도로, 도 6에 도시된 본 발명의 제 3 실시예에 따른 발광 다이오드는 다수의 p-전극(350), 서로 대향하게 라인 형태로 형성된 다수의 n-전극(360) 및 각각의 p-전극(350)과 n-전극(360)의 일부 영역을 덮어 중첩하고 절연성 재질로 이루어진 제 1 패시베이션층(370)을 포함하고, 제 1 패시베이션층(370)이 n-전극(360)의 일부 영역을 노출시켜 형성된 관통 영역, 예를 들어 비아(361)를 구비하며 비아(361)에 금속 또는 전도성 페이스트 등의 전도성 재질을 충진하여 양측의 원형 패드에서 연장된 폐곡선 형태로 형성된 전도성 연결 배선(380)을 구비한다. Apart from this, the light emitting diode according to the third embodiment of the present invention shown in FIG. 6 includes a plurality of p-electrodes 350, a plurality of n-electrodes 360 formed in a line facing each other, and respective p-electrodes. And a first passivation layer 370 formed of an insulating material, overlapping and overlapping a portion of the n-electrode 360, and the first passivation layer 370. A conductive connection wire 380 having a through area formed by exposure, for example, a via 361 and filled with a conductive material such as a metal or conductive paste in the via 361, is formed in a closed curve shape extending from circular pads on both sides thereof. Equipped.

물론, 본 발명의 제 3 실시예에 따른 발광 다이오드는 제 1 패시베이션층(370) 이외의 영역에 제 2 패시베이션층(도시하지 않음)을 형성하고, p-전극(350)의 본딩용 금속층이 노출된 본딩 영역(도시하지 않음)을 구비할 수 있다. Of course, in the light emitting diode according to the third embodiment of the present invention, a second passivation layer (not shown) is formed in a region other than the first passivation layer 370, and the bonding metal layer of the p-electrode 350 is exposed. Bonded regions (not shown).

따라서, 본 발명의 제 3 실시예에 따른 발광 다이오드는 넓은 영역에 걸쳐 라인 형태로 형성된 다수의 n-전극(360)에 대해 전도성 연결 배선(380)을 통해 균일한 전류 전달을 이루어, 발광을 위한 유효한 발광 면적을 향상시키는 구조를 얻을 수 있다. Accordingly, the light emitting diode according to the third embodiment of the present invention achieves uniform current transmission through the conductive connection wires 380 to the plurality of n-electrodes 360 formed in a line shape over a wide area, thereby providing light emission. A structure for improving the effective light emitting area can be obtained.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiments are for the purpose of description and not of limitation.

또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.In addition, those skilled in the art will understand that various implementations are possible within the scope of the technical idea of the present invention.

도 1a 및 도 1b는 종래의 발광다이오드의 상면도 및 측단면도. 1A and 1B are top and side cross-sectional views of a conventional light emitting diode.

도 2는 본 발명의 제 1 실시예에 따른 발광 다이오드의 구조를 도시한 투시 상면도. 2 is a perspective top view showing the structure of a light emitting diode according to a first embodiment of the present invention;

도 3은 도 2의 발광 다이오드를 A-A'선을 따라 절단한 단면을 도시한 단면도. FIG. 3 is a cross-sectional view of the light emitting diode of FIG. 2 taken along line AA ′. FIG.

도 4는 도 2의 발광 다이오드를 B-B'선을 따라 절단한 단면을 도시한 단면도. 4 is a cross-sectional view of the light emitting diode of FIG. 2 taken along the line BB ′;

도 5는 본 발명의 제 2 실시예에 따른 발광 다이오드의 구조를 도시한 투시 상면도. 5 is a perspective top view showing the structure of a light emitting diode according to a second embodiment of the present invention;

도 6은 본 발명의 제 3 실시예에 따른 발광 다이오드의 구조를 도시한 투시 상면도. 6 is a perspective top view showing the structure of a light emitting diode according to a third embodiment of the present invention;

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

100: 기판 110: 버퍼층 100: substrate 110: buffer layer

120,220,320: n형 GaN 클래드층 130: 활성층 120,220,320: n-type GaN cladding layer 130: active layer

140: p형 GaN 클래드층 150,250,350: p-전극 140: p-type GaN cladding layer 150,250,350: p-electrode

160,260,360: n-전극 170,270,370: 제 1 패시베이션층 160,260,360: n-electrode 170,270,370: first passivation layer

180,280,380: 전도성 연결 배선 190: 제 2 패시베이션층 180, 280, 380: conductive connection wiring 190: second passivation layer

Claims

A buffer layer formed on the substrate;

An n-type GaN clad layer having a plurality of mesa regions on the buffer layer;

An active layer and a p-type GaN cladding layer sequentially formed on an upper surface of each of the mesa regions of the n-type GaN cladding layer;

A p-electrode region formed on an upper surface of each of the p-type GaN clad layers;

An n-electrode region spaced apart from the p-electrode region and formed between the mesa regions of the n-type GaN clad layer;

A first passivation layer formed over a portion of said p-electrode region and a portion of said n-electrode region and insulating said p-electrode region and n-electrode region; And

Conductive connection wires formed in the shape of closed curves or lines on the upper surface of the first passivation layer and penetrating a part of the first passivation layer and electrically connected to the n-electrode regions, respectively.

Light emitting diode comprising a.

The method of claim 1,

And a second passivation layer spaced apart from the conductive connection wires, the second passivation layer being etched together with the first passivation layer in the p-electrode region to form a bonding region C exposing an upper portion of the p-electrode region. A light emitting diode characterized in that.

The method according to claim 1 or 2,

The p-electrode region is

A p-metal layer made of a highly reflective metal material for ohmic bonding and light reflection sequentially on the substrate;

A barrier layer covering the p-metal layer; And

And a bonding metal layer exposed from the upper surface of the barrier layer to the bonding region.

The method according to claim 1 or 2,

The first passivation layer is a light emitting diode, characterized in that made of an insulating material.

The method of claim 4, wherein

The insulating material is a light emitting diode, characterized in that combined in the group consisting of silicon nitride, silicon oxide and polymer.

The method according to claim 1 or 2,

The n-electrode region is

And a line-shaped region spaced apart from the p-electrode region or a line-shaped region having at least one pad on one side thereof.

The method according to claim 1 or 2,

And a portion of the region passing through the first passivation layer includes a via formed in a region overlapping the n-electrode region.