[go: up one dir, main page]

KR20080093689A - Vacuum channel transistor - Google Patents

Vacuum channel transistor Download PDF

Info

Publication number
KR20080093689A
KR20080093689A KR1020070037743A KR20070037743A KR20080093689A KR 20080093689 A KR20080093689 A KR 20080093689A KR 1020070037743 A KR1020070037743 A KR 1020070037743A KR 20070037743 A KR20070037743 A KR 20070037743A KR 20080093689 A KR20080093689 A KR 20080093689A
Authority
KR
South Korea
Prior art keywords
layer
gate
source
disposed
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070037743A
Other languages
Korean (ko)
Other versions
KR100880558B1 (en
Inventor
우영진
조규하
Original Assignee
(주)제이디에이테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이디에이테크놀로지 filed Critical (주)제이디에이테크놀로지
Priority to KR1020070037743A priority Critical patent/KR100880558B1/en
Publication of KR20080093689A publication Critical patent/KR20080093689A/en
Application granted granted Critical
Publication of KR100880558B1 publication Critical patent/KR100880558B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604Control electrodes
    • H01J2329/4608Gate electrodes
    • H01J2329/4613Gate electrodes characterised by the form or structure
    • H01J2329/4617Shapes or dimensions of gate openings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4669Insulation layers

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

A vacuum channel transistor is provided to reduce influence of electron emission from a source and to emit electrons from the source with a gate voltage lower than that of a conventional vacuum channel transistor. A vacuum channel transistor includes a semiconductor substrate(100), a cathode layer(230), an anode layer(930), and a gate layer(530). The cathode layer is provided on the semiconductor substrate. The anode layer is spaced apart from an upper portion of the cathode layer. The gate layer is provided between the cathode layer and the anode layer to be spaced apart from the cathode layer and the anode layer. The cathode layer has a heating resistor(233). The gate layer includes an electron passing region so that electrons emitted from the cathode layer reaches the anode layer. The cathode layer is spaced apart from the semiconductor substrate. An upper portion of the cathode layer is coated with a low work function material.

Description

진공 채널 트랜지스터{VACUUM CHANNEL TRANSISTOR}Vacuum channel transistors {VACUUM CHANNEL TRANSISTOR}

도 1은 본 발명의 일 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다.1 illustrates a vacuum channel transistor according to an embodiment of the present invention.

도 2는 본 발명의 다른 일 실시예에 따라 저일함수(low work function) 물질이 도포된 진공 채널 트랜지스터를 나타낸 도면이다.FIG. 2 illustrates a vacuum channel transistor coated with a low work function material according to another exemplary embodiment of the present invention.

도 3은 본 발명의 또 다른 실시예에 따라 제어게이트를 더 포함하는 진공 채널 트랜지스터를 나타낸 도면이다.3 is a view showing a vacuum channel transistor further including a control gate according to another embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 따라 격자(grid) 형태의 게이트를 포함하는 진공 채널 트랜지스터를 나타낸 도면이다.4 illustrates a vacuum channel transistor including a gate in a grid form according to another embodiment of the present invention.

도 5는 본 발명의 또 다른 실시예에 따라 격자 형태의 게이트 전극 및 제어게이트를 포함하는 진공 채널 트랜지스터를 나타낸 도면이다.FIG. 5 is a view illustrating a vacuum channel transistor including a gate electrode and a control gate in a lattice form according to another embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 방열형 진공 채널 트랜지스터를 나타낸 도면이다.6 is a view showing a heat-dissipating vacuum channel transistor according to another embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따라 저일함수 물질이 도포된 진공 채널 트랜지스터를 나타낸 도면이다.7 illustrates a vacuum channel transistor coated with a low work function material according to another exemplary embodiment of the present invention.

도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 평면형 진공 채널 트랜지스터를 나타낸 도면이다.8 and 9 illustrate planar vacuum channel transistors according to still another exemplary embodiment of the present invention.

도 10은 본 발명의 또 다른 실시예에 따라 제어게이트를 더 포함하는 평면형 진공 채널 트랜지스터를 나타낸 도면이다.FIG. 10 illustrates a planar vacuum channel transistor further including a control gate according to another exemplary embodiment of the present invention.

도 11 및 도 12는 본 발명의 또 다른 실시예에 따른 수직형 진공 채널 트랜지스터를 나타낸 도면이다.11 and 12 illustrate a vertical vacuum channel transistor according to another embodiment of the present invention.

도 13은 본 발명의 또 다른 실시예에 따라 제어게이트를 더 포함하는 수직형 진공 채널 트랜지스터를 나타낸 도면이다.FIG. 13 illustrates a vertical vacuum channel transistor further including a control gate according to another embodiment of the present invention.

***** 도면의 주요부분에 대한 부호의 설명 ********** Explanation of symbols for main parts of drawing *****

100: 반도체 기판100: semiconductor substrate

110: 절연체층110: insulator layer

120: 채널 절연체층120: channel insulator layer

220: 가열 전극220: heating electrode

230, 320: 캐소드층 (소스)230, 320: cathode layer (source)

223, 233, 253, 263: 발열저항체223, 233, 253, 263: heating resistor

324, 234, 354, 364: 저일함수 물질324, 234, 354, 364: low work function materials

350, 360: 소스350, 360: source

520, 530, 550, 560: 게이트520, 530, 550, 560: gate

630, 640, 650, 660, 740, 760: 제어게이트630, 640, 650, 660, 740, 760: control gate

900, 920, 930: 애노드900, 920, 930: anode

950, 960: 드레인950, 960: drain

본 발명은 트랜지스터에 관한 것으로, 보다 구체적으로는 진공 채널 트랜지스터에 관한 것이다.The present invention relates to transistors, and more particularly to vacuum channel transistors.

종래의 마이크로 팁형 진공 트랜지스터는 뽀족한 캐소드(cathode) 팁(tip)을 갖고, 캐소드 전극과 게이트 전극 사이에 강한 전압을 인가함으로써 캐소드 팁 금속표면으로부터 양자역학적으로 튀어나오는 전자를 애노드(anode) 전극에 고전압을 걸어 가속화시켜서 애노드 전극으로 전달함으로써 전류를 흐르게 하는 원리를 이용하고 있다.Conventional micro-tip vacuum transistors have a sharp cathode tip, and electrons protruding quantum mechanically from the cathode tip metal surface to the anode electrode by applying a strong voltage between the cathode electrode and the gate electrode. It uses the principle of flowing a current by accelerating a high voltage and transferring it to the anode electrode.

진공내의 금속표면에서 적당한 자유전자 방출을 이루기 위해서는 0.5V/Å 이상의 전압을 인가하여야 하는데 이를 위해서는 금속 캐소드 팁을 중심으로 한 전자 방출부분의 게이트 전극 반경이 1㎛보다 훨씬 작아야 한다. 이러한 조건을 만족시키는 진공 트랜지스터의 마이크로 팁을 제조하기 위해서는 매우 큰 면적의 1㎛이하 반도체 사진 식각(lithography) 공정이 지원되어야 하며 1㎛이하의 고해상도를 유지할 수가 있어야 한다. 현재 반도체 공정기술이 상당한 발전을 이루어 이러한 반도체 공정기술을 활용하면 소규모로는 가능하지만 실질적으로 대규모로 완성된 공정을 갖추는 데는 아직도 많은 시간이 필요한 문제점이 있다.In order to achieve a suitable free electron emission on the metal surface in the vacuum, a voltage of 0.5 V / Å or more must be applied. For this purpose, the gate electrode radius of the electron emission portion around the metal cathode tip must be much smaller than 1 μm. In order to manufacture the micro tip of the vacuum transistor that satisfies these conditions, a very large area of less than 1㎛ semiconductor photolithography process must be supported and must be able to maintain a high resolution of less than 1㎛. At present, semiconductor processing technology has made significant progress, and it is possible to use such semiconductor processing technology on a small scale, but there is still a problem in that it takes much time to have a completed process on a large scale.

전극간의 간격과 첨예한 전자 방출부의 형성이외에 진공 트랜지스터의 성공적인 구성을 위해서는 안정되고 낮은 일함수(work function)를 가지는 전자 방출 물질이 필요한데 이는 낮은 전압으로 구동을 하기 위함이다. In addition to the spacing between the electrodes and the formation of sharp electron emitters, successful construction of the vacuum transistor requires an electron emitting material with a stable and low work function for driving at low voltages.

현재 이러한 전자 방출 물질로 몰리브덴(M0)이나 텅스텐(W) 같은 금속을 이용한 마이크로 팁에 대한 연구사례가 많이 발표되고 있다. 몰리브덴이나 텅스텐 마이크로 팁은 기계적으로 상당히 강한 장점이 있으나, 일함수가 크며 팁 끝의 곡률반경을 작게 하는데에도 한계가 있어 충분한 전자방출에 필요한 구동전압이 높은 실정이다.At present, a number of studies on micro tips using metals such as molybdenum (M0) and tungsten (W) have been published. Molybdenum or tungsten micro tips have a strong mechanical advantage, but the work function is large and there is a limit to reduce the radius of curvature of the tip, so the driving voltage required for sufficient electron emission is high.

최근에는 마이크로 팁을 표면처리하여 일함수를 낮추는 방법이나 다이아몬드계의 박막과 같이 일함수가 낮은 물질에 대한 연구가 진행되고 있으며 여러 각도에서 마이크로 팁 캐소드 개발이 진행중에 있다.Recently, research on the method of lowering the work function by surface-treating the micro tip or research on materials having a low work function, such as diamond-based thin films, has been underway to develop the micro tip cathode from various angles.

그러나, 종래의 마이크로 팁을 이용한 진공 트랜지스터는 여러 가지 문제점을 내포하고 있다. 첫째, 동작중 이온 스터퍼링등에 의한 팁의 손상이다. 둘째, 팁의 형성을 위한 공정상의 어려움이다. 셋째, 공간적인 균일성(uniformity)의 구현이 어렵다는 것이다. 이는 진공 트랜지스터를 화소로 이용하는 영상표시장치에서 영상의 균일성에 영향을 미친다. 넷째, 깜박임(flicker)의 발생이다. 다섯째, 게이트 전극과 캐소드 팁 사이에 높은 전계에 의한 아크방전이 일어나 게이트나 캐소드 팁이 파괴되는 현상이 발생한다. 실제 공정 과정에서나 동작 중에 진공도가 떨어질 수 있으며 전극간의 간격이 매우 작으므로 작은 양의 금속 원자와 같은 불순물이 전극 사이에 증착되 있으면 쉽게 아크 방전이 일어날 수 있다. 여섯째, 게이트와 애노드 사이에 발생하는 아크 방전 문제이다. 전자의 가속을 위하여 애노드에는 고전압을 인가하는데 넓은 게이트 전극과 애노드 전극 사이에 방전이 일어날 수 있 다.However, a conventional vacuum transistor using a micro tip has various problems. First, the tip is damaged by ion stuffing during operation. Second is the difficulty in forming the tip. Third, it is difficult to realize spatial uniformity. This affects the uniformity of an image in an image display device using a vacuum transistor as a pixel. Fourth, flicker occurs. Fifth, an arc discharge occurs due to a high electric field between the gate electrode and the cathode tip, causing the gate or the cathode tip to be destroyed. Since the degree of vacuum may drop during the actual process or during operation, and the spacing between the electrodes is very small, an arc discharge may easily occur if impurities such as a small amount of metal atoms are deposited between the electrodes. Sixth is the arc discharge problem that occurs between the gate and the anode. In order to accelerate the electrons, a high voltage is applied to the anode, and a discharge may occur between the wide gate electrode and the anode electrode.

이상의 기술적 과제는 현재 많은 개선이 이루어지고 있으나 근본적인 문제점의 제공은 전자의 방출이 이루어지는 마이크로 팁의 형성에서부터 나타나기 때문에 본 발명은 새로운 평면구조의 진공 트랜지스터를 제공함으로써 이들을 해결하고자 한다.The above technical problem has been made a lot of improvements at present, but since the provision of a fundamental problem appears from the formation of a micro tip in which electrons are emitted, the present invention seeks to solve them by providing a new planar vacuum transistor.

이러한 문제점을 해결하기 위한 본 발명은 진공 트랜지스터를 마이크로머신과 반도체 공정 기술을 이용해 초소형으로 제작하여 낮은 전압으로 동작하고 대량 생산에 유리한 진공 트랜지스터를 제공하는 것을 목적으로 한다.An object of the present invention to solve this problem is to provide a vacuum transistor which is manufactured at a small size by using a micromachine and a semiconductor process technology to operate at a low voltage and advantageous for mass production.

본 발명의 일 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판; 상기 반도체 기판상에 배치되는 캐소드층; 상기 캐소드층 상부에 이격되어 배치되는 애노드층; 및 상기 캐소드층과 상기 애노드층 사이에 상기 캐소드층 및 상기 애노드층과 이격되어 배치되는 게이트층을 포함하며, 상기 캐소드층은 발열저항체를 포함하고, 상기 게이트층은 상기 캐소드층으로부터 방출된 전자가 상기 애노드층으로 도달할 수 있도록 전자통과영역을 포함한다.A vacuum channel transistor according to an embodiment of the present invention, a semiconductor substrate; A cathode layer disposed on the semiconductor substrate; An anode layer spaced apart from the cathode layer; And a gate layer spaced apart from the cathode layer and the anode layer between the cathode layer and the anode layer, wherein the cathode layer includes a heating resistor, and the gate layer has electrons emitted from the cathode layer. It includes an electron passing region to reach the anode layer.

여기서, 바람직하게는, 상기 캐소드층과 상기 반도체 기판이 서로 이격된다Here, preferably, the cathode layer and the semiconductor substrate are spaced apart from each other.

여기서, 바람직하게는, 상기 캐소드층 상에 저일함수(low work funtion) 물질이 도포된다.Here, a low work funtion material is preferably applied on the cathode layer.

여기서, 바람직하게는, 전술한 진공 채널 트랜지스터는 상기 애노드층과 상 기 게이트층 사이에 상기 애노드층 및 상기 게이트층과 이격되어 배치되는 제어게이트층을 하나 이상 더 포함하며, 상기 제어게이트층은 상기 게이트층과 동일한 전자통과영역을 포함한다.Here, preferably, the above-described vacuum channel transistor further includes at least one control gate layer spaced apart from the anode layer and the gate layer between the anode layer and the gate layer, wherein the control gate layer is It includes the same electron passing region as the gate layer.

여기서, 바람직하게는, 상기 전자통과영역은 격자 형태로 뚫린 복수의 구멍을 포함한다.Here, preferably, the electron passing region includes a plurality of holes drilled in the form of a lattice.

본 발명의 다른 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판; 발열저항체를 포함하고 상기 반도체 기판 상부에 이격되어 배치되는 가열 전극; 상기 가열 전극 상부에 이격되어 배치되는 캐소드층; 상기 캐소드층 상부에 이격되어 배치되는 애노드층; 및 상기 캐소드층과 상기 애노드층 사이에 상기 캐소드층 및 상기 애노드층과 이격되어 배치되는 게이트층을 포함하며, 상기 게이트층은 상기 캐소드층으로부터 방출된 전자가 상기 애노드층으로 도달할 수 있도록 전자통과영역을 포함한다.A vacuum channel transistor according to another embodiment of the present invention, a semiconductor substrate; A heating electrode including a heating resistor and spaced apart from the upper portion of the semiconductor substrate; A cathode layer disposed spaced apart from the heating electrode; An anode layer spaced apart from the cathode layer; And a gate layer spaced apart from the cathode layer and the anode layer between the cathode layer and the anode layer, wherein the gate layer passes electrons to allow electrons emitted from the cathode layer to reach the anode layer. It includes an area.

여기서, 바람직하게는, 상기 캐소드층 상에 저일함수 물질이 도포된다.Here, a low work function material is preferably applied on the cathode layer.

본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판; 상기 반도체 기판상에 배치되는 채널 절연체층; 상기 채널 절연체층 상에, 서로 이격되어 배치되는 소스 및 드레인; 상기 채널 절연체층 밑에 배치되는 게이트; 및 상기 반도체 기판 밑에 배치되는 발열저항체층을 포함하고, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고, 상기 게이트는 상기 소스와 상기 드레인 사이 영역의 하부에서, 상기 소스 측에 치우쳐 배치되고, 상기 반도체 기판과 상기 발열저항체층은 전기적으로 절연된다.Vacuum channel transistor according to another embodiment of the present invention, a semiconductor substrate; A channel insulator layer disposed on the semiconductor substrate; A source and a drain disposed on the channel insulator layer and spaced apart from each other; A gate disposed under the channel insulator layer; And a heat generating resistor layer disposed under the semiconductor substrate, wherein a low work function material is applied to an electron emission region of the source, and the gate is disposed on the source side under the region between the source and the drain, The semiconductor substrate and the heat generating resistor layer are electrically insulated.

본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판; 상기 반도체 기판상에 배치되는 발열저항체층; 상기 발열저항체층 상에 배치되는 절연체층; 상기 절연체층 상에 배치되는 채널 절연체층; 상기 채널 절연체층 상에, 서로 이격되어 배치되는 소스 및 드레인; 및 상기 채널 절연체층 밑에 배치되는 게이트를 포함하고, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고, 상기 게이트는 상기 소스와 상기 드레인 사이 영역의 하부에서, 상기 소스 측에 치우쳐 배치된다.Vacuum channel transistor according to another embodiment of the present invention, a semiconductor substrate; A heat generating resistor layer disposed on the semiconductor substrate; An insulator layer disposed on the heat generating resistor layer; A channel insulator layer disposed on the insulator layer; A source and a drain disposed on the channel insulator layer and spaced apart from each other; And a gate disposed under the channel insulator layer, wherein a low work function material is applied to an electron emission region of the source, and the gate is disposed on the source side under the region between the source and the drain.

여기서, 바람직하게는, 전술한 진공 채널 트랜지스터는, 상기 채널 절연체층 밑에 배치되는 제어게이트를 더 포함하고, 상기 제어게이트는 상기 소스와 상기 드레인 사이 영역의 하부에서, 상기 게이트와 이격되어 배치된다.Here, preferably, the above-described vacuum channel transistor further includes a control gate disposed under the channel insulator layer, and the control gate is spaced apart from the gate under the region between the source and the drain.

본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판; 상기 반도체 기판상에 배치되는 채널 절연체층; 상기 채널 절연체층 상에 배치되는 소스; 상기 소스 상부에 이격되어 배치되는 드레인층; 상기 채널 절연체층 밑에 배치되는 게이트; 및 상기 반도체 기판 밑에 배치되는 발열저항체층을 포함하고, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고, 상기 게이트는 상기 소스 하부 영역의 외측에서 상기 소스 측에 치우쳐 배치되고, 상기 반도체 기판과 상기 발열저항체층은 전기적으로 절연된다.Vacuum channel transistor according to another embodiment of the present invention, a semiconductor substrate; A channel insulator layer disposed on the semiconductor substrate; A source disposed on the channel insulator layer; A drain layer spaced apart from the source; A gate disposed under the channel insulator layer; And a heat generating resistor layer disposed under the semiconductor substrate, wherein a low work function material is applied to an electron emission region of the source, and the gate is disposed on the source side outside the source lower region, The heat generating resistor layer is electrically insulated.

여기서, 바람직하게는, 전술한 진공 채널 트랜지스터는, 상기 소스와 상기 드레인층 사이에 상기 소스 및 상기 드레인층과 이격되어 배치되는 제어게이트를 하나 이상 더 포함한다.Here, preferably, the above-described vacuum channel transistor further includes one or more control gates spaced apart from the source and the drain layer between the source and the drain layer.

본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판; 상기 반도체 기판상에 배치되는 발열저항체층; 상기 발열저항체층 상에 배치되는 절연체층; 상기 절연체층 상에 배치되는 채널 절연체층; 상기 채널 절연체층 상에 배치되는 소스; 상기 소스 상부에 이격되어 배치되는 드레인층; 및 상기 채널 절연체층 밑에 배치되는 게이트를 포함하고, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고, 상기 게이트는 상기 소스 하부 영역의 외측에서 상기 소스 측에 치우쳐 배치된다.Vacuum channel transistor according to another embodiment of the present invention, a semiconductor substrate; A heat generating resistor layer disposed on the semiconductor substrate; An insulator layer disposed on the heat generating resistor layer; A channel insulator layer disposed on the insulator layer; A source disposed on the channel insulator layer; A drain layer spaced apart from the source; And a gate disposed under the channel insulator layer, wherein a low work function material is applied to an electron emission region of the source, and the gate is disposed on the source side outside the source lower region.

여기서, 바람직하게는, 상기 소스와 상기 드레인층 사이에 상기 소스 및 상기 드레인층과 이격되어 배치되는 제어게이트를 하나 이상 더 포함한다.Here, preferably, at least one control gate disposed between the source and the drain layer and spaced apart from the source and the drain layer.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

우선, 진공중의 캐소드 전극으로부터의 전자방출 현상에 관해 이론적으로 살펴본다.First, the electron emission phenomenon from the cathode electrode in vacuum will be described theoretically.

금속에서 진공으로 전자가 방출되는 현상은 매우 큰 전기장에 의해 금속 표면의 전위 장벽의 높이와 폭이 줄어들어 터널링 효과에 의한 전자의 이동에 기인한다. 일반적인 금속 내부의 전자를 진공으로 방출시키는데 필요한 전기장의 세기는 109[V/m]이상이다. 이러한 금속들은 일반적으로 순수 금속들이고, 약 3∼5eV 정도의 일함수를 가진다. 하지만 특정 금속 화합물이나 비금속으로서 다이아몬드 또는 유사다이아몬드(Diamond Like Carbon : DLC)는 낮은 일함수를 가지며 107∼108 [V/m] 정도의 전기장에서도 일반 금속과 비슷한 크기의 방출전류를 얻는다. 이러한 일함수가 낮은 금속을 캐소드 물질로 사용하면 낮은 전압에서 구동할 수 있는 전자 방출형 트랜지스터를 만들 수 있다.The release of electrons from the metal into the vacuum is caused by the movement of the electrons due to the tunneling effect as the height and width of the potential barrier on the metal surface are reduced by a very large electric field. In general, the electric field strength required to discharge electrons in a metal into a vacuum is 10 9 [V / m] or more. These metals are generally pure metals and have a work function of about 3 to 5 eV. However, as a specific metal compound or nonmetal, diamond or diamond like carbon (DLC) has a low work function and obtains a discharge current similar to that of a general metal even in an electric field of about 10 7 to 10 8 [V / m]. The use of these low-function metals as cathode materials makes electron-emitting transistors capable of driving at low voltages.

금속에서 진공중으로 방출되는 전자의 전류 밀도는 수학식 1에 나타낸 파울러 노르다임(Fowler-Nordheim) 방정식에 따라 구할 수 있다.The current density of electrons released into the vacuum in the metal can be obtained according to the Fowler-Nordheim equation shown in Equation 1.

Figure 112007029333663-PAT00001
Figure 112007029333663-PAT00001

여기에서 Φ는 금속의 일함수에 해당하는 전위차, t(y)는 방출된 전자의 이미지 힘(image force)을 고려한 타원 함수(elliptic function), ν(y)는 거의 1인 타원함수, E는 금속표면에 가해진 전기장의 세기를 표시한다. 또한, 이러한 금속의 표면에서 미시적인 돌출이 있을 수 있는데 이러한 돌출로 인한 전류의 증가량은 수백에서 수천 배에 달하는 것으로 일반적으로 알려져 있다.Where Φ is the potential difference corresponding to the work function of the metal, t (y) is an elliptic function that takes into account the image force of the emitted electrons, ν (y) is an elliptic function with almost 1, E is Displays the strength of the electric field applied to the metal surface. In addition, there may be microscopic protrusions on the surface of such metals, and the increase in current due to such protrusions is generally known to be hundreds to thousands of times.

전류의 크기는 캐소드로부터 방출되는 전자에 의해서 결정되는데, 전자의 방출량은 게이트 전극과 인접한 캐소드 전극 가장자리의 전계의 세기와 캐소드를 구성하는 금속의 일함수의 크기에 따라 달라진다. 캐소드 전극 가장자리의 전계 강도는 캐소드와 게이트간에 인가하는 전압(게이트 전압)의 크기와 그 사이의 채널 절연층의 두께 및 채널 절연층의 유전율의 함수가 된다.The magnitude of the current is determined by the electrons emitted from the cathode, which depends on the strength of the electric field at the edge of the cathode electrode adjacent to the gate electrode and the magnitude of the work function of the metal constituting the cathode. The field strength at the edge of the cathode electrode is a function of the magnitude of the voltage (gate voltage) applied between the cathode and the gate, the thickness of the channel insulation layer between them, and the dielectric constant of the channel insulation layer.

따라서, 수학식 1로부터 캐소드 금속의 일함수(qΦ)와 전계의 세기가 주어지 면 전류밀도(J)를 알 수 있게 된다. 전류 밀도를 크게 하기 위해서는 일함수가 작은 물질을 사용하고, 캐소드 전극의 가장자리 곡률반경을 작게하고 캐소드-게이트간의 전압을 증가시켜 전계의 세기를 크게 해야 한다. Therefore, given the work function qΦ of the cathode metal and the strength of the electric field, Equation 1 shows the current density J. In order to increase the current density, a material having a small work function should be used, and the edge curvature radius of the cathode electrode should be reduced and the voltage between the cathode and the gate should be increased to increase the electric field strength.

종래의 진공 트랜지스터에서는 캐소드 팁과 게이트 전극간의 간격을 1㎛이하로 작게 제작하고자 하는 경우에 캐소드 팁과 게이트 전극 사이에 아크 방전에 의한 전극 파괴가 일어날 수 있으므로 두 전극간의 거리를 작게하는데 한계가 있다. 따라서 방출 전류를 증가시키기 위해서는 캐소드 팁 첨두의 곡률 반경을 작게하여 전계강도를 높이는 방식을 취하지만 충분한 방출전류를 얻기 위해서는 게이트 전압을 크게 할 수밖에 없는 구조적 단점이 있다. 게이트 구동전압이 크면 고전압 구동 IC를 사용해야하므로 제품가격이 높아지고 전력소모도 증가하게 된다.In the conventional vacuum transistor, when the gap between the cathode tip and the gate electrode is to be made smaller than 1 μm, electrode breakage may occur due to arc discharge between the cathode tip and the gate electrode, thereby limiting the distance between the two electrodes. . Therefore, the method of increasing the electric field strength by reducing the radius of curvature of the tip of the cathode tip to increase the emission current, but there is a structural disadvantage to increase the gate voltage to obtain a sufficient emission current. If the gate driving voltage is large, a high voltage driving IC must be used, which increases the product price and power consumption.

그러나, 본 발명의 구조에서는 게이트와 캐소드 사이에 채널 절연층이 존재하여 아크 방전을 방지하므로 종래의 구조에서의 아크 방전에 의한 게이트 파괴를 막을 수 있고 채널 절연층의 두께를 작게함으로써 종래의 구조에서보다 충분히 낮은 게이트 전압에서 전자방출이 일어나게 할 수 있다. 따라서 MOS 공정으로 제작한 저전력 저전압 구동 IC를 사용하여 구동이 가능하므로 가격 경쟁력이 있는 제품을 생산할 수 있다. 또한, 채널 절연층의 비유전율을 εX라 할 때 채널 절연층과 캐소드 전극이 인접하는 진공 채널에서의 전장의 세기 E가 εX배만큼 증가하며, 캐소드의 가장자리 부분에 존재하는 작은 곡률 반경에 의해서 전기장의 세기가 더욱 증가하는 효과가 있으므로 전류밀도(J)를 크게 증가시킬 수 있다.However, in the structure of the present invention, since the channel insulation layer exists between the gate and the cathode to prevent arc discharge, the gate breakdown caused by the arc discharge in the conventional structure can be prevented. It is possible to cause electron emission at a sufficiently low gate voltage. Therefore, it can be driven by using low-power low-voltage driver IC manufactured by the MOS process, thereby producing a competitive price. Also, when the relative dielectric constant of the channel insulating layer is εX, the intensity E of the electric field in the vacuum channel adjacent to the channel insulating layer and the cathode electrode increases by εX times, and the electric field is caused by the small radius of curvature present at the edge of the cathode. Since there is an effect of increasing the intensity of the current density (J) can be greatly increased.

만일 텅스텐(W)이나 몰리브덴(Mo)으로 캐소드를 형성하는 경우 일함수는 약 4.5eV 로서, 지나치게 큰 값이 된다. 반면 다이아몬드 혹은 DLC는 아주 낮은 일함수를 가지며 이러한 물질로 캐소드를 형성할 경우 낮은 전계 강도에서도 원하는 전류밀도를 얻을 수 있다. 또한, 전도성이 좋은 도전체로 캐소드를 형성하고, 그 위에 저일함수 물질을 도포하는 방법도 가능하다. 낮은 일함수를 가지면서 화학적으로 안정하고, 열과 전기 전도성이 뛰어나며, 고온에서의 안정성이 뛰어난 다이아몬드 또는 DLC 같은 물질을 표면에 도포하여 전자 방출의 안정성 및 방출 특성을 향상시킨 예가 보고되고 있다. 본 발명에서 이용될 수 있는 저일함수 물질은 예를 들어, 유사다이아몬드탄소(DLC; Diamond-Like Carbon) 및 산화바륨을 포함하여 상기의 특성을 갖는 모든 물질을 포함한다.If the cathode is formed of tungsten (W) or molybdenum (Mo), the work function is about 4.5 eV, which is too large. Diamond or DLC, on the other hand, has a very low work function and can form the cathode with these materials to achieve the desired current density even at low field strengths. It is also possible to form a cathode with a good conductor and to apply a low work function material thereon. An example of improving the stability and emission characteristics of electron emission has been reported by coating a material such as diamond or DLC having a low work function, which is chemically stable, has excellent thermal and electrical conductivity, and has excellent stability at high temperatures. Low work function materials that can be used in the present invention include all materials having the above characteristics, including, for example, diamond-like carbon (DLC) and barium oxide.

또한, 캐소드를 직접 또는 간접적으로 가열하여 캐소드에서 방출되는 전류밀도를 증가시킬 수 있다. 캐소드의 온도가 증가할수록 공유결합을 하고 있는 전자들이 에너지를 얻어 자유전자가 되려는 경향이 강해지므로, 보다 작은 게이트 전압으로도 많은 전자를 방출시킬 수 있다.In addition, the cathode can be heated directly or indirectly to increase the current density emitted from the cathode. As the temperature of the cathode increases, the covalently bonded electrons tend to be energized and become free electrons, and thus can emit more electrons with a smaller gate voltage.

또한, 캐소드 표면을 탈출한 전자가 애노드 전압에 의한 전계에 이끌려 움직이면서 애노드 전류가 흐르기 시작하면, 이 전류의 크기가 게이트에 의해서 쉽게 조절될 수 있는가 하는 문제를 고찰해야 한다. 진공 트랜지스터를 영상표시장치에 이용할 경우, 애노드에 인가되는 전압이 높을수록 가속되는 전자의 에너지가 크며 고전압 형광체를 사용하면 발광효율을 높일 수 있어서 바람직하나, 종래의 마이크로 팁형 전계 방출 표시장치에서는 플래시오버 현상이 발생할 수 있다. 플래시오버 현상이란 도통상태에 있는 캐소드 전류를 게이트 전압에 의해서 통제할 수 없게 되 는 현상이다.In addition, when the electrons having escaped from the cathode surface are attracted to the electric field caused by the anode voltage and the anode current starts to flow, it should be considered whether the magnitude of the current can be easily adjusted by the gate. In the case of using a vacuum transistor in an image display device, the higher the voltage applied to the anode, the higher the energy of the accelerated electrons is, and the use of a high voltage phosphor can increase the luminous efficiency. Symptoms may occur. The flashover phenomenon is a phenomenon in which the cathode current in the conductive state cannot be controlled by the gate voltage.

본 발명에서는, 제어게이트를 형성하여 플래시오버 현상을 방지한다. 제어게이트를 구성하는 도체는 일함수가 높은 금속을 선택하여 애노드의 고압에 의한 보호 게이트 금속으로부터 직접적인 전자 방출을 방지해야 한다. 본 발명의 다양한 실시예에 따른 제어게이트의 구체적인 구성은 후술하도록 한다.In the present invention, the control gate is formed to prevent the flashover phenomenon. The conductor constituting the control gate must select a metal with a high work function to prevent direct electron emission from the protective gate metal due to the high pressure of the anode. A detailed configuration of the control gate according to various embodiments of the present invention will be described later.

본 명세서를 통틀어, 게이트, 애노드, 캐소드, 소스, 드레인 등의 용어는 일반적인 트랜지스터에서 사용되는 것과 동일한 의미로 사용되므로 그 자세한 역할은 생략하도록 한다. Throughout this specification, terms such as gate, anode, cathode, source, and drain are used in the same meaning as used in general transistors, and thus detailed roles thereof will be omitted.

이하에서는, 본 발명에 따른, 진공 채널 트랜지스터의 실시예들을 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of a vacuum channel transistor according to the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 진공 채널 트랜지스터는, 반도체 기판(100), 반도체 기판(100)상에 배치되는 캐소드층(230), 캐소드층(230) 상부에 이격되어 배치되는 애노드층(930); 및 캐소드층(230)과 애노드층(930) 사이에 캐소드층(230) 및 애노드층(930)과 이격되어 배치되는 게이트층(530)을 포함한다.1 illustrates a vacuum channel transistor according to an embodiment of the present invention. Referring to FIG. 1, a vacuum channel transistor according to an exemplary embodiment of the present invention may be spaced apart from a semiconductor substrate 100, a cathode layer 230 disposed on the semiconductor substrate 100, and an upper portion of the cathode layer 230. An anode layer 930; And a gate layer 530 spaced apart from the cathode layer 230 and the anode layer 930 between the cathode layer 230 and the anode layer 930.

캐소드층(230)은 발열저항체(233)를 포함한다. 이때, 발열저항체(233)는 내부에 전류가 흐르면 온도가 상승하고, 이것은 캐소드층(230) 전체의 온도를 상승시켜 캐소드층(230)으로부터의 전자 방출이 용이하게 만든다. 여기서, 캐소드층(230)과 반도체기판(100)은 서로 이격되는 것이 바람직하다. 이렇게 함으로써, 발열저항 체(233)가 캐소드층(230) 이외의 부분에는 직접적으로 열을 전도하지 않으므로 소자의 기타 부분의 온도에는 영향을 크게 미치지 않는다. The cathode layer 230 includes a heat generating resistor 233. At this time, the temperature of the heat generating resistor 233 increases when a current flows therein, which increases the temperature of the entire cathode layer 230 to facilitate the emission of electrons from the cathode layer 230. Here, the cathode layer 230 and the semiconductor substrate 100 is preferably spaced apart from each other. By doing so, the heat generating resistor 233 does not directly conduct heat to the portions other than the cathode layer 230, and thus does not significantly affect the temperature of the other portions of the device.

게이트층(530)과 캐소드층(230)사이에 전압이 가해지면, 캐소드층으로부터 전자가 방출되고, 방출된 전자는 애노드층(930)과 캐소드층(230) 사이에 형성되는 전기장에 의해 애노드층(930)으로 절달된다. 이때, 캐소드층(230)으로부터 방출된 전자가 애노드층(930)으로 도달할 수 있도록, 게이트층(530)은 전자통과영역을 포함한다. 전자통과영역은 캐소드층(230)과 애노드층(930) 사이에서 전자가 절달되는 것을 방해하지 않도록 하는 게이트층(530)의 형태를 의미하는 것이다. 전자 전달을 방해하지 않기 위해, 게이트층(530)은, 예를 들어, 그 일부에 정공을 포함하는 형태일 수 있다. 이때 그 정통을 통과하여 전자가 캐소드층(230)으로부터 애노드층(930)으로 전달될 수 있다. 또는, 게이트층(530)은 예를 들어, 하나 이상의 개별 게이트가 배치된 것일 수도 있다. 이때, 전자는 게이트층(530)의 방해를 받지 않고 캐소드층(230)으로부터 애노드층(930)으로 전달될 수 있으면 된다. 이 경우, 게이트층(530)이 존재하는 단면에서 전자가 통과할 수 있는 영역을 전자통과영역이라고 한다.When a voltage is applied between the gate layer 530 and the cathode layer 230, electrons are emitted from the cathode layer, and the emitted electrons are formed by the electric field formed between the anode layer 930 and the cathode layer 230. It is delivered to (930). In this case, the gate layer 530 includes an electron passing region so that electrons emitted from the cathode layer 230 can reach the anode layer 930. The electron passing region refers to a form of the gate layer 530 which does not prevent electrons from being transferred between the cathode layer 230 and the anode layer 930. In order not to interfere with electron transfer, the gate layer 530 may be, for example, in the form of a hole including a portion thereof. In this case, electrons may be transferred from the cathode layer 230 to the anode layer 930 through the orthogonality. Alternatively, the gate layer 530 may be, for example, one or more individual gates are disposed. In this case, electrons may be transferred from the cathode layer 230 to the anode layer 930 without being interrupted by the gate layer 530. In this case, the region through which electrons can pass in the cross section where the gate layer 530 exists is called an electron passing region.

전술한 도 1에 나타낸 진공 채널 트랜지스터는 직렬형 3극 진공관을 반도체 기판 상에 구현한 형태의 진공 트랜지스터이다.The above-described vacuum channel transistor shown in FIG. 1 is a vacuum transistor in which a series three-pole vacuum tube is implemented on a semiconductor substrate.

도 2는 본 발명의 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 본 발명의 다른 실시예에 따른 진공 채널 트랜지스터는, 도 1에 나타낸 일 실시예에 따른 진공 채널 트랜지스터의 캐소드층(230) 상에 저일함수 물질이 도포된 것을 특징으로 하고 있다. 이것은 더 낮은 게이트 전압에서 캐소드층(230)의 전자 방출이 발생하도록 하기 위함이다.2 illustrates a vacuum channel transistor according to another exemplary embodiment of the present invention. The vacuum channel transistor according to another embodiment of the present invention is characterized in that a low work function material is coated on the cathode layer 230 of the vacuum channel transistor according to the embodiment shown in FIG. 1. This is to cause the electron emission of the cathode layer 230 to occur at a lower gate voltage.

이러한 저일함수 물질(234)은 유사다이아몬드탄소 또는 산화바륨과 같이 일함수가 낮은 물질이 바람직하다.The low work function material 234 is preferably a material having a low work function such as pseudodiamond carbon or barium oxide.

도 3은 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는, 전술한 실시예들에 따른 진공 채널 트랜지스터에서, 애노드층(930)과 게이트층(530) 사이에 애노드층(930) 및 게이트층(530)과 이격되어 배치되는 제어게이트층(630)을 더 포함하는 것을 특징으로 한다. 3 illustrates a vacuum channel transistor according to another embodiment of the present invention. In the vacuum channel transistor according to another embodiment of the present invention, in the vacuum channel transistor according to the above-described embodiments, the anode layer 930 and the gate layer 530 between the anode layer 930 and the gate layer 530. Characterized in that it further comprises a control gate layer 630 spaced apart from the.

제어게이트층(630)은 게이트층(530)과 마찬가지로 캐소드층(230)로부터 방출된 전자가 애노드층(930)으로 도달할 수 있도록 전자통과영역을 포함한다.Like the gate layer 530, the control gate layer 630 includes an electron passing region to allow electrons emitted from the cathode layer 230 to reach the anode layer 930.

이하, 제어게이트층(630)의 역할을 간단히 설명한다. 게이트층(530)과 캐소드층(230) 사이의 전위차에 의해 캐소드층(230) 표면을 탈출한 전자가 애노드층(930) 전압에 의한 전계에 이끌려 이동하면서 애노드 전류가 흐르기 시작한다. 이때, 애노드층(930)에 인가되는 전압이 높을수록 가속되는 전자의 에너지가 크므로, 소자의 속도 및 효율을 향상시킬 수 있지만, 소자의 도통상태에서 흐르는 전류를 게이트층(530)의 전압에 의해 통제할 수 없는 플래시오버 현상이 발생할 가능성이 높아진다. 또한, 애노드층(930)의 전압에 의해 캐소드층(230)로부터의 전자 방 출량이 증가하는 것은 등가적으로 트랜지스터의 출력 저항이 작게 하는 것이므로 트랜지스터 특성으로 바람직하지 않다. 따라서, 애노드층(930) 전압이 매우 높은 경우에 플래시오버 현상 및 출력저항 저하를 방지하기 위해, 제어게이트층(630)을 추가적으로 배치한 것이다. 제어게이트층(630)을 구성하는 도체는 일함수가 높은 금속을 선택하여 애노드층(930)의 고압에 의한 제어게이트층(630)으로부터 직접적인 전자 방출을 방지해야 한다. 또한, 제어게이트층(630)에 캐소드층(230) 전극보다 더 낮은 음의 전압을 인가하여 캐소드층(230)의 저일함수 물질(234)을 애노드층(930)의 고압으로부터 일부 차폐(shield)하며 표면 전계의 세기를 낮게 하거나 혹은 음의 전계를 유지하는 것도 가능하게 되므로 제어게이트층(630)에 의한 전류제어가 가능하게 되고 플래시오버 현상을 방지할 수 있다. 이하의 다른 실시예들에서 사용되는 제어게이트의 역할도 이와 동일하다.Hereinafter, the role of the control gate layer 630 will be described briefly. An anode current flows as electrons escaping the surface of the cathode layer 230 are moved by an electric field caused by the voltage of the anode layer 930 due to a potential difference between the gate layer 530 and the cathode layer 230. At this time, the higher the voltage applied to the anode layer 930, the greater the energy of electrons accelerated, so that the speed and efficiency of the device can be improved, but the current flowing in the conduction state of the device is applied to the voltage of the gate layer 530. This can increase the likelihood of an uncontrolled flashover. In addition, increasing the amount of electron emission from the cathode layer 230 due to the voltage of the anode layer 930 is equivalent to reducing the output resistance of the transistor, which is not preferable as a transistor characteristic. Therefore, in order to prevent a flashover phenomenon and a decrease in output resistance when the anode layer 930 voltage is very high, the control gate layer 630 is additionally disposed. The conductor constituting the control gate layer 630 should select a metal having a high work function to prevent direct electron emission from the control gate layer 630 due to the high pressure of the anode layer 930. In addition, a lower negative function material 234 of the cathode layer 230 is partially shielded from the high pressure of the anode layer 930 by applying a lower negative voltage to the control gate layer 630 than the cathode layer 230 electrode. In addition, since it is possible to lower the strength of the surface electric field or maintain the negative electric field, current control by the control gate layer 630 is possible, and the flashover phenomenon can be prevented. The role of the control gate used in the following other embodiments is the same.

도 4는 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 4에 나타낸 실시예에 따른 진공 채널 트랜지스터는 전술한 실시예들에서 게이트층(540)의 전자통과 영역이 격자 형태로 뚫린 복수의 구멍을 포함하는 것을 특징으로 한다. 즉, 게이트층(540)의 일부가 격자 형태로 된 것을 특징으로 한다. 이러한 게이트 형태로 인하여 게이트층(540)과 캐소드층(230)의 간격이 감소되므로 동일한 게이트 전압으로 더욱 강한 전기장을 형성시킬 수 있다. 따라서 동일한 게이트 전압을 인가하는 경우에 캐소드층(230)으로부터 더욱 많은 전자가 방출된다. 방출된 전자는 격자 형태의 게이트층(230)을 통과해 애노드층(930)으로 전달 된다.4 illustrates a vacuum channel transistor according to another embodiment of the present invention. The vacuum channel transistor according to the embodiment shown in FIG. 4 is characterized in that in the above-described embodiments, the electron passing region of the gate layer 540 includes a plurality of holes formed in a lattice shape. That is, part of the gate layer 540 is characterized in that the grid. Due to the gate shape, the gap between the gate layer 540 and the cathode layer 230 is reduced, so that a stronger electric field can be formed at the same gate voltage. Therefore, more electrons are emitted from the cathode layer 230 when the same gate voltage is applied. The emitted electrons pass through the gate layer 230 in a lattice form and are transferred to the anode layer 930.

도 5는 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 반도체 기판(100), 반도체 기판(100)상에 배치되는 캐소드층(230), 캐소드층(230) 상부에 이격되어 배치되는 애노드층(930), 및 캐소드층(230)과 애노드층(930) 사이에 캐소드층(230) 및 애노드층(930)과 이격되어 배치되는 게이트층(540), 게이트층(540)과 애노드층(930) 사이에 게이트층(540) 및 애노드층(930)과 이격되어 배치되는 2개의 제어게이트층(640, 740)을 포함한다.5 illustrates a vacuum channel transistor according to still another embodiment of the present invention. Referring to FIG. 5, a vacuum channel transistor according to another embodiment of the present invention is disposed spaced apart from the semiconductor substrate 100, the cathode layer 230 disposed on the semiconductor substrate 100, and the cathode layer 230. An anode layer 930, and a gate layer 540, a gate layer 540, and an anode spaced apart from the cathode layer 230 and the anode layer 930 between the cathode layer 230 and the anode layer 930. Two control gate layers 640 and 740 are spaced apart from the gate layer 540 and the anode layer 930 between the layers 930.

여기서, 캐소드층(230)은 발열저항체(233)를 포함하고, 캐소드층(230)상에 저일함수 물질(234)이 도포되어 있다. 그리고, 게이트층(540) 및 제어게이트층(640, 740)은 캐소드층(230)으로부터 방출된 전자가 애노드층(930)으로 도달할 수 있도록 전자통과영역을 포함한다. 여기서, 전자통과영역은 도 4를 참조하여 설명한 것과 같은 격자 형태이다.Here, the cathode layer 230 includes a heat generating resistor 233, and a low work function material 234 is coated on the cathode layer 230. The gate layer 540 and the control gate layers 640 and 740 include an electron passing region so that electrons emitted from the cathode layer 230 can reach the anode layer 930. Here, the electron passing region has a lattice form as described with reference to FIG. 4.

제어게이트층(540, 640)을 두 개 포함함으로써, 하나의 제어게이트층을 포함하는 경우에 비하여 애노드층(930)의 전압이 캐소드층(230)의 전자 방출에 주는 영향을 더욱 감소시킬 수 있다. 이러한 형태는 종래의 5극 진공관 형태를 구현한 것이다.By including two control gate layers 540 and 640, the influence of the voltage of the anode layer 930 on the electron emission of the cathode layer 230 may be further reduced as compared with the case of including one control gate layer. . This form embodies the conventional 5-pole vacuum tube form.

도 6은 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도 면이다. 도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 반도체 기판(100), 발열저항체(223)를 포함하고 반도체 기판(100) 상부에 이격되어 배치되는 가열 전극(220), 가열 전극(220) 상부에 이격되어 배치되는 캐소드층(320), 캐소드층(320) 상부에 이격되어 배치되는 애노드층(920), 및 캐소드층(220)과 애노드층(920) 사이에 캐소드층(220) 및 애노드층(920)과 이격되어 배치되는 게이트층(520)을 포함한다. 게이트층(520)은 캐소드층(220)으로부터 방출된 전자가 애노드층(920)으로 도달할 수 있도록 전자통과영역을 포함한다.6 is a view showing a vacuum channel transistor according to another embodiment of the present invention. Referring to FIG. 6, a vacuum channel transistor according to another embodiment of the present invention includes a heating electrode 220 including a semiconductor substrate 100 and a heating resistor 223 and spaced apart from the semiconductor substrate 100. A cathode layer 320 spaced apart from the heating electrode 220, an anode layer 920 spaced apart from the cathode layer 320, and a cathode layer between the cathode layer 220 and the anode layer 920. And a gate layer 520 spaced apart from the anode 220 and the anode layer 920. The gate layer 520 includes an electron passing region so that electrons emitted from the cathode layer 220 can reach the anode layer 920.

발열저항체(223)에 전압 또는 전류가 인가되면 그 온도가 상승하고, 이는 가열 전극(220)의 온도를 상승시키며, 가열 전극(220)의 온도가 상승함으로써, 대류 또는 복사 현상에 의해 캐소드층(320)의 온도가 상승해서 전자 방출이 촉진된다.When voltage or current is applied to the heat generating resistor 223, the temperature thereof increases, which increases the temperature of the heating electrode 220, and the temperature of the heating electrode 220 increases, thereby causing the cathode layer ( The temperature of 320 is raised to promote electron emission.

캐소드층(320)과 가열 전극(220)을 분리시킴으로써, 가열 전극(220) 및 발열저항체(223)의 전기적 특성에 의한 트랜지스터 전체의 전기적 특성 변화를 최소화시킬 수 있다.By separating the cathode layer 320 and the heating electrode 220, it is possible to minimize the change in electrical characteristics of the entire transistor due to the electrical characteristics of the heating electrode 220 and the heating resistor 223.

이것은 방열형 3극 진공관을 반도체 기판상에 구현한 진공 채널 트랜지스터이다.This is a vacuum channel transistor in which a heat radiation three-pole vacuum tube is implemented on a semiconductor substrate.

도 7은 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 7을 참조하면, 도 6에 나타낸 실시예에서, 캐소드층(320)상에 저일함수 물질(324)이 도포된 것을 특징으로 하고 있다. 저일함수 물질(324)에 의해 낮은 게이트 전압으로 전자를 방출시킬 수 있다.7 illustrates a vacuum channel transistor according to still another embodiment of the present invention. Referring to FIG. 7, in the embodiment illustrated in FIG. 6, a low work function material 324 is coated on the cathode layer 320. The low work function material 324 can emit electrons at a low gate voltage.

도 8는 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 8를 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 반도체 기판(100), 반도체 기판(100)상에 배치되는 채널 절연체층(120), 채널 절연체층(120) 상에, 서로 이격되어 배치되는 소스(350) 및 드레인(950), 채널 절연체층(120) 밑에 배치되는 게이트(550), 및 반도체 기판(100) 밑에 배치되는 발열저항체층(253)을 포함한다.8 illustrates a vacuum channel transistor according to another embodiment of the present invention. Referring to FIG. 8, a vacuum channel transistor according to another embodiment of the present invention may be formed on a semiconductor substrate 100, a channel insulator layer 120 and a channel insulator layer 120 disposed on the semiconductor substrate 100. A source 350 and a drain 950 spaced apart from each other, a gate 550 disposed under the channel insulator layer 120, and a heat generating resistor layer 253 disposed under the semiconductor substrate 100.

여기서, 상기 소스(350)의 전자방출 부위에 저일함수 물질(354)이 도포된다. 게이트(550)는 소스(350)와 드레인(950) 사이 영역의 하부에서, 소스(350) 측에 치우쳐 배치된다. Here, the low work function material 354 is applied to the electron emission portion of the source 350. The gate 550 is disposed on the source 350 side in the lower portion of the region between the source 350 and the drain 950.

소스(350)와 게이트(550) 사이에 전압(게이트 전압)이 인가되면, 소스(350)로부터 진공중으로 전자가 방출된다. 이렇게 방출된 전자는 드레인(950)과 게이트(550) 사이에 형성된 전기장에 의해 드레인(950)으로 전달된다.When a voltage (gate voltage) is applied between the source 350 and the gate 550, electrons are emitted from the source 350 into the vacuum. The electrons thus released are transferred to the drain 950 by an electric field formed between the drain 950 and the gate 550.

보다 낮은 게이트 전압에서도 소스(350)로부터 전자가 방출될 수 있도록 소스(350)에는 저일함수 물질이 도포된다. 저일함수 물질(354)은, 유사다이아몬드탄소 또는 산화바륨과 같이 일함수가 낮은 물질이 바람직하다.A low work function material is applied to the source 350 so that electrons can be emitted from the source 350 even at a lower gate voltage. The low work function material 354 is preferably a material having a low work function, such as pseudodiamond carbon or barium oxide.

또한, 소스에서의 전자방출이 보다 용이하도록 발열저항체층(253)이 배치된다. 발열저항체층(253)에 전압 또는 전류가 인가되면 그 온도가 상승하고, 이는 직간접적으로 소스(350) 및 저일함수 물질(354)의 온도를 상승시켜 전자방출을 용이하게 만든다. 발열저항체(253)에 가해지는 전압 또는 전류가 소자의 다른 부분에는 영향을 미치지 않도록 반도체 기판(100)과 발열저항체(253)는 절연체층(110)에 의해 전기적으로 절연될 수도 있다.In addition, the heat generating resistor layer 253 is disposed to facilitate electron emission from the source. When a voltage or current is applied to the heat generating resistor layer 253, its temperature increases, which directly or indirectly increases the temperature of the source 350 and the low work function material 354 to facilitate electron emission. The semiconductor substrate 100 and the heat generating resistor 253 may be electrically insulated by the insulator layer 110 so that the voltage or current applied to the heat generating resistor 253 does not affect other parts of the device.

도 9는 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 반도체 기판(100), 반도체 기판(100)상에 배치되는 발열저항체층(253), 발열저항체층(253) 상에 배치되는 절연체층(110), 절연체층(110) 상에 배치되는 채널 절연체층(120), 채널 절연체층(120) 상에, 서로 이격되어 배치되는 소스(350)와 드레인(950), 및 채널 절연체층(120) 밑에 배치되는 게이트(550)를 포함한다.9 illustrates a vacuum channel transistor according to another embodiment of the present invention. Referring to FIG. 9, a vacuum channel transistor according to another exemplary embodiment of the present inventive concept is disposed on a semiconductor substrate 100, a heating resistor layer 253 and a heating resistor layer 253 disposed on the semiconductor substrate 100. The insulator layer 110, the channel insulator layer 120 disposed on the insulator layer 110, the source 350, the drain 950, and the channel insulator that are spaced apart from each other on the channel insulator layer 120. Gate 550 disposed under layer 120.

소스(350)의 전자방출 부위에는 저일함수 물질(354)이 도포되고, 게이트(550)는 소스(350)와 드레인(950) 사이 영역의 하부에서, 소스(350) 측에 치우쳐 배치된다. The low work function material 354 is applied to the electron emission portion of the source 350, and the gate 550 is disposed on the source 350 side of the source 350 under the region between the source 350 and the drain 950.

이 실시예는 도 8에 나타낸 실시예에 따른 진공 채널 트랜지스터에서, 공정상의 편의를 고려하여 발열저항체(253)를 삽입하는 위치를 변환시킨 것이다.In this embodiment, in the vacuum channel transistor according to the embodiment shown in FIG. 8, the position where the heat generating resistor 253 is inserted is changed in consideration of process convenience.

도 10은 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 10를 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 도 9에 나타낸 실시예에 따른 진공 채널 트랜지스터에서, 채널 절연체층(120) 밑에 배치되는 제어게이트(650)를 더 포함하는 것을 특징으로 한다. 제어게이트(650)는 소스(350)와 드레인(950) 사이 영역의 하부에서, 게이트(550)와 이 격되어 배치된다. 제어게이트(650)는 드레인(950)의 전압이 소스(350)의 전자 방출에 주는 영향을 감소시키는 역할을 한다.10 is a view showing a vacuum channel transistor according to another embodiment of the present invention. Referring to FIG. 10, the vacuum channel transistor according to another embodiment of the present invention further includes a control gate 650 disposed under the channel insulator layer 120 in the vacuum channel transistor according to the embodiment shown in FIG. 9. It is characterized by. The control gate 650 is spaced apart from the gate 550 at a lower portion of the region between the source 350 and the drain 950. The control gate 650 reduces the influence of the voltage of the drain 950 on the electron emission of the source 350.

도 11은 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 반도체 기판(100), 반도체 기판(100)상에 배치되는 채널 절연체층(120), 채널 절연체층(120)상에 배치되는 소스(360), 소스(360) 상부에 이격되어 배치되는 드레인층(960), 채널 절연체층(120) 밑에 배치되는 게이트(560) 및 반도체 기판(100) 밑에 배치되는 발열저항체층(263)을 포함한다. 11 is a view showing a vacuum channel transistor according to another embodiment of the present invention. Referring to FIG. 11, a vacuum channel transistor according to another embodiment of the present invention is disposed on a semiconductor substrate 100, a channel insulator layer 120 disposed on the semiconductor substrate 100, and a channel insulator layer 120. The source 360, the drain layer 960 spaced apart from the source 360, the gate 560 disposed under the channel insulator layer 120, and the heating resistor layer 263 disposed under the semiconductor substrate 100. It includes.

소스(360)의 전자방출 부위에 저일함수 물질(360)이 도포되고, 게이트(560)는 소스(360) 하부 영역의 외측에서 소스(360) 측에 치우쳐 배치되며, 반도체 기판(100)과 발열저항체층(263)은 전기적으로 절연된다.The low work function material 360 is applied to the electron emission region of the source 360, and the gate 560 is disposed on the source 360 side from the outside of the lower region of the source 360, and generates heat with the semiconductor substrate 100. The resistor layer 263 is electrically insulated.

소스(360)와 게이트(560) 사이에 전압이 인가되면, 소스(360)로부터 진공중으로 전자가 방출되고, 방출된 전자는 드레인층(960)과 게이트(560) 사이의 전기장에 의해 드레인층(960)으로 전달된다.When a voltage is applied between the source 360 and the gate 560, electrons are emitted from the source 360 into the vacuum, and the emitted electrons are discharged by the electric field between the drain layer 960 and the gate 560. 960).

여기서, 소스(360)는 전자가 수평방향으로 방출될 수 있는 형태를 갖는다. 따라서, 소스(360)는 측면의 일부가 진공에 개방된 단일층이거나, 2개 이상의 개별 소스를 포함할 수도 있다. Here, the source 360 has a form in which electrons can be emitted in the horizontal direction. Thus, source 360 may be a single layer with a portion of the side open to vacuum, or may include two or more separate sources.

보다 낮은 게이트 전압에서 전자가 방출될 수 있도록 소스(360)의 전자 방출 부위에 저일함수 물질(364)이 도포된다. 저일함수 물질(364)은 유사다이아몬드탄소 또는 산화바륨과 같이 일함수가 낮은 물질이 바람직하다.A low work function material 364 is applied to the electron emission site of the source 360 to allow electrons to be emitted at a lower gate voltage. The low work function material 364 is preferably a material having a low work function, such as pseudodiamond carbon or barium oxide.

발열저항체층(263)은 전압 또는 전류가 인가되면 그 온도가 상승하고, 발열저항체층(263)의 온도 상승으로 인해 직접 또는 간접적으로 소스(360)의 온도가 상승하여 소스(360)로부터의 전자 방출을 용이하게 만든다.The temperature of the heat generating resistor layer 263 is increased when a voltage or current is applied, and the temperature of the source 360 is raised directly or indirectly due to the temperature rise of the heat generating resistor layer 263, and thus the electrons from the source 360 are increased. Makes release easier.

발열저항체층(263)에 인가되는 전압 또는 전류가 트랜지스터에 전기적으로 영향을 미치지 않도록 반도체 기판(100)과 발열 저항체(263)는 절연체(110)에 의해 절연될 수도 있다.The semiconductor substrate 100 and the heat generating resistor 263 may be insulated by the insulator 110 so that the voltage or current applied to the heat generating resistor layer 263 does not electrically affect the transistor.

또한, 도시되지 않았지만, 소스(360)와 드레인층(960) 사이에 소스(360) 및 드레인층(960)과 이격되어 배치되는 제어게이트를 더 포함할 수도 있다. 이때, 제어게이트는 드레인층(960)의 전압이 소스(360)의 전자 방출에 미치는 영향을 최소화 시키는 역할을 한다.Although not shown, a control gate may be further disposed between the source 360 and the drain layer 960 to be spaced apart from the source 360 and the drain layer 960. In this case, the control gate serves to minimize the influence of the voltage of the drain layer 960 on the electron emission of the source 360.

도 12는 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터는 반도체 기판(100), 반도체 기판(100)상에 배치되는 발열저항체층(263), 발열저항체층(263) 상에 배치되는 절연체층(110), 절연체층(110) 상에 배치되는 채널 절연체층(120), 채널 절연체층(120)상에 배치되는 소스(360), 소스(360) 상부에 이격되어 배치되는 드레인층(960) 및 채널 절연체층(120) 밑에 배치되는 게이트(560) 및 소스(360)와 상기 드레인층(960) 사이에 소스(360) 및 드레인층(960)과 이격되어 배치되는 제어게이트(660)를 포함한다.12 illustrates a vacuum channel transistor according to another embodiment of the present invention. Referring to FIG. 12, a vacuum channel transistor according to another exemplary embodiment of the present inventive concept is disposed on a semiconductor substrate 100, a heating resistor layer 263 and a heating resistor layer 263 disposed on the semiconductor substrate 100. The insulator layer 110, the channel insulator layer 120 disposed on the insulator layer 110, the source 360 disposed on the channel insulator layer 120, and the drain layer spaced apart from the source 360. 960 and the gate 560 disposed under the channel insulator layer 120, and the control gate 660 spaced apart from the source 360 and the drain layer 960 between the source 360 and the drain layer 960. ).

제어게이트(660)는 드레인층(960)의 전압이 소스(360)의 전자 방출에 미치는 역할을 최소화하는 역할을 한다.The control gate 660 serves to minimize the role of the voltage of the drain layer 960 on the electron emission of the source 360.

여기서, 소스(360)는 전자가 수평방향으로 방출될 수 있는 형태를 갖는다. 따라서, 소스(360)는 측면의 일부가 진공에 개방된 단일층이거나, 2개 이상의 개별 소스를 포함할 수도 있다. Here, the source 360 has a form in which electrons can be emitted in the horizontal direction. Thus, source 360 may be a single layer with a portion of the side open to vacuum, or may include two or more separate sources.

보다 낮은 게이트 전압에서 전자가 방출될 수 있도록 소스(360)의 전자 방출 부위에 저일함수 물질(364)이 도포된다. 저일함수 물질(364)은 유사다이아몬드탄소 또는 산화바륨과 같이 일함수가 낮은 물질이 바람직하다.A low work function material 364 is applied to the electron emission site of the source 360 to allow electrons to be emitted at a lower gate voltage. The low work function material 364 is preferably a material having a low work function, such as pseudodiamond carbon or barium oxide.

발열저항체층(263)은 전압 또는 전류가 인가되면 그 온도가 상승하고, 발열저항체층(263)의 온도 상승으로 인해 직접 또는 간접적으로 소스(360)의 온도가 상승하여 소스(360)로부터의 전자 방출을 용이하게 만든다.The temperature of the heat generating resistor layer 263 is increased when a voltage or current is applied, and the temperature of the source 360 is raised directly or indirectly due to the temperature rise of the heat generating resistor layer 263, and thus the electrons from the source 360 are increased. Makes release easier.

도 13은 본 발명의 또 다른 실시예에 따른 진공 채널 트랜지스터를 나타낸 도면이다. 도 13에 나타낸 진공 채널 트랜지스터는 제어게이트(660, 760)를 2개 포함하는 것을 특징으로 한다. 제어게이트(660, 760)를 2개 포함함으로써, 하나만을 포함하는 경우에 비해 드레인층(960) 전압의 전자 방출에 미치는 영향을 더욱 감소시킬 수 있고, 플래시오버 현상을 더욱 용이하게 제어할 수 있다. 13 illustrates a vacuum channel transistor according to another embodiment of the present invention. The vacuum channel transistor shown in FIG. 13 is characterized by including two control gates 660 and 760. By including two control gates 660 and 760, the influence on the electron emission of the drain layer 960 voltage can be further reduced and the flashover phenomenon can be more easily controlled than when only one is included. .

이상, 본 발명을 몇몇 바람직한 실시예의 형태로 설명하였지만 당업자는 본 발명의 상세한 설명에 의해 본 발명의 다양한 수정, 추가, 변형 및 등가 발명을 실현할 수 있을 것이다. 따라서, 본 발명은 발명의 사상 및 범위 내에 속하는 그러한 수정, 추가, 변형, 및 등가 발명을 포함하는 것으로 의도된다.While the invention has been described in the form of some preferred embodiments, those skilled in the art will be able to realize various modifications, additions, modifications and equivalents of the invention by the following detailed description thereof. Accordingly, the present invention is intended to embrace such modifications, additions, variations, and equivalent inventions that fall within the spirit and scope of the invention.

본 발명에 의해 제공되는 진공 채널 트랜지스터에 의해, 드레인의 전압이 소스의 전자 방출에 미치는 영향을 감소시킬 수 있다.By the vacuum channel transistor provided by the present invention, the influence of the voltage of the drain on the electron emission of the source can be reduced.

또한, 종래의 진공 채널 트랜지스터에 비해 보다 낮은 게이트 전압으로도 소스로부터 전자를 방출시킬 수 있다.In addition, electrons can be emitted from the source even at a lower gate voltage as compared to conventional vacuum channel transistors.

Claims (14)

반도체 기판;Semiconductor substrates; 상기 반도체 기판상에 배치되는 캐소드층;A cathode layer disposed on the semiconductor substrate; 상기 캐소드층 상부에 이격되어 배치되는 애노드층; 및An anode layer spaced apart from the cathode layer; And 상기 캐소드층과 상기 애노드층 사이에 상기 캐소드층 및 상기 애노드층과 이격되어 배치되는 게이트층을 포함하며,A gate layer spaced apart from the cathode layer and the anode layer between the cathode layer and the anode layer, 상기 캐소드층은 발열저항체를 포함하고,The cathode layer includes a heat generating resistor, 상기 게이트층은 상기 캐소드층으로부터 방출된 전자가 상기 애노드층으로 도달할 수 있도록 전자통과영역을 포함하는, 진공 채널 트랜지스터.And the gate layer includes an electron passing region to allow electrons emitted from the cathode layer to reach the anode layer. 제1항에 있어서,The method of claim 1, 상기 캐소드층과 상기 반도체 기판이 서로 이격된, 진공 채널 트랜지스터.And the cathode layer and the semiconductor substrate are spaced apart from each other. 제1항에 있어서,The method of claim 1, 상기 캐소드층 상에 저일함수(low work funtion) 물질이 도포된, 진공 채널 트랜지스터.And a low work funtion material is applied on the cathode layer. 제1항에 있어서,The method of claim 1, 상기 애노드층과 상기 게이트층 사이에 상기 애노드층 및 상기 게이트층과 이격되어 배치되는 제어게이트층을 하나 이상 더 포함하며,At least one control gate layer disposed between the anode layer and the gate layer and spaced apart from the anode layer and the gate layer, 상기 제어게이트층은 상기 게이트층과 동일한 전자통과영역을 포함하는, 진공 채널 트랜지스터.And the control gate layer includes the same electron passing region as the gate layer. 제1항에 있어서,The method of claim 1, 상기 전자통과영역은 격자 형태로 뚫린 복수의 구멍을 포함하는, 진공 채널 트랜지스터.And the electron passing region includes a plurality of holes drilled in a lattice form. 반도체 기판;Semiconductor substrates; 발열저항체를 포함하고 상기 반도체 기판 상부에 이격되어 배치되는 가열 전극;A heating electrode including a heating resistor and spaced apart from the upper portion of the semiconductor substrate; 상기 가열 전극 상부에 이격되어 배치되는 캐소드층;A cathode layer disposed spaced apart from the heating electrode; 상기 캐소드층 상부에 이격되어 배치되는 애노드층; 및An anode layer spaced apart from the cathode layer; And 상기 캐소드층과 상기 애노드층 사이에 상기 캐소드층 및 상기 애노드층과 이격되어 배치되는 게이트층을 포함하며, A gate layer spaced apart from the cathode layer and the anode layer between the cathode layer and the anode layer, 상기 게이트층은 상기 캐소드층으로부터 방출된 전자가 상기 애노드층으로 도달할 수 있도록 전자통과영역을 포함하는, 진공 채널 트랜지스터.And the gate layer includes an electron passing region to allow electrons emitted from the cathode layer to reach the anode layer. 제6항에 있어서,The method of claim 6, 상기 캐소드층 상에 저일함수 물질이 도포된, 진공 채널 트랜지스터.And a low work function material is applied on the cathode layer. 반도체 기판;Semiconductor substrates; 상기 반도체 기판상에 배치되는 채널 절연체층;A channel insulator layer disposed on the semiconductor substrate; 상기 채널 절연체층 상에, 서로 이격되어 배치되는 소스 및 드레인;A source and a drain disposed on the channel insulator layer and spaced apart from each other; 상기 채널 절연체층 밑에 배치되는 게이트; 및A gate disposed under the channel insulator layer; And 상기 반도체 기판 밑에 배치되는 발열저항체층을 포함하고,A heating resistor layer disposed under the semiconductor substrate, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고,A low work function material is applied to the electron emission site of the source, 상기 게이트는 상기 소스와 상기 드레인 사이 영역의 하부에서, 상기 소스 측에 치우쳐 배치되고,The gate is disposed on the source side under the region between the source and the drain, 상기 반도체 기판과 상기 발열저항체층은 전기적으로 절연된, 진공 채널 트랜지스터.And the semiconductor substrate and the heating resistor layer are electrically insulated. 반도체 기판;Semiconductor substrates; 상기 반도체 기판상에 배치되는 발열저항체층;A heat generating resistor layer disposed on the semiconductor substrate; 상기 발열저항체층 상에 배치되는 절연체층;An insulator layer disposed on the heat generating resistor layer; 상기 절연체층 상에 배치되는 채널 절연체층;A channel insulator layer disposed on the insulator layer; 상기 채널 절연체층 상에, 서로 이격되어 배치되는 소스 및 드레인; 및A source and a drain disposed on the channel insulator layer and spaced apart from each other; And 상기 채널 절연체층 밑에 배치되는 게이트를 포함하고,A gate disposed under said channel insulator layer, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고,A low work function material is applied to the electron emission site of the source, 상기 게이트는 상기 소스와 상기 드레인 사이 영역의 하부에서, 상기 소스 측에 치우쳐 배치되는, 진공 채널 트랜지스터.And the gate is disposed on the source side in a lower portion of the region between the source and the drain. 제9항에 있어서,The method of claim 9, 상기 채널 절연체층 밑에 배치되는 제어게이트를 더 포함하고,Further comprising a control gate disposed under the channel insulator layer, 상기 제어게이트는 상기 소스와 상기 드레인 사이 영역의 하부에서, 상기 게이트와 이격되어 배치되는, 진공 채널 트랜지스터.And the control gate is spaced apart from the gate under a region between the source and the drain. 반도체 기판;Semiconductor substrates; 상기 반도체 기판상에 배치되는 채널 절연체층;A channel insulator layer disposed on the semiconductor substrate; 상기 채널 절연체층 상에 배치되는 소스;A source disposed on the channel insulator layer; 상기 소스 상부에 이격되어 배치되는 드레인층;A drain layer spaced apart from the source; 상기 채널 절연체층 밑에 배치되는 게이트; 및A gate disposed under the channel insulator layer; And 상기 반도체 기판 밑에 배치되는 발열저항체층을 포함하고,A heating resistor layer disposed under the semiconductor substrate, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고,A low work function material is applied to the electron emission site of the source, 상기 게이트는 상기 소스 하부 영역의 외측에서 상기 소스 측에 치우쳐 배치되고,The gate is disposed on the source side outside the source lower region, 상기 반도체 기판과 상기 발열저항체층은 전기적으로 절연된, 진공 채널 트랜지스터.And the semiconductor substrate and the heating resistor layer are electrically insulated. 제11항에 있어서,The method of claim 11, 상기 소스와 상기 드레인층 사이에 상기 소스 및 상기 드레인층과 이격되어 배치되는 제어게이트를 하나 이상 더 포함하는, 진공 채널 트랜지스터.And at least one control gate disposed between the source and the drain layer and spaced apart from the source and the drain layer. 반도체 기판;Semiconductor substrates; 상기 반도체 기판상에 배치되는 발열저항체층;A heat generating resistor layer disposed on the semiconductor substrate; 상기 발열저항체층 상에 배치되는 절연체층;An insulator layer disposed on the heat generating resistor layer; 상기 절연체층 상에 배치되는 채널 절연체층;A channel insulator layer disposed on the insulator layer; 상기 채널 절연체층 상에 배치되는 소스;A source disposed on the channel insulator layer; 상기 소스 상부에 이격되어 배치되는 드레인층; 및A drain layer spaced apart from the source; And 상기 채널 절연체층 밑에 배치되는 게이트를 포함하고,A gate disposed under said channel insulator layer, 상기 소스의 전자방출 부위에 저일함수 물질이 도포되고,A low work function material is applied to the electron emission site of the source, 상기 게이트는 상기 소스 하부 영역의 외측에서 상기 소스 측에 치우쳐 배치된, 진공 채널 트랜지스터.And the gate is disposed on the source side outside the source lower region. 제13항에 있어서,The method of claim 13, 상기 소스와 상기 드레인층 사이에 상기 소스 및 상기 드레인층과 이격되어 배치되는 제어게이트를 하나 이상 더 포함하는, 진공 채널 트랜지스터.And at least one control gate disposed between the source and the drain layer and spaced apart from the source and the drain layer.
KR1020070037743A 2007-04-18 2007-04-18 Vacuum channel transistor Expired - Fee Related KR100880558B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070037743A KR100880558B1 (en) 2007-04-18 2007-04-18 Vacuum channel transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070037743A KR100880558B1 (en) 2007-04-18 2007-04-18 Vacuum channel transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080103343A Division KR100914435B1 (en) 2008-10-21 2008-10-21 Vacuum channel transistor

Publications (2)

Publication Number Publication Date
KR20080093689A true KR20080093689A (en) 2008-10-22
KR100880558B1 KR100880558B1 (en) 2009-01-30

Family

ID=40154160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070037743A Expired - Fee Related KR100880558B1 (en) 2007-04-18 2007-04-18 Vacuum channel transistor

Country Status (1)

Country Link
KR (1) KR100880558B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934228B1 (en) * 2007-11-30 2009-12-29 한국전자통신연구원 Vacuum channel transistor and method of manufacturing the same
KR101042962B1 (en) * 2008-10-29 2011-06-20 한국전자통신연구원 Hot cathode electron emission vacuum channel transistor, diode and method for manufacturing vacuum channel transistor thereof
US8159119B2 (en) 2007-11-30 2012-04-17 Electronics And Telecommunications Research Institute Vacuum channel transistor and manufacturing method thereof
CN108242444A (en) * 2016-12-23 2018-07-03 上海新昇半导体科技有限公司 Vacuum tube field effect transistor array and manufacturing method thereof
CN110610839A (en) * 2019-10-17 2019-12-24 北京大学 On-chip micro thermionic source and its manufacturing method
KR20210096803A (en) 2020-01-29 2021-08-06 서강대학교산학협력단 Vacuum channel transistor and fabrication method of same
CN113555445A (en) * 2020-04-23 2021-10-26 北京大学 On-chip triode, manufacturing method thereof and integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221290B2 (en) * 1995-06-30 2001-10-22 双葉電子工業株式会社 Acceleration sensor
US5719406A (en) 1996-10-08 1998-02-17 Motorola, Inc. Field emission device having a charge bleed-off barrier
KR100284539B1 (en) * 1998-03-21 2001-03-15 윤덕용 KAIST Field Emitter Display
KR19990077953A (en) * 1998-03-25 1999-10-25 윤덕용 KAIST Vacuum Tunneling Transistor
KR100310997B1 (en) * 1999-11-03 2001-11-02 김덕중 Field emitter of field emission display device and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934228B1 (en) * 2007-11-30 2009-12-29 한국전자통신연구원 Vacuum channel transistor and method of manufacturing the same
US8159119B2 (en) 2007-11-30 2012-04-17 Electronics And Telecommunications Research Institute Vacuum channel transistor and manufacturing method thereof
KR101042962B1 (en) * 2008-10-29 2011-06-20 한국전자통신연구원 Hot cathode electron emission vacuum channel transistor, diode and method for manufacturing vacuum channel transistor thereof
US8115207B2 (en) 2008-10-29 2012-02-14 Electronics And Telecommunications Research Institute Vacuum channel transistor and diode emitting thermal cathode electrons, and method of manufacturing the vacuum channel transistor
CN108242444A (en) * 2016-12-23 2018-07-03 上海新昇半导体科技有限公司 Vacuum tube field effect transistor array and manufacturing method thereof
CN110610839A (en) * 2019-10-17 2019-12-24 北京大学 On-chip micro thermionic source and its manufacturing method
KR20210096803A (en) 2020-01-29 2021-08-06 서강대학교산학협력단 Vacuum channel transistor and fabrication method of same
CN113555445A (en) * 2020-04-23 2021-10-26 北京大学 On-chip triode, manufacturing method thereof and integrated circuit

Also Published As

Publication number Publication date
KR100880558B1 (en) 2009-01-30

Similar Documents

Publication Publication Date Title
KR100880558B1 (en) Vacuum channel transistor
US7652418B2 (en) Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device
JP2001210223A (en) Field emission device with triode structure
US20090098671A1 (en) Nanotube assembly including protective layer and method for making the same
JP2008091324A (en) Electron emitter and display device using the same
JP3826120B2 (en) Electron emitting device, electron source, and manufacturing method of image display device
WO2009151170A1 (en) Vacuum channel transistor
TW505938B (en) Method of providing uniform emission current
KR100914435B1 (en) Vacuum channel transistor
US10720298B2 (en) Vacuum electron tube with planar cathode based on nanotubes or nanowires
CN112701021B (en) Structure and method for regulating and controlling lateral emission of cold cathode electron source
US20100045212A1 (en) Devices having laterally arranged nanotubes
US20140029728A1 (en) High-Efficiency Flat Type Photo Bar Using Field Emitter and Manufacturing Method Thereof
KR20060061215A (en) Alignment device for carbon nanotubes, alignment method for carbon nanotubes, and method for manufacturing field emission display device
JP2002539580A (en) Field emission device and method of use
KR20070105489A (en) Electron emitting device and manufacturing method thereof
KR100898071B1 (en) Electron emitting device, electron emitting display device having same and manufacturing method thereof
US7687982B2 (en) Electron emission device, electron emission display device including the electron emission device, and method of driving the electron emission device
KR20070046603A (en) Electron emitting device and driving method thereof
JP2004139762A (en) Electron-emitting device
JP2002124180A (en) Method of manufacturing electron-emitting device, electron-emitting device, electron source, and image forming apparatus
KR20090131169A (en) Electron emitting device, electron emitting backlight unit having the same, and method for manufacturing same
KR100592600B1 (en) Tripolar Field Emission Device with Mesh Gate
KR20080082338A (en) Electron emitting device, electron emitting display device having same, and method for manufacturing same
KR20070079250A (en) Electron-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

A107 Divisional application of patent
J201 Request for trial against refusal decision
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20120109

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140121

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140121

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000