[go: up one dir, main page]

KR20080081837A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20080081837A
KR20080081837A KR1020080020139A KR20080020139A KR20080081837A KR 20080081837 A KR20080081837 A KR 20080081837A KR 1020080020139 A KR1020080020139 A KR 1020080020139A KR 20080020139 A KR20080020139 A KR 20080020139A KR 20080081837 A KR20080081837 A KR 20080081837A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
array
emitting device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080020139A
Other languages
English (en)
Inventor
이정훈
이재호
김대원
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Publication of KR20080081837A publication Critical patent/KR20080081837A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 다수의 발광셀이 구비된 발광 다이오드 패키지와 집적화된 전자소자가 동일 기판상에 형성되는 발광 장치에 관한 것으로서, 기판과 상기 기판의 일단 영역상에 형성되는 다수의 발광셀이 배열된 제1어레이와, 상기 제1어레이와 동일 영역상에 형성되는 제2어레이와, 상기 제1어레이와 제2어레이를 상호 반대 극성으로 병렬접속시키는 교류 전원용 전극이 형성된 발광셀 블럭과 상기 기판의 타단 영역에 적어도 하나 이상의 집적화된 전자소자를 포함하는 것을 특징으로 한다.
발광 다이오드, 전자소자, 다이오드, 발광 셀

Description

발광 장치{LIGHT EMITTING DEVICE}
본 발명은 다수의 발광셀이 구비된 발광 다이오드 패키지와 집적화된 전자소자가 동일 기판상에 형성되는 발광 장치에 관한 것으로서, 기판과 상기 기판의 일단 영역상에 형성되는 다수의 발광셀이 배열된 제1어레이와, 상기 제1어레이와 동일 영역상에 형성되는 제2어레이와, 상기 제1어레이와 제2어레이를 상호 반대 극성으로 병렬접속시키는 교류 전원용 전극이 형성된 발광셀 블럭과 상기 기판상의 타단 영역에 적어도 하나 이상의 집적화된 전자소자를 구비하는 발광 장치에 관한 것이다.
일반적으로 발광 다이오드(Light Emitting Diode ; LED)는 화합물 반도체의 P-N접합구조로 소수 캐리어(전자 또는 정공)를 만들어 내고 이들의 재결합에 의해 소정의 빛을 발산하는 발광소자를 말한다. 이러한 발광 다이오드는 사용목적과 용도에 따라 인쇄회로 기판 또는 리드 단자의 상부면에 발광 칩 형태로 실장한 후 상기 인쇄회로 기판 또는 리드 단자를 전기적으로 연결하고, 그 상부에 형광물질, 에폭시와 같은 각종 수지 등을 사용하여 몰드 성형부를 성형하여 표시소자, 백라이트, 조명장치 등으로 이용되고 있으며, 최근에는 일반 조명용으로 적용하기 위한 연구가 활발히 진행중이다.
도 1은 종래의 발광 장치를 설명하기 위한 개략도이다.
도 1을 참조하면, 발광 칩이 실장 된 다수개의 발광 소자(10a 내지 10c)를 직렬 접속시켜 일반 조명 용도의 발광 장치를 제작하였다. 이를 위해 다수개의 발광 소자(10a 내지 10c)를 직렬로 배열한 다음, 금속 배선 공정을 통해 각기 다른 발광 소자(10a 내지 10c) 내부의 발광 칩을 전기적으로 직렬 연결하였다. 이러한 제조 공정에 관해서는 미국 공개 특허 제 5,463,280호에 개시되어 있다.
이러한 발광 다이오드를 이용한 발광 장치는 기존의 전구 또는 형광등과 같은 조명장치에 비해 전력소모량이 적고 수 내지 수십 배의 수명으로 소모 전력의 절감과 내구성이라는 측면에서 월등한 장점을 구비하고 있다.
그러나, 발광 다이오드는 반도체의 p-n 접합구조로 전자와 정공의 재결합에 의해 광을 방출하는 반도체 소자로, 일반적으로는 일 방향 전류에 의해 구동이 된다. 이러한 발광다이오드를 일반 조명용으로 사용하기 위해서는 교류-직류 변환기가 필요하며, 이러한 교류-직류 변환기는 발광다이오드를 일반 조명용으로 상용화하는 것을 어렵게 한다. 따라서, 발광다이오드를 일반 조명용으로 사용하기 위해서는, 교류-직류 변환기 없이, 교류 전원을 사용하여 구동할 수 있는 발광다이오드가 요구된다.
또한, 전원에서 발광 소자로 공급되는 100V~ 240V의 교류 전원을 전압강하를 위해 별도의 전자소자가 전기적으로 연결되어야 하고, 이러한 전자소자는 그 자체가 갖고 있는 자체 저항값에 의해 전체 저항값에 변화를 줄 수 있는 문제점이 있 다.
또한, 발광 다이오드와 연결되는 별도의 전자소자인 직류-교류 변환기, 트랜지스터, 다이오드 등으로 인한 누설전류로 신뢰성 저하 및 발광다이오드의 수명을 단축시키는 문제점이 있다.
또한, 종래의 발광 장치는 정전기 방전(ESD; Electro Static Discharge)이나 낙뢰에 의한 서어지(Surge) 등으로 인한 갑작스런 전압상승으로 불안정하여 LED 칩의 수명이 단축되는 문제점이 있으며, 이를 위하여 별도의 보호장치를 구비하여야 하는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 다수의 발광 셀이 어레이 된 발광셀 블럭과, 상기 발광 셀 블럭과 동일 기판상에 형성된 트랜지스터, 다이오드 등의 전자소자를 연결하여 별도의 직류-교류 변환기 등을 구비하지 않는 집적화된 발광장치를 제공함을 그 목적으로 한다.
본 발명의 다른 목적은, 동일 기판상에 발광셀 블럭과, 전자소자를 집적화시켜 발광 다이오드와 별도로 구비된 저항소자, 정전기 방전소자 등과 같은 전자소자 그 자체의 저항 및 누설전류로 인한 발광 다이오드의 신뢰성 저하 및 발광 다이오드의 수명단축 등의 문제점을 해결하는 것을 그 목적으로 한다.
본 발명의 다른 목적은, 전자소자를 발광 셀 블럭과 동일 기판상에 집적화시킴으로써, 제작공정을 단순화시키고, 제작비용, 대량생산 및 컴팩트한 제품제작에 유리한 발광 장치를 제공하는 것을 그 목적으로 한다.
본 발명은 다수의 발광셀이 구비된 발광 다이오드 패키지와 집적화된 전자소자가 동일 기판상에 형성되는 발광 장치에 관한 것으로서, 기판과 상기 기판의 일단 영역상에 형성되는 다수의 발광셀이 배열된 제1어레이와, 상기 제1어레이와 동일 영역상에 형성되는 제2어레이와, 상기 제1어레이와 제2어레이를 상호 반대 극성으로 병렬접속시키는 교류 전원용 전극을 포함하는 발광셀 블럭과 상기 기판의 타단 영역에 적어도 하나 이상의 집적화된 전자소자를 포함하는 것을 특징으로 한다.
상기 기판상에 형성된 발광셀 블럭 및 전자소자를 전기적으로 분리시키는 절연층을 더 포함하는 것을 특징으로 한다.
상기 다수의 발광셀은 기판상에 형성된 제1 도전성 반도체층과, 제2도전성 반도체층과, 상기 제1 및 제2 도전성 반도체층 사이에 개재된 In을 포함하는 발광층을 포함하는 것을 특징으로 한다.
상기 제1어레이 및 제2어레이는 각각 동일한 수로 지그재그 배치되고 상기 제1어레이 및 제2어레이를 연결하는 공통전극을 더 포함하는 것을 특징으로 한다.
상기 전자소자는 동일기판상에 형성되어 발광셀 블럭을 제어하는 트랜지스터인 것을 특징으로 한다.
상기 트랜지스터는, 기판 상부 양측에 필드 산화막(Field Oxide)을 성장하여 활성 영역과 필드 영역을 정의한 후, 활성 영역의 기판 표면에 게이트 산화막을 성장한 다음 게이트 산화막위에 게이트를 패터닝한 이후 게이트 양쪽에 이온을 주입 하여 소스/드레인을 형성하는 것을 특징으로 한다.
상기 트랜지스터는, 상기 발광셀 블럭이 형성된 타측에 탄소나노 튜브 및 금으로 소스, 드레인, 게이트를 형성하는 것을 특징으로 한다.
상기 전자소자는 정류 다이오드, 스위칭 다이오드, 제너 다이오드, 가변용량 다이오드, 수광(포토) 다이오드, 배리스터 다이오드 중의 적어도 어느 하나의 다이오드인 것을 특징으로 한다.
상기 발광셀 블럭은 동일 기판상에 형성된 전자소자와 연결하기 위한 연결 부재를 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명은 전자소자를 발광 셀 블럭과 동일 기판상에 집적화시킴으로써, 제작공정을 단순화시키고, 제작비용, 대량생산 및 컴팩트한 제품제작이 용이한 특징이 있다.
또한, 발광 다이오드와는 별도로 구비된 저항소자, 정전기 방전소자 등과 같은 전자소자 그 자체의 저항 및 누설전류를 방지하여 발광 장치의 신뢰성을 향상시키고 발광 장치의 수명단축을 예방할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하로록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위하여 제공되는 것이다. 도면상에서 언급하고 있는 동일부호는 동일한 요소를 지칭한다.
도 2a 및 도 2b는 본 발명에 따른 기판상에 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 설명하기 위한 단면도들이다.
도 2a 및 도 2b를 참조하면, 본 발명의 발광다이오드 칩은 기판(20) 상에 서로 이격되고, 배선들(80-1 내지 80-n-1)에 의해 직렬접속된 복수의 발광셀(100-1 내지 100-n)을 갖는다. 즉, 발광다이오드 칩은 인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 전기적으로 연결되고, 일 끝단의 발광셀(100-n)의 N형 반도체층(40) 상에 N형 패드(95)가 형성되고, 다른 일 끝단의 발광셀(100-1)의 P형 반도체층(60) 상에 P형 패드(90)가 형성된 복수의 발광셀(100)을 포함한다.
인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 금속 배선(80)을 통해 전기적으로 접속된다. 또한, 본 발명에서는 발광셀(100-1 내지 100-n)들을 직렬 연결하여 교류 구동이 가능한 전압의 숫자만큼 형성하는 것이 효과적이다. 본 발명에서는 단일 발광셀(100)을 구동하기 위한 전압/전류와 조명용 발광다이오드 칩에 인가되는 교류 구동전압에 따라 직렬 접속되는 발광셀(100)의 개수가 매우 다양할 수 있다.
이러한 인접한 발광셀(100-1 내지 100-n)은 N형 반도체층(40)과 P형 반도체층(60)이 금속 배선(80)을 통해 전기적으로 접속되어 발광셀 어레이를 형성한다. 이렇게 형성된 발광셀 어레이는 각각 정해진 공간내에 최적의 배치를 위하여 지그재그(Zigzag)로 배치되어 메트릭스를 형성하게 된다.
또한, 서로 다른 발광셀 어레이내의 발광셀을 서로 연결하기 위한 공통전극을 포함할 수 있다.
예를 들어 도 2a와 같이, 제 1 내지 제 n의 발광셀(100-1 내지 100-n)이 직렬 접속된 발광다이오드 칩에 있어서, 제 1 발광셀(100-1)의 P형 반도체층(60)상에 P형 패드(90)가 형성되고, 제 1 발광셀(100-1)의 N형 반도체층(40)과 제 2 발광셀(100-2)의 P형 반도체층(60)이 제 1 배선(80-1)을 통해 접속된다. 또한, 제 2 발광셀(100-2)의 N형 반도체층(40)과 제 3 발광셀(미도시)의 P형 반도체층(미도시)이 제 2 배선(80-2)을 통해 접속된다. 그리고, 제 n-2 발광셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광셀(100-n-1)의 P형 반도체층(60)이 제 n-2 배선(80-n-2)을 통해 접속되고, 제 n-1 발광셀(100-n-1)의 N형 반도체층(40)과, 제 n 발광셀(100-n)의 P형 반도체층(60)이 제 n-1 배선(80-n-1)을 통해 접속된다. 또한, 제 n 발광셀(100-n)의 N형 반도체층(40)에 N형 패드(95)가 형성된다.
본 발명의 기판(20)은 복수개의 발광다이오드 칩을 제작할 수 있는 기판일 수 있다. 이에, 도 2a 및 도 2b의 A는 이러한 복수개의 발광다이오드 칩을 개별적으로 절단하기 위한 절단 영역을 나타낸다.
이하, 상기 직렬접속된 발광셀들을 갖는 발광다이오드 칩의 제조 방법을 설명한다.
기판(20)상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 성장시킨다. P형 반도체층(60) 상에 투명 전극층(70)을 더 형 성할 수도 있다. 상기 기판(20)은 사파이어(Al2O3), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP)0, 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 기판(20) 상에 형성될 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 사용하는 경우, 사파이어 또는 탄화실리콘(SiC) 기판이 바람직하다.
상기 버퍼층(30)은 결정 성장시에 기판(20)과 후속층들의 격자 부정합을 줄위기 위한 층으로서, 예컨대 갈륨질화막(GaN)일 수 있다. SiC 기판이 전도성 기판일 경우, 상기 버퍼층(30)은 절연층(미도시)으로 형성되는 것이 바람직하며, 반절연 GaN로 형성될 수 있다.
상기 N형 반도체층(40)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체 층은 N형 불순물이 도핑되어 있는 GaN을 사용할 수 있다. P형 반도체층(60)은 정공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용할 수 있다.
상기 활성층(50)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, In을 포함하는 질화갈륨계 반도체층을 포함할 수 있다. 또한, 활성층(50)을 이루는 물질의 종류에 따라 전자 및 전공을 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(50)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
그 후, 사진 및 식각공정을 사용하여 상기 P형 반도체층(60) 및 활성층(50)들을 패터닝하여 상기 N형 반도체층(40)의 일부를 노출시킨다. 또한, 상기 노출된 N형 반도체층(40)의 일부를 제거하여 각각의 발광셀(100)을 전기적으로 절연한다. 이때, 도 2a에 도시된 바와 같이, 상기 노출된 버퍼층(30)을 제거하여 기판(20) 상부면을 노출시킬 수 있으며, 도 2b와 같이, 버퍼층(30)에서 식각을 정지할 수 있다.
이후, 소정의 브리지(Bridge) 공정 또는 스텝커버(Step-Cover) 등의 공정을 통해 각기 인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)을 전기적으로 연결하는 도전성 배선(80-1 내지 80-n)을 형성한다. 도전성 배선(80-1 내지 80-n)은 도전성의 물질을 이용하여 형성하되, 금속 또는 불순물로 도핑된 실리콘 또는 반도체 화합물을 이용하여 형성한다.
상기 브리지 공정은 에어브리지(air bridge) 공정이라고도 하며, 이 공정에 대해 간단하게 설명한다. 우선, 발광셀들이 형성된 기판 상에 감광막을 형성한 후, 노광기술을 사용하여 노출된 N형 반도체층 및 P형 반도체층 상부의 전극층을 노출시키는 개구부를 갖는 제1 감광막 패턴을 형성한다. 그 후, 전자빔 증착(e-beam evaporation) 기술등을 사용하여 금속물질층을 얇게 형성한다. 상기 금속물질층은 개구부 및 감광막 패턴 상부 전면에 형성된다. 이어서, 상기 감광막 패턴 상부에 다시, 연결하고자 하는 인접한 발광셀들 사이 영역들 및 상기 개구부들의 상기 금속물질층을 노출시키는 제2 감광막 패턴을 형성한다. 그 후, 금 등을 도금기술을 사용하여 형성한 후, 상기 제1 및 제2 감광막 패턴들을 제거한다. 그 결과, 인접한 발광셀들을 연결하는 배선만 남고, 다른 금속물질층 및 감광막 패턴들은 모두 제거되어, 배선이 브리지 형태로 발광셀들을 연결한다.
한편, 스텝커버 공정은 발광셀들을 갖는 기판 상에 절연층을 형성하는 것을 포함한다. 상기 절연층을 사진 및 식각 기술을 사용하여 패터닝하여 P형 반도체층 및 N형 반도체층 상부의 전극층을 노출시키는 개구부를 형성한다. 이어서, 전자빔 증착기술 등을 사용하여 상기 개구부를 채우고 상기 절연층 상부를 덮는 금속층을 형성한다. 그 후, 상기 금속층을 사진 및 식각 기술을 사용하여 패터닝하여 서로 인접한 발광셀들을 연결하는 배선을 형성한다. 이러한, 스텝커버 공정은 다양한 변형예가 가능하다. 스텝커버 공정을 사용하면, 배선이 절연층에 의해 지지되므로 배선에 대한 신뢰성을 증가시킬 수 있다.
한편, 양끝단에 위치한 발광셀(100-1 및 100-n)에 각기 외부와 전기적 접속을 위한 P형 패드(90)와 N형 패드(95)를 형성한다. 상기 P형 패드(90) 및 N형 패드(95)는 다수의 발광셀(100-1 및 100-n)의 각각의 어레이를 반대 극성으로 병렬 접속시키는 교류 전원용 적극에 해당한다.
상술한 본 발명의 발광다이오드 칩의 제조 방법은 일 실시예일 뿐이며, 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
예를 들어, N형 전극, N형 반도체층, 활성층, P형 반도체층 및 P형 전극이 순차적으로 적층된 형상의 다수의 수직형 발광셀들을 기판상에 형성하거나, 이러한 구조를 갖는 발광셀들을 기판상에 본딩하여 배열한다. 이후, 인접한 발광셀의 N형 전극 및 P형 전극을 배선으로 연결하여 다수의 발광셀들을 직렬 연결하여 발광다이오드 칩을 제작할 수 있다. 물론 상기의 수직형 발광셀은 상술한 예에 한정된 구조가 아닌 다양한 구조가 가능하다. 또한, 기판 상에 복수개의 발광셀들을 형성한 후, 별도의 호스트 기판 상에 상기 발광셀들을 본딩하고, 상기 기판을 레이저를 사용하여 분리하거나, 화학기계적연마 기술을 사용하여 제거하므로써 호스트 기판 상에 복수개의 발광셀들을 형성하는 것도 가능하다. 그 후, 인접한 발광셀들을 배선으로 직렬연결할 수 있다.
상기 발광셀(100) 각각은 기판(20) 상에 순차적으로 적층된 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 포함하며, 버퍼층(30)이 기판(20)과 발광셀(100) 사이에 개재된다. 상기 발광셀(100) 각각은 상기 P형 반도체층(60) 상에 형성된 투명전극층(70)을 포함한다. 또한, 수직형 발광셀의 경우, N형 반도체층 하부에 위치하는 N형 전극을 포함한다.
N형 본딩 패드와 P형 본딩 패드는 발광셀(100)을 외부의 금속배선 또는 본딩와이어와 전기적으로 연결하기 위한 패드로서, Ti/Au의 적층 구조로 형성할 수 있다. 상기 본딩패드들은 발광셀들 모두의 N형 반도체층 및 P형 반도체층 상에 형성될 수 있다. 또한, 상술한 투명 전극층(70)은 P형 본딩 패드를 통해 입력되는 전압을 P형 반도체층(60)에 균일하게 전달하는 역할을 한다.
도3은, 본 발명에 의한 발광 장치를 설명하기 위한 단면도이다.
도3에 도시된 발광장치는, 벌크타입의 기판(4000)상에 다수의 발광셀(100)이 각각의 어레이를 구성한 발광셀 블럭(1000) 및 전자소자(2000)가 형성된 것을 나타 낸 것이다.
상기 다수의 발광셀(100)은 기판(20)의 하단부에 레이저를 통한 분리방법인 레이저 리프트 오프(LLO; Laser Lift Off) 또는 기판(20)과 버퍼층(30)의 접촉부 및 기판(20)에 가열을 하여 기판(20)에서 버퍼층(30) 또는 절연층을 분리하거나, 에칭, 습식공정 등과 같은 화학처리를 통하여 기판(20)에서 버퍼층(30) 또는 절연층을 분리하여 다수의 발광셀(100)이 벌크 타입의 발광셀 블럭(1000)을 형성한다.
상기 발광셀 블럭(1000)은, 벌크타입의 벌크 기판(4000)의 상단 일측에 절연층(5000)상에 접착층(미도시)으로 결합시키고, 상기 벌크 기판(4000)의 상단 타측에 형성된 상기 전자소자(2000)가 상기 절연층(5000)상에 접착층(미도시)으로 결합된다.
상기 기판(4000)과 결합되는 발광셀 블럭(1000)면에 절연물질로 이루어진 절연층이나 절연성 또는 반절연성 버퍼층(30)이 형성되는 경우에는 벌크기판(4000)상에 절연층(5000)의 형성을 생략할 수 있다.
상기 전자소자(2000)는, 트랜지스터, 정류 다이오드, 스위칭 다이오드, 제너 다이오드, 가변용량 다이오드, 수광(포토) 다이오드, 배리스터 다이오드 중의 적어도 어느 하나의 다이오드를 선택적으로 사용할 수 있다.
상기 전자소자는, 동일 기판 상에 형성하여 발광셀 블럭을 제어하는 트랜지스터일 수 있다. 상기 트랜지스터는, 기판 상부 양측에 필드 산화막(Field Oxide)을 성장하여 활성 영역과 필드 영역을 정의한 후, 활성 영역의 기판 표면에 게이트 산화막을 성장한 다음 게이트 산화막위에 게이트를 패터닝하고, 이후 게이트 양쪽 에 이온을 주입하여 소스/드레인을 형성하는 공정을 이용하여 이루어질 수 있다.
본 발명의 다른 실시 형태에서 실리콘 기판 위에 N 형 우물영역을 형성한 후, 상기 N 형 우물영역 위에 게이트를 패터닝한 후 p형 이온을 주입하여 소스/드레인을 형성하는 통상의 CMOS 제조 공정을 이용하는 것이 가능하다.
상기 전자소자(2000)들 중에 트랜지스터는, 상기 기판(4000)의 타측에 카본 나노 튜브를 초음파 또는 잉크젯 방법을 이용하여 분산시킨 후, 금으로 만든 소스전극과 드레인 전극을 형성하여 트랜지스터를 형성할 수 있다.
도1은, 종래의 발광 장치를 설명하기 위한 개략도이고,
도 2a 및 도 2b는 본 발명에 따른 기판상에 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 설명하기 위한 단면도이고,
도 3은 본 발명에 의한 발광 장치를 설명하기 위한 단면도이다.
< 도면 주요 부분에 대한 부호의 설명 >
10 : 발광 소자 20 : 베이스 기판
30 : 버퍼층 40 : N형 반도체층
50 : 활성층 60 : P형 반도체층
70 : 투명 전극 80 : 배선
90, 95 : 본딩 패드 100 : 발광 셀
1000 : 발광 셀 블럭 2000 : 전자소자
3000 : 연결단자 4000 : 벌크 기판

Claims (9)

  1. 기판과;
    상기 기판의 일단 영역상에 형성되는 다수의 발광셀이 배열된 제1어레이와, 상기 제1어레이와 동일 영역상에 형성되는 제2어레이와, 상기 제1어레이와 제2어레이를 상호 반대 극성으로 병렬접속시키는 교류 전원용 전극을 포함하는 발광셀 블럭과;
    상기 발광셀 블럭과 동일 기판상의 타단 영역에 적어도 하나 이상의 집적화된 전자소자를 포함하는 것을 특징으로 하는 발광 장치.
  2. 청구항 1에 있어서,
    상기 기판상에 형성된 발광셀 블럭 및 전자소자를 전기적으로 분리시키는 절연층을 더 포함하는 것을 특징으로 발광 장치.
  3. 청구항 1에 있어서,
    상기 다수의 발광셀은, 기판상에 형성된 제1 도전성 반도체층과, 제2도전성 반도체층과, 상기 제1 및 제2 도전성 반도체층 사이에 개재된 In을 포함하는 발광층을 포함하는 것을 특징으로 하는 발광 장치.
  4. 청구항 1에 있어서,
    상기 제1어레이 및 제2어레이는, 각각 동일한 수로 지그재그 배치되고 상기 제1어레이 및 제2어레이를 연결하는 공통전극을 더 포함하는 것을 특징으로 하는 발광 장치.
  5. 청구항 1에 있어서,
    상기 전자소자는, 동일기판상에 형성된 발광셀 블럭을 제어하는 트랜지스터인 것을 특징으로 하는 발광 장치.
  6. 청구항 5에 있어서,
    상기 트랜지스터는, 기판 상부 양측에 필드 산화막(Field Oxide)을 성장하여 활성 영역과 필드 영역을 정의한 후, 활성 영역의 기판 표면에 게이트 산화막을 성장한 다음 게이트 산화막위에 게이트를 패터닝한 이후 게이트 양쪽에 이온을 주입하여 소스/드레인을 형성하여 이루어진 것을 특징으로 하는 발광 장치.
  7. 청구항 5에 있어서,
    상기 트랜지스터는, 상기 발광셀 블럭이 형성된 타측에 탄소나노 튜브 및 금으로 소스, 드레인, 게이트를 형성하는 것을 특징으로 하는 발광 장치.
  8. 청구항 1에 있어서,
    상기 전자소자는, 정류 다이오드, 스위칭 다이오드, 제너 다이오드, 가변용량 다이오드, 수광(포토) 다이오드, 배리스터 다이오드 중의 적어도 어느 하나의 다이오드인 것을 특징으로 하는 발광 장치.
  9. 청구항 1에 있어서,
    상기 발광셀 블럭은, 동일 기판상에 형성된 전자소자와 연결하기 위한 전기적, 기계적, 화학적 형태의 연결 부재를 포함하는 것을 특징으로 하는 발광 장치.
KR1020080020139A 2007-03-05 2008-03-04 발광 장치 Ceased KR20080081837A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89308507P 2007-03-05 2007-03-05
US60/893,085 2007-03-05

Publications (1)

Publication Number Publication Date
KR20080081837A true KR20080081837A (ko) 2008-09-10

Family

ID=39740744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080020139A Ceased KR20080081837A (ko) 2007-03-05 2008-03-04 발광 장치

Country Status (2)

Country Link
US (1) US20080217628A1 (ko)
KR (1) KR20080081837A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9329433B2 (en) 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634307B1 (ko) * 2005-08-10 2006-10-16 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
WO2009055079A1 (en) * 2007-10-26 2009-04-30 Cree Led Lighting Solutions, Inc. Illumination device having one or more lumiphors, and methods of fabricating same
KR101448153B1 (ko) * 2008-06-25 2014-10-08 삼성전자주식회사 발광 다이오드용 멀티칩 패키지 및 멀티칩 패키지 방식의발광 다이오드 소자
KR101527869B1 (ko) * 2008-11-18 2015-06-11 삼성전자주식회사 발광 소자의 제조 방법
WO2012151748A1 (zh) * 2011-05-11 2012-11-15 上舜照明（中国）有限公司 一种led芯片单元及其制造方法和led模组

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1001771A (en) * 1973-01-15 1976-12-14 Fairchild Camera And Instrument Corporation Method of mos transistor manufacture and resulting structure
EP0199852B1 (en) * 1985-04-23 1990-08-29 Agfa-Gevaert N.V. Monolithic integration of light-emitting elements and driver electronics
US5463280A (en) * 1994-03-03 1995-10-31 National Service Industries, Inc. Light emitting diode retrofit lamp
US5466948A (en) * 1994-10-11 1995-11-14 John M. Baker Monolithic silicon opto-coupler using enhanced silicon based LEDS
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
TWI220269B (en) * 2002-07-31 2004-08-11 Ind Tech Res Inst Method for fabricating n-type carbon nanotube device
US6957899B2 (en) * 2002-10-24 2005-10-25 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting
US7714348B2 (en) * 2006-10-06 2010-05-11 Ac-Led Lighting, L.L.C. AC/DC light emitting diodes with integrated protection mechanism

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9329433B2 (en) 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device

Also Published As

Publication number Publication date
US20080217628A1 (en) 2008-09-11

Similar Documents

Publication Publication Date Title
US7871839B2 (en) Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
US20200243492A1 (en) Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same
US8339059B2 (en) Light emitting device for AC operation
CN101652861B (zh) 容错发光体、包含容错发光体的系统以及制造容错发光体的方法
KR101241973B1 (ko) 발광 장치 및 이의 제조 방법
KR100961483B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
KR20080081837A (ko) 발광 장치
KR20060020089A (ko) 다수의 셀이 결합된 발광 소자
KR101229835B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스
KR101203139B1 (ko) 다수의 셀이 결합된 발광 소자
KR101171326B1 (ko) 발광 소자 및 이의 제조 방법
KR101158073B1 (ko) 다수개의 발광 셀이 어레이된 발광 소자
KR101142961B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 램프
KR100898585B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
JP2014116620A (ja) 発光ダイオード

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080304

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130304

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080304

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140307

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140813

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150123

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140813

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20140307

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I