[go: up one dir, main page]

KR20080066474A - 저항성 메모리 소자 및 그 제조방법 - Google Patents

저항성 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20080066474A
KR20080066474A KR1020070003964A KR20070003964A KR20080066474A KR 20080066474 A KR20080066474 A KR 20080066474A KR 1020070003964 A KR1020070003964 A KR 1020070003964A KR 20070003964 A KR20070003964 A KR 20070003964A KR 20080066474 A KR20080066474 A KR 20080066474A
Authority
KR
South Korea
Prior art keywords
layer
memory device
resistive memory
resistance change
storage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070003964A
Other languages
English (en)
Other versions
KR101313784B1 (ko
Inventor
최상준
이정현
배형진
이창수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070003964A priority Critical patent/KR101313784B1/ko
Priority to US12/003,136 priority patent/US8362455B2/en
Publication of KR20080066474A publication Critical patent/KR20080066474A/ko
Application granted granted Critical
Publication of KR101313784B1 publication Critical patent/KR101313784B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항성 메모리 소자 및 그 제조방법에 관한 것이다. 개시된 본 발명의 저항성 메모리 소자는 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자로서, 상기 스토리지 노드는, 제1 및 제2 전극; 및 상기 제1 및 제2 전극 사이에 Cu2 - XO로 형성된 저항 변화층;을 포함하는 것을 특징으로 한다.

Description

저항성 메모리 소자 및 그 제조방법{Resistive random access memory device and method for manufacturing the same}
도 1은 종래의 저항성 메모리 소자의 전류-전압 특성을 보여주는 그래프이다.
도 2는 본 발명의 실시예에 따른 저항성 메모리 소자를 보여주는 단면도이다.
도 3은 본 발명의 실시예에 따른 저항성 메모리 소자에 구비되는 스토리지 노드의 형성방법을 단계별로 보여주는 블록도이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 저항성 메모리 소자에 구비되는 스토리지 노드의 형성방법을 적용하여 형성한 전극과 저항 변화층에 대한 XRD 분석 결과를 보여주는 그래프이다.
도 5는 본 발명의 실시예에 따른 저항성 메모리 소자에 대한 전류-전압 특성을 측정한 결과를 보여주는 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 하부전극 20 : 저항 변화층
30 : 상부전극 100 : 기판
110 : 게이트 120a : 제1 불순물 영역
120b : 제2 불순물 영역 130a : 제1 층간절연막
130b : 제2 층간절연막 140a : 제1 콘택홀
140b : 제2 콘택홀 150a : 제1 도전성 플러그
150b : 제2 도전성 플러그 160 : 비트라인
S : 스토리지 노드
1. 발명의 분야
본 발명은 반도체 메모리 소자에 관한 것으로서, 보다 자세하게는 저항성 메모리 소자(Resistive RAM)에 관한 것이다.
2. 관련기술의 설명
RRAM(Resistive random access memory)은 전이 금속 산화물과 같은 저항 변화 물질의 저항이 전압에 따라 달라지는 특성(저항 변화 특성)을 이용한 것이다. 즉, 저항 변화 물질에 셋 전압(set voltage) 이상의 전압이 인가되면 저항 변화 물질의 저항이 작아진다. 이때를 온(ON) 상태라 한다. 그리고 저항 변화 물질에 리셋 전압(reset voltage) 이상의 전압이 인가되면 저항 변화 물질의 저항이 증가한다. 이때를 오프(OFF) 상태라 한다.
종래의 저항성 메모리 소자(이하, 종래의 RRAM)는 저항 변화층으로서 주로 니켈 산화물(NiOX)층을 사용한다.
도 1은 종래의 RRAM의 전류-전압 특성을 보여주는 그래프이다. 도 1을 참조하면, 종래의 RRAM은 저항 상태가 변화하기 시작하는 전압의 범위가 과도하게 넓은 것을 알 수 있다. 이러한 사실은 그래프에서 A 영역의 가로 폭이 넓은 것으로부터 알 수 있다.
저항 변화를 일으키는 전압의 산포가 과도하게 넓은 경우, 저항 변화층의 저항 변화를 제한된 전압 범위에서 연속해서 재현하기 어렵다. 이것은 동일한 인가 전압에서 상기 저항 변화층이 동일한 저항 상태를 갖고 있어야 하는데, 실제는 그렇지 않다는 것을 의미한다. 그러므로 종래의 RRAM으로부터 읽은 데이터에 대한 신뢰성은 낮아질 수 있다.
또한 종래의 RRAM의 저항 변화층은 일반적으로 O2 가스를 반응 가스로 사용하는 반응성 스퍼터링(reactive sputtering) 방법으로 형성된다. 그런데, 반응성 스퍼터링 방법은 복잡하고, 반응성 스퍼터링 방법으로 형성한 저항 변화층은 재현성이 떨어진다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 저항 변화를 일으키는 전압의 산포가 좁고 재현성이 우수한 저항 변화층을 갖는 저항성 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 저항성 메모리 소자의 제 조방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서, 상기 스토리지 노드는, 제1 및 제2 전극; 및 상기 제1 및 제2 전극 사이에 Cu2 - XO로 형성된 저항 변화층;을 포함하는 것을 특징으로 하는 저항성 메모리 소자를 제공한다.
여기서, 상기 Cu2 - XO에서 X는 0≤X≤0.5 범위일 수 있다.
상기 제1 및 제2 전극 중 적어도 하나는 TiN층, TaN층, Pt층, Al층 및 Ru층으로 구성된 그룹으로부터 선택되는 어느 하나일 수 있다.
상기 저항 변화층의 결정 배향성은 상기 제1 및 제2 전극 중 적어도 하나의 결정 배향성과 동일할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자의 제조방법에 있어서, 상기 스토리지 노드를 형성하는 단계는, 제1 전극을 형성하는 단계; 상기 제1 전극 상에 Cu2-XO층을 형성하는 단계; 및 상기 Cu2 - XO층 상에 제2 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법을 제공한다.
여기서, 상기 Cu2 - XO층은 RF 스퍼터링 방법으로 형성할 수 있다.
상기 RF 스퍼터링 방법에서 타겟 물질로 Cu2O가 사용될 수 있다.
상기 RF 스퍼터링 방법에서 Ar 가스 또는 Ar 가스와 N2 가스의 혼합가스가 사용될 수 있다.
상기 Cu2 - XO층의 X는 0≤X≤0.5 범위일 수 있다.
상기 제1 및 제2 전극 중 적어도 하나는 TiN, TaN, Pt, Al 및 Ru로 구성된 그룹으로부터 선택되는 어느 하나일 수 있다.
상기 제1 및 제2 전극 중 적어도 하나는 CVD 또는 PVD 방법으로 형성할 수 있다.
이하, 본 발명의 실시예에 따른 저항성 메모리 소자 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 2는 본 발명의 실시예에 따른 저항성 메모리 소자(이하, 본 발명의 RRAM)를 보여준다.
도 2를 참조하면, 기판(100) 상에 게이트(110)가 존재하고, 게이트(110) 양측의 기판(100) 내에 제1 및 제2 불순물 영역(120a, 120b)이 존재한다. 제1 및 제2 불순물 영역(120a, 120b) 중 어느 하나는 소오스이고, 나머지는 드레인이다. 게이트(110)와 제1 및 제2 불순물 영역(120a, 120b)은 트랜지스터를 구성한다. 기판(100) 상에 상기 트랜지스터를 덮는 제1 층간절연층(130a)이 형성되어 있다. 제1 층간절연층(130a)에 제2 불순물 영역(120b)을 노출시키는 제1 콘택홀(140a)이 형성 되어 있고, 제1 콘택홀(140a)은 제1 도전성 플러그(150a)로 채워져 있다. 제1 층간절연층(130a) 상에 제1 도전성 플러그(150a)의 노출된 부분을 덮는 비트라인(160)이 형성되어 있다. 비트라인(160)을 덮도록 제1 층간절연층(130a) 상에 제2 층간절연층(130b)이 형성되어 있다. 제1 및 제2 층간절연층(130a, 130b)에 제1 불순물 영역(120a)을 노출시키는 제2 콘택홀(140b)이 형성되어 있고, 제2 콘택홀(140b)은 제2 도전성 플러그(150b)로 채워져 있다. 제2 층간절연층(130b) 상에 제2 도전성 플러그(150b)의 노출된 부분을 덮는 스토리지 노드(S)가 형성되어 있다. 스토리지 노드(S)는 하부전극(10), 저항 변화층(20) 및 상부전극(30)이 차례로 적층된 구조를 갖는다.
게이트(110) 및 비트라인(160)에 인가되는 전압에 따라, 하부전극(10)에 전압이 인가될 수 있다. 그리고 하부전극(40) 및 상부전극(70)에 인가되는 전압에 따라, 저항 변화층(20)의 저항이 변화된다.
이하에서는 본 발명의 RRAM에 구비되는 스토리지 노드(S)에 대해 보다 자세히 설명한다.
스토리지 노드(S)는 순차적으로 적층된 하부전극(10), 저항 변화층(20) 및 상부전극(30)을 포함하고, 여기서 저항 변화층(20)은 Cu2 - XO층(0≤X≤0.5)이다. 하부 및 상부전극(10, 30) 중 적어도 하나는 TiN층 또는 TaN층인 것이 바람직하지만, Pt층, Al층 및 Ru층 중 어느 하나일 수도 있다. 하부전극(10), 저항 변화층(20) 및 상부전극(30)은 도시된 바와 같이 동일 폭을 갖는 도트(dot) 형태의 패턴일 수 있 지만, 스토리지 노드(S)의 구조는 다양하게 변경될 수 있다. 예컨대, 하부전극(10)과 상부전극(30)은 서로 수직한 라인(line) 형태의 패턴일 수 있고, 저항 변화층(20)은 하부전극(10) 또는 상부전극(30)과 평행한 라인 패턴일 수 있다.
이하에서는, 상술한 본 발명의 RRAM에 구비되는 스토리지 노드(S)의 형성방법을 설명한다.
도 3은 도 2의 스토리지 노드(S)의 형성방법을 단계별로 보여준다.
도 3을 참조하면, 제1 단계(S1)로서 하부전극을 형성한다.
제2 단계(S2)로서 상기 하부전극 상에 저항 변화층을 형성한다. 상기 저항 변화층은 Cu2 - XO층이다. 상기 Cu2 - XO층은 RF 스퍼터링 방법으로 형성할 수 있는데, 이때 Cu2O 타겟과 Ar 가스가 사용될 수 있다. 상기 RF 스퍼터링이 수행되는 챔버의 압력은 0.1 mtorr 내지 100 mtorr 정도일 수 있고, Ar 가스는 최대 100 sccm 정도로 플로우시킬 수 있다. 상기 챔버의 압력, Ar 가스의 양 및 RF 파워의 크기를 변화시켜, 상기 Cu2 - XO층의 조성을 조절할 수 있다. 상기 챔버 내에는 Ar 가스와 더불어 소량의 N2 가스를 플로우시킬 수도 있는데, N2 가스는 최대 3 sccm 정도로 플로우시킬 수 있다. N2 가스의 양에 따라서는 상기 Cu2 - XO층의 결정 특성이 조절될 수 있다.
본 발명에서는 반응성 스퍼터링이 아닌 RF 스퍼터링 방법으로 상기 저항 변화층(상기 Cu2-XO층)을 형성하기 때문에, 상기 저항 변화층(상기 Cu2 - XO층)의 재현성이 우수할 뿐만 아니라, 제조 공정이 단순화된다.
부가적으로, 상기 Cu2 - XO층(0≤X≤0.5)은 CuO1 -Y층(0.01≤Y≤0.5)과는 다른 결정 구조 및 물성을 갖는다. CuO1 -Y층은 Cu 타겟과 O2 가스를 이용하는 반응성 스퍼터링 방법으로 형성된다.
상기 Cu2 - XO층을 형성한 다음, 제3 단계(S3)로서 상기 Cu2 - XO층 상에 상부전극을 형성한다.
상기 하부 및 상부전극 중 적어도 하나는 TiN, TaN, Pt, Al 및 Ru로 구성된 그룹으로부터 선택되는 어느 하나로 형성할 수 있지만, 바람직하게는 TiN 또는 TaN으로 형성한다. 이러한 하부 및/또는 상부전극의 형성을 위해서는 CVD(chemical vapor deposition) 또는 PVD(physical vapor deposition) 공정이 사용될 수 있다.
또한, 상기한 스토리지 노드(S)의 형성방법에서 제1 및 제2 단계(S1, S2) 사이, 또는 제2 및 제3 단계(S2, S3) 사이, 또는 제3 단계(S3) 이후에, 상기 하부전극 및/또는 상기 저항 변화층 및/또는 상기 상부전극을 적절한 형태로 패터닝할 수 있다.
본 발명의 RRAM에 구비되는 스토리지 노드(S)에서, Cu2 - XO로 형성된 저항 변화층(20)은 하부전극(10) 및/또는 상부전극(30)과 동일한 결정 배향성을 갖는다.
도 4a 및 도 4b는 전극과 저항 변화층에 대한 XRD 분석 결과를 보여주는 그래프이다. 도 4a는 TiN 전극 상에 Cu2 - XO 저항 변화층을 형성한 제1 샘플에 대한 결과이고, 도 4b는 Pt 전극 상에 Cu2 - XO 저항 변화층을 형성한 제2 샘플에 대한 결과 이다.
도 4a를 참조하면, TiN 전극의 (111), (200) 및 (220) 피크(peak)가 존재하고, Cu2 - XO 저항 변화층의 (111), (200) 및 (220) 피크가 존재한다.
도 4b를 참조하면, Pt 전극의 (111) 및 (220) 피크가 존재하고, Cu2 - XO 저항 변화층의 (111) 및 (220) 피크가 존재한다.
이러한 XRD 결과로부터, 본 발명의 방법으로 형성한 상기 저항 변화층은 그 아래에 형성된 상기 전극의 결정 배향성과 동일한 결정 배향성을 갖는 것을 알 수 있다.
도 5는 본 발명의 RRAM의 전류-전압 특성을 보여주는 그래프이다. 이때 스토리지 노드(S)의 하부전극(10) 및 상부전극(10)은 TiN층이다.
도 5를 참조하면, 약 0.1V 에서 약 0.7V 범위 내에서 본 발명의 RRAM은 명확히 구분되는 두 개의 저항 상태를 갖는 바, 본 발명의 RRAM은 우수한 스위칭 특성을 갖는다. 또한, B 영역에서의 그래프의 변화 폭이 그리 넓지 않은 것을 확인할 수 있는데, 이것은 상기 두 저항 상태가 변하기 시작하는 전압의 산포가 넓지 않다는 것을 의미한다. 그러므로 본 발명의 RRAM은 종래의 RRAM보다 우수한 신뢰성을 갖는다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 스토리지 노드(S)를 포함한 본 발명의 RRAM의 구성 요소는 보다 다양화될 수 있으며, 스토리지 노드(S)를 포함한 본 발명의 RRAM의 구조는 변형될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 RRAM은 저항 변화층(20)으로 Cu2 - XO층을 사용하고, 하부전극(10) 및/또는 상부전극(30)으로 TiN층, TaN층, Pt층, Al층 및 Ru층 중 어느 하나를 사용하기 때문에, 저항 변화를 일으키는 전압의 분포 범위가 감소하는 바, 소자의 신뢰성이 개선된다.
또한, 본 발명에서는 반응성 스퍼터링이 아닌 RF 스퍼터링 방법으로 저항 변화층(20)을 형성하기 때문에, 저항 변화층(20)의 재현성이 우수할 뿐만 아니라, 제조 공정이 단순화된다.
부가해서, 본 발명에서 하부 및/또는 상부전극으로 사용할 수 있는 TiN층, TaN층 및 Al층은 일반적인 건식 식각 방법으로 용이하게 식각할 수 있다는 장점이 있다.

Claims (11)

  1. 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자에 있어서,
    상기 스토리지 노드는,
    제1 및 제2 전극; 및
    상기 제1 및 제2 전극 사이에 Cu2 - XO로 형성된 저항 변화층;을 포함하는 것을 특징으로 하는 저항성 메모리 소자.
  2. 제 1 항에 있어서, 상기 Cu2 - XO에서 X는 0≤X≤0.5 범위인 것을 특징으로 하는 저항성 메모리 소자.
  3. 제 1 항에 있어서, 상기 제1 및 제2 전극 중 적어도 하나는 TiN층, TaN층, Pt층, Al층 및 Ru층으로 구성된 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 저항성 메모리 소자.
  4. 제 1 항에 있어서, 상기 저항 변화층의 결정 배향성은 상기 제1 및 제2 전극 중 적어도 하나의 결정 배향성과 동일한 것을 특징으로 하는 저항성 메모리 소자.
  5. 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 저항성 메모리 소자의 제조방법에 있어서,
    상기 스토리지 노드를 형성하는 단계는,
    제1 전극을 형성하는 단계;
    상기 제1 전극 상에 Cu2-XO층을 형성하는 단계; 및
    상기 Cu2-XO층 상에 제2 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 Cu2-XO층은 RF 스퍼터링 방법으로 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법.
  7. 제 6 항에 있어서, 상기 RF 스퍼터링 방법에서 타겟 물질로 Cu2O가 사용되는 것을 특징으로 하는 저항성 메모리 소자의 제조방법.
  8. 제 6 항에 있어서, 상기 RF 스퍼터링 방법에서 Ar 가스 또는 Ar 가스와 N2 가스의 혼합가스가 사용되는 것을 특징으로 하는 저항성 메모리 소자의 제조방법.
  9. 제 5 항에 있어서, 상기 Cu2 - XO층의 X는 0≤X≤0.5 범위인 것은 특징으로 하 는 저항성 메모리 소자의 제조방법.
  10. 제 5 항에 있어서, 상기 제1 및 제2 전극 중 적어도 하나는 TiN, TaN, Pt, Al 및 Ru로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법.
  11. 제 5 항에 있어서, 상기 제1 및 제2 전극 중 적어도 하나는 CVD 또는 PVD 방법으로 형성하는 것을 특징으로 하는 저항성 메모리 소자의 제조방법.
KR1020070003964A 2007-01-12 2007-01-12 저항성 메모리 소자 및 그 제조방법 Active KR101313784B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070003964A KR101313784B1 (ko) 2007-01-12 2007-01-12 저항성 메모리 소자 및 그 제조방법
US12/003,136 US8362455B2 (en) 2007-01-12 2007-12-20 Storage node of a resistive random access memory device with a resistance change layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003964A KR101313784B1 (ko) 2007-01-12 2007-01-12 저항성 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080066474A true KR20080066474A (ko) 2008-07-16
KR101313784B1 KR101313784B1 (ko) 2013-10-01

Family

ID=39617069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003964A Active KR101313784B1 (ko) 2007-01-12 2007-01-12 저항성 메모리 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US8362455B2 (ko)
KR (1) KR101313784B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036001A3 (ko) * 2008-09-23 2010-06-24 광주과학기술원 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
WO2015002944A2 (en) * 2013-07-01 2015-01-08 The Regents Of The University Of Colorado, A Body Corporate Nanostructured photocatalysts and doped wide-bandgap semiconductors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237380A (ja) 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 可変抵抗素子およびそれを用いた半導体装置
EP1434232B1 (en) * 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
US6849891B1 (en) * 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
JP2005203389A (ja) 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法
US6972985B2 (en) 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
KR100593448B1 (ko) 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036001A3 (ko) * 2008-09-23 2010-06-24 광주과학기술원 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
KR101033303B1 (ko) * 2008-09-23 2011-05-09 광주과학기술원 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
US9231198B2 (en) 2008-09-23 2016-01-05 Gwangju Institute Of Science And Technology Resistance-variable memory device including carbide-based solid electrolyte membrane and manufacturing method thereof

Also Published As

Publication number Publication date
US8362455B2 (en) 2013-01-29
US20080169459A1 (en) 2008-07-17
KR101313784B1 (ko) 2013-10-01

Similar Documents

Publication Publication Date Title
KR101598716B1 (ko) Rram 디바이스의 상부 전극 차단층
US9099647B2 (en) One transistor and one resistive (1T1R) random access memory (RAM) structure with dual spacers
US8026543B2 (en) Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US9431604B2 (en) Resistive random access memory (RRAM) and method of making
US7411208B2 (en) Phase-change memory device having a barrier layer and manufacturing method
US7825396B2 (en) Self-align planerized bottom electrode phase change memory and manufacturing method
US7038230B2 (en) Horizontal chalcogenide element defined by a pad for use in solid-state memories
US9466794B2 (en) Low form voltage resistive random access memory (RRAM)
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
US20160248008A1 (en) One Transistor and One Resistive Random Access Memory (RRAM) Structure with Spacer
US20090230556A1 (en) Nonvolatile semiconductor memory apparatus and manufacturing method thereof
GB2431043A (en) Phase changeable memory cells
US20090230391A1 (en) Resistance Storage Element and Method for Manufacturing the Same
KR100499429B1 (ko) 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
KR20070075812A (ko) 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
KR101313784B1 (ko) 저항성 메모리 소자 및 그 제조방법
KR100675278B1 (ko) 산소 장벽막으로 덮여진 상변화 기억 셀들을 갖는 반도체소자들, 이를 채택하는 전자 시스템들 및 이를 제조하는방법들
JP2010245220A (ja) 不揮発性記憶装置およびその製造方法
US20220216106A1 (en) Method for fabricating integrated circuit device
KR20080048757A (ko) 저항성 메모리 소자 및 그 제조방법
KR20160030773A (ko) 반도체 장치 및 반도체 장치의 제조방법
US20250185525A1 (en) Phase-change memory cell with sidewall outer contact
KR100430686B1 (ko) 반도체소자의저장전극제조방법
KR100657164B1 (ko) 컨택 공정 마진을 향상시키는 반도체 소자의 제조 방법 및그 구조

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 13