[go: up one dir, main page]

KR20080054878A - Laminated package - Google Patents

Laminated package Download PDF

Info

Publication number
KR20080054878A
KR20080054878A KR1020060127514A KR20060127514A KR20080054878A KR 20080054878 A KR20080054878 A KR 20080054878A KR 1020060127514 A KR1020060127514 A KR 1020060127514A KR 20060127514 A KR20060127514 A KR 20060127514A KR 20080054878 A KR20080054878 A KR 20080054878A
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
lead frame
guide
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060127514A
Other languages
Korean (ko)
Inventor
김민성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060127514A priority Critical patent/KR20080054878A/en
Publication of KR20080054878A publication Critical patent/KR20080054878A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

적층 패키지는 제1 패키지 및 제2 패키지를 포함한다. 제1 패키지는 제1 반도체 칩이 내재된 제1 몸체 및 상기 제1 반도체 칩과 연결되며 상기 제1 몸체의 외부로 인출되는 제1 리드 프레임을 갖는다. 제2 패키지는 제2 반도체 칩이 내재되며, 상기 제1 몸체 상에 구비된 제2 몸체, 상기 제2 몸체의 가장자리로부터 하방으로 연장하며 상기 제1 몸체를 수용하기 위한 가이드 및 상기 제2 반도체 칩과 연결되며 상기 제2 몸체의 외부로 인출되는 제2 리드 프레임을 갖는다. 따라서, 제1 패키지 상에 제2 패키지를 정확하게 정렬할 수 있다.The stack package includes a first package and a second package. The first package has a first body in which a first semiconductor chip is embedded and a first lead frame connected to the first semiconductor chip and drawn out of the first body. The second package includes a second semiconductor chip, a second body provided on the first body, a guide extending downward from an edge of the second body and receiving the first body and the second semiconductor chip. And a second lead frame drawn out of the second body. Thus, it is possible to align the second package exactly on the first package.

Description

적층 패키지{Stack package}Stack package

도 1은 종래 기술에 따른 적층 패키지를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a laminated package according to the prior art.

도 2는 본 발명의 일 실시예들에 따른 적층 패키지를 설명하기 위한 단면도이다.2 is a cross-sectional view for describing a stack package according to one embodiment of the present invention.

도 3은 도 2의 제2 패키지를 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a second package of FIG. 2.

도 4는 본 발명의 다른 실시예에 따른 상부 패키지를 설명하기 위한 단면도이다. 4 is a cross-sectional view illustrating an upper package according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 적층 패키지 110 : 제1 패키지100: laminated package 110: first package

111 : 제1 반도체 칩 112 : 제1 기판111: first semiconductor chip 112: first substrate

113 : 제1 접착제 114 : 제1 본딩와이어113: first adhesive 114: first bonding wire

115 : 제1 리드 프레임 116 : 제1 몸체115: first lead frame 116: first body

110 : 제1 패키지 121 : 제2 반도체 칩110: first package 121: second semiconductor chip

122 : 제2 기판 123 : 제2 접착제122: second substrate 123: second adhesive

124 : 제2 본딩와이어 125 : 제2 리드 프레임124: second bonding wire 125: second lead frame

126 : 제2 몸체 127 : 가이드126: second body 127: guide

130 : 제3 접착제 132 : 도전성 접착제130: third adhesive 132: conductive adhesive

본 발명은 적층 패키지에 관한 것으로, 보다 상세하게는 다수의 패키지가 적층된 적층 패키지에 관한 것이다.The present invention relates to a laminated package, and more particularly, to a laminated package in which a plurality of packages are laminated.

일반적으로, 반도체 제품(semiconductor device)은 실리콘 기판(silicon substrate) 상에 집적 회로(integrated circuit)를 갖는 반도체칩(semiconductor chip)을 제조하기 위한 반도체칩 제조 공정, 반도체칩을 전기적으로 검사하여 소팅(sorting)하기 위한 EDS(electrically die sorting) 공정 및 반도체칩을 보호하기 위한 패키지 공정에 의하여 제조된다.In general, a semiconductor device is a semiconductor chip manufacturing process for manufacturing a semiconductor chip having an integrated circuit on a silicon substrate, and electrically inspects and sorts the semiconductor chip. It is manufactured by an electrically die sorting (EDS) process for sorting) and a packaging process for protecting a semiconductor chip.

최근에는 반도체 제품의 집적도를 보다 향상시키기 위해 패키지 적층(package stack) 기술 및 칩 적층(chip stack) 기술이 이용된다. 상기 패키지 적층 기술은 최소한의 공간에 다수의 패키지를 상하로 적층시키는 기술이다. Recently, package stack technology and chip stack technology are used to further improve the degree of integration of semiconductor products. The package stacking technique is a technique of stacking a plurality of packages up and down in a minimum space.

도 1은 종래 기술에 따른 적층 패키지를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a laminated package according to the prior art.

도 1을 참조하면, 적층 패키지(1)는 제1 패키지(10)와 제1 패키지(10) 위에 적층되는 제2 패키지(20)로 구성된다.Referring to FIG. 1, the stack package 1 includes a first package 10 and a second package 20 stacked on the first package 10.

상기 제1 패키지(10)는 제1 반도체 칩(11)과, 상기 제1 반도체 칩(11)이 부착되는 제1 기판(12)과, 상기 제1 반도체 칩(11)을 감싸는 제1 패키지 몸체(16)와, 상기 제1 패키지 몸체(15)의 양측 외부로 인출되는 각각의 제1 리드 프레임(15)과, 상기 제1 패키지 몸체(15) 내부에 형성되며 상기 제1반도체 칩(11)과 상기 제1 리 드 프레임(15)을 연결시키는 제1 본딩와이어(14)를 포함하여 구성된다. 제1 접착제(13)는 상기 제1 기판(12)과 상기 제1 반도체 칩(11) 사이에 개재되며, 상기 제1 반도체 칩(11)을 상기 제1 기판(12)에 부착한다. The first package 10 may include a first semiconductor chip 11, a first substrate 12 to which the first semiconductor chip 11 is attached, and a first package body surrounding the first semiconductor chip 11. 16, each of the first lead frames 15 drawn out to both sides of the first package body 15, and the first semiconductor chip 11 formed in the first package body 15. And a first bonding wire 14 connecting the first lead frame 15 to each other. The first adhesive 13 is interposed between the first substrate 12 and the first semiconductor chip 11, and attaches the first semiconductor chip 11 to the first substrate 12.

상기 제2 패키지(20)는 제2 반도체 칩(21), 제2 기판(22), 제2 접착제(23), 제2 본딩와이어(24), 제2 리드 프레임(25) 및 제2 패키지 몸체(26)를 포함한다. 상기 제2 패키지(20)는 상기 제1 패키지(10)와 동일한 구조를 갖는다.The second package 20 may include a second semiconductor chip 21, a second substrate 22, a second adhesive 23, a second bonding wire 24, a second lead frame 25, and a second package body. (26). The second package 20 has the same structure as the first package 10.

상기 제1 패키지 몸체(16)와 상기 제2 패키지 몸체(26) 사이에는 제3 접착제(30)가 개재된다. 상기 제1 리드 프레임(15)과 상기 제2 리드 프레임(25) 사이에는 도전성 접착제(32)가 개재된다.A third adhesive 30 is interposed between the first package body 16 and the second package body 26. A conductive adhesive 32 is interposed between the first lead frame 15 and the second lead frame 25.

상기 다수의 패키지를 적층하는 적층 패키지의 예로서, 한국공개특허공보 제1997-0024074호에는 동일한 형태를 갖는 다수의 단위 패키지를 적층하여 형성된 적층 패키지가 개시되어 있다.As an example of a stacking package in which a plurality of packages are stacked, Korean Laid-Open Patent Publication No. 1997-0024074 discloses a stacking package formed by stacking a plurality of unit packages having the same shape.

상기와 같이 종래의 기술에서는 제1 패키지(10)와 제2 패키지(20) 사이에 접착제를 개재시켜 적층한다. 따라서, 상기 제1 패키지(10)와 제2 패키지(20)가 정확하게 정렬되지 않아 상기 제1 리드 프레임(15)과 상기 제2 리드 프레임(25)이 접촉하지 않는 불량이 발생한다. 상기에서는 두 개의 패키지가 적층된 적층 패키지를 예로 설명하였지만, 세 개 이상의 패키지들이 적층된 적층 패키지의 경우 상기와 같은 불량이 더욱 많아진다. 따라서, 상기 정렬 불량에 따른 적층 패키지의 생산 수율이 저하된다. As described above, in the related art, the first package 10 and the second package 20 are laminated through an adhesive. Therefore, the first package 10 and the second package 20 are not aligned correctly, so that the defect that the first lead frame 15 and the second lead frame 25 do not contact occurs. In the above description, the laminated package in which two packages are stacked has been described as an example, but in the case of a laminated package in which three or more packages are stacked, the above defects are more numerous. Therefore, the yield of the laminated package due to the misalignment is lowered.

본 발명의 실시예들은 제1 패키지 위에 제2 패키지를 적층시킴과 동시에 정렬할 수 있는 적층 패키지를 제공한다.Embodiments of the present invention provide a stack package that can be aligned while simultaneously stacking a second package over the first package.

본 발명에 따른 적층 패키지는 제1 패키지 및 제2 패키지를 포함한다. 상기 제1 패키지는 제1 반도체 칩이 내재된 제1 몸체 및 상기 제1 반도체 칩과 연결되며 상기 제1 몸체의 외부로 인출되는 제1 리드 프레임을 갖는다. 상기 제2 패키지는 제2 반도체 칩이 내재되며, 상기 제1 몸체 상에 구비된 제2 몸체, 상기 제2 몸체의 가장자리로부터 하방으로 연장하며 상기 제1 몸체를 수용하기 위한 가이드 및 상기 제2 반도체 칩과 연결되며 상기 제2 몸체의 외부로 인출되는 제2 리드 프레임을 갖는다. The laminated package according to the present invention includes a first package and a second package. The first package has a first body in which a first semiconductor chip is embedded and a first lead frame connected to the first semiconductor chip and drawn out of the first body. The second package includes a second semiconductor chip, a second body provided on the first body, a guide extending downward from an edge of the second body and receiving the first body and the second semiconductor. The second lead frame is connected to the chip and drawn out of the second body.

본 발명의 일 실시예에 따르면, 상기 가이드는 상기 제2 몸체의 가장자리 전체에 걸쳐 구비될 수 있다.According to one embodiment of the invention, the guide may be provided over the entire edge of the second body.

본 발명의 다른 실시예에 따르면, 상기 가이드는 상기 제2 몸체의 가장자리를 따라 일정 간격 이격되어 구비될 수 있다.According to another embodiment of the present invention, the guide may be provided spaced apart from each other along the edge of the second body.

본 발명의 다른 실시예에 따르면, 상기 가이드는 내측면이 외측을 향해 하향 경사질 수 있다. 또한, 상기 제1 몸체는 상기 가이드의 내측면과 대응하는 형상을 가질 수 있다.According to another embodiment of the present invention, the guide may be inclined downward toward the outside. In addition, the first body may have a shape corresponding to the inner surface of the guide.

본 발명의 다른 실시예에 따르면, 상기 제2 몸체와 상기 가이드는 일체로 형성될 수 있다.According to another embodiment of the present invention, the second body and the guide may be integrally formed.

본 발명의 다른 실시예에 따르면, 상기 제1 리드 프레임은 수평면을 기준으 로 제1 각도로 절곡되며, 상기 제2 리드 프레임은 수평면을 기준으로 상기 제1 각도보다 큰 제2 각도로 절곡될 수 있다.According to another embodiment of the present invention, the first lead frame may be bent at a first angle with respect to a horizontal plane, and the second lead frame may be bent at a second angle greater than the first angle with respect to a horizontal plane. have.

상기와 같이 구성된 본 발명에 따르면, 상기 가이드를 이용하여 상기 제2 패키지를 상기 제1 패키지 상에 정확하게 정렬할 수 있다. 따라서, 상기 패키지들의 오정렬을 방지할 수 있다.According to the present invention configured as described above, it is possible to accurately align the second package on the first package using the guide. Thus, misalignment of the packages can be prevented.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 적층 패키지에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, a multilayer package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements. In the accompanying drawings, the dimensions of the structures are shown in an enlarged scale than actual for clarity of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

도 2는 본 발명의 일 실시예들에 따른 적층 패키지를 설명하기 위한 단면도이다.2 is a cross-sectional view for describing a stack package according to one embodiment of the present invention.

도 2를 참조하면, 상기 적층 패키지(100)는 제1 패키지(110)와 상기 제1 패키지(110) 상에 구비되는 제2 패키지(120)를 포함한다. Referring to FIG. 2, the stack package 100 includes a first package 110 and a second package 120 provided on the first package 110.

상기 제1 패키지(110)는 제1 반도체 칩(111), 제1 기판(112), 제1 접착제(113), 제1 본딩와이어(114), 제1 리드 프레임(115) 및 제1 패키지 몸체(116)를 포함한다.The first package 110 includes a first semiconductor chip 111, a first substrate 112, a first adhesive 113, a first bonding wire 114, a first lead frame 115, and a first package body. 116.

상기 제1 반도체 칩(111)은 외부로부터 신호를 입력받거나 처리된 신호를 외 부로 출력하기 위한 복수개의 제1 본딩 패드(미도시)들을 포함한다.The first semiconductor chip 111 includes a plurality of first bonding pads (not shown) for receiving a signal from the outside or outputting a processed signal to the outside.

상기 제1 기판(112)은 상기 제1 반도체 칩(111)의 하부에 배치된다. 상기 제1 기판(112)은 평판 형상을 갖는다. 상기 제1 기판(112)은 상기 제1 반도체 칩(111)을 용이하게 부착하기 위해 상기 제1 반도체 칩(111)보다 약간 큰 것이 바람직하다.The first substrate 112 is disposed under the first semiconductor chip 111. The first substrate 112 has a flat plate shape. The first substrate 112 may be slightly larger than the first semiconductor chip 111 in order to easily attach the first semiconductor chip 111.

제1 접착제(113)는 상기 제1 기판(112)과 상기 제1 반도체 칩(111) 사이에 개재되며, 상기 제1 반도체 칩(111)을 상기 제1 기판(112)에 부착한다. The first adhesive 113 is interposed between the first substrate 112 and the first semiconductor chip 111 and attaches the first semiconductor chip 111 to the first substrate 112.

상기 제1 패키지 몸체(116)는 상기 제1 반도체 칩(110) 및 상기 제1 기판(112)을 감싼다. 상기 제1 패키지 몸체(116)는 상부면과 하부면이 평탄하며, 측면이 돌출된 형태를 갖는다. 상기 제1 패키지 몸체(116)는 몰딩에 의해 형성되며, 재질로는 에폭시 수지를 들 수 있다.The first package body 116 surrounds the first semiconductor chip 110 and the first substrate 112. The first package body 116 has a flat top surface and a bottom surface, and has a side surface protruding shape. The first package body 116 is formed by molding, the material may be an epoxy resin.

상기 제1 리드 프레임(115)은 상기 제1 패키지 몸체(115)의 양측 외부로 각각 인출된다. 상기 제1 리드 프레임(115)은 금속 재질로 이루어진다. 상기 제1 리드 프레임(115)은 수평면을 기준으로 제1 각도(θ1)로 절곡된다. The first lead frame 115 is drawn out to both sides of the first package body 115, respectively. The first lead frame 115 is made of a metal material. The first lead frame 115 is bent at a first angle θ1 with respect to a horizontal plane.

상기 제1 본딩와이어(114)는 상기 제1 패키지 몸체(115) 내부에 형성되며 상기 제1 반도체 칩(111)의 패드와 과 상기 제1 리드 프레임(115)을 연결한다. The first bonding wire 114 is formed in the first package body 115 and connects the pad of the first semiconductor chip 111 and the first lead frame 115.

도 3은 도 2의 제2 패키지를 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a second package of FIG. 2.

도 2 및 도 3을 참조하면, 상기 제2 패키지(120)는 제2 반도체 칩(121), 제2 기판(122), 제2 접착제(123), 제2 본딩와이어(124), 제2 리드 프레임(125), 제2 패키지 몸체(126) 및 가이드(127)를 포함한다.2 and 3, the second package 120 includes a second semiconductor chip 121, a second substrate 122, a second adhesive 123, a second bonding wire 124, and a second lead. The frame 125, the second package body 126, and the guide 127 are included.

상기 가이드(127) 및 상기 제2 리드 프레임(125)을 제외한 상기 제2 패키지(120)에 대한 설명은 상기 도 2에 도시된 상기 제1 패키지(110)에 대한 설명과 동일하다.The description of the second package 120 except for the guide 127 and the second lead frame 125 is the same as the description of the first package 110 shown in FIG. 2.

상기 가이드(127)는 상기 제2 패키지 몸체(126)의 가장자리로부터 하방으로 연장한다. 상기 가이드(127)는 상기 제2 패키지 몸체(126)의 가장자리 전체에 걸쳐 구비된다. 상기 가이드(127)는 상기 제2 패키지 몸체(126)와 일체로 형성된다. 즉, 상기 가이드(127)는 상기 제2 패키지 몸체(126)의 몰딩시 동시에 형성된다. 상기 가이드(127)는 내측면이 외측을 향해 하방으로 경사를 갖는다. 예를 들면, 상기 가이드(127)의 내측면의 경사 정도는 상기 제1 패키지 몸체(116)의 측면 중 상부의 경사와 동일하다. 상기 가이드(127)의 내측면이 상기 제1 패키지 몸체(116)와 대응하는 형상을 가지므로, 상기 제1 패키지(110)와 상기 제2 패키지(120)의 적층시 상기 제2 패키지(120)가 상기 제1 패키지(110)의 상부면에 정확하게 정렬된다.The guide 127 extends downwardly from an edge of the second package body 126. The guide 127 is provided over the entire edge of the second package body 126. The guide 127 is integrally formed with the second package body 126. That is, the guide 127 is formed simultaneously when molding the second package body 126. The guide 127 has an inner side inclined downward toward the outside. For example, the degree of inclination of the inner surface of the guide 127 is the same as the inclination of the upper side of the side of the first package body 116. Since the inner surface of the guide 127 has a shape corresponding to that of the first package body 116, the second package 120 when the first package 110 and the second package 120 are stacked. Is exactly aligned with the top surface of the first package 110.

상기 제2 리드 프레임(125)은 수평면을 기준으로 상기 제1 각도(θ1)보다 큰 제2 각도(θ2)로 절곡된다. 따라서, 상기 제2 리드 프레임(125)이 상기 제1 리드 프레임(115)과 용이하게 접촉할 수 있다. The second lead frame 125 is bent at a second angle θ2 greater than the first angle θ1 with respect to a horizontal plane. Therefore, the second lead frame 125 may easily contact the first lead frame 115.

제3 접착제(130)는 상기 제1 패키지 몸체(116)와 상기 제2 패키지 몸체(126) 및 상기 가이드(127) 사이에 개재되며, 상기 제1 패키지 몸체(116)에 상기 제2 패키지 몸체(126) 및 상기 가이드(127)를 고정한다. The third adhesive 130 is interposed between the first package body 116, the second package body 126, and the guide 127, and the second package body 116 is attached to the first package body 116. 126 and the guide 127 is fixed.

도전성 접착제(132)는 상기 제1 리드 프레임(115)과 상기 제2 리드 프레임(125)의 접촉 부위에 개재되며, 상기 제1 리드 프레임(115)과 상기 제2 리드 프 레임(125)을 고정하며, 전기적으로 연결한다. 상기 도전성 접착제(132)의 예로 솔더(solder)를 들 수 있다.The conductive adhesive 132 is interposed at a contact portion between the first lead frame 115 and the second lead frame 125, and fixes the first lead frame 115 and the second lead frame 125. And electrical connection. Solder may be an example of the conductive adhesive 132.

상기에서는 상기 제1 패키지(110) 및 상기 제2 패키지(110)가 각각 하나의 반도체 칩을 구비하는 것으로 도시 및 설명되었지만, 상기 제1 패키지(110) 및 상기 제2 패키지(110)는 각각 다수의 반도체 칩을 구비할 수 있다. 또한, 상기 제1 패키지(110)와 상기 제2 패키지(110)는 서로 다른 개수의 반도체 칩을 구비할 수 있다. In the above description, the first package 110 and the second package 110 are each illustrated and described as having one semiconductor chip. The semiconductor chip can be provided. In addition, the first package 110 and the second package 110 may include different numbers of semiconductor chips.

상기 적층 패키지(100)는 상기 제2 패키지(120)에 구비된 가이드(127)를 이용하여 상기 제2 패키지(120)를 상기 제1 패키지(110) 상에 정확하게 정렬할 수 있다. 따라서, 상기 적층 패키지(100)에서 패키지들(110, 120)의 오정렬로 인한 불량을 방지할 수 있다.The stack package 100 may accurately align the second package 120 on the first package 110 using the guide 127 provided in the second package 120. Therefore, a failure due to misalignment of the packages 110 and 120 in the stacked package 100 may be prevented.

이하에서는 상기 적층 패키지(100)의 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing the multilayer package 100 will be described.

우선, 제1 기판(112) 상에 제1 접착제(113)를 도포하고 제1 반도체 칩(111)을 부착시킨다. 이때, 상기 제1 접착제(113)로는 LOC(Lead On Chip)타입의 테이프 또는 에폭시(epoxy)를 이용한다.First, the first adhesive 113 is coated on the first substrate 112 and the first semiconductor chip 111 is attached. In this case, as the first adhesive 113, a tape or epoxy of LOC (Lead On Chip) type is used.

다음으로, 상기 제1 반도체 칩(111)의 양측으로 제1 리드 프레임(115)을 배치하고, 상기 제1 반도체 칩(111)과 상기 제1 리드 프레임(115)을 제1 본딩와이어(114)로 연결한다.Next, the first lead frame 115 is disposed on both sides of the first semiconductor chip 111, and the first bonding wire 114 is connected to the first semiconductor chip 111 and the first lead frame 115. Connect with

이후, 상기 제1 기판(112), 제1 반도체 칩(111), 제1 본딩와이어(114) 및 상 기 제1 리드 프레임(115)의 일부를 덮는 제1 패키지 몸체(116)를 형성한다. 상기 제1 패키지 몸체(116)는 에폭시를 이용하여 형성된다. Thereafter, a first package body 116 is formed to cover a portion of the first substrate 112, the first semiconductor chip 111, the first bonding wire 114, and the first lead frame 115. The first package body 116 is formed using an epoxy.

이어, 상기 제1 리드 프레임(115)에 트림(trim)공정을 진행하여 다수의 제1 리드 프레임(115)으로 각각 분리하고, 절곡 공정을 실시하여 제1 리드 프레임(115)의 형상을 만들어 상기 제1 패키지(110)의 제조를 완료한다.Subsequently, a trim process is performed on the first lead frame 115 to separate the plurality of first lead frames 115, and a bending process is performed to form the shape of the first lead frame 115. The manufacture of the first package 110 is completed.

다음으로 , 상기 제1 패키지(110)의 제조 공정과 동일한 공정을 진행하되, Next, the same process as the manufacturing process of the first package 110, but

제2 패키지 몸체(126)를 형성할 때, 상기 제2 패키지 몸체(126)와 일체로 가이드(127)를 동시에 형성한다. 이때, 상기 가이드(127)는 형성되며, 내측면이 외측을 향해 하방으로 경사진 형태이다. 또한, 상기 가이드(127)의 경사는 상기 제1 패키지 몸체(116)와 동일한 경사를 갖는다. When forming the second package body 126, the guide 127 is simultaneously formed integrally with the second package body 126. In this case, the guide 127 is formed, the inner surface is inclined downward toward the outside. In addition, the inclination of the guide 127 has the same inclination as the first package body 116.

상기 제1 패키지 몸체(116)의 상부면과 측면 일부에 제3 접착제(130)를 도포한다. 상기 제2 패키지 몸체(126)를 상기 제1 패키지 몸체(116)에 적층하면, 상기 가이드(127)에 의해 상기 제1 패키지 몸체(116)와 상기 제2 패키지 몸체(126)가 정확하게 정렬되면서 부착된다. The third adhesive 130 is applied to a portion of the upper surface and the side surface of the first package body 116. When the second package body 126 is stacked on the first package body 116, the first package body 116 and the second package body 126 are correctly aligned and attached by the guide 127. do.

다음으로, 상기 제1 리드 프레임(115)과 상기 제2 리드 프레임(125)을 도전성 접착제(132)를 이용하여 전기적으로 연결함으로써 적층 패키지(100)의 제조를 완료한다.Next, the first lead frame 115 and the second lead frame 125 are electrically connected using the conductive adhesive 132 to complete the manufacture of the laminated package 100.

도 4는 본 발명의 다른 실시예에 따른 제2 패키지를 설명하기 위한 단면도이다. 4 is a cross-sectional view illustrating a second package according to another embodiment of the present invention.

도 4를 참조하면, 상기 제2 패키지(220)는 제2 반도체 칩(221), 제2 기 판(222), 제2 접착제(223), 제2 본딩와이어(224), 제2 리드 프레임(225), 제2 패키지 몸체(226) 및 가이드(227)를 포함한다.Referring to FIG. 4, the second package 220 includes a second semiconductor chip 221, a second substrate 222, a second adhesive 223, a second bonding wire 224, and a second lead frame ( 225, a second package body 226 and a guide 227.

상기 가이드(227)가 형성된 부위를 제외하고 상기 제2 패키지(220)에 대한 설명은 상기 도 2 및 도 3에 도시된 상기 제2 패키지(120)에 대한 설명과 동일하다.Except for the portion where the guide 227 is formed, the description of the second package 220 is the same as the description of the second package 120 illustrated in FIGS. 2 and 3.

상기 가이드(227)는 상기 제2 패키지 몸체(226)의 가장자리로부터 하방으로 연장하며, 상기 제2 패키지 몸체(226)의 가장자리를 따라 일정 간격 이격되도록 구비된다. The guide 227 extends downwardly from an edge of the second package body 226 and is spaced apart from each other along an edge of the second package body 226.

상술한 바와 같이, 본 발명의 실시예들에 따른 적층 패키지는 제1 패키지와 상기 제1 패키지의 상부에 구비되는 제2 패키지의 적층시, 제2 패키지에 구비된 가이드에 의해 상기 제1 패키지와 상기 제2 패키지가 자동으로 정렬된다. 따라서, 상기 제1 패키지와 상기 제2 패키지의 오정렬로 인한 적층 패키지의 불량을 방지할 수 있다. As described above, the stack package according to the embodiments of the present invention is a stack of the first package and the second package provided on the upper portion of the first package, by the guide provided in the second package and the first package and The second package is automatically aligned. Therefore, the failure of the laminated package due to misalignment of the first package and the second package can be prevented.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (7)

제1 반도체 칩이 내재된 제1 몸체 및 상기 제1 반도체 칩과 연결되며 상기 제1 몸체의 외부로 인출되는 제1 리드 프레임을 갖는 제1 패키지; 및A first package having a first body having a first semiconductor chip embedded therein and a first lead frame connected to the first semiconductor chip and drawn out of the first body; And 제2 반도체 칩이 내재되며, 상기 제1 몸체 상에 구비된 제2 몸체, 상기 제2 몸체의 가장자리로부터 하방으로 연장하며 상기 제1 몸체를 수용하기 위한 가이드 및 상기 제2 반도체 칩과 연결되며 상기 제2 몸체의 외부로 인출되는 제2 리드 프레임을 갖는 제2 패키지를 포함하는 것을 특징으로 하는 적층 패키지.A second semiconductor chip is inherent, the second body provided on the first body, extending downward from the edge of the second body and connected to the guide and the second semiconductor chip for receiving the first body, And a second package having a second lead frame drawn out of the second body. 제1항에 있어서, 상기 가이드는 상기 제2 몸체의 가장자리 전체에 걸쳐 구비되는 것을 특징으로 하는 적층 패키지.The stack package of claim 1, wherein the guide is provided over an edge of the second body. 제1항에 있어서, 상기 가이드는 상기 제2 몸체의 가장자리를 따라 일정 간격 이격되어 구비되는 것을 특징으로 하는 적층 패키지.The stack package of claim 1, wherein the guide is spaced apart from each other along an edge of the second body. 제1항에 있어서, 상기 가이드는 내측면이 외측을 향해 하향 경사진 것을 특징으로 하는 적층 패키지.The stack package of claim 1, wherein the guide has an inner side inclined downward toward the outside. 제4항에 있어서, 상기 제1 몸체는 상기 가이드의 내측면과 대응하는 형상을 갖는 것을 특징으로 하는 적층 패키지.The stack package of claim 4, wherein the first body has a shape corresponding to an inner surface of the guide. 제1항에 있어서, 상기 제2 몸체와 상기 가이드는 일체로 형성되는 것을 특징으로 하는 적층 패키지.The stack package of claim 1, wherein the second body and the guide are integrally formed. 제1항에 있어서, 상기 제1 리드 프레임은 수평면을 기준으로 제1 각도로 절곡되며, 상기 제2 리드 프레임은 수평면을 기준으로 상기 제1 각도보다 큰 제2 각도로 절곡되는 것을 특징으로 하는 적층 패키지.The stack of claim 1, wherein the first lead frame is bent at a first angle with respect to a horizontal plane, and the second lead frame is bent at a second angle greater than the first angle with respect to a horizontal plane. package.
KR1020060127514A 2006-12-14 2006-12-14 Laminated package Withdrawn KR20080054878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060127514A KR20080054878A (en) 2006-12-14 2006-12-14 Laminated package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127514A KR20080054878A (en) 2006-12-14 2006-12-14 Laminated package

Publications (1)

Publication Number Publication Date
KR20080054878A true KR20080054878A (en) 2008-06-19

Family

ID=39801770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127514A Withdrawn KR20080054878A (en) 2006-12-14 2006-12-14 Laminated package

Country Status (1)

Country Link
KR (1) KR20080054878A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478523B2 (en) 2014-11-14 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478523B2 (en) 2014-11-14 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Similar Documents

Publication Publication Date Title
KR100886717B1 (en) Laminated semiconductor package and method for manufacturing same
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
US7368811B2 (en) Multi-chip package and method for manufacturing the same
US7217991B1 (en) Fan-in leadframe semiconductor package
US7728411B2 (en) COL-TSOP with nonconductive material for reducing package capacitance
CN101171683A (en) Multi-chip module and manufacturing method
US12211774B2 (en) Lead stabilization in semiconductor packages
US8318548B2 (en) Method for manufacturing semiconductor device
US20070001272A1 (en) Die package with asymmetric leadframe connection
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
US20110241187A1 (en) Lead frame with recessed die bond area
US20080224284A1 (en) Chip package structure
JP2012129452A (en) Semiconductor device, semiconductor package, and method of manufacturing semiconductor device
US20070161129A1 (en) Semiconductor device and manufacturing process thereof
US8240029B2 (en) Method for forming an isolated inner lead from a leadframe
US9997484B2 (en) Semiconductor device and manufacturing method of the same
KR20110138788A (en) Stacked Semiconductor Packages
KR20080054878A (en) Laminated package
US9099363B1 (en) Substrate with corner cut-outs and semiconductor device assembled therewith
US20060138614A1 (en) Semiconductor device and method of fabricating the same
JPH07161910A (en) Resin-sealed semiconductor device
KR101096453B1 (en) Laminated Semiconductor Packages
KR100650769B1 (en) Stacked Package
KR100818077B1 (en) How to manufacture this laminated package using alignment pins
KR100910223B1 (en) Laminated Semiconductor Packages

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061214

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid