[go: up one dir, main page]

KR20080028663A - Light Emitting Diode Having Asilion Active Layer And Method For Manufacturing The Same - Google Patents

Light Emitting Diode Having Asilion Active Layer And Method For Manufacturing The Same Download PDF

Info

Publication number
KR20080028663A
KR20080028663A KR1020060094243A KR20060094243A KR20080028663A KR 20080028663 A KR20080028663 A KR 20080028663A KR 1020060094243 A KR1020060094243 A KR 1020060094243A KR 20060094243 A KR20060094243 A KR 20060094243A KR 20080028663 A KR20080028663 A KR 20080028663A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting cells
semiconductor layers
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020060094243A
Other languages
Korean (ko)
Other versions
KR101272704B1 (en
Inventor
이재호
이정훈
김미해
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060094243A priority Critical patent/KR101272704B1/en
Priority to PCT/KR2007/004241 priority patent/WO2008038910A1/en
Priority to US12/442,511 priority patent/US8350279B2/en
Priority to TW100126009A priority patent/TWI366290B/en
Priority to TW096134849A priority patent/TWI377700B/en
Publication of KR20080028663A publication Critical patent/KR20080028663A/en
Application granted granted Critical
Publication of KR101272704B1 publication Critical patent/KR101272704B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Devices (AREA)

Abstract

AlGaInP 활성층을 갖는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 방법은 희생기판 상에 AlGaInP 활성층을 포함하는 반도체층들을 형성하는 것을 포함한다. 한편, 절연층이 형성된 베이스 기판이 준비된다. 그 후, 상기 반도체층들은 상기 절연층에 본딩되고, 상기 희생기판은 분리된다. 이어서, 상기 베이스 기판 상에서 상기 반도체층들이 패터닝되어 서로 이격된 복수개의 발광셀들이 형성된다. 상기 발광셀들은 각각 패터닝된 제1 도전형 하부 반도체층, AlGaInP 활성층 및 제2 도전형 상부 반도체층을 포함한다. 이때, 상기 각 패터닝된 제1 도전형 하부 반도체층의 일부 영역은 노출된다. 그 후, 상기 발광셀들을 직렬 연결하는 배선들이 형성된다. 이에 따라, 복수개의 발광셀들이 상기 절연층에 의해 상기 베이스 기판으로부터 절연되고 배선들에 의해 서로 직렬연결되어, 교류전원에 의해 구동될 수 있는 발광 다이오드가 제조될 수 있다.A light emitting diode having an AlGaInP active layer and a method of manufacturing the same are disclosed. The method includes forming semiconductor layers including an AlGaInP active layer on a sacrificial substrate. On the other hand, a base substrate on which an insulating layer is formed is prepared. Thereafter, the semiconductor layers are bonded to the insulating layer, and the sacrificial substrate is separated. Subsequently, the semiconductor layers are patterned on the base substrate to form a plurality of light emitting cells spaced apart from each other. The light emitting cells each include a patterned first conductive lower semiconductor layer, an AlGaInP active layer, and a second conductive upper semiconductor layer. In this case, a portion of the patterned first conductive lower semiconductor layer is exposed. Thereafter, wirings for connecting the light emitting cells in series are formed. Accordingly, a plurality of light emitting cells may be insulated from the base substrate by the insulating layer and connected to each other in series by wirings, thereby manufacturing a light emitting diode capable of being driven by an AC power source.

Description

AlInGaP 활성층을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE HAVING AlInGaP ACTIVE LAYER AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DIODE HAVING ACTIVE LAYER AND METHOD OF FABRICATING THE SAME

도 1은 종래의 AlInGaP계 활성층을 갖는 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode having a conventional AlInGaP-based active layer.

도 2a 및 도 2b는 본 발명의 실시예들에 따른 AlInGaP계 활성층을 갖는 발광 다이오드의 동작원리를 설명하기 위한 회로도들이다.2A and 2B are circuit diagrams for describing an operating principle of a light emitting diode having an AlInGaP-based active layer according to embodiments of the present invention.

도 3 내지 도 7은 본 발명의 일 실시예에 따른 AlInGaP 활성층을 갖는 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.3 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting diode having an AlInGaP active layer according to an embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 AlInGaP 활성층을 갖는 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다.8 is a cross-sectional view for describing a method of manufacturing a light emitting diode having an AlInGaP active layer according to another embodiment of the present invention.

본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 AlGaInP계 활성층을 갖는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having an AlGaInP-based active layer and a method of manufacturing the same.

발광 다이오드는 다수 캐리어가 전자인 N형 반도체와 다수 캐리어가 정공인 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 이들 전자와 정공의 재결합에 의하여 소정의 빛을 발산한다. 특히, AlGaInP계 화합물 반도체는 약 670 nm 파장의 광을 방출하는 고품질 반도체 레이저에 적용되어 왔으며, 또한 알루미늄과 갈륨의 비율을 조정함으로써 560 내지 680 nm 파장 범위의 광을 방출하는 발광 다이오드에 적용되어 왔다.A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor having a majority carrier as an electron and a P-type semiconductor having a plurality of carriers are bonded to each other, and emits predetermined light by recombination of these electrons and holes. In particular, AlGaInP-based compound semiconductors have been applied to high-quality semiconductor lasers that emit light of about 670 nm wavelength, and have been applied to light emitting diodes that emit light in the wavelength range of 560 to 680 nm by adjusting the ratio of aluminum and gallium. .

도 1은 종래의 AlGaInP 활성층을 갖는 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a light emitting diode having a conventional AlGaInP active layer.

도 1을 참조하면, N형 GaAs 기판(10) 상에 N형 AlGaInP 하부 반도체층(11)이 성장되고, 그 위에 AlGaInP 활성층(12)이 성장된다. 이어서, 상기 AlGaInP 활성층(12) 상에 P형 AlGaInP 상부 반도체층(13)이 성장된다. 이들 반도체층들은 다양한 방법, 예컨대 금속유기화학 기상성장(MOCVD) 또는 분자선 성장(MBE) 기술을 사용하여 성장될 수 있다. 이어서, 상기 상부 반도체층(13) 상에 전극(14)이 형성되고, 상기 기판(10)의 뒷면에 전극(15)이 형성된다.Referring to FIG. 1, an N-type AlGaInP lower semiconductor layer 11 is grown on an N-type GaAs substrate 10, and an AlGaInP active layer 12 is grown thereon. Subsequently, a P-type AlGaInP upper semiconductor layer 13 is grown on the AlGaInP active layer 12. These semiconductor layers can be grown using various methods, such as metalorganic chemical vapor deposition (MOCVD) or molecular beam growth (MBE) techniques. Subsequently, an electrode 14 is formed on the upper semiconductor layer 13, and an electrode 15 is formed on the rear surface of the substrate 10.

상기 하부 반도체층(11) 및 상부 반도체층(13)은 전자와 정공이 활성층(12) 내에서 재결합하는 것을 돕기 위한 제한층들(confining layers)로, 상기 활성층(12)에 비해 밴드갭이 큰 물질로 형성된다.The lower semiconductor layer 11 and the upper semiconductor layer 13 are confining layers to help electrons and holes recombine in the active layer 12, and have a larger bandgap than the active layer 12. It is formed of a substance.

상기 발광 다이오드는 도전성 기판 상에 AlGaInP 에피층들을 성장시키어 발광 다이오드를 제조하므로, 기판의 뒷면에 전극(15)을 형성하여 발광 다이오드를 구동시킬 수 있다.Since the light emitting diode is manufactured by growing AlGaInP epitaxial layers on a conductive substrate, the light emitting diode can be driven by forming an electrode 15 on the back of the substrate.

한편, 상기 발광 다이오드는 비저항이 큰 상부 반도체층(13) 상에 전극(14) 이 형성되므로, 전류분산에 문제점이 있다. 이러한 문제점을 해결하기 위해 투명하고 비저항이 작은 윈도우층을 채택하는 기술이 미국특허 제5,008,718호 및 5,233,204호에 개시된 바 있다. 이들은 전류분산을 균일하게 하기 위해 상부 반도체층(13) 상에 비저항이 작은 윈도우층, 예컨대 GaAsP, AlGaAs 또는 GaP을 성장시키어 발광효율을 개선하고 있다. 또한, 미국특허 제5,376,580호 및 제5,502,316호는 GaAs과 같은 광흡수성 기판 상에 AlGaInP 에피층들을 성장시킨 후, 상기 기판을 분리하고, GaP와 같은 광투과성 기판에 에피층들을 본딩함으로써, 발광효율을 개선하고 있다.On the other hand, since the electrode 14 is formed on the upper semiconductor layer 13 having a large resistivity, the light emitting diode has a problem in current dispersion. In order to solve this problem, a technique of employing a transparent and small resistivity window layer has been disclosed in US Pat. Nos. 5,008,718 and 5,233,204. They improve the luminous efficiency by growing a window layer with small resistivity, such as GaAsP, AlGaAs or GaP, on the upper semiconductor layer 13 in order to make current distribution uniform. In addition, U.S. Pat.Nos. 5,376,580 and 5,502,316 grow AlGaInP epilayers on light absorbing substrates such as GaAs, separate the substrates, and bond the epi layers to a light transmissive substrate such as GaP, thereby improving luminous efficiency. Improving.

그러나, 발광 다이오드는 순방향 전류에 의해 광을 방출하므로, 종래의 발광 다이오드를 교류전원에 연결하여 동작시킬 경우, 전류의 방향에 따라 온/오프를 반복한다. 따라서, 종래의 발광 다이오드를 교류전원에 직접 연결하여 사용하기 위해서는, 교류를 직류로 변환하는 변환기 등의 부가적인 부속품들이 요구된다. 이러한 부가의 부속품들은 그 부대 비용에 의해 종래의 형광 램프 등을 발광 다이오드로 대체하는 것을 어렵게 한다.However, since the light emitting diode emits light by the forward current, when the conventional light emitting diode is connected to an AC power source and operated, the light emitting diode is repeatedly turned on and off according to the direction of the current. Therefore, in order to use a conventional LED directly connected to an AC power source, additional accessories such as a converter for converting AC into DC are required. These additional accessories make it difficult to replace conventional fluorescent lamps and the like with light emitting diodes due to their associated costs.

본 발명이 이루고자 하는 기술적 과제는, 교류-직류 변환기 없이 교류전원에 연결하여 구동되며, 전류분산 성능이 향상된 AlGaInP계 발광 다이오드 및 그것을 제공하는 방법을 제공하는 것이다.An object of the present invention is to provide an AlGaInP-based light emitting diode and a method for providing the same, which is connected to an AC power source without an AC-DC converter and is improved in current distribution performance.

본 발명이 이루고자 하는 다른 기술적 과제는, 기판에 의한 광흡수를 방지하고 발광효율을 개선할 수 있는 AlGaInP계 발광 다이오드 및 그것을 제조하는 방법 을 제공하는 것이다.Another technical problem to be achieved by the present invention is to provide an AlGaInP-based light emitting diode capable of preventing light absorption by a substrate and improving luminous efficiency and a method of manufacturing the same.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일 태양에 따른 AlGaInP계 활성층을 갖는 발광 다이오드는 베이스 기판을 포함한다. 복수개의 금속 패턴들이 상기 베이스 기판 상에 서로 이격되어 위치하고, 상기 베이스 기판과 상기 금속 패턴들 사이에 절연층이 개재된다. 한편, 복수개의 발광셀들이 각각 상기 금속패턴들 상에 위치한다. 상기 발광셀들 각각은 제1 도전형 하부 반도체층, AlGaInP계 활성층 및 제2 도전형 상부 반도체층을 포함한다. 또한, 배선들이 상기 복수개의 발광셀들을 직렬 연결한다. 이에 따라, 상기 금속패턴들에 의해 각 발광셀 내의 전류분산 성능이 향상되며, 각 발광셀들이 배선들에 의해 서로 직렬연결되어, 교류전원에 의해 구동될 수 있는 발광 다이오드가 제공된다. In order to achieve the above technical problem, a light emitting diode having an AlGaInP-based active layer according to an aspect of the present invention includes a base substrate. A plurality of metal patterns are spaced apart from each other on the base substrate, and an insulating layer is interposed between the base substrate and the metal patterns. Meanwhile, a plurality of light emitting cells are located on the metal patterns, respectively. Each of the light emitting cells includes a first conductive lower semiconductor layer, an AlGaInP-based active layer, and a second conductive upper semiconductor layer. In addition, wirings connect the plurality of light emitting cells in series. Accordingly, the current distribution performance in each light emitting cell is improved by the metal patterns, and each light emitting cell is connected to each other in series by wirings, thereby providing a light emitting diode that can be driven by an AC power source.

상기 금속패턴들은 각각 접착금속층 및 반사금속층을 포함할 수 있다. 접착금속층은 발광셀들과 상기 베이스 기판의 접착력을 향상시키며, 반사금속층은 상기 발광셀들에서 상기 베이스 기판 쪽으로 향하는 광을 반사시킨다. 따라서, 상기 베이스 기판의 광흡수에 의한 광손실을 방지할 수 있어 발광효율을 개선할 수 있다.The metal patterns may each include an adhesive metal layer and a reflective metal layer. The adhesive metal layer improves adhesion between the light emitting cells and the base substrate, and the reflective metal layer reflects light from the light emitting cells toward the base substrate. Therefore, the light loss due to the light absorption of the base substrate can be prevented to improve the luminous efficiency.

상기 베이스 기판은 도전성 기판일 수 있다. 상기 금속패턴들이 상기 절연층에 의해 상기 도전성 기판으로부터 전기적으로 절연되므로, 열전도율이 높은 도전성 기판을 채택하여 열방출 성능이 개선된 발광 다이오드를 제공할 수 있다.The base substrate may be a conductive substrate. Since the metal patterns are electrically insulated from the conductive substrate by the insulating layer, a conductive substrate having a high thermal conductivity may be adopted to provide a light emitting diode having improved heat dissipation performance.

상기 각 발광셀들에 있어서, 상기 하부 반도체층의 일 영역이 노출되도록 상기 활성층 및 상부 반도체층은 상기 하부 반도체층의 일부 영역 상에 위치할 수 있 다. 상기 배선들은 각 발광셀의 노출된 하부 반도체층의 일 영역과 그것에 인접한 발광셀의 상부 반도체층을 전기적으로 연결한다.In each of the light emitting cells, the active layer and the upper semiconductor layer may be located on a portion of the lower semiconductor layer so that one region of the lower semiconductor layer is exposed. The wirings electrically connect one region of the exposed lower semiconductor layer of each light emitting cell and the upper semiconductor layer of the light emitting cell adjacent thereto.

이와 달리, 상기 발광셀들은 각각 상기 각 금속패턴의 일 영역이 노출되도록 상기 금속패턴들의 일부 영역 상에 위치하고, 상기 배선들은 노출된 상기 각 금속패턴의 일 영역과 그것에 인접한 발광셀의 상부 반도체층을 전기적으로 연결할 수 있다. 이에 따라, 상기 배선들을 금속으로 형성한 경우, 상기 배선들의 접합저항이 감소된다.Alternatively, each of the light emitting cells is positioned on a portion of the metal patterns so that one region of each of the metal patterns is exposed, and the wirings form one region of each of the exposed metal patterns and the upper semiconductor layer of the light emitting cell adjacent thereto. Can be electrically connected Accordingly, when the wirings are formed of metal, the bonding resistance of the wirings is reduced.

한편, 윈도우층이 각각 상기 상부 반도체층 상에 위치할 수 있다. 윈도우층은 비저항이 낮고 투명한 물질로, 상기 각 발광셀 내의 전류분산을 개선시킨다.Meanwhile, window layers may be located on the upper semiconductor layer, respectively. The window layer is a transparent material having a low specific resistance and improves current dispersion in each light emitting cell.

본 발명의 다른 태양에 따르면, AlGaInP계 활성층을 갖는 발광 다이오드 제조 방법이 제공된다. 이 방법은 희생기판 상에 제1 및 제2 도전형 반도체층들과, 상기 반도체층들 사이에 개재된 AlGaInP계 활성층을 포함하는 반도체층들을 형성하는 것을 포함한다. 한편, 상기 희생기판과 별개인 베이스 기판 상에 절연층이 형성된다. 그 후, 상기 절연층과 상기 반도체층들이 본딩되고, 상기 반도체층들로부터 상기 희생기판이 분리된다. 그 후, 상기 반도체층들을 패터닝하여 서로 이격된 복수개의 발광셀들을 형성한다. 상기 발광셀들은 각각 패터닝된 제1 도전형 하부 반도체층, AlGaInP계 활성층 및 제2 도전형 상부 반도체층을 포함한다. 한편, 배선들이 상기 발광셀들을 직렬 연결하도록 형성된다. 이에 따라, 교류전원하에서 교류-직류 변환기 없이 구동가능한 발광 다이오드가 제조될 수 있으며, 상기 발광셀들이 상기 절연층에 의해 상기 베이스 기판으로부터 전기적으로 절연되므로, 열전도율이 높은 도전성 기판 및/또는 광투광성 기판을 상기 베이스 기판으로 채택할 수 있어, 발광 다이오드의 발광효율을 개선할 수 있다.According to another aspect of the present invention, there is provided a light emitting diode manufacturing method having an AlGaInP-based active layer. The method includes forming semiconductor layers including first and second conductive semiconductor layers on the sacrificial substrate and an AlGaInP-based active layer interposed between the semiconductor layers. Meanwhile, an insulating layer is formed on the base substrate separate from the sacrificial substrate. Thereafter, the insulating layer and the semiconductor layers are bonded, and the sacrificial substrate is separated from the semiconductor layers. Thereafter, the semiconductor layers are patterned to form a plurality of light emitting cells spaced apart from each other. The light emitting cells each include a patterned first conductive lower semiconductor layer, an AlGaInP-based active layer, and a second conductive upper semiconductor layer. Meanwhile, wirings are formed to connect the light emitting cells in series. Accordingly, a light emitting diode which can be driven without an AC-DC converter under an AC power source can be manufactured, and since the light emitting cells are electrically insulated from the base substrate by the insulating layer, a conductive substrate and / or a light transmissive substrate having high thermal conductivity Can be adopted as the base substrate, it is possible to improve the luminous efficiency of the light emitting diode.

상기 희생기판은 상기 절연층과 상기 반도체층들을 본딩한 후에 분리될 수 있으나, 이에 한정되는 것은 아니며, 상기 반도체층들을 본딩하기 전에 수행될 수 있다. 이 경우, 상기 절연층은 상기 희생기판으로부터 분리된 면에 위치하는 반도체층에 본딩될 수도 있다. 또한, 다른 희생기판을 먼저 상기 반도체층들에 부착한 후, 상기 희생기판을 제거하고, 상기 베이스 기판의 절연층을 상기 반도체층들과 본딩할 수 있다. 그 후, 상기 다른 희생기판이 분리된다.The sacrificial substrate may be separated after bonding the insulating layer and the semiconductor layers, but is not limited thereto, and may be performed before bonding the semiconductor layers. In this case, the insulating layer may be bonded to a semiconductor layer located on a surface separated from the sacrificial substrate. In addition, after the other sacrificial substrate is first attached to the semiconductor layers, the sacrificial substrate may be removed, and the insulating layer of the base substrate may be bonded to the semiconductor layers. Thereafter, the other sacrificial substrate is separated.

한편, 상기 반도체층들을 패터닝하는 것은 상기 각 패터닝된 제1 도전형 하부 반도체층의 일부 영역이 노출되도록 수행될 수 있다. 이에 따라, 상기 배선들은 상기 제1 도전형 하부 반도체층들의 노출된 영역들 상에 연결된다.The patterning of the semiconductor layers may be performed to expose a portion of the patterned first conductive lower semiconductor layer. Accordingly, the interconnections are connected to exposed regions of the first conductivity type lower semiconductor layers.

한편, 상기 절연층과 상기 반도체층들을 본딩하는 것은 접착금속층을 개재하여 수행될 수 있다. 상기 접착금속층은 패터닝되어 서로 이격된 금속패턴들을 형성한다. 이에 따라, 상기 발광셀들이 상기 접착금속층 상에 배치되며, 따라서 각 발광셀 내의 전류분산이 개선된다.Meanwhile, bonding the insulating layer and the semiconductor layers may be performed through an adhesive metal layer. The adhesive metal layer is patterned to form metal patterns spaced apart from each other. Accordingly, the light emitting cells are disposed on the adhesive metal layer, thereby improving current dispersion in each light emitting cell.

이에 더하여, 상기 절연층과 상기 반도체층들을 본딩하기 전에, 상기 반도체층들 상에 반사금속층이 형성될 수 있다. 상기 반사금속층은 상기 접착금속층과 함께 패터닝되어 상기 금속패턴들을 구성한다. 이에 따라, 상기 발광셀들에서 상기 베이스 기판쪽으로 향하는 광이 상기 반사금속층에서 반사되어 외부로 방출되므로, 상기 베이스 기판에 의한 광손실을 감소시킬 수 있으며, 불투광성 기판을 상기 베 이스 기판으로 채택할 수 있다.In addition, a reflective metal layer may be formed on the semiconductor layers before bonding the insulating layer and the semiconductor layers. The reflective metal layer is patterned together with the adhesive metal layer to form the metal patterns. Accordingly, since the light directed from the light emitting cells toward the base substrate is reflected by the reflective metal layer and emitted to the outside, light loss caused by the base substrate can be reduced, and an opaque substrate can be adopted as the base substrate. Can be.

상기 접착금속층은 상기 절연층 및/또는 상기 반도체층들 상부에 형성되어 상기 절연층과 상기 반도체층들 사이에 개재될 수 있다. 특히, 상기 반도체층들 상에 반사금속층이 형성된 경우, 상기 접착금속층은 상기 반사금속층 상에 형성될 수 있다. 이에 따라, 상기 반사금속층이 본딩 공정에 의해 열화되는 것을 방지할 수 있다.The adhesive metal layer may be formed on the insulating layer and / or the semiconductor layers to be interposed between the insulating layer and the semiconductor layers. In particular, when the reflective metal layer is formed on the semiconductor layers, the adhesive metal layer may be formed on the reflective metal layer. Accordingly, it is possible to prevent the reflective metal layer from being degraded by the bonding process.

한편, 상기 복수개의 발광셀들은 각각 상기 제2 도전형 상부 반도체층 상에 위치하는 윈도우층을 더 포함할 수 있다. 윈도우층은 전류분산을 개선하여 발광 다이오드의 발광효율을 향상시킨다.The plurality of light emitting cells may further include a window layer on the second conductive upper semiconductor layer. The window layer improves current dispersion to improve luminous efficiency of the light emitting diode.

본 명세서에 있어서, 상기 "절연층"은 일반적으로 비저항이 상온에서 대략 105Ω·㎝ 이상인 반절연층을 포함한다. 한편, 제1 도전형 및 제2 도전형은 각각 N형 및 P형, 또는 P형 및 N형을 나타내는 것으로 상대적으로 사용된다. "하부 반도체층" 및 "상부 반도체층"은 베이스 기판을 기준으로 하여 그 위에 놓인 상대적인 위치를 의미하는 것으로 사용된다.In the present specification, the "insulation layer" generally includes a semi-insulation layer having a specific resistance of about 10 5 Ω · cm or more at room temperature. On the other hand, the first conductivity type and the second conductivity type are relatively used to represent N type and P type, or P type and N type, respectively. "Lower semiconductor layer" and "upper semiconductor layer" are used to mean relative positions placed thereon with respect to the base substrate.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention;

다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2a 및 도 2b는 본 발명의 실시예들에 따른 발광 다이오드의 동작원리를 설명하기 위한 회로도들이다.2A and 2B are circuit diagrams for describing an operating principle of a light emitting diode according to embodiments of the present invention.

도 2a를 참조하면, 발광셀들(31a, 31b, 31c)이 직렬 연결되어 제1 직렬 발광셀 어레이(31)를 형성하고, 또 다른 발광셀들(33a, 33b, 33c)이 직렬 연결되어 제2 직렬 발광셀 어레이(33)를 형성한다. 여기서, "직렬 발광셀 어레이"는 다수의 발광셀들이 직렬로 연결된 구조를 의미한다.Referring to FIG. 2A, light emitting cells 31a, 31b, and 31c are connected in series to form a first series light emitting cell array 31, and another light emitting cells 33a, 33b, and 33c are connected in series to each other. Two series light emitting cell arrays 33 are formed. Here, the "serial light emitting cell array" means a structure in which a plurality of light emitting cells are connected in series.

상기 제1 및 제2 직렬 어레이들(31, 33)의 양 단부들은 각각 교류전원(35) 및 접지에 연결된다. 상기 제1 및 제2 직렬 어레이들은 교류전원(35)과 접지 사이에서 병렬로 연결된다. 즉, 상기 제1 및 제2 직렬 어레이들의 양 단부들은 서로 전기적으로 연결된다.Both ends of the first and second series arrays 31 and 33 are connected to an AC power source 35 and a ground, respectively. The first and second series arrays are connected in parallel between the AC power source 35 and ground. That is, both ends of the first and second series arrays are electrically connected to each other.

한편, 상기 제1 및 제2 직렬 어레이들(31, 33)은 서로 반대 방향으로 흐르는 전류에 의해 발광셀들이 구동되도록 배치된다. 즉, 도시한 바와 같이, 제1 직렬 어레이(31)에 포함된 발광셀들의 양극(anode) 및 음극(cathode)과 제2 직렬 어레이(33)에 포함된 발광셀들의 양극 및 음극은 서로 반대 방향으로 배치된다.Meanwhile, the first and second series arrays 31 and 33 are disposed to drive the light emitting cells by currents flowing in opposite directions. That is, as shown, the anode and cathode of the light emitting cells included in the first series array 31 and the anode and the cathode of the light emitting cells included in the second series array 33 are opposite to each other. Is placed.

따라서, 교류전원(35)이 양의 위상일 경우, 상기 제1 직렬 어레이(31)에 포함된 발광셀들이 턴온되어 발광하며, 제2 직렬 어레이(33)에 포함된 발광셀들은 턴오프된다. 이와 반대로, 교류전원(35)이 음의 위상일 경우, 상기 제1 직렬 어레이(31)에 포함된 발광셀들이 턴오프되고, 제2 직렬 어레이(33)에 포함된 발광셀들이 턴온된다.Therefore, when the AC power source 35 is in a positive phase, the light emitting cells included in the first series array 31 are turned on to emit light, and the light emitting cells included in the second series array 33 are turned off. On the contrary, when the AC power source 35 is in a negative phase, the light emitting cells included in the first series array 31 are turned off, and the light emitting cells included in the second series array 33 are turned on.

결과적으로, 상기 제1 및 제2 직렬 어레이들(31, 33)이 교류전원에 의해 턴온 및 턴오프를 교대로 반복함으로써, 상기 제1 및 제2 직렬 어레이들을 포함하는 발광 소자는 연속적으로 빛을 방출한다.As a result, the first and second series arrays 31 and 33 alternately turn on and off by an AC power supply, so that the light emitting device including the first and second series arrays continuously emits light. Release.

하나의 발광 다이오드로 구성된 발광칩들을 도 2a의 회로와 같이 연결하여 교류전원을 사용하여 구동시킬 수 있으나, 발광칩들이 점유하는 공간이 증가한다. 그러나, 본 발명의 발광 소자는 하나의 칩에 교류전원을 연결하여 구동시킬 수 있으므로, 발광 소자가 점유하는 공간이 증가하지 않는다.The light emitting chips composed of one light emitting diode may be connected and driven using an AC power source as in the circuit of FIG. 2A, but the space occupied by the light emitting chips increases. However, since the light emitting device of the present invention can be driven by connecting an AC power source to one chip, the space occupied by the light emitting device does not increase.

한편, 도 2a의 회로는 상기 제1 및 제2 직렬 어레이들의 양단부들이 교류전원(35) 및 접지에 각각 연결되도록 구성하였으나, 상기 양단부들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 또한, 상기 제1 및 제2 직렬 어레이들은 각각 세 개의 발광셀들로 구성되어 있으나, 이는 설명을 돕기 위한 예시이고, 발광셀들의 수는 필요에 따라 더 증가될 수 있다. 그리고, 상기 직렬 어레이들의 수도 더 증가될 수 있다.Meanwhile, the circuit of FIG. 2A is configured such that both ends of the first and second series arrays are connected to the AC power source 35 and the ground, respectively, but the both ends may be connected to both terminals of the AC power source. In addition, the first and second series arrays are each composed of three light emitting cells, but this is only an example to help explain, and the number of light emitting cells may be further increased as necessary. In addition, the number of the serial arrays may be further increased.

도 2b를 참조하면, 발광셀들(41a, 41b, 41c, 41d, 41e, 41f)이 직렬 발광셀 어레이(41)를 구성한다. 한편, 교류전원(45)과 직렬 발광셀 어레이(41) 및 접지와 직렬 발광셀 어레이(41) 사이에 발광셀들(D1, D2, D3, D4)을 포함하는 브리지 정류기가 배치된다. 상기 직렬 발광셀 어레이(41)의 애노드 단자는 상기 발광셀들(D1, D2) 사이의 노드에 연결되고, 캐소드 단자는 발광셀들(D3, D4) 사이의 노드에 연결된다. 한편, 교류전원(45)의 단자는 발광셀들(D1, D4) 사이의 노드에 연결되고, 접지는 발광셀들(D2, D3) 사이의 노드에 연결된다.Referring to FIG. 2B, the light emitting cells 41a, 41b, 41c, 41d, 41e, and 41f constitute a series light emitting cell array 41. Meanwhile, a bridge rectifier including light emitting cells D1, D2, D3, and D4 is disposed between the AC power source 45, the series light emitting cell array 41, and the ground and the series light emitting cell array 41. An anode terminal of the series light emitting cell array 41 is connected to a node between the light emitting cells D1 and D2, and a cathode terminal is connected to a node between light emitting cells D3 and D4. On the other hand, the terminal of the AC power supply 45 is connected to the node between the light emitting cells (D1, D4), the ground is connected to the node between the light emitting cells (D2, D3).

상기 교류전원(45)이 양의 위상을 갖는 경우, 브리지 정류기의 발광셀들(D1, D3)가 턴온되고, 발광셀들(D2, D4)가 턴오프된다. 따라서, 전류는 브리지 정류기의 발광셀(D1), 상기 직렬 발광셀 어레이(41) 및 브리지 정류기의 발광셀(D3)를 거쳐 접지로 흐른다.When the AC power source 45 has a positive phase, the light emitting cells D1 and D3 of the bridge rectifier are turned on and the light emitting cells D2 and D4 are turned off. Therefore, the current flows to the ground via the light emitting cell D1 of the bridge rectifier, the series light emitting cell array 41 and the light emitting cell D3 of the bridge rectifier.

한편, 상기 교류전원(45)이 음의 위상을 갖는 경우, 브리지 정류기의 발광셀들(D1, D3)가 턴오프되고, 발광셀들(D2, D4)가 턴온된다. 따라서, 전류는 브리지 정류기의 발광셀(D2), 상기 직렬 발광셀 어레이(41) 및 브리지 정류기의 발광셀(D4)를 거쳐 교류전원으로 흐른다.On the other hand, when the AC power source 45 has a negative phase, the light emitting cells D1 and D3 of the bridge rectifier are turned off and the light emitting cells D2 and D4 are turned on. Therefore, the current flows to the AC power via the light emitting cell D2 of the bridge rectifier, the series light emitting cell array 41 and the light emitting cell D4 of the bridge rectifier.

결과적으로, 직렬 발광셀 어레이(41)에 브리지 정류기를 연결하므로써, 교류전원(45)을 사용하여 직렬 발광셀 어레이(41)를 계속적으로 구동시킬 수 있다. 여기서, 브리지 정류기의 단자들이 교류전원(45) 및 접지에 연결되도록 구성하였으나, 상기 양단부들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다.As a result, by connecting the bridge rectifier to the series light emitting cell array 41, it is possible to continuously drive the series light emitting cell array 41 using the AC power supply 45. Here, although the terminals of the bridge rectifier are configured to be connected to the AC power source 45 and the ground, the both ends may be configured to be connected to both terminals of the AC power source.

본 실시예에 따르면, 하나의 직렬 발광셀 어레이를 교류전원에 전기적으로 연결하여 구동시킬 수 있으며, 도 2a의 발광소자에 비해 발광셀의 사용효율을 높일 수 있다.According to the present embodiment, one series of light emitting cell arrays may be electrically connected to and driven by an AC power source, and the use efficiency of the light emitting cells may be improved as compared with the light emitting device of FIG. 2A.

도 3 내지 도 7은 본 발명의 일 실시예에 따른 AlGaInP계 활성층을 갖는 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.3 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting diode having an AlGaInP-based active layer according to an embodiment of the present invention.

도 3을 참조하면, 희생기판(51) 상에 제1 도전형 반도체층(59), 제2 도전형 반도체층(55)과 상기 제1 및 제2 도전형 반도체층들 사이에 개재된 AlGaInP계 활성층(57)을 포함하는 반도체층들이 형성된다. 또한, 상기 반도체층들은 희생기판(51) 상에 형성된 버퍼층(53)을 포함할 수 있으며, 상기 제2 도전형 반도체층(55)을 형성하기 전 윈도우층(54)이 형성될 수 있다.Referring to FIG. 3, an AlGaInP type interposed between a first conductivity type semiconductor layer 59, a second conductivity type semiconductor layer 55, and the first and second conductivity type semiconductor layers on the sacrificial substrate 51. Semiconductor layers including the active layer 57 are formed. In addition, the semiconductor layers may include a buffer layer 53 formed on the sacrificial substrate 51, and the window layer 54 may be formed before the second conductive semiconductor layer 55 is formed.

상기 기판(51)은 AlGaInP계 에피층을 성장시키기에 적합한 격자상수를 갖는 단결정 기판으로, GaAs 또는 GaP 기판일 수 있다. 한편, 상기 버퍼층(53)은 금속유기화학기상증착(metalorganic chemical mechanical deposition; MOCVD), 분자선 성장(molecular beam epitaxy; MBE)법 등을 사용하여 형성될 수 있다. 버퍼층(53)은 AlGaInP계 또는 이와 유사한 격자상수를 갖는 III-V계 물질일 수 있다.The substrate 51 is a single crystal substrate having a lattice constant suitable for growing an AlGaInP-based epi layer, and may be a GaAs or GaP substrate. The buffer layer 53 may be formed using metalorganic chemical mechanical deposition (MOCVD), molecular beam epitaxy (MBE), or the like. The buffer layer 53 may be an AlGaInP-based or III-V-based material having a similar lattice constant.

한편, 상기 제1 도전형 반도체층(59) 및 제2 도전형 반도체층(55)은 모두 AlGaInP계 화합물 반도체로 형성될 수 있으며, Al, Ga 및/또는 In의 조성비를 조절하여 상기 활성층(57)에 비해 밴드갭이 큰 물질로 형성된다. 제1 및 제2 반도체층들(59, 55)과 활성층(57)은 모두 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있다.Meanwhile, both the first conductive semiconductor layer 59 and the second conductive semiconductor layer 55 may be formed of an AlGaInP-based compound semiconductor, and the active layer 57 may be controlled by adjusting a composition ratio of Al, Ga, and / or In. It is formed of a material having a larger band gap than. Both the first and second semiconductor layers 59 and 55 and the active layer 57 can be formed using MOCVD or MBE technology.

상기 윈도우층(54)은 제5,008,718호 및 5,233,204호에 개시된 바와 같이, 활성층(57)에서 생성된 광을 투과시키면서 비저항이 작은 물질층, 예컨대 GaAsP, AlGaAs 또는 GaP을 성장시키어 형성될 수 있다.The window layer 54 may be formed by growing a material layer having low specific resistance, such as GaAsP, AlGaAs or GaP, while transmitting the light generated by the active layer 57, as disclosed in Nos. 5,008,718 and 5,233,204.

도 4를 참조하면, 베이스 기판(71)이 상기 희생기판(51)과 별개로 준비되고, 상기 베이스 기판(71) 상에 절연층(73)이 형성된다. 상기 베이스 기판(71)은 발광 다이오드의 발광 효율을 향상시키기 위해 선택된다. 특히, 상기 베이스 기판(71)은 열전도율이 높은 도전성 기판일 수 있으며, 몇몇 실시예에 있어서, 투광성 기판일 수 있다. 상기 절연층(73)은 SiO2와 같은 산화층, 또는 반절연층(semi-insulating layer)일 수 있다.Referring to FIG. 4, a base substrate 71 is prepared separately from the sacrificial substrate 51, and an insulating layer 73 is formed on the base substrate 71. The base substrate 71 is selected to improve the luminous efficiency of the light emitting diode. In particular, the base substrate 71 may be a conductive substrate having high thermal conductivity, and in some embodiments, may be a light transmissive substrate. The insulating layer 73 may be an oxide layer such as SiO 2 or a semi-insulating layer.

이어서, 상기 절연층(73)과 상기 반도체층들이 서로 마주보도록 본딩된다. 상기 절연층은 반도체층들 상에 직접 본딩될 수 있으며, 이와 달리 접착금속층(75)을 개재하여 본딩될 수 있다. 또한, 상기 접착금속층(75)과 상기 반도체층들 사이에 Ag 또는 Al과 같은 반사금속층(61)이 개재될 수 있다. 상기 접착금속층(75)은 상기 반도체층들 및/또는 상기 절연층(73) 상에 형성될 수 있으며, 상기 반사금속층(61)은 상기 반도체층들 상에 형성될 수 있다. 또한, 접착금속층(75)과 반사금속층(61) 사이에 확산방지층이 개재될 수 있다. 상기 확산방지층은 접착금속층(75)으로부터 반사금속층(61)으로 금속원소가 확산되어 반사금속층(61)의 반사율을 감소시키는 것을 방지한다.Subsequently, the insulating layer 73 and the semiconductor layers are bonded to face each other. The insulating layer may be directly bonded on the semiconductor layers, and alternatively, may be bonded through the adhesive metal layer 75. In addition, a reflective metal layer 61 such as Ag or Al may be interposed between the adhesive metal layer 75 and the semiconductor layers. The adhesive metal layer 75 may be formed on the semiconductor layers and / or the insulating layer 73, and the reflective metal layer 61 may be formed on the semiconductor layers. In addition, a diffusion barrier layer may be interposed between the adhesive metal layer 75 and the reflective metal layer 61. The diffusion barrier layer prevents metal elements from diffusing from the adhesive metal layer 75 into the reflective metal layer 61 to reduce the reflectance of the reflective metal layer 61.

도 5를 참조하면, 희생기판(51)이 반도체층들로부터 분리된다. 희생기판(51)은 습식 또는 건식식각, 폴리싱, 이온밀링 또는 이들을 조합하여 분리될 수 있다. 이때, 상기 버퍼층(53)도 함께 제거될 수 있다.Referring to FIG. 5, the sacrificial substrate 51 is separated from the semiconductor layers. The sacrificial substrate 51 may be separated by wet or dry etching, polishing, ion milling or a combination thereof. In this case, the buffer layer 53 may also be removed.

상기 희생기판(51)은 상기 절연층(73)과 상기 반도체층들을 본딩한 후에 분리될 수 있으나, 이에 한정되는 것은 아니며, 상기 절연층(73)과 상기 반도체층들을 본딩하기 전에 분리될 수 있다. 이 경우, 상기 절연층(73)은 상기 희생기판(51)으로부터 분리된 면에 위치하는 반도체층에 본딩될 수도 있다. 또한, 다른 희생기판(도시하지 않음)을 먼저 상기 반도체층들에 부착한 후, 상기 희생기판(51)을 제거하고, 상기 베이스 기판(71)의 절연층(73)을 상기 반도체층들과 본딩할 수 있다. 그 후, 상기 다른 희생기판이 분리된다. 한편, 상기 절연층(73)이 희생기판(51)으 로부터 분리된 면에 위치하는 반도체층에 본딩될 경우, 상기 윈도우층(54)은 제1 도전형 반도체층(55) 상에 위치하도록 형성된다.The sacrificial substrate 51 may be separated after bonding the insulating layer 73 and the semiconductor layers, but is not limited thereto and may be separated before bonding the insulating layer 73 and the semiconductor layers. . In this case, the insulating layer 73 may be bonded to a semiconductor layer located on a surface separated from the sacrificial substrate 51. In addition, another sacrificial substrate (not shown) is first attached to the semiconductor layers, and then the sacrificial substrate 51 is removed, and the insulating layer 73 of the base substrate 71 is bonded to the semiconductor layers. can do. Thereafter, the other sacrificial substrate is separated. On the other hand, when the insulating layer 73 is bonded to the semiconductor layer located on a surface separated from the sacrificial substrate 51, the window layer 54 is formed to be located on the first conductivity-type semiconductor layer 55 do.

도 6을 참조하면, 상기 반도체층들을 패터닝하여 서로 이격된 복수개의 발광셀들을 형성한다. 상기 발광셀들은 각각 패터닝된 제1 도전형 하부 반도체층(55a), AlGaInP계 활성층(57a) 및 제2 도전형 상부 반도체층(59a)을 포함하며, 또한 패터닝된 윈도우층(54a)을 포함할 수 있다. 상기 반도체층들은 사진 및 식각 기술을 사용하여 패터닝될 수 있다.Referring to FIG. 6, the semiconductor layers are patterned to form a plurality of light emitting cells spaced apart from each other. The light emitting cells may each include a patterned first conductive lower semiconductor layer 55a, an AlGaInP-based active layer 57a, and a second conductive upper semiconductor layer 59a, and may also include a patterned window layer 54a. Can be. The semiconductor layers can be patterned using photo and etching techniques.

한편, 접착금속층(61) 및/또는 반사금속층(75) 등이 절연층(73)과 반도체층들 사이에 개재된 경우, 이들도 패터닝되어 서로 이격된 금속패턴들(65)이 형성된다. 상기 패터닝된 제1 도전형 하부 반도체층(55a)은, 도시한 바와 같이, 그 일부 영역이 노출되도록 형성될 수 있다. 다만, 금속패턴들(65)이 형성된 경우, 상기 금속패턴들(65)의 일부 영역들이 노출되고, 상기 제1 도전형 하부 반도체층(55a)의 일부 영역은 노출되지 않을 수도 있다.Meanwhile, when the adhesive metal layer 61 and / or the reflective metal layer 75 and the like are interposed between the insulating layer 73 and the semiconductor layers, they are also patterned to form metal patterns 65 spaced apart from each other. The patterned first conductive lower semiconductor layer 55a may be formed to expose a portion of the first conductive type lower semiconductor layer 55a. However, when the metal patterns 65 are formed, some regions of the metal patterns 65 may be exposed, and some regions of the first conductive lower semiconductor layer 55a may not be exposed.

도 7을 참조하면, 상기 각 윈도우층(54a) 상에 오믹 콘택층(78)을 형성하고, 상기 각 노출된 제1 도전형 하부 반도체층(55a) 상에 오믹 콘택층(77)을 형성한다. 상기 오믹 콘택층(78)은 윈도우층(54a)에 오믹 콘택되고, 상기 오믹 콘택층(77)은 제1 도전형 하부 반도체층(55a)에 오믹 콘택된다. 한편, 금속패턴들(65)의 일부 영역들이 노출된 경우, 상기 오믹 콘택층(77)은 생략될 수 있다. 이 경우, 상기 금속패턴들(65)이 상기 제1 도전형 하부 반도체층(55a)에 오믹콘택되는 것이 바람직하다.Referring to FIG. 7, an ohmic contact layer 78 is formed on each window layer 54a, and an ohmic contact layer 77 is formed on each exposed first conductive lower semiconductor layer 55a. . The ohmic contact layer 78 is in ohmic contact with the window layer 54a, and the ohmic contact layer 77 is in ohmic contact with the first conductivity type lower semiconductor layer 55a. Meanwhile, when some regions of the metal patterns 65 are exposed, the ohmic contact layer 77 may be omitted. In this case, the metal patterns 65 may be in ohmic contact with the first conductivity type lower semiconductor layer 55a.

이어서, 상기 발광셀들을 전기적으로 연결하는 배선들(79)이 에어브리지(air bridge) 공정에 의해 형성된다. 상기 배선들(79)은 발광셀들을 연결하여 직렬 발광셀 어레이를 형성한다. 상기 베이스 기판(71) 상에 적어도 두개의 직렬 발광셀 어레이들이 형성될 수 있으며, 상기 어레이들은 서로 반대로 흐르는 전류에 의해 구동되도록 배치된다. 이와 달리, 상기 베이스 기판(71) 상에 직렬 발광셀 어레이와 함께 발광셀들로 구성된 브리지 정류기가 형성될 수 있다. 이에 따라, 교류-직류 변환기 없이 교류전원에 연결하여 구동될 수 있는 발광 다이오드가 완성된다. Subsequently, wirings 79 electrically connecting the light emitting cells are formed by an air bridge process. The wirings 79 connect light emitting cells to form a series light emitting cell array. At least two series of light emitting cell arrays may be formed on the base substrate 71, and the arrays are arranged to be driven by currents flowing opposite to each other. Alternatively, a bridge rectifier including light emitting cells together with a series light emitting cell array may be formed on the base substrate 71. Thus, a light emitting diode that can be driven by connecting to an AC power source without an AC-DC converter is completed.

한편, 발광셀들을 연결하는 배선들은 층덮힘(step cover) 방식으로 형성될 수 있으며, 이에 따라 도 8의 발광 다이오드가 완성된다. 즉, 도 7의 오믹콘택층들(67, 78)이 형성된 후, 베이스 기판(71)의 전면 상에 절연층(87)이 형성된다. 상기 절연층(87)은 예컨대, SiO2로 형성될 수 있다. 이어서, 상기 절연층(87)을 패터닝하여 상기 오믹콘택층들(77, 78)을 노출시키는 개구부들을 형성한다. 그 후, 상기 절연층(87) 상에 도금 또는 증착기술을 사용하여 배선들(89)을 형성함으로써 발광셀들이 전기적으로 연결된다.Meanwhile, the wirings connecting the light emitting cells may be formed by a step cover method, thereby completing the light emitting diode of FIG. 8. That is, after the ohmic contact layers 67 and 78 of FIG. 7 are formed, the insulating layer 87 is formed on the entire surface of the base substrate 71. The insulating layer 87 may be formed of, for example, SiO 2 . Subsequently, the insulating layer 87 is patterned to form openings exposing the ohmic contact layers 77 and 78. Thereafter, the light emitting cells are electrically connected to each other by forming the wirings 89 on the insulating layer 87 using plating or deposition techniques.

이하, 본 발명의 일 실시예에 따른 발광 다이오드를 상세히 설명한다.Hereinafter, a light emitting diode according to an embodiment of the present invention will be described in detail.

다시, 도 7을 참조하면, 상기 발광 다이오드는 베이스 기판(71)을 포함한다. 상기 베이스 기판(71)은 AlGaInP계 에피층들을 성장시키기에 적합한 단결정 기판일 것을 요하지 않으며, 금속 기판 또는 GaP 기판과 같은 도전성 기판일 수 있다.Referring back to FIG. 7, the light emitting diode includes a base substrate 71. The base substrate 71 does not need to be a single crystal substrate suitable for growing AlGaInP-based epi layers, but may be a conductive substrate such as a metal substrate or a GaP substrate.

상기 베이스 기판 상에 복수개의 금속 패턴들(65)이 서로 이격되어 위치한 다. 상기 베이스 기판과 상기 금속 패턴들 사이에 절연층(73)이 개재되어 상기 금속패턴들(65)을 베이스 기판(71)으로부터 전기적으로 절연시킨다. 상기 각 금속패턴들(65) 상에 발광셀들이 각각 위치한다. 상기 발광셀들은 각각 제1 도전형 하부 반도체층(55a), AlGaInP계 활성층(57a) 및 제2 도전형 상부 반도체층(59a)을 포함한다.A plurality of metal patterns 65 are spaced apart from each other on the base substrate. An insulating layer 73 is interposed between the base substrate and the metal patterns to electrically insulate the metal patterns 65 from the base substrate 71. Light emitting cells are positioned on the metal patterns 65, respectively. Each of the light emitting cells includes a first conductivity type lower semiconductor layer 55a, an AlGaInP-based active layer 57a, and a second conductivity type upper semiconductor layer 59a.

상기 하부 및 상부 반도체층들(55a, 59a)은 상기 활성층(57a)에 비해 밴드갭이 큰 물질로 형성되며, AlGaInP계 화합물 반도체로 형성될 수 있다. 또한, 상기 활성층(57a)은 AlGaInP계의 단일 양자웰 또는 다중 양자웰일 수 있다.The lower and upper semiconductor layers 55a and 59a may be formed of a material having a larger band gap than the active layer 57a and may be formed of an AlGaInP-based compound semiconductor. In addition, the active layer 57a may be a single quantum well or multiple quantum wells of an AlGaInP system.

한편, 상기 하부 반도체층(55a)의 일 영역이 노출되도록 상기 상부 반도체층(59a)은, 도시한 바와 같이, 상기 하부 반도체층(55a)의 일부 영역 상에 위치하고 상기 활성층(59a)은 상기 하부 및 상부 반도체층들(55a, 59a) 사이에 개재될 수 있다. 이와 달리, 상기 금속패턴들(65)의 일부 영역들이 노출되도록 상기 반도체층들이 상기 금속패턴들(65)의 일부 영역들 상에 위치할 수 있다.Meanwhile, the upper semiconductor layer 59a is positioned on a portion of the lower semiconductor layer 55a so that one region of the lower semiconductor layer 55a is exposed, and the active layer 59a is located below the lower semiconductor layer 55a. And the upper semiconductor layers 55a and 59a. Alternatively, the semiconductor layers may be positioned on some regions of the metal patterns 65 to expose some regions of the metal patterns 65.

한편, 상기 각 제2 도전형 상부 반도체층(59a) 상에 윈도우층(54a)이 위치할 수 있다. 상기 윈도우층은 GaAsP, AlGaAs 또는 GaP 등의 물질로 형성될 수 있으며, 상부 반도체층(59a)에 비해 비저항이 작고 투명한 물질로 형성된다.The window layer 54a may be positioned on each of the second conductive upper semiconductor layers 59a. The window layer may be formed of a material such as GaAsP, AlGaAs, or GaP, and may be formed of a transparent material having a lower specific resistance than the upper semiconductor layer 59a.

한편, 배선들(79)이 상기 발광셀들을 전기적으로 연결한다. 배선들(79)은 하나의 발광셀의 하부 반도체층(55a)과 그것에 이웃하는 발광셀의 윈도우층(54a)을 연결한다. 상기 배선들은, 도시한 바와 같이, 상기 윈도우층(54a) 상에 형성된 오믹 콘택층(78)과 상기 제1 도전형 하부 반도체층(55a)의 노출된 영역 상에 형성된 오믹 콘택층(77)을 연결할 수 있다. 한편, 상기 금속패턴들(65)이 노출된 경우, 상기 배선들은 상기 오믹콘택층(78)과 금속패턴들(65)을 각각 연결할 수 있다. 여기서, 상기 배선들(79)은 에어브리지 공정에 의해 형성된 것으로, 접촉부를 제외한 부분은 베이스 기판(71) 및 발광셀들로부터 물리적으로 떨어져 있다.Meanwhile, wirings 79 electrically connect the light emitting cells. The wirings 79 connect the lower semiconductor layer 55a of one light emitting cell and the window layer 54a of the light emitting cell adjacent thereto. The wirings may include an ohmic contact layer 78 formed on the window layer 54a and an ohmic contact layer 77 formed on an exposed region of the first conductivity type lower semiconductor layer 55a. Can connect When the metal patterns 65 are exposed, the wires may connect the ohmic contact layer 78 and the metal patterns 65, respectively. Here, the wirings 79 are formed by an air bridge process, and portions except for the contact portion are physically separated from the base substrate 71 and the light emitting cells.

상기 배선들(79)에 의해 상기 베이스 기판(71) 상에 적어도 두개의 직렬 발광셀 어레이들이 형성될 수 있다. 상기 직렬 발광셀 어레이들은 서로 반대로 흐르는 전류에 의해 구동되도록 배치된다. 또한, 상기 베이스 기판(71) 상에 직렬 발광셀 어레이와 함께 브리지 정류기가 배치될 수 있다. 이에 따라, 상기 발광 다이오드를 교류전원에 직접 연결하여 구동시킬 수 있다.At least two series of light emitting cell arrays may be formed on the base substrate 71 by the wirings 79. The series light emitting cell arrays are arranged to be driven by currents flowing opposite to each other. In addition, a bridge rectifier may be disposed on the base substrate 71 together with the series light emitting cell array. Accordingly, the light emitting diode may be directly connected to an AC power source for driving.

도 8은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.8 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.

도 8을 참조하면, 발광셀들을 연결하는 배선 구조를 제외하면 도 7의 발광 다이오드와 동일한 구성요소들을 갖는다. 즉, 본 실시예에 따른 배선들(89)은 스텝 커버 공정에 의해 형성된 배선들이다. 이를 위해, 배선들(89)을 접촉시키기 위한 부분들을 제외하고, 상기 발광셀들의 모든 층들 및 베이스 기판(71)은 절연층(87)으로 덮혀진다. 그리고, 상기 배선들(89)이 상기 절연층(87) 상에서 패터닝되어 상기 발광셀들을 전기적으로 연결한다.Referring to FIG. 8, except for the wiring structure connecting the light emitting cells, the light emitting diodes have the same components as the light emitting diodes of FIG. 7. That is, the wirings 89 according to the present embodiment are the wirings formed by the step cover process. To this end, all the layers of the light emitting cells and the base substrate 71 are covered with an insulating layer 87 except for portions for contacting the wirings 89. The wirings 89 are patterned on the insulating layer 87 to electrically connect the light emitting cells.

예컨대, 상기 절연층(87)은 상기 오믹콘택층(78)과, 오믹콘택층(77) 또는 금속패턴(65)을 노출시키는 개구부들을 가지며, 상기 배선들(89)은 상기 개구부들을 통해 이웃하는 발광셀들을 서로 연결하여 직렬 연결한다.For example, the insulating layer 87 has openings exposing the ohmic contact layer 78 and the ohmic contact layer 77 or the metal pattern 65, and the wirings 89 are adjacent to each other through the openings. The light emitting cells are connected to each other in series.

본 발명의 실시예들에 따르면, 교류-직류 변환기 없이 교류전원에 직접 연결하여 구동할 수 있으며, 전류분산 성능이 향상된 AlGaInP계 발광 다이오드 및 그것을 제조하는 방법을 제공할 수 있다. 또한, 에피층들을 성장시키는데 사용된 희생기판을 분리하고 광특성이 우수한 베이스 기판을 사용함으로써 기판에 의한 광흡수를 방지하고 발광효율을 개선할 수 있는 AlGaInP계 발광 다이오드 및 그것을 제조하는 방법을 제공할 수 있다.According to embodiments of the present invention, it is possible to provide an AlGaInP-based light emitting diode which can be directly connected to an AC power source without an AC-DC converter and has improved current distribution performance, and a method of manufacturing the same. In addition, by separating the sacrificial substrate used to grow the epilayers and using a base substrate having excellent optical properties, it is possible to provide an AlGaInP-based light emitting diode that can prevent light absorption by the substrate and improve luminous efficiency, and a method of manufacturing the same. Can be.

Claims (17)

베이스 기판;A base substrate; 상기 베이스 기판 상에 서로 이격되어 위치하는 복수개의 금속 패턴들;A plurality of metal patterns spaced apart from each other on the base substrate; 상기 베이스 기판과 상기 금속 패턴들 사이에 개재된 절연층;An insulating layer interposed between the base substrate and the metal patterns; 상기 금속패턴들 상에 위치하고, 각각 제1 도전형 하부 반도체층, AlGaInP계 활성층 및 제2 도전형 상부 반도체층을 포함하는 복수개의 발광셀들; 및A plurality of light emitting cells on the metal patterns, each of the light emitting cells including a first conductivity type lower semiconductor layer, an AlGaInP-based active layer, and a second conductivity type upper semiconductor layer; And 상기 복수개의 발광셀들을 직렬 연결하는 배선들을 포함하는 발광 다이오드.A light emitting diode comprising wirings for connecting the plurality of light emitting cells in series. 청구항 1에 있어서,The method according to claim 1, 상기 금속패턴들은 각각 접착금속층 및 반사금속층을 포함하는 발광 다이오드.Each of the metal patterns includes an adhesive metal layer and a reflective metal layer. 청구항 1에 있어서,The method according to claim 1, 상기 베이스 기판은 도전성 기판인 것을 특징으로 하는 발광 다이오드.The base substrate is a light emitting diode, characterized in that the conductive substrate. 청구항 1에 있어서,The method according to claim 1, 상기 각 발광셀의 하부 반도체층의 일 영역이 노출되도록 상기 활성층 및 상부 반도체층은 상기 하부 반도체층의 일부 영역 상에 위치하고, 상기 배선들은 각 발광셀의 노출된 상기 하부 반도체층의 일 영역과 그것에 인접한 발광셀의 상부 반 도체층을 전기적으로 연결하는 발광 다이오드.The active layer and the upper semiconductor layer are positioned on a portion of the lower semiconductor layer so that one region of the lower semiconductor layer of each light emitting cell is exposed, and the wirings are connected to one region of the exposed lower semiconductor layer of each light emitting cell. A light emitting diode electrically connecting the upper semiconductor layer of adjacent light emitting cells. 청구항 1에 있어서,The method according to claim 1, 상기 각 금속패턴의 일 영역이 노출되도록 상기 발광셀들은 각각 상기 금속패턴들의 일부 영역 상에 위치하고, 상기 배선들은 노출된 상기 각 금속패턴의 일 영역과 그것에 인접한 발광셀의 상부 반도체층을 전기적으로 연결하는 발광 다이오드.Each of the light emitting cells is positioned on a portion of the metal patterns so that one region of each metal pattern is exposed, and the wirings electrically connect one region of each of the exposed metal patterns and the upper semiconductor layer of the light emitting cell adjacent thereto. Light emitting diode. 청구항 1에 있어서,The method according to claim 1, 상기 복수개의 발광셀들은 각각 상기 상부 반도체층 상에 위치하는 윈도우층을 더 포함하는 발광 다이오드.Each of the plurality of light emitting cells further comprises a window layer on the upper semiconductor layer. 청구항 1에 있어서,The method according to claim 1, 상기 발광셀들은 상기 배선들에 의해 적어도 두 개의 직렬 어레이들로 연결되고, 상기 직렬 어레이들은 서로 역병렬로 연결된 발광 다이오드.And the light emitting cells are connected to at least two series arrays by the wirings, and the series arrays are connected in anti-parallel to each other. 청구항 1에 있어서,The method according to claim 1, 상기 베이스 기판 상에 위치하고, 상기 직렬연결된 발광셀들에 연결된 브리지 정류기용 발광셀들을 더 포함하는 발광 다이오드.And light emitting cells for bridge rectifiers on the base substrate and connected to the series connected light emitting cells. 희생기판 상에 제1 및 제2 도전형 반도체층들과, 상기 반도체층들 사이에 개재된 AlGaInP계 활성층을 포함하는 반도체층들을 형성하고,Forming semiconductor layers including first and second conductive semiconductor layers on the sacrificial substrate and an AlGaInP-based active layer interposed between the semiconductor layers, 베이스 기판 상에 절연층을 형성하고,An insulating layer is formed on the base substrate, 상기 절연층과 상기 반도체층들을 본딩하고,Bonding the insulating layer and the semiconductor layers, 상기 반도체층들로부터 상기 희생기판을 분리하고,Separating the sacrificial substrate from the semiconductor layers, 상기 반도체층들을 패터닝하여 서로 이격된 복수개의 발광셀들을 형성하되, 상기 발광셀들은 각각 패터닝된 제1 도전형 하부 반도체층, AlGaInP계 활성층 및 제2 도전형 상부 반도체층을 포함하고,Patterning the semiconductor layers to form a plurality of light emitting cells spaced apart from each other, wherein the light emitting cells each include a patterned first conductive lower semiconductor layer, an AlGaInP-based active layer, and a second conductive upper semiconductor layer, 상기 발광셀들을 직렬 연결하는 배선들을 형성하는 것을 포함하는 발광 다이오드 제조방법.A method of manufacturing a light emitting diode, the method comprising: forming wirings connecting the light emitting cells in series. 청구항 9에 있어서,The method according to claim 9, 상기 희생기판을 분리하는 것은 상기 반도체층들을 본딩하기 전에 수행되는 발광 다이오드 제조방법.Separating the sacrificial substrate is performed before bonding the semiconductor layers. 청구항 9에 있어서,The method according to claim 9, 상기 반도체층들을 패터닝하는 것은 상기 각 패터닝된 제1 도전형 하부 반도체층의 일부 영역이 노출되도록 수행되는 것을 특징으로 하는 발광 다이오드 제조방법.The patterning of the semiconductor layers is performed such that a portion of each of the patterned first conductive lower semiconductor layers is exposed. 청구항 9에 있어서,The method according to claim 9, 상기 절연층과 상기 반도체층들을 본딩하는 것은 접착금속층을 개재하여 수행되고,Bonding the insulating layer and the semiconductor layers is performed through an adhesive metal layer; 상기 접착금속층을 패터닝하여 서로 이격된 금속패턴들을 형성하는 것을 더 포함하는 발광 다이오드 제조방법.And patterning the adhesive metal layer to form metal patterns spaced apart from each other. 청구항 12에 있어서,The method according to claim 12, 상기 절연층과 상기 반도체층들을 본딩하기 전에, 상기 반도체층들 상에 반사금속층을 형성하는 것을 더 포함하고, 상기 반사금속층은 상기 접착금속층과 함께 패터닝되는 발광 다이오드 제조방법.And forming a reflective metal layer on the semiconductor layers prior to bonding the insulating layer and the semiconductor layers, wherein the reflective metal layer is patterned together with the adhesive metal layer. 청구항 12에 있어서,The method according to claim 12, 상기 접착금속층은 상기 반사금속층 상에 형성되어 상기 절연층과 상기 반도체층들 사이에 개재되는 발광 다이오드 제조방법.And the adhesive metal layer is formed on the reflective metal layer and interposed between the insulating layer and the semiconductor layers. 청구항 9에 있어서,The method according to claim 9, 상기 복수개의 발광셀들은 각각 상기 제2 도전형 상부 반도체층 상에 위치하는 윈도우층을 더 포함하는 발광 다이오드 제조방법.The plurality of light emitting cells further comprises a window layer on each of the second conductive upper semiconductor layer. 청구항 9에 있어서,The method according to claim 9, 상기 배선들은 상기 복수개의 발광셀들이 적어도 두개의 직렬 어레이들로 연결되도록 형성되는 발광 다이오드 제조방법.And the wirings are formed such that the plurality of light emitting cells are connected to at least two series arrays. 청구항 9에 있어서,The method according to claim 9, 브리지 정류기용 발광셀들을 형성하는 것을 더 포함하되, 상기 브리지 정류기용 발광셀들은 상기 반도체층들을 패터닝하여 상기 복수개의 발광셀들을 형성하는 동안 함께 형성되고, 상기 브리지 정류기용 발광셀들은 배선들에 의해 상기 직렬 연결된 발광셀들에 연결되는 발광 다이오드 제조방법.And forming light emitting cells for a bridge rectifier, wherein the light emitting cells for the bridge rectifier are formed together while forming the plurality of light emitting cells by patterning the semiconductor layers, and the light emitting cells for the bridge rectifier are formed by wirings. A light emitting diode manufacturing method connected to the series connected light emitting cells.
KR1020060094243A 2006-09-25 2006-09-27 LIGHT EMITTING DIODE HAVING AlInGaP ACTIVE LAYER AND METHOD OF FABRICATING THE SAME Expired - Fee Related KR101272704B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060094243A KR101272704B1 (en) 2006-09-27 2006-09-27 LIGHT EMITTING DIODE HAVING AlInGaP ACTIVE LAYER AND METHOD OF FABRICATING THE SAME
PCT/KR2007/004241 WO2008038910A1 (en) 2006-09-25 2007-09-04 Light emitting diode having alingap active layer and method of fabricating the same
US12/442,511 US8350279B2 (en) 2006-09-25 2007-09-04 Light emitting diode having AlInGaP active layer and method of fabricating the same
TW100126009A TWI366290B (en) 2006-09-25 2007-09-19 Light emitting diode having alingap active layer and method of fabricating the same
TW096134849A TWI377700B (en) 2006-09-25 2007-09-19 Light emitting diode having a1ingap active layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094243A KR101272704B1 (en) 2006-09-27 2006-09-27 LIGHT EMITTING DIODE HAVING AlInGaP ACTIVE LAYER AND METHOD OF FABRICATING THE SAME

Publications (2)

Publication Number Publication Date
KR20080028663A true KR20080028663A (en) 2008-04-01
KR101272704B1 KR101272704B1 (en) 2013-06-10

Family

ID=39531559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094243A Expired - Fee Related KR101272704B1 (en) 2006-09-25 2006-09-27 LIGHT EMITTING DIODE HAVING AlInGaP ACTIVE LAYER AND METHOD OF FABRICATING THE SAME

Country Status (1)

Country Link
KR (1) KR101272704B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015551A3 (en) * 2011-07-26 2013-03-07 An Sang Jeong Semiconductor light-emitting unit connected body
KR101281081B1 (en) * 2010-10-25 2013-07-09 일진엘이디(주) Vertical Light emitting diode cell array and method of manufacturing the same
KR20150039720A (en) * 2015-03-20 2015-04-13 서울바이오시스 주식회사 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR101537794B1 (en) * 2008-09-09 2015-07-23 서울반도체 주식회사 Backlight unit employing light emitting diode package for ac source operation
KR101539643B1 (en) * 2009-09-11 2015-07-27 에피스타 코포레이션 Light-emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
KR100483049B1 (en) * 2003-06-03 2005-04-15 삼성전기주식회사 A METHOD OF PRODUCING VERTICAL GaN LIGHT EMITTING DIODES
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
KR101216938B1 (en) * 2004-10-28 2012-12-31 서울반도체 주식회사 Luminous element having arrayed cells and method of manufacturing thereof and luminous apparatus using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537794B1 (en) * 2008-09-09 2015-07-23 서울반도체 주식회사 Backlight unit employing light emitting diode package for ac source operation
KR101539643B1 (en) * 2009-09-11 2015-07-27 에피스타 코포레이션 Light-emitting device
KR101281081B1 (en) * 2010-10-25 2013-07-09 일진엘이디(주) Vertical Light emitting diode cell array and method of manufacturing the same
WO2013015551A3 (en) * 2011-07-26 2013-03-07 An Sang Jeong Semiconductor light-emitting unit connected body
KR101303168B1 (en) * 2011-07-26 2013-09-09 안상정 Conneted body with semiconductor light emitting regions
US9324765B2 (en) 2011-07-26 2016-04-26 Sang Jeong An Semiconductor light emitting apparatus comprising connecting plate
KR20150039720A (en) * 2015-03-20 2015-04-13 서울바이오시스 주식회사 Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same

Also Published As

Publication number Publication date
KR101272704B1 (en) 2013-06-10

Similar Documents

Publication Publication Date Title
US8350279B2 (en) Light emitting diode having AlInGaP active layer and method of fabricating the same
US8507923B2 (en) Light emitting diode package
US8129207B2 (en) Light emitting diode having a thermal conductive substrate and method of fabricating the same
CN102117821B (en) Light emitting device
EP2074667B1 (en) Light emitting diode having light emitting cell with different size and light emitting device thereof
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
CN100552995C (en) AC Light Emitting Diodes with Improved Transparent Electrode Structure
JP2012129546A (en) Light emitting device having multiple light emitting cells and method of fabricating the same
KR101093117B1 (en) Light emitting device for AC and method of manufacturing same
CN102569332A (en) Light emitting element
KR101272704B1 (en) LIGHT EMITTING DIODE HAVING AlInGaP ACTIVE LAYER AND METHOD OF FABRICATING THE SAME
JP3934730B2 (en) Semiconductor light emitting device
CN100552988C (en) Light-emitting device with multiple light-emitting units and manufacturing method thereof
KR101272703B1 (en) LIGHT EMITTING DIODE HAVING AlGaInP ACTIVE LAYER
CN206727099U (en) Light emitting diode and the filament light-emitting diode lights including the light emitting diode
KR20140072006A (en) Light emitting diode package
KR100683446B1 (en) Light-Emitting Device Having Uneven Buffer Layer and Manufacturing Method Thereof
KR100599013B1 (en) A light emitting device having a plurality of light emitting cells and a method of manufacturing the same
KR101171325B1 (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
KR100612592B1 (en) Light Emitting Diode Having Thermally Conductive Substrate And Method Of Manufacturing The Same

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230604

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230604

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000