[go: up one dir, main page]

KR20080024963A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20080024963A
KR20080024963A KR1020070081831A KR20070081831A KR20080024963A KR 20080024963 A KR20080024963 A KR 20080024963A KR 1020070081831 A KR1020070081831 A KR 1020070081831A KR 20070081831 A KR20070081831 A KR 20070081831A KR 20080024963 A KR20080024963 A KR 20080024963A
Authority
KR
South Korea
Prior art keywords
sub
liquid crystal
electrodes
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070081831A
Other languages
Korean (ko)
Inventor
김희섭
이준우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20080024963A publication Critical patent/KR20080024963A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD(Liquid Crystal Display) is provided to enlarge the viewing angle and to enhance the quality of image display. An LCD comprises the first substrate(100), gate lines(111,112), data lines(141,142), a pixel electrode(160), the first alignment film, the second substrate(200), a common electrode(240), the second alignment film, and a liquid crystal layer. The gate lines are formed at the upper part of the first substrate. The data lines, crossing the data lines mutually, define a plurality of PAs(Pixel Areas). The pixel electrode comprises the first sub electrodes(161) and the first connection electrode(162). The first alignment film, which covers the pixel electrode, is rubbed in the first direction. The second substrate faces the first substrate. The common electrode has the second sub electrodes(241) and the second connection electrode(242). The second alignment film, which covers the common electrode, is rubbed in the second direction which is opposite to the first direction. The liquid crystal layer is inserted between the first alignment film and the second alignment film. The first and second sub electrodes are bent along the data lines. The first sub electrodes are respectively located between the second sub electrodes.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}Liquid crystal display {LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다.1 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ’에 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3은 도 1에 도시된 절단선 Ⅱ-Ⅱ’에 따라 절단한 단면도이다.3 is a cross-sectional view taken along the line II-II ′ of FIG. 1.

도 4a 및 도 4b는 도 1의 액정 표시 장치의 동작시 각각 제1 및 제2 화소 영역에서 양의 유전율 이방성 액정의 배열을 도시한 평면도들이다. 4A and 4B are plan views illustrating an arrangement of positive dielectric anisotropy liquid crystals in first and second pixel regions, respectively, when the liquid crystal display of FIG. 1 is operated.

도 5a 및 도 5b는 도 1의 액정 표시 장치의 동작시 각각 제1 및 제2 화소 영역에서 음의 유전율 이방성 액정의 배열을 도시한 평면도들이다. 5A and 5B are plan views illustrating an arrangement of negative dielectric anisotropy liquid crystals in first and second pixel regions, respectively, when the liquid crystal display of FIG. 1 is operated.

도 6은 도 1의 액정 표시 장치의 일부를 확대한 평면도이다.6 is an enlarged plan view of a portion of the liquid crystal display of FIG. 1.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다.7 is a plan view of a liquid crystal display according to another exemplary embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다.8 is a plan view of a liquid crystal display according to another exemplary embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 -- 제1 기판 160 -- 화소 전극100-first substrate 160-pixel electrode

161 -- 제1 서브 전극 162 -- 제1 연결 전극161-First sub-electrode 162-First connection electrode

170 -- 제1 배향막 200 -- 제2 기판170-First alignment layer 200-Second substrate

240 -- 공통 전극 241 -- 제2 서브 전극240-common electrode 241-second sub-electrode

242 -- 제2 연결 전극 250 -- 제2 배향막242-Second connection electrode 250-Second alignment layer

300 -- 액정층 310 -- 액정300-Liquid Crystal Layer 310-Liquid Crystal

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 액정을 사용하는 액정 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a liquid crystal display device using a liquid crystal.

표시 장치는 전기 신호를 이용하여 영상을 표시한다. 표시 장치는 서로 마주보도록 합착되는 두 매의 기판을 포함한다. 예컨대, 대표적인 표시 장치의 하나인 액정 표시 장치는 서로 마주보는 두 매의 기판과 그 사이에 개재된 액정을 포함하는 액정 패널을 갖는다. 상기 액정 패널은 상기 액정을 통과하는 광의 투과도를 조절하여 영상을 표시한다. The display device displays an image using an electrical signal. The display device includes two substrates which are bonded to face each other. For example, a liquid crystal display device, which is one of representative display devices, has a liquid crystal panel including two substrates facing each other and a liquid crystal interposed therebetween. The liquid crystal panel displays an image by adjusting the transmittance of light passing through the liquid crystal.

상기 두 매의 기판 중 하나는 다수의 화소 영역들이 정의된 어레이 기판에 해당한다. 상기 어레이 기판에는 상기 전기 신호를 전달하기 위한 다수의 배선이 형성된다. 상기 전기 신호는 연속적으로 표시되는 영상에 대응하여 변동한다. 상기 배선을 통한 전기 신호의 전달시, 현재의 영상을 표시하는 전기 신호와 다음 영상을 표시하는 전기 신호가 상호간에 간섭할 수 있다. 그 결과, 상기 전기 신호가 왜곡되고 영상의 표시 품질이 저하될 수 있다. One of the two substrates corresponds to an array substrate in which a plurality of pixel regions are defined. A plurality of wires are formed on the array substrate to transmit the electrical signal. The electrical signal fluctuates corresponding to an image displayed continuously. When the electrical signal is transmitted through the wiring, the electrical signal displaying the current image and the electrical signal displaying the next image may interfere with each other. As a result, the electrical signal may be distorted and display quality of an image may be degraded.

본 발명의 목적은 표시 품질을 향상시킬 수 있는 액정 표시 장치를 제공하는 데 있다. An object of the present invention is to provide a liquid crystal display device capable of improving display quality.

본 발명의 실시예에 따른 액정 표시 장치는 제1 기판, 게이트 라인, 데이터 라인, 화소 전극, 제1 배향막, 제2 기판, 공통 전극, 제2 배향막 및 액정층을 포함한다. 상기 제1 기판은 화소 영역이 정의된다. 상기 게이트 라인은 상기 제1 기판 상부에 형성된다. 상기 데이터 라인은 상기 게이트 라인과 절연되게 교차하면서 상기 게이트 라인과 함께 상기 화소 영역을 정의하며, 상기 게이트 라인에 대해 제1 각도로 경사진 제1 부분 및 상기 게이트 라인에 대해 상기 제1 각도에 대칭인 제2 각도로 경사진 제2 부분을 포함하고, 상기 제1 및 제2 부분이 만나서 굴곡진다. 상기 화소 전극은 상기 제1 기판상의 상기 화소 영역에 위치하며, 상호 이격된 복수의 제1 서브 전극들 및 상기 제1 서브 전극들을 연결하는 제1 연결 전극을 갖는다. 상기 제1 배향막은 상기 화소 전극을 커버하며, 제1 방향으로 러빙된다. 상기 제2 기판은 상기 제1 기판과 마주본다. 상기 공통 전극은 상기 제2 기판상의 상기 화소 영역에 대응되게 위치하며, 상호 이격된 복수의 제2 서브 전극들 및 상기 제2 서브 전극들을 연결하는 제2 연결 전극을 갖는다. 상기 제2 배향막은 상기 공통 전극을 커버하며, 상기 제1 방향과 반대인 제2 방향으로 러빙된다. 상기 액정층은 상기 제1 및 제2 배향막 사이에 개재된다. 상기 제1 및 제2 서브 전극들은 상기 데이터 라인을 따라 굴곡지며, 제1 서브 전극들 각각은 서로 인접하는 두 개의 제2 서브 전극 사이에 위치한다. The liquid crystal display according to the exemplary embodiment of the present invention includes a first substrate, a gate line, a data line, a pixel electrode, a first alignment layer, a second substrate, a common electrode, a second alignment layer, and a liquid crystal layer. The pixel region is defined in the first substrate. The gate line is formed on the first substrate. The data line defines the pixel region together with the gate line while intersecting insulated from the gate line, the first portion being inclined at a first angle with respect to the gate line and symmetrical with the first angle with respect to the gate line. And a second portion inclined at a second angle, wherein the first and second portions meet and bend. The pixel electrode is positioned in the pixel area on the first substrate, and has a plurality of first sub electrodes spaced apart from each other and a first connection electrode connecting the first sub electrodes. The first alignment layer covers the pixel electrode and is rubbed in a first direction. The second substrate faces the first substrate. The common electrode is disposed to correspond to the pixel area on the second substrate, and has a plurality of second sub electrodes spaced apart from each other and a second connection electrode connecting the second sub electrodes. The second alignment layer covers the common electrode and is rubbed in a second direction opposite to the first direction. The liquid crystal layer is interposed between the first and second alignment layers. The first and second sub electrodes are curved along the data line, and each of the first sub electrodes is positioned between two second sub electrodes adjacent to each other.

본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 기판, 게이트 라인, 데이터 라인, 화소 전극, 제1 배향막, 제2 기판, 공통 전극, 제2 배향막 및 액정층을 포함한다. A liquid crystal display according to another exemplary embodiment of the present invention includes a first substrate, a gate line, a data line, a pixel electrode, a first alignment layer, a second substrate, a common electrode, a second alignment layer, and a liquid crystal layer.

상기 제1 기판은 화소 영역이 정의된다. 상기 게이트 라인은 상기 제1 기판 상부에 형성된다. 상기 데이터 라인은 상기 게이트 라인과 절연되게 교차하면서 상기 게이트 라인과 함께 상기 화소 영역을 정의한다. 상기 화소 전극은 상기 제1 기판상의 상기 화소 영역에 위치하며, 상호 이격된 복수의 제1 서브 전극들 및 상기 제1 서브 전극들을 연결하는 제1 연결 전극을 갖는다. 상기 제1 배향막은 상기 화소 전극을 커버한다. 상기 제2 기판은 상기 제1 기판과 마주본다. 상기 공통 전극은 상기 제2 기판상의 상기 화소 영역에 대응되게 위치하며, 상호 이격된 복수의 제2 서브 전극들 및 상기 제2 서브 전극들을 연결하는 제2 연결 전극을 갖는다. 상기 제2 배향막은 상기 공통 전극을 커버한다. 상기 액정층은 상기 제1 및 제2 배향막 사이에 개재된다. 상기 제1 서브 전극들 각각은 서로 인접하는 두 개의 제2 서브 전극 사이에 위치한다. The pixel region is defined in the first substrate. The gate line is formed on the first substrate. The data line crosses the gate line insulated from each other, and defines the pixel region together with the gate line. The pixel electrode is positioned in the pixel area on the first substrate, and has a plurality of first sub electrodes spaced apart from each other and a first connection electrode connecting the first sub electrodes. The first alignment layer covers the pixel electrode. The second substrate faces the first substrate. The common electrode is disposed to correspond to the pixel area on the second substrate, and has a plurality of second sub electrodes spaced apart from each other and a second connection electrode connecting the second sub electrodes. The second alignment layer covers the common electrode. The liquid crystal layer is interposed between the first and second alignment layers. Each of the first sub electrodes is positioned between two second sub electrodes adjacent to each other.

이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 살펴보기로 한다. 다만, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한, 하기 실시예와 함께 제시된 도면들에 있어서, 각 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장된 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be applied and modified in various forms. Rather, the following embodiments are provided to clarify the technical spirit disclosed by the present invention, and furthermore, to fully convey the technical spirit of the present invention to those skilled in the art having an average knowledge in the field to which the present invention belongs. Therefore, the scope of the present invention should not be construed as limited by the embodiments described below. In addition, in the drawings presented in conjunction with the following examples, the sizes of the respective areas are simplified or somewhat exaggerated in order to emphasize clear explanations, and like reference numerals in the drawings denote like elements.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이다.1 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1을 참조하면, 액정 표시 장치는 제1 및 제2 기판(100,200)을 포함한다. 제1 기판(100)에는 게이트 라인들 및 데이터 라인들이 구비된다. 상기 게이트 라인들 및 데이터 라인들은 상호간에 교차하며 복수의 화소 영역들을 정의한다. 상기 복수의 화소 영역들은 동일한 구조를 가지며 동일한 기능을 수행한다. 이하, 상기 복수의 화소 영역들 중에서 어느 하나의 화소 영역(PA)의 구조를 설명한다. Referring to FIG. 1, the liquid crystal display includes first and second substrates 100 and 200. The first substrate 100 includes gate lines and data lines. The gate lines and the data lines cross each other and define a plurality of pixel regions. The plurality of pixel areas have the same structure and perform the same function. Hereinafter, a structure of one pixel area PA among the plurality of pixel areas will be described.

화소 영역(PA)은 제1 게이트 라인(111), 제2 게이트 라인(112), 제1 및 제2 데이터 라인(141,142)으로 둘러싸인 영역으로 정의된다. 화소 영역(PA)은 상부의 제1 화소 영역(PA1)과 하부의 제2 화소 영역(PA2)으로 구분된다. 제1 및 제2 게이트 라인(111,112)은 제1 및 제2 화소 영역(PA1,PA2) 사이를 이등분하는 가상의 라인에 평행한 제1 방향(D1)을 따라 신장한다. 제1 및 제2 데이터 라인(141,142)은 제1 및 제2 화소 영역(PA1,PA2)의 경계에서 굴곡진다. 즉, 제1 및 제2 데이터 라인(141,142)은 제1 화소 영역(PA1)에서 제2 방향(D2)을 따라 신장하고, 제2 화소 영역(PA2)에서 제3 방향(D3)을 따라 신장한다. 제2 및 제3 방향(D2,D3)은 제1 방향(D1)에 대해 대칭이다. 제2 방향(D2) 이나 제3 방향(D3)이 제1 방향(D1)에 대해 경사진 각도는 60 ~ 85°정도가 바람직하다. The pixel area PA is defined as an area surrounded by the first gate line 111, the second gate line 112, and the first and second data lines 141 and 142. The pixel area PA is divided into an upper first pixel area PA1 and a lower second pixel area PA2. The first and second gate lines 111 and 112 extend along a first direction D1 parallel to an imaginary line that bisects between the first and second pixel areas PA1 and PA2. The first and second data lines 141 and 142 are bent at the boundary between the first and second pixel areas PA1 and PA2. That is, the first and second data lines 141 and 142 extend along the second direction D2 in the first pixel area PA1 and extend along the third direction D3 in the second pixel area PA2. . The second and third directions D2 and D3 are symmetrical with respect to the first direction D1. The angle in which the second direction D2 or the third direction D3 is inclined with respect to the first direction D1 is preferably about 60 to 85 °.

화소 영역(PA)에는 박막 트랜지스터(T)와 화소 전극(160)이 구비된다. 박막 트랜지스터(T)는 제1 게이트 라인(111)으로부터 분기된 게이트 전극(110g), 제1 데이터 라인(141)으로부터 분기된 소오스 전극(140s) 및 소오스 전극(140s)으로부터 이격된 드레인 전극(140d)을 포함한다. 드레인 전극(140d)은 콘택홀(150h)을 통하여 화소 전극(160)과 전기적으로 연결된다. The pixel area PA includes the thin film transistor T and the pixel electrode 160. The thin film transistor T may include a gate electrode 110g branched from the first gate line 111, a source electrode 140s branched from the first data line 141, and a drain electrode 140d spaced apart from the source electrode 140s. ). The drain electrode 140d is electrically connected to the pixel electrode 160 through the contact hole 150h.

화소 전극(160)은 제1 서브 전극들(161) 및 제1 연결 전극(162)을 포함한다. 제1 서브 전극들(161)은 제1 및 제2 데이터 라인(141,142)과 평행하다. 즉, 제1 서브 전극들(161)은 제1 화소 영역(PA1)에서 제2 방향(D2)을 따라 신장하고, 제2 화소 영역(PA2)에서 제3 방향(D3)을 따라 신장한다. 제1 서브 전극들(161)은 각각이 서로에 대해 이격된다. The pixel electrode 160 includes first sub electrodes 161 and a first connection electrode 162. The first sub electrodes 161 are parallel to the first and second data lines 141 and 142. That is, the first sub electrodes 161 extend along the second direction D2 in the first pixel area PA1 and extend along the third direction D3 in the second pixel area PA2. The first sub electrodes 161 are each spaced apart from each other.

제1 연결 전극(162)은 제1 방향(D1)을 따라 신장하면서 제1 서브 전극들(161)을 상호간에 연결한다. 도 1에서 제1 연결 전극(162)은 제2 화소 영역(PA2)의 하부에 위치하는 것으로 도시되었지만, 화소 영역(PA)에서 제1 연결 전극(162)의 위치에 따른 제한은 없다. 예컨대, 제1 연결 전극(162)은 제1 및 제2 화소 영역(PA1,PA2)의 경계 부분이나 제1 화소 영역(PA1)의 상부에 위치하면서 상호 이격된 각각의 제1 서브 전극을 상호간에 연결할 수 있다. 또는 제1 연결 전극(162)은 제1 및 제2 화소 영역(PA1,PA2) 각각에 2곳 이상에 구비될 수 있다. The first connection electrode 162 extends along the first direction D1 and connects the first sub electrodes 161 to each other. In FIG. 1, the first connection electrode 162 is shown below the second pixel area PA2, but there is no limitation according to the position of the first connection electrode 162 in the pixel area PA. For example, the first connection electrode 162 may be disposed on the boundary portion of the first and second pixel areas PA1 and PA2 or the upper portion of the first pixel area PA1 and spaced apart from each other. Can connect Alternatively, two or more first connection electrodes 162 may be provided in each of the first and second pixel areas PA1 and PA2.

제2 기판(200)에는 공통 전극(240)이 구비된다. 제1 및 제2 기판(100,200)은 상하로 마주보기 때문에, 공통 전극(240)은 제1 기판(100)의 다른 구성 요소들과 오버랩된다. 도 1에서는, 상기 오버랩되는 부분이 보다 분명하게 표시되도록 공통 전극(240)을 점선으로 도시하였다. The common substrate 240 is provided on the second substrate 200. Since the first and second substrates 100 and 200 face up and down, the common electrode 240 overlaps with other components of the first substrate 100. In FIG. 1, the common electrode 240 is illustrated in dotted lines so that the overlapping portion is more clearly displayed.

공통 전극(240)은 제2 서브 전극들(241) 및 제2 연결 전극(242)을 포함한다. 제2 서브 전극들(241)은 제1 서브 전극들(161)과 나란하게 신장한다. 즉, 제2 서브 전극들(241)은 제2 및 제3 방향(D2,D3)을 따라 굴곡지게 신장한다. 제2 서브 전극들(241)은 각각이 서로에 대해 이격된다. 또한, 제1 및 제2 서브 전극들(161,241)은 상호간에 교호적으로 배치된다. 제2 연결 전극(242)은 상호 이격된 각각의 제2 서브 전극을 상호간에 연결한다. The common electrode 240 includes second sub electrodes 241 and a second connection electrode 242. The second sub electrodes 241 extend in parallel with the first sub electrodes 161. That is, the second sub electrodes 241 extend in a bent direction along the second and third directions D2 and D3. The second sub electrodes 241 are each spaced apart from each other. In addition, the first and second sub electrodes 161 and 241 are alternately disposed. The second connection electrode 242 connects each of the second sub electrodes spaced apart from each other.

도 1에 도시된 바와 같이, 화소 전극(160)은 화소 영역(PA) 내부에 위치한다. 따라서, 서로 다른 화소 영역(PA)에 속하는 화소 전극들은 상호간에 분리되어 있다. 이에 비해, 공통 전극(240)은 제2 기판(200)의 전면에 일체로 형성된다. 즉, 서로 다른 화소 영역(PA)에 속하는 제2 연결 전극들은 상호간에 연결되어 있다. As illustrated in FIG. 1, the pixel electrode 160 is positioned inside the pixel area PA. Therefore, pixel electrodes belonging to different pixel areas PA are separated from each other. In contrast, the common electrode 240 is integrally formed on the entire surface of the second substrate 200. That is, second connection electrodes belonging to different pixel areas PA are connected to each other.

도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ’에 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 2를 참조하면, 제1 기판(100)상에는 게이트 전극(110g)을 커버하는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)상에는 게이트 전극(110g)과 오버랩되게 반도체층(130)이 형성된다. 반도체층(130)은 액티브층(131) 및 오믹 콘택층(132)을 포함한다. 액티브층(131)은 비정질 실리콘으로 이루어지며, 박막 트랜지스터(T)의 동작시 채널이 형성된다. 오믹 콘택층(132)은 불순물을 함유하는 비정질 실리콘으로 이루어진다. 오믹 콘택층(132)은 두 부분으로 분리되어 있고, 상기 분리된 두 부분을 따라서 소오스 전극(140s)과 드레인 전극(140d)이 형성된다. 소오스 전극(140s)과 드레인 전극(140d)은 제1 기판(100)의 전면을 덮는 보호막(150)으로 커버된다. 보호막(150)에는 드레인 전극(140d)을 노출하는 콘택홀(150h)이 형성된다. 보호막(150)상에는 콘택홀(150h)을 통하여 드레인 전극(140d)과 전기적으로 연결된 화소 전극(160)이 형성된다. 화소 전극(160)은 제1 기판(100)의 전면을 덮 는 제1 배향막(170)으로 커버된다. Referring to FIG. 2, a gate insulating layer 120 covering the gate electrode 110g is formed on the first substrate 100. The semiconductor layer 130 is formed on the gate insulating layer 120 to overlap with the gate electrode 110g. The semiconductor layer 130 includes an active layer 131 and an ohmic contact layer 132. The active layer 131 is made of amorphous silicon, and a channel is formed when the thin film transistor T is operated. The ohmic contact layer 132 is made of amorphous silicon containing impurities. The ohmic contact layer 132 is divided into two parts, and the source electrode 140s and the drain electrode 140d are formed along the separated two parts. The source electrode 140s and the drain electrode 140d are covered with a passivation layer 150 covering the entire surface of the first substrate 100. In the passivation layer 150, a contact hole 150h exposing the drain electrode 140d is formed. The pixel electrode 160 is electrically connected to the drain electrode 140d through the contact hole 150h on the passivation layer 150. The pixel electrode 160 is covered with a first alignment layer 170 covering the entire surface of the first substrate 100.

제2 기판(200)상에는 차광막 패턴(210), 컬러 필터(220), 오버코트막(230), 공통 전극(240) 및 제2 배향막(250)이 형성된다. 차광막 패턴(210)은 박막 트랜지스터(T) 및 화소 영역(PA)의 경계를 커버하며, 해당 영역에서 광 투과를 차단한다. 차광막 패턴(210)은 화소 영역(PA)에 대응되는 부분이 개구되며, 상기 개구된 부분은 컬러 필터(220)에 의하여 채워진다. 컬러 필터(220)는 광의 삼원색에 대응하는 레드, 그린 및 블루 필터가 화소 영역(PA)별로 번갈아가면서 구비된다. 상기 레드, 그린 및 블루 필터의 조합에 의해 여러가지 컬러를 갖는 영상을 구현할 수 있다. 오버코트층(230)은 차광막 패턴(210) 및 컬러 필터(220)의 상부를 커버한다. 오버코트층(230)은 차광막 패턴(210) 및 컬러 필터(220)의 높낮이 차이를 해소하여 제2 기판(200)의 표면을 평평하게 만든다. 오버코트층(230)상의 일부에는 공통 전극(240)이 위치하며, 그 위에 제2 배향막(250)이 형성된다. 제1 및 제2 배향막(170,250) 사이에는 액정을 갖는 액정층(300)이 개재된다. The light blocking layer pattern 210, the color filter 220, the overcoat layer 230, the common electrode 240, and the second alignment layer 250 are formed on the second substrate 200. The light blocking film pattern 210 covers the boundary between the thin film transistor T and the pixel area PA and blocks light transmission in the corresponding area. A portion corresponding to the pixel area PA is opened in the light blocking film pattern 210, and the opened portion is filled by the color filter 220. The color filter 220 includes red, green, and blue filters alternately corresponding to the three primary colors of light for each pixel area PA. By combining the red, green, and blue filters, an image having various colors may be realized. The overcoat layer 230 covers the light blocking layer pattern 210 and the upper portion of the color filter 220. The overcoat layer 230 makes the surface of the second substrate 200 flat by eliminating the height difference between the light blocking film pattern 210 and the color filter 220. The common electrode 240 is positioned on a portion of the overcoat layer 230, and a second alignment layer 250 is formed thereon. The liquid crystal layer 300 having the liquid crystal is interposed between the first and second alignment layers 170 and 250.

도 3은 도 1에 도시된 절단선 Ⅱ-Ⅱ’에 따라 절단한 단면도이다.3 is a cross-sectional view taken along the line II-II ′ of FIG. 1.

도 3을 참조하면, 화소 전극(160)의 제1 서브 전극들(161) 및 공통 전극(240)의 제2 서브 전극들(251)은 서로 번갈아가면서 배치된다. 액정 표시 장치의 동작시, 화소 전극(160)에는 영상에 대응하여 변동하는 데이터 전압이 인가되고, 공통 전극(240)에는 일정한 공통 전압이 인가된다. 상기 데이터 전압과 공통 전압간 차이로 인하여, 액정층(300)에 전기장이 형성된다. 도 3에 도시된 바와 같이, 상기 전기장은 서로 인접하는 제1 서브 전극과 제2 서브 전극 사이를 연결하는 곡 선 형상(점선 표시)으로 형성된다. 액정은 유전율 이방성을 갖기 때문에, 상기 전기장에 따라 그 배열 방향이 달라진다. Referring to FIG. 3, the first sub-electrodes 161 of the pixel electrode 160 and the second sub-electrodes 251 of the common electrode 240 are alternately disposed. In operation of the liquid crystal display, a data voltage that changes in response to an image is applied to the pixel electrode 160, and a constant common voltage is applied to the common electrode 240. Due to the difference between the data voltage and the common voltage, an electric field is formed in the liquid crystal layer 300. As shown in FIG. 3, the electric field is formed in a curved shape (dotted line) connecting between the first sub electrode and the second sub electrode which are adjacent to each other. Since the liquid crystal has dielectric anisotropy, the arrangement direction varies depending on the electric field.

도 4a 및 도 4b는 도 1의 액정 표시 장치의 동작시 각각 제1 및 제2 화소 영역에서 양의 유전율 이방성 액정의 배열을 도시한 평면도들이다. 4A and 4B are plan views illustrating an arrangement of positive dielectric anisotropy liquid crystals in first and second pixel regions, respectively, when the liquid crystal display of FIG. 1 is operated.

도 4a 및 도 4b를 참조하면, 액정(310)은 양의 유전율 이방성을 갖는다. 상기 전기장이 인가되지 않은 상태에서 액정(310)은 수직하게 배열된다. 액정(310)은 장축과 단축을 갖는 타원 형상을 가지며, 액정(310)의 배열 방향은 장축의 방향에 따라 정의된다. 액정(310)의 배열 상태는 제1 및 제2 배향막(170,250)을 통하여 조절될 수 있다. 4A and 4B, the liquid crystal 310 has positive dielectric anisotropy. In the state in which the electric field is not applied, the liquid crystal 310 is vertically arranged. The liquid crystal 310 has an elliptic shape having a long axis and a short axis, and the arrangement direction of the liquid crystal 310 is defined according to the direction of the long axis. The arrangement state of the liquid crystal 310 may be controlled through the first and second alignment layers 170 and 250.

제1 및 제2 배향막(170,250)은 제조 과정에서 러빙 과정을 거치게 된다. 상기 러빙시, 표면에 러빙천을 감은 롤러가 제1 및 제2 배향막(170,250) 표면에서 롤링된다. 상기 롤링 방향에 따라 액정(310)의 초기 배열 방향이 조절될 수 있다. 액정(310)을 초기에 수직하게 배열하는 경우, 상기 러빙도 액정(310)의 초기 배열 방향으로 진행된다. 다만, 제1 및 제2 배향막(170)의 러빙 방향은 서로 반대가 된다. 예컨대, 제1 배향막(170)을 위에서 아랫 방향으로 러빙한 경우, 제2 배향막(250)은 아래에서 윗 방향으로 러빙된다. The first and second alignment layers 170 and 250 are subjected to a rubbing process in the manufacturing process. During the rubbing, a roller wound around the surface of the rubbing cloth is rolled on the surfaces of the first and second alignment layers 170 and 250. The initial arrangement direction of the liquid crystal 310 may be adjusted according to the rolling direction. When the liquid crystal 310 is initially vertically arranged, the rubbing also proceeds in the initial arrangement direction of the liquid crystal 310. However, the rubbing directions of the first and second alignment layers 170 are opposite to each other. For example, when the first alignment layer 170 is rubbed downward from above, the second alignment layer 250 is rubbed downward from upward.

제1 및 제2 서브 전극들(161,241)에 각각 데이터 전압과 공통 전압이 인가되면, 전기장(E)이 형성된다. 상기 전기장(E)은 평면상에서 볼 때, 인접하는 제1 및 제2 서브 전극 사이를 가로지는 방향으로 형성된다. 제1 화소 영역(PA1)에서 전기장(E)은 제2 방향(D2)에 수직한 방향으로 형성되며, 제2 화소 영역(PA2)에서 전기 장(E)은 제3 방향(D3)에 수직한 방향으로 형성된다. When the data voltage and the common voltage are applied to the first and second sub electrodes 161 and 241, the electric field E is formed. The electric field E is formed in a direction crossing the adjacent first and second sub-electrodes in plan view. In the first pixel area PA1, the electric field E is formed in a direction perpendicular to the second direction D2, and in the second pixel area PA2, the electric field E is perpendicular to the third direction D3. Is formed in the direction.

액정(310)이 양의 유전율 이방성을 갖기 때문에, 액정(310)은 전기장(E)과 나란하게 배열된다. 액정(310)은 제1 화소 영역(PA1)에서 제2 방향(D2)에 수직하게 배열되며, 제2 화소 영역(PA2)에서 제3 방향(D3)에 수직하게 배열된다. Since the liquid crystal 310 has positive dielectric anisotropy, the liquid crystal 310 is arranged side by side with the electric field E. The liquid crystal 310 is arranged perpendicular to the second direction D2 in the first pixel area PA1 and is perpendicular to the third direction D3 in the second pixel area PA2.

위와 같이, 액정 표시 장치는 전기장(E)을 조절하여 액정(310)의 배열 방향을 제어한다. 액정(310)의 배열 방향에 따라 액정(310)을 투과하는 광의 투과율이 달라진다. 그 결과, 액정 표시 장치는 액정(310)의 배열 방향을 제어하면서 해당 투과율에 대응하는 영상을 표시한다. 또한, 제1 화소 영역(PA1)과 제2 화소 영역(PA2)에서 액정(310)의 배열 방향이 상이하기 때문에, 제1 및 제2 화소 영역(PA1,PA2)은 상호간의 광학 특성을 보상하여 액정 표시 장치의 동작 특성을 향상시킨다. 예컨대, 관찰자가 액정 표시 장치를 소정 방향의 측면에서 보았을 때, 해당 방향에서 제1 화소 영역(PA1)으로부터의 영상이 시인되지 않더라도 제2 화소 영역(PA2)으로부터의 영상은 시인될 수 있다. 그 결과, 종래 영상이 시인되지 않았던 상기 소정 방향에서도 영상이 시인될 수 있다. 특히, 제1 및 제2 서브 전극들(161,241)이 행 방향에 대해 60 ~ 85°정도의 각도를 이루는 경우, 상기 전기장(E)은 행 방향에 대 5 ~ 30°정도의 각도로 형성된다. 따라서, 액정(310)이 제1 및 제2 기판(100,200)에 대해 거의 평행한 상태에서 회전할 수 있게 되어 시야각이 더욱 좋아진다. As described above, the liquid crystal display controls the arrangement direction of the liquid crystal 310 by adjusting the electric field (E). The transmittance of light passing through the liquid crystal 310 varies according to the arrangement direction of the liquid crystal 310. As a result, the liquid crystal display displays an image corresponding to the transmittance while controlling the arrangement direction of the liquid crystal 310. In addition, since the alignment directions of the liquid crystals 310 are different in the first pixel area PA1 and the second pixel area PA2, the first and second pixel areas PA1 and PA2 compensate for mutual optical characteristics. Improve the operating characteristics of the liquid crystal display device. For example, when an observer views the liquid crystal display from a side of a predetermined direction, the image from the second pixel area PA2 may be viewed even if the image from the first pixel area PA1 is not viewed in the corresponding direction. As a result, the image may be viewed even in the predetermined direction in which the conventional image is not viewed. In particular, when the first and second sub electrodes 161 and 241 form an angle of about 60 to 85 degrees with respect to the row direction, the electric field E is formed at an angle of about 5 to 30 degrees with respect to the row direction. Therefore, the liquid crystal 310 can rotate in a substantially parallel state with respect to the first and second substrates 100 and 200, and the viewing angle is further improved.

또한, 상기한 구조 및 구동 방식은 다음과 같은 장점이 있다. 제1 및 제2 서브 전극들(161,241)이 상호간에 이격되어 있어서 화소 전극(160)과 공통 전극(240) 이 오버랩되는 부분이 최소화된다. 화소 전극(160), 액정(310) 및 공통 전극(240)은 액정 커패시터를 형성한다. 상기 액정 커패시터는 상기 오버랩되는 부분이 최소화되기 때문에 그 용량값이 작아서 고주파 구동에 유리하다. In addition, the above structure and driving method has the following advantages. Since the first and second sub electrodes 161 and 241 are spaced apart from each other, a portion where the pixel electrode 160 and the common electrode 240 overlap with each other is minimized. The pixel electrode 160, the liquid crystal 310, and the common electrode 240 form a liquid crystal capacitor. Since the overlapping portion is minimized, the liquid crystal capacitor has a small capacitance value, which is advantageous for high frequency driving.

도 5a 및 도 5b는 도 1의 액정 표시 장치의 동작시 각각 제1 및 제2 화소 영역에서 음의 유전율 이방성 액정의 배열을 도시한 평면도들이다. 5A and 5B are plan views illustrating an arrangement of negative dielectric anisotropy liquid crystals in first and second pixel regions, respectively, when the liquid crystal display of FIG. 1 is operated.

도 5a 및 도 5b를 참조하면, 액정(310)은 음의 유전율 이방성을 갖는다. 제1 및 제2 배향막(170,250)은 수평 방향으로 러빙되며, 액정(310)은 상기 러빙과 동일한 방향으로 배열된다. 제1 및 제2 배향막(170)의 러빙 방향은 서로 반대가 된다. 예컨대, 제1 배향막(170)을 좌측 방향으로 러빙한 경우, 제2 배향막(250)은 우측 방향으로 러빙된다. 5A and 5B, the liquid crystal 310 has negative dielectric anisotropy. The first and second alignment layers 170 and 250 are rubbed in the horizontal direction, and the liquid crystal 310 is arranged in the same direction as the rubbing. The rubbing directions of the first and second alignment layers 170 are opposite to each other. For example, when the first alignment layer 170 is rubbed in the left direction, the second alignment layer 250 is rubbed in the right direction.

제1 및 제2 서브 전극들(161,241)에 각각 데이터 전압과 공통 전압이 인가되면, 전기장(E)이 형성된다. 제1 화소 영역(PA1)에서 전기장(E)은 제2 방향(D2)에 수직한 방향으로 형성되며, 제2 화소 영역(PA2)에서 전기장(E)은 제3 방향(D3)에 수직한 방향으로 형성된다. 액정(310)이 음의 유전율 이방성을 갖기 때문에, 액정(310)은 전기장(E)과 수직한 방향으로 배열된다. 액정(310)은 제1 화소 영역(PA1)에서 제2 방향(D2)에 나란하게 배열되며, 제2 화소 영역(PA2)에서 제3 방향(D3)에 나란하게 배열된다. When the data voltage and the common voltage are applied to the first and second sub electrodes 161 and 241, the electric field E is formed. In the first pixel area PA1, the electric field E is formed in a direction perpendicular to the second direction D2, and in the second pixel area PA2, the electric field E is a direction perpendicular to the third direction D3. Is formed. Since the liquid crystal 310 has negative dielectric anisotropy, the liquid crystal 310 is arranged in a direction perpendicular to the electric field E. FIG. The liquid crystal 310 is arranged side by side in the second direction D2 in the first pixel area PA1, and is arranged side by side in the third direction D3 in the second pixel area PA2.

위와 같이, 액정 표시 장치는 전기장(E)을 조절하여 액정(310)의 배열 방향을 제어하고, 그에 따라 대응하는 영상이 표시된다. 또한, 제1 화소 영역(PA1)과 제2 화소 영역(PA2)에서 액정(310)의 배열 방향이 상이하기 때문에, 제1 및 제2 화 소 영역(PA1,PA2)은 상호간의 광학 특성을 보상하여 액정 표시 장치의 시야각이 증가된다. As described above, the liquid crystal display device controls the arrangement direction of the liquid crystal 310 by adjusting the electric field E, so that a corresponding image is displayed. In addition, since the arrangement directions of the liquid crystals 310 are different in the first pixel area PA1 and the second pixel area PA2, the first and second pixel areas PA1 and PA2 compensate for mutual optical characteristics. As a result, the viewing angle of the liquid crystal display device is increased.

한편, 이하에서 설명하듯, 본 실시예의 액정 표시 장치는 영상 신호가 간섭하여 표시 품질이 저하되는 것을 방지한다. On the other hand, as described below, the liquid crystal display device of the present embodiment prevents the display signal from being degraded due to the interference of the video signal.

도 6은 도 1의 액정 표시 장치의 일부를 확대한 평면도이다. 도 6은 설명의 편의를 위하여 일부 구성 요소를 생략하고 화소 영역의 일부만을 개략적으로 도시한 것이다. 6 is an enlarged plan view of a portion of the liquid crystal display of FIG. 1. FIG. 6 schematically illustrates only a part of the pixel area without omitting some components for convenience of description.

도 6을 참조하면, 제1 서브 전극들(161)은 두 개가 구비되고 제2 서브 전극들(241)은 세 개가 구비된다. 상기 두 개의 제1 서브 전극들(161)을 구분하여 좌측 제1 서브 전극(161a) 및 우측 제1 서브 전극(161b)이라 명명한다. 또한, 상기 세 개의 제2 서브 전극들(241)을 구분하여 좌측 제2 서브 전극(241a), 중심 제2 서브 전극(241b) 및 우측 제2 서브 전극(241c)이라 명명한다.Referring to FIG. 6, two first sub-electrodes 161 are provided and three second sub-electrodes 241 are provided. The two first sub-electrodes 161 may be classified as a left first sub-electrode 161a and a right first sub-electrode 161b. In addition, the three second sub electrodes 241 may be divided into a left second sub electrode 241a, a center second sub electrode 241b, and a right second sub electrode 241c.

도 6에 도시된 바와 같이, 좌측 제2 서브 전극(241a) 및 우측 제2 서브 전극(241c)은 화소 영역의 경계 부분(점선 표시)에 위치한다. 중심 제2 서브 전극(241b)은 화소 영역의 중심부에 위치한다. 제1 및 제2 서브 전극들(161,241)은 상호간에 교호적으로 배치되며, 좌측 제1 서브 전극(161a)은 좌측 제2 서브 전극(241a) 및 중심 제2 서브 전극(241b)의 사이에 위치하고, 우측 제1 서브 전극(161b)은 중심 제2 서브 전극(241b) 및 우측 제2 서브 전극(241c)의 사이에 위치한다. As shown in FIG. 6, the left second sub-electrode 241a and the right second sub-electrode 241c are positioned at the boundary portion (dotted line display) of the pixel region. The central second sub-electrode 241b is positioned at the center of the pixel area. The first and second sub electrodes 161 and 241 are alternately disposed, and the left first sub electrode 161 a is positioned between the left second sub electrode 241 a and the center second sub electrode 241 b. The right first sub-electrode 161b is positioned between the center second sub-electrode 241b and the right second sub-electrode 241c.

따라서, 좌측 제1 서브 전극(161a) 및 우측 제1 서브 전극(161b)은 화소 영 역의 경계로부터 소정 거리(d)만큼 이격된다. 이와 같이, 제1 서브 전극들(161)이 화소 영역의 경계로부터 이격되면, 액정 표시 장치의 표시 품질이 향상될 수 있다. Therefore, the left first sub-electrode 161a and the right first sub-electrode 161b are spaced apart from the boundary of the pixel area by a predetermined distance d. As such, when the first sub-electrodes 161 are spaced apart from the boundary of the pixel area, the display quality of the liquid crystal display may be improved.

액정 표시 장치의 동작시, 상기 게이트 라인들을 따라 게이트 신호가 전달되며, 상기 게이트 신호에 의해 박막 트랜지스터(T)가 턴 온된다. 또한, 상기 데이터 라인들을 따라 데이터 신호가 전달되며, 상기 턴 온된 박막 트랜지스터(T)는 상기 데이터 신호에 대응하는 데이터 전압을 화소 전극(160)에 인가한다. 그런데, 상기 데이터 라인을 따라 다음의 영상을 표시하기 위한 데이터 신호가 전달되는 과정에서, 화소 전극(160)에 이미 인가된 현재의 영상을 표시하는 데이터 전압과 상호간에 커플링이 발생될 수 있다. 그 결과, 상기 데이터 전압이 왜곡되어 영상의 표시 품질이 저하될 수 있다. In operation of the liquid crystal display, a gate signal is transmitted along the gate lines, and the thin film transistor T is turned on by the gate signal. In addition, a data signal is transmitted along the data lines, and the turned on thin film transistor T applies a data voltage corresponding to the data signal to the pixel electrode 160. However, in the process of transmitting a data signal for displaying a next image along the data line, coupling may occur between a data voltage displaying a current image already applied to the pixel electrode 160. As a result, the data voltage may be distorted to reduce display quality of the image.

따라서, 상기 데이터 전압의 왜곡을 방지하려면, 상기 데이터 라인들로부터 화소 전극(160)을 이격시킴이 바람직하다. 상기 데이터 라인들은 화소 영역의 경계 부분에 위치한다. 본 실시예에 따르면, 화소 전극(160)을 구성하는 좌측 제1 서브 전극(161a) 및 우측 제1 서브 전극(161b)이 화소 영역의 경계 부분에서 소정 거리(d)만큼 이격된다. 그 결과, 화소 전극(160)이 상기 데이터 라인들로부터 충분히 이격될 수 있고, 상기한 데이터 전압이 왜곡되는 것을 방지하여 표시 품질이 향상된다. Therefore, in order to prevent distortion of the data voltage, the pixel electrode 160 may be spaced apart from the data lines. The data lines are located at the boundary of the pixel area. According to the present exemplary embodiment, the left first sub-electrode 161a and the right first sub-electrode 161b constituting the pixel electrode 160 are spaced apart by a predetermined distance d from the boundary portion of the pixel region. As a result, the pixel electrode 160 can be sufficiently spaced apart from the data lines, and the display quality is improved by preventing the data voltage from being distorted.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다.7 is a plan view of a liquid crystal display according to another exemplary embodiment of the present invention.

도 7은 화소 영역의 일부만을 개략적으로 도시한 것으로, 여기서 도시하지 않은 부분에 대한 액정 표시 장치의 구조 및 동작 과정은 앞선 실시예에서 살핀 것 과 동일하다. FIG. 7 schematically illustrates only a part of the pixel area, in which the structure and operation process of the liquid crystal display for the portion not shown are the same as those of the previous embodiment.

도 7을 참조하면, 액정 표시 장치는 서로 다른 기판에 각각 형성된 제1 및 제2 서브 전극들(161,241)을 포함한다. 제1 서브 전극들(161)은 세 개가 구비되고 제2 서브 전극들(241)은 네 개가 구비된다. 제2 서브 전극(241)들 중에서 최외각에 위치하는 두 개의 제2 서브 전극은 화소 영역의 경계 부분(점선 표시)에 위치한다. 상기 경계부에 위치하는 것을 제외한 나머지 두 개의 제2 서브 전극은 화소 영역의 중심 부분에 위치한다. 제1 서브 전극들(161) 각각은 제2 서브 전극들(241) 각각의 사이사이에 위치한다. 제1 서브 전극들(161) 중에서 화소 영역의 중심 부분에 위치하지 않는 두 개의 제1 서브 전극은 화소 영역의 경계로부터 소정 거리만큼 이격되어 있다. 그 결과, 제1 서브 전극들(161)은 화소 영역의 경계에 위치하는 데이터 라인들로부터 충분히 이격될 수 있고, 액정 표시 장치의 표시 품질이 향상된다. Referring to FIG. 7, the liquid crystal display includes first and second sub electrodes 161 and 241 formed on different substrates, respectively. Three first sub-electrodes 161 are provided and four second sub-electrodes 241 are provided. Two second sub-electrodes positioned at the outermost sides of the second sub-electrodes 241 are positioned at boundary portions (dotted lines) of the pixel area. Except for being positioned at the boundary portion, the remaining two second sub electrodes are positioned at the center portion of the pixel area. Each of the first sub electrodes 161 is positioned between each of the second sub electrodes 241. Among the first sub-electrodes 161, two first sub-electrodes that are not positioned at the center of the pixel area are spaced apart from the boundary of the pixel area by a predetermined distance. As a result, the first sub electrodes 161 may be sufficiently spaced apart from the data lines positioned at the boundary of the pixel area, and the display quality of the liquid crystal display device is improved.

위와 같은 동작 특성은 제1 및 제2 서브 전극들(161,241)의 개수에 상관없이 적용된다. 즉, 제1 및 제2 서브 전극들(161,241)의 개수가 각각 2개 및 3개인 경우(도 6 참조) 또는 제1 및 제2 서브 전극들(161,241)의 개수가 각각 3개 및 4개인 경우(도 7 참조)외에도, 이보다 더 많은 개수인 경우도 적용 가능하다. 도 6 및 도 7에서 공통적으로 나타난 바와 같이, 제1 및 제2 서브 전극들(161,241)의 개수가 증가하더라도 다음의 요건만 충족한다면 액정 표시 장치의 표시 품질이 향상될 수 있다. The above operating characteristics are applied regardless of the number of the first and second sub electrodes 161 and 241. That is, when the number of first and second sub-electrodes 161 and 241 is two and three, respectively (see FIG. 6) or when the number of the first and second sub-electrodes 161 and 241 is three and four, respectively. In addition to the above (see FIG. 7), a larger number may be applicable. 6 and 7, even if the number of the first and second sub electrodes 161 and 241 increases, the display quality of the liquid crystal display may be improved if only the following requirements are satisfied.

즉, 제1 및 제2 서브 전극들(161,241)은 상호간에 교호적으로 배치되며, 제2 서브 전극들(241)은 제1 서브 전극들(161)의 총 개수보다 1개 더 많이 구비되어, 제1 서브 전극들(161) 각각은 서로 인접하는 두 개의 제2 서브 전극 사이에 위치한다. 이러한 구조하에서 제2 서브 전극들(241) 중 최외각에 위치하는 제2 서브 전극은 화소 영역의 경계에 위치하며, 제1 서브 전극들(161) 중 최외각에 위치하는 제1 서브 전극은 화소 영역의 경계로부터 소정 거리만큼 이격된다. 한편, 이러한 구조하에서 화소 전극(160)을 구성하는 제1 서브 전극들(161)의 개수가 감소하기 때문에, 화소 영역의 개구율이 증가한다. That is, the first and second sub electrodes 161 and 241 are alternately disposed with each other, and the second sub electrodes 241 are provided with one more than the total number of the first sub electrodes 161. Each of the first sub electrodes 161 is positioned between two second sub electrodes adjacent to each other. Under this structure, the second sub-electrode positioned at the outermost of the second sub-electrodes 241 is positioned at the boundary of the pixel region, and the first sub-electrode positioned at the outermost of the first sub-electrodes 161 is the pixel. It is spaced a predetermined distance from the boundary of the area. On the other hand, since the number of the first sub-electrodes 161 constituting the pixel electrode 160 is reduced under such a structure, the aperture ratio of the pixel region is increased.

도 6 및 도 7에서 제2 서브 전극들(241) 중 최외각에 위치하는 제2 서브 전극은 화소 영역의 경계와 완전히 오버랩하는 것으로 도시하였지만, 상기 최외각의 제2 서브 전극이 반드시 화소 영역의 경계와 오버랩해야 하는 것은 아니다. 예컨대, 상기 최외각의 제2 서브 전극은 화소 영역의 경계와 일부분만 오버랩되거나 또는 화소 영역의 경계와 오버랩되지 않은 상태에서 최대한 화소 영역의 경계에 인접하게 위치할 수 있다. 이와 같은 경우에도, 제1 서브 전극들(161)은 화소 영역의 경계로부터 충분히 이격될 수 있으며, 그에 따라 표시 품질이 향상될 수 있다. In FIG. 6 and FIG. 7, the second sub-electrode positioned at the outermost of the second sub-electrodes 241 completely overlaps the boundary of the pixel area. It does not have to overlap the boundary. For example, the outermost second sub-electrode may be positioned as close to the boundary of the pixel area as possible while partially overlapping the boundary of the pixel area or not overlapping the boundary of the pixel area. Even in such a case, the first sub-electrodes 161 may be sufficiently spaced apart from the boundary of the pixel area, thereby improving display quality.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 평면도이다. 본 실시예에 있어서, 앞선 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 이러한 중복되는 구성 요소에 대한 상세 설명은 생략한다. 8 is a plan view of a liquid crystal display according to another exemplary embodiment of the present invention. In the present embodiment, the same reference numerals are used for the same components as in the previous embodiment, and detailed description of these overlapping components will be omitted.

도 8을 참조하면, 액정 표시 장치는 제1 및 제2 기판(100,200)을 포함한다. 제1 기판(100)은 제1 방향(D1)으로 신장하는 제1 및 제2 게이트 라인(111,112), 제4 방향으로 신장하는 제1 및 제2 데이터 라인(141,142)을 포함한다. 상기 제1 게이트 라인(111), 제2 게이트 라인(112), 제1 및 제2 데이터 라인(141,142)에 의하여 하나의 화소 영역(PA)이 정의된다. 화소 영역(PA)에는 박막 트랜지스터(T)와 화소 전극(160)이 구비된다. 화소 전극(160)은 제4 방향(D4)으로 신장하는 제1 서브 전극들(161) 및 제1 서브 전극들(161)을 연결하는 제1 연결 전극(162)을 포함한다.Referring to FIG. 8, the liquid crystal display includes first and second substrates 100 and 200. The first substrate 100 includes first and second gate lines 111 and 112 extending in the first direction D1 and first and second data lines 141 and 142 extending in the fourth direction. One pixel area PA is defined by the first gate line 111, the second gate line 112, and the first and second data lines 141 and 142. The pixel area PA includes the thin film transistor T and the pixel electrode 160. The pixel electrode 160 includes first sub electrodes 161 extending in the fourth direction D4 and a first connection electrode 162 connecting the first sub electrodes 161.

제2 기판(200)에는 공통 전극(240)이 구비된다. 공통 전극(240)은 제4 방향(D4)으로 신장하는 제2 서브 전극들(241) 및 제2 서브 전극들(241)을 연결하는 제2 연결 전극(242)을 포함한다. The common substrate 240 is provided on the second substrate 200. The common electrode 240 includes second sub electrodes 241 extending in the fourth direction D4 and a second connection electrode 242 connecting the second sub electrodes 241.

제1 및 제2 서브 전극들(161,241)은 상호간에 분리되고, 각각의 제1 서브 전극은 인접하는 제2 서브 전극 사이에 위치한다. 이로써, 제2 서브 전극들(241) 중 최외각에 위치하는 제2 서브 전극은 화소 영역의 경계에 위치하며, 제1 서브 전극들(161) 중 최외각에 위치하는 제1 서브 전극은 화소 영역(PA)의 경계로부터 소정 거리만큼 이격된다. 그 결과, 현재 영상의 데이터 전압과 다음 영상의 데이터 전압이 상호간에 간섭하여 표시 품질이 저하되는 것을 방지할 수 있다. The first and second sub electrodes 161 and 241 are separated from each other, and each first sub electrode is positioned between adjacent second sub electrodes. Accordingly, the second sub-electrode positioned at the outermost of the second sub-electrodes 241 is positioned at the boundary of the pixel region, and the first sub-electrode positioned at the outermost of the first sub-electrodes 161 is the pixel region. It is spaced apart from the boundary of PA by a predetermined distance. As a result, it is possible to prevent the display voltage from being degraded due to the interference between the data voltage of the current video and the data voltage of the next video.

본 실시예에 의한 표시 패널에 따르면, 액정 표시 장치의 시야각이 증가하고 영상의 표시 품질이 향상될 수 있다. 이상 예시적인 관점에서 몇 가지 실시예들을 살펴보았지만, 해당 기술 분야의 통상의 지식을 갖는 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 그러므로, 본 발명은 상술한 실시예들에 한정되지 않으며 하기의 특허 청구 범위 및 이에 균등한 것들을 포함한다. According to the display panel according to the present exemplary embodiment, the viewing angle of the liquid crystal display may be increased and the display quality of the image may be improved. While some embodiments have been described in terms of examples above, those skilled in the art can variously modify the present invention without departing from the spirit and scope of the invention as set forth in the claims below. And can be changed. Therefore, the present invention is not limited to the above-described embodiments but includes the following claims and equivalents thereto.

Claims (11)

화소 영역이 정의된 제1 기판;A first substrate on which a pixel region is defined; 상기 제1 기판 상부에 형성된 게이트 라인; A gate line formed on the first substrate; 상기 게이트 라인과 절연되게 교차하면서 상기 게이트 라인과 함께 상기 화소 영역을 정의하며, 상기 게이트 라인에 대해 제1 각도로 경사진 제1 부분 및 상기 게이트 라인에 대해 상기 제1 각도에 대칭인 제2 각도로 경사진 제2 부분을 포함하고, 상기 제1 및 제2 부분이 만나서 굴곡진 데이터 라인; A first portion inclined at a first angle with respect to the gate line and crossing the gate line insulated from the gate line, the second portion being symmetrical to the first angle with respect to the gate line; A data line including a second portion inclined to the first and second portions, wherein the first and second portions meet and bend; 상기 제1 기판상의 상기 화소 영역에 위치하며, 상호 이격된 복수의 제1 서브 전극들 및 상기 제1 서브 전극들을 연결하는 제1 연결 전극을 갖는 화소 전극;A pixel electrode positioned in the pixel area on the first substrate and having a plurality of first sub electrodes spaced apart from each other and a first connection electrode connecting the first sub electrodes; 상기 화소 전극을 커버하며, 제1 방향으로 러빙된 제1 배향막;A first alignment layer covering the pixel electrode and rubbed in a first direction; 상기 제1 기판과 마주보는 제2 기판; A second substrate facing the first substrate; 상기 제2 기판상의 상기 화소 영역에 대응되게 위치하며, 상호 이격된 복수의 제2 서브 전극들 및 상기 제2 서브 전극들을 연결하는 제2 연결 전극을 갖는 공통 전극;A common electrode positioned to correspond to the pixel area on the second substrate and having a plurality of second sub electrodes spaced apart from each other and a second connection electrode connecting the second sub electrodes; 상기 공통 전극을 커버하며, 상기 제1 방향과 반대인 제2 방향으로 러빙된 제2 배향막; 및A second alignment layer covering the common electrode and rubbed in a second direction opposite to the first direction; And 상기 제1 및 제2 배향막 사이에 개재되는 액정층을 포함하고, A liquid crystal layer interposed between the first and second alignment layers, 상기 제1 및 제2 서브 전극들은 상기 데이터 라인을 따라 굴곡지며, 제1 서브 전극들 각각은 서로 인접하는 두 개의 제2 서브 전극 사이에 위치하는 것을 특 징으로 하는 액정 표시 장치. And the first and second sub electrodes are bent along the data line, and each of the first sub electrodes is positioned between two second sub electrodes adjacent to each other. 제 1항에 있어서, The method of claim 1, 상기 제2 서브 전극들 중 최외각에 위치하는 제2 서브 전극은 상기 데이터 라인과 평면상에서 오버랩된 것을 특징으로 하는 액정 표시 장치. And a second sub-electrode positioned at the outermost of the second sub-electrodes overlapping the data line in a plane. 제 2항에 있어서, The method of claim 2, 상기 최외각에 위치하는 제2 서브 전극은 상기 데이터 라인과 평면상에서 완전히 오버랩된 것을 특징으로 하는 액정 표시 장치. And the second sub-electrode positioned at the outermost portion completely overlaps with the data line on a plane. 제 1항에 있어서, The method of claim 1, 상기 제1 각도는 60 ~ 85°인 것을 특징으로 하는 액정 표시 장치. The first angle is 60 to 85 °, characterized in that the liquid crystal display. 제 4항에 있어서, The method of claim 4, wherein 상기 제2 서브 전극들 중 최외각에 위치하는 제2 서브 전극은 상기 데이터 라인과 평면상에서 오버랩된 것을 특징으로 하는 액정 표시 장치. And a second sub-electrode positioned at the outermost of the second sub-electrodes overlapping the data line in a plane. 제 5항에 있어서, The method of claim 5, 상기 최외각에 위치하는 제2 서브 전극은 상기 데이터 라인과 평면상에서 완전히 오버랩된 것을 특징으로 하는 액정 표시 장치. And the second sub-electrode positioned at the outermost portion completely overlaps with the data line on a plane. 제 1항에 있어서,The method of claim 1, 상기 액정층은 음의 유전율 이방성을 갖는 액정을 포함하는 것을 특징으로 하는 액정 표시 장치. The liquid crystal layer comprises a liquid crystal having negative dielectric anisotropy. 제 7항에 있어서, The method of claim 7, wherein 상기 제1 방향은 상기 게이트 라인의 길이 방향과 평행한 것을 특징으로 하는 액정 표시 장치. And the first direction is parallel to the longitudinal direction of the gate line. 제 1항에 있어서, The method of claim 1, 상기 액정층은 양의 유전율 이방성을 갖는 액정을 포함하는 것을 특징으로 하는 액정 표시 장치. The liquid crystal layer comprises a liquid crystal having a positive dielectric anisotropy. 제 9항에 있어서, The method of claim 9, 상기 제1 방향은 상기 게이트 라인의 길이 방향과 수직한 것을 특징으로 하는 액정 표시 장치. And the first direction is perpendicular to the length direction of the gate line. 화소 영역이 정의된 제1 기판;A first substrate on which a pixel region is defined; 상기 제1 기판 상부에 형성된 게이트 라인; A gate line formed on the first substrate; 상기 게이트 라인과 절연되게 교차하면서 상기 게이트 라인과 함께 상기 화 소 영역을 정의하는 데이터 라인; A data line defining the pixel region together with the gate line while insulated from the gate line; 상기 제1 기판상의 상기 화소 영역에 위치하며, 상호 이격된 복수의 제1 서브 전극들 및 상기 제1 서브 전극들을 연결하는 제1 연결 전극을 갖는 화소 전극;A pixel electrode positioned in the pixel area on the first substrate and having a plurality of first sub electrodes spaced apart from each other and a first connection electrode connecting the first sub electrodes; 상기 화소 전극을 커버하는 제1 배향막;A first alignment layer covering the pixel electrode; 상기 제1 기판과 마주보는 제2 기판; A second substrate facing the first substrate; 상기 제2 기판상의 상기 화소 영역에 대응되게 위치하며, 상호 이격된 복수의 제2 서브 전극들 및 상기 제2 서브 전극들을 연결하는 제2 연결 전극을 갖는 공통 전극;A common electrode positioned to correspond to the pixel area on the second substrate and having a plurality of second sub electrodes spaced apart from each other and a second connection electrode connecting the second sub electrodes; 상기 공통 전극을 커버하는 제2 배향막; 및A second alignment layer covering the common electrode; And 상기 제1 및 제2 배향막 사이에 개재되는 액정층을 포함하고, A liquid crystal layer interposed between the first and second alignment layers, 상기 제1 서브 전극들 각각은 서로 인접하는 두 개의 제2 서브 전극 사이에 위치하는 것을 특징으로 하는 액정 표시 장치.And each of the first sub-electrodes is positioned between two second sub-electrodes adjacent to each other.
KR1020070081831A 2006-09-14 2007-08-14 Liquid crystal display Withdrawn KR20080024963A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060089341 2006-09-14
KR20060089341 2006-09-14

Publications (1)

Publication Number Publication Date
KR20080024963A true KR20080024963A (en) 2008-03-19

Family

ID=39413120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081831A Withdrawn KR20080024963A (en) 2006-09-14 2007-08-14 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR20080024963A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103529607A (en) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 Liquid crystal display panel, display device and driving method of display device
CN103529606A (en) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 Liquid crystal display panel and display device
CN106200157A (en) * 2016-09-28 2016-12-07 上海中航光电子有限公司 Display floater and comprise its display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103529607A (en) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 Liquid crystal display panel, display device and driving method of display device
CN103529606A (en) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 Liquid crystal display panel and display device
WO2015062310A1 (en) * 2013-10-29 2015-05-07 京东方科技集团股份有限公司 Liquid crystal display panel, display device and drive method therefor
CN103529607B (en) * 2013-10-29 2017-05-31 京东方科技集团股份有限公司 A kind of liquid crystal display panel, display device and its driving method
US9678393B2 (en) 2013-10-29 2017-06-13 Boe Technology Group Co., Ltd. Liquid crystal display panel, display apparatus and method for driving the display apparatus
CN103529606B (en) * 2013-10-29 2017-08-29 京东方科技集团股份有限公司 A kind of liquid crystal display panel and display device
CN106200157A (en) * 2016-09-28 2016-12-07 上海中航光电子有限公司 Display floater and comprise its display device

Similar Documents

Publication Publication Date Title
JP4317282B2 (en) Liquid crystal display
US7006188B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7016005B2 (en) Liquid crystal display device having dispersed picture element electrodes
JP5460123B2 (en) Liquid crystal display
JP3782015B2 (en) Liquid crystal display
US20080225217A1 (en) Electric field driving device and electronic apparatus
US20080100762A1 (en) Active matrix liquid crystal display device
JP4703128B2 (en) Liquid crystal display
JPH09159996A (en) Active matrix liquid crystal display panel
JP5522243B2 (en) Electric field driving apparatus and electronic apparatus
KR101109978B1 (en) High aperture ratio liquid crystal display device
JP6369801B2 (en) Liquid crystal display
CN100399164C (en) In-plane switching mode liquid crystal display device and manufacturing method thereof
US7015994B2 (en) Liquid crystal display having green TFT in blue pixel region
CN106444172A (en) Liquid crystal display apparatus
KR20050035400A (en) In-plane switching mode liquid crystal display device
US20070236635A1 (en) Transflective Liquid Crystal Display Device
JP2004177788A (en) Liquid crystal display
JP5261268B2 (en) Liquid crystal device and electronic device
JP4213356B2 (en) Liquid crystal display
JP3583755B2 (en) Active matrix type liquid crystal display
US10139684B2 (en) Liquid crystal display and electronic apparatus having electrodes with openings therein
KR20080024963A (en) Liquid crystal display
US20050128412A1 (en) Liquid crystal display device and method of fabricating the same
JP2002006329A (en) LCD panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070814

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120912

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid