[go: up one dir, main page]

KR20080020322A - LCD Display - Google Patents

LCD Display Download PDF

Info

Publication number
KR20080020322A
KR20080020322A KR1020060083674A KR20060083674A KR20080020322A KR 20080020322 A KR20080020322 A KR 20080020322A KR 1020060083674 A KR1020060083674 A KR 1020060083674A KR 20060083674 A KR20060083674 A KR 20060083674A KR 20080020322 A KR20080020322 A KR 20080020322A
Authority
KR
South Korea
Prior art keywords
gate
pixel
pixel electrode
liquid crystal
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060083674A
Other languages
Korean (ko)
Inventor
전경주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060083674A priority Critical patent/KR20080020322A/en
Publication of KR20080020322A publication Critical patent/KR20080020322A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD is provided to increase the transmissive area of second and fourth pixel electrodes and reduce trasnmissive areas of first and third pixel electrodes, thereby reducing brightness difference between a central area and a gate driving unit side of a display area. An LCD(Liquid Crystal Display) comprises the followings. An LC panel is connected to a gate driving unit. A light source transmits light to the LC panel. Plural pixels receive a gate signal from the gate driving unit. In the plural pixels, transmissive areas(Y,X) where the light from the light source is transmitted according to be far from the gate driving unit increase. A light blocking unit(221) has an area(A,B) reduced according to be far from the gate driving unit and partitions the transmissive area by blocking a part of the pixel.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY} Liquid Crystal Display {LIQUID CRYSTAL DISPLAY}

도1은 본 발명의 제1실시예에 따른 액정표시장치에서 제1기판 및 제2기판의 배치도이고,1 is a layout view of a first substrate and a second substrate in the liquid crystal display according to the first embodiment of the present invention;

도2는 도1에서의 Ⅰ부분 및 Ⅱ부분의 확대도이고,FIG. 2 is an enlarged view of part I and part II in FIG. 1;

도3은 본 발명의 제1실시예에 따른 액정표시장치에서의 휘도 특성을 나타낸 그래프이고,3 is a graph showing luminance characteristics in the liquid crystal display according to the first embodiment of the present invention;

도4는 본 발명의 제2실시예에 따른 액정표시장치에서 제1기판 및 제2기판의 배치도이고,4 is a layout view of a first substrate and a second substrate in the liquid crystal display according to the second embodiment of the present invention;

도5a는 도4의 Ⅲ부분의 확대도이고, 도5b는 도4의 Ⅳ부분의 확대도이다. 5A is an enlarged view of part III of FIG. 4, and FIG. 5B is an enlarged view of part IV of FIG.

* 도면의 주요부분의 부호에 대한 설명 *Explanation of Signs of Major Parts of Drawings

100 : 제1기판 124 : 게이트구동부 100: first substrate 124: gate driver

122 : 게이트 전극 161 : 화소전극 122: gate electrode 161: pixel electrode

162 : 제1화소전극 163 : 제2화소전극 162: first pixel electrode 163: second pixel electrode

164 : 제3화소전극 165 : 제4화소전극 164: third pixel electrode 165: fourth pixel electrode

200 : 제2기판 221 : 광차단부200: second substrate 221: light shield

222 : 제1광차단부 223: 제2광차단부 222: first light blocking unit 223: second light blocking unit

224 : 제3광차단부 225 : 제4광차단부224: third light blocking unit 225: fourth light blocking unit

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 표시품질이 개선된 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device with improved display quality.

액정표시장치는 액정패널과, 액정패널에 빛을 제공하는 백라이트 유닛을 포함한다. 액정패널은 박막트랜지스터가 형성되어 있는 제 1기판과, 공통전극 및 컬러필터가 형성되어 있는 제 2기판 그리고 이들 사이에 액정 분자가 주입되어 이루어진 액정층을 포함한다. The liquid crystal display device includes a liquid crystal panel and a backlight unit for providing light to the liquid crystal panel. The liquid crystal panel includes a first substrate on which a thin film transistor is formed, a second substrate on which a common electrode and a color filter are formed, and a liquid crystal layer formed by injecting liquid crystal molecules therebetween.

제1기판에 마련된 게이트선과 데이터선은 서로 교차하면서 화소를 형성하며 각 화소는 박막트랜지스터에 연결되어 있다. 게이트선에 게이트신호가 인가되어 박막트랜지스터가 턴온되면 데이터선을 통해 인가된 데이터 전압이 화소에 충전된다. 화소에 충전된 화소 전압과 제2기판의 공통전극에 형성된 공통전압 사이에 형성된 전계에 따라 액정층의 배열 상태가 결정된다. The gate line and the data line provided on the first substrate cross each other to form pixels, and each pixel is connected to the thin film transistor. When a gate signal is applied to the gate line and the thin film transistor is turned on, the data voltage applied through the data line is charged to the pixel. The arrangement state of the liquid crystal layer is determined according to the electric field formed between the pixel voltage charged in the pixel and the common voltage formed on the common electrode of the second substrate.

화소에 인가된 데이터 전압은 게이트 전극과 소스 전극 간의 기생 용량에 의해 강하되어 화소 전압을 형성한다. 데이터 전압과 화소 전압 간의 전압 차이를 킥백 전압이라 한다.The data voltage applied to the pixel is dropped by the parasitic capacitance between the gate electrode and the source electrode to form the pixel voltage. The voltage difference between the data voltage and the pixel voltage is called the kickback voltage.

게이트선은 단부에 연결되어 있는 게이트 패드를 통해 외부로부터 게이트 신호를 인가받는다. 게이트 패드에 인접한 화소에는 지연이 적은 게이트 신호가 인가되고, 게이트 패드에서 먼 화소전극에는 지연이 많이 된 게이트 신호가 인가된 다. The gate line receives a gate signal from the outside through a gate pad connected to an end thereof. A gate signal having a low delay is applied to a pixel adjacent to the gate pad, and a gate signal having a high delay is applied to a pixel electrode far from the gate pad.

그런데 게이트 신호의 지연 정도에 따라 화소에 전달되는 화소 전압이 달라져 화면의 표시품질이 저하되는 문제가 발생한다.However, the display voltage of the screen is deteriorated because the pixel voltage transferred to the pixel varies according to the delay level of the gate signal.

따라서, 본 발명의 목적은 표시품질이 향상된 액정표시장치를 제공하는 것이다. Accordingly, an object of the present invention is to provide a liquid crystal display device having improved display quality.

상기 목적은 액정표시장치에 있어서, 게이트구동부가 연결되어 있는 액정패널과; 상기 액정패널로 빛을 보내는 광원과; 상기 게이트구동부로부터 게이트신호를 인가받으며, 상기 게이트구동부로부터 거리가 멀어질수록 상기 광원으로부터의 빛이 투과되는 투과면적이 커지는 다수의 화소를 포함하는 액정표시장치에 의해 달성된다.The above object is a liquid crystal display device comprising: a liquid crystal panel to which a gate driver is connected; A light source for sending light to the liquid crystal panel; A gate signal is applied from the gate driver, and the distance from the gate driver is achieved by a liquid crystal display including a plurality of pixels in which a transmission area through which light from the light source is transmitted increases.

상기 화소는 실질적으로 동일한 면적으로 이루어지며, 상기 게이트구동부로부터 멀어질수록 감소되는 면적을 가지며 상기 화소의 일부를 가림으로써 투과면적을 구획하는 광차단부를 더 포함할 수 있다.The pixel may have a substantially same area, and may further include a light blocking part that partitions a transmission area by covering an area of the pixel and having an area that decreases away from the gate driver.

상기 액정패널은 상기 화소가 형성되어 있는 제1기판과, 상기 컬러필터를 가지며 제1기판에 마주하고 있는 제2기판을 포함하며, 상기 광차단부는 상기 컬러필터의 사이를 구획할 수 있다.The liquid crystal panel may include a first substrate on which the pixel is formed, and a second substrate having the color filter and facing the first substrate, wherein the light blocking unit may partition between the color filters.

상기 게이트구동부와 상기 화소를 연결하는 게이트선을 더 포함하며, 상기 게이트구동부는 상기 게이트선의 단부에 연결되어 있는 쉬프트레지스터를 포함할 수 있다.The gate driver may further include a gate line connecting the gate driver and the pixel, and the gate driver may include a shift register connected to an end of the gate line.

상기 게이트구동부와 상기 화소를 연결하는 게이트선을 더 포함하며, 상기 게이트구동부는 상기 게이트선의 양단에 연결될 수 있다.The gate driver may further include a gate line connecting the gate driver and the pixel, and the gate driver may be connected to both ends of the gate line.

이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다. Hereinafter, the present invention will be described with reference to the accompanying drawings.

본 발명의 제 1실시예에 따른 액정표시장치에서의 제1기판 및 제2기판을 도 1 및 도2를 참조하여 설명하면 다음과 같다.A first substrate and a second substrate in the liquid crystal display according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2 as follows.

액정표시장치(1)는 박막트랜지스터(T)가 형성되어 있는 제1기판(100), 제1기판(100)과 대향하며 컬러필터(231)가 형성되어 있는 제2기판(200), 양 기판(100, 200) 사이에 위치하는 액정층을 포함한다.The liquid crystal display 1 includes a first substrate 100 on which a thin film transistor T is formed, a second substrate 200 on which a color filter 231 is formed, and a second substrate 200 facing the first substrate 100. It includes a liquid crystal layer positioned between (100, 200).

우선 제1 기판(100)에 대하여 설명한다. 제1기판(100)은 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 제 1절연기판(111), 제 1절연기판(111) 상에 형성되어 있는 게이트 배선(121, 122, 123) 및 데이터 배선(141, 142, 143)을 포함하여 이루어져 있다.First, the first substrate 100 will be described. The first substrate 100 is a gate wiring 121, 122, 123 formed on the first insulating substrate 111 and the first insulating substrate 111 made of an insulating material such as glass, quartz, ceramic, or plastic. ) And data wirings 141, 142, and 143.

게이트 배선(121,122,123)은 게이트선(121), 게이트선(121)에 연결되어 있는 박막트랜지스터(T)의 게이트 전극(122) 및 게이트선(121)의 일 단부에서 폭이 확장되어 형성되어 있으며 게이트 구동부(124)와 연결되는 게이트 패드(123)를 포함한다.The gate wires 121, 122, and 123 are formed to extend in width at one end of the gate electrode 122 and the gate line 121 of the thin film transistor T connected to the gate line 121 and the gate line 121. The gate pad 123 is connected to the driver 124.

본 실시예에 따른 게이트 구동부(124)는 연성인쇄회로기판(미도시), 연성 인쇄회로기판에 장착되어 있는 구동칩(미도시), 연성인쇄회로기판의 타측에 연결되어 있는 회로기판을 포함하며 액정패널의 일측 가장자리를 따라 길게 배치되어 있 는 COF(chip on film) 방식을 나타낸다. 다른 실시예에 의하면 게이트 신호를 생성하도록 제조된 칩이 박막트랜지스터 기판 상에 COG(Chip On Glass)의 형태로 실장되어 회로기판이 별도로 마련되지 않을 수 있다. 또 다른 실시예에 따른 게이트 구동부는 게이트 신호를 생성하는 회로 배선이 박막트랜지스터 기판의 회로 배선의 형성 과정에서 마련되는 쉬프트 레지스터로 마련될 수 도 있다.The gate driver 124 according to the present embodiment includes a flexible printed circuit board (not shown), a driving chip (not shown) mounted on the flexible printed circuit board, and a circuit board connected to the other side of the flexible printed circuit board. It represents a COF (chip on film) method that is disposed long along one edge of the liquid crystal panel. In another embodiment, a chip manufactured to generate a gate signal may be mounted on a thin film transistor substrate in the form of a chip on glass (COG), so that a circuit board may not be separately provided. According to another embodiment, the gate driver may be provided with a shift register in which a circuit wiring for generating a gate signal is provided in a process of forming circuit wiring of a thin film transistor substrate.

게이트 배선(121,122,123)상에 형성되어 있는 게이트 절연막(미도시)은 질화규소(SiNx) 또는 산화규소(SiOx)등의 절연 물질로 이루어진다.The gate insulating layer (not shown) formed on the gate lines 121, 122, and 123 is made of an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx).

게이트 전극(122)의 게이트 절연막 상에는 비정질실리콘으로 이루어진 반도체층(131)이 형성되어 있으며, 반도체층(131)의 상부에는 실리사이드 및 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 규소 등으로 이루어진 저항 접촉층(미도시)이 형성되어 있다. 저항 접촉층은 게이트 전극(122)을 중심으로 2부분으로 나누어져 있다.A semiconductor layer 131 made of amorphous silicon is formed on the gate insulating film of the gate electrode 122, and an ohmic contact layer made of n + hydrogenated amorphous silicon doped with high concentration of silicide and n-type impurities is formed on the semiconductor layer 131. (Not shown) is formed. The ohmic contact layer is divided into two parts around the gate electrode 122.

저항 접촉층 및 게이트 절연막 위에는 데이터 배선(141, 142, 143)이 형성되어 있다.Data lines 141, 142, and 143 are formed on the ohmic contact layer and the gate insulating layer.

데이터 배선(141, 142, 143)은 게이트 선(121)과 교차하여 화소를 정의하는 데이터 선(141), 데이터 선(141)의 분지이며 저항 접촉층의 상부에 형성되어 있는 드레인 전극(143), 드레인 전극(143)과 분리되어 있으며 게이트 전극(122)을 중심으로 드레인 전극(143)의 반대쪽 저항 접촉층 상부에 형성되어 있는 소스 전극(142) 및 외부 회로와의 연결을 위하여 폭이 확장되어 있는 데이터 패드(미도시) 를 포함한다.The data lines 141, 142, and 143 are branches of the data line 141 and the data line 141 that cross the gate line 121 and define a pixel, and are formed on the upper portion of the ohmic contact layer. The width is extended to connect the source electrode 142 and the external circuit which are separated from the drain electrode 143 and formed on the ohmic contact layer opposite to the drain electrode 143 with respect to the gate electrode 122. A data pad (not shown).

데이터 배선(141, 142, 143) 및 이들이 가리지 않는 반도체층(131)의 상부에는 PECVD(Plasma Enhanced Chemical Vapor Depostion)방법에 의하여 증착된a-Si: C : O 막 또는 a-Si: C: F 막 및 아크릴계 유기절연막 등으로 이루어진 보호막(미도시)이 형성되어 있다. 보호막에는 박막트랜지스터(T)의 드레인 전극(143)을 노출시키기 위한 접촉구(151)가 마련되어 있다.A-Si: C: O film or a-Si: C: F deposited on the data lines 141, 142, and 143 and the semiconductor layer 131 which are not covered by the plasma enhanced chemical vapor deposition (PECVD) method. A protective film (not shown) made of a film, an acrylic organic insulating film, or the like is formed. The passivation layer is provided with a contact hole 151 for exposing the drain electrode 143 of the thin film transistor T.

보호막 상에는 접촉구(151)를 통하여 드레인 전극(143)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(161)이 형성되어 있다. On the passivation layer, a pixel electrode 161 is electrically connected to the drain electrode 143 through the contact hole 151 and positioned in the pixel.

화소전극(161)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(161)은 접촉구(152)를 통해 드레인 전극(143)과 연결되어 있다. 화소전극(161)에는 화소전극 절개패턴(166)가 형성되어 있다. 화소전극(161)의 화소전극 절개패턴(166)은 후술하는 공통전극 절개패턴(미도시)과 함께 액정층(300)을 다수의 영역으로 분할한다.The pixel electrode 161 is usually made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode 161 is connected to the drain electrode 143 through the contact hole 152. The pixel electrode cut pattern 166 is formed on the pixel electrode 161. The pixel electrode cutting pattern 166 of the pixel electrode 161 divides the liquid crystal layer 300 into a plurality of regions together with a common electrode cutting pattern (not shown) which will be described later.

화소전극(161)은 게이트선(121)에 의해 게이트구동부(124)와 연결되어 있으며, 게이트선(121)에 나란한 하나의 행을 따라 형성되어 있다. 이러한 화소전극(161)은 게이트 구동부(124)에 최인접한 위치에서부터 게이트선(121)을 따라 순차적으로 마련되어 있는 제1화소전극(162), 제2화소전극(163) 및 제n화소전극(미도시)을 포함한다. The pixel electrode 161 is connected to the gate driver 124 by the gate line 121, and is formed along one row parallel to the gate line 121. The pixel electrode 161 is sequentially provided along the gate line 121 from the position closest to the gate driver 124, the second pixel electrode 163, and the nth pixel electrode (not shown). City).

이어 제2 기판(200)에 대하여 설명하겠다.Next, the second substrate 200 will be described.

제2기판(200)은 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함 하여 만들어진 제 2절연기판(211), 제 2절연기판(211) 상에 격자 형상으로 형성된 블랙매트릭스(221) 및 블랙매트릭스(221)의 개구 영역(O)에 각각 형성된 컬러필터(231) 그리고 공통전극층(미도시)이 적층되어 이루어진다. 그리고 블랙매트릭스(221)와 컬러필터(231) 및 공통전극층 사이에 오버코트막(미도시)이 형성되어 있다.The second substrate 200 is a second insulating substrate 211 made of an insulating material such as glass, quartz, ceramic or plastic, the black matrix 221 and black formed in a lattice shape on the second insulating substrate 211. A color filter 231 and a common electrode layer (not shown) respectively formed in the opening region O of the matrix 221 are stacked. An overcoat film (not shown) is formed between the black matrix 221, the color filter 231, and the common electrode layer.

블랙매트릭스(221)는 각각의 컬러필터를 노출시키는 개구영역(O)을 가지며, 컬러필터(232, 233) 사이를 구분한다. 제1기판(100)과 제2기판(200)이 정합되는 경우 블랙매트릭스(221)는 화소전극(162, 163)를 둘러싸며 게이트 배선(121,122,123), 데이터 배선(141,142,143) 및 박막트랜지스터(T) 상에 배치되도록 형성되어 박막트랜지스터(T)로의 직접적인 광조사를 차단한다. The black matrix 221 has an opening area O exposing each color filter, and distinguishes between the color filters 232 and 233. When the first substrate 100 and the second substrate 200 are matched, the black matrix 221 surrounds the pixel electrodes 162 and 163 and has gate gates 121, 122, 123, data wires 141, 142, 143, and thin film transistor T. Is formed to be disposed on to block the direct light irradiation to the thin film transistor (T).

게이트선(121)을 따라 순차적으로 마련되어 있는 제1화소전극(162) 및 제2화소전극(163) 상에는 제1광차단부(222) 및 제2광차단부(223)가 배치되어 있다. 제1광차단부(222)의 면적(A)은 제2광차단부(223)의 면적(B)에 비해 크게 마련되어 있다.The first light blocking unit 222 and the second light blocking unit 223 are disposed on the first pixel electrode 162 and the second pixel electrode 163 which are sequentially provided along the gate line 121. The area A of the first light blocking portion 222 is larger than the area B of the second light blocking portion 223.

컬러필터(231)는 블랙매트릭스(221)를 경계로 하여 적색필터(232), 녹색필터(233) 및 청색 필터(234)가 반복되어 형성된다. 컬러필터(231)는 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(231)는 통상 감광성 유기물질로 이루어져 있다.The color filter 231 is formed by repeating the red filter 232, the green filter 233, and the blue filter 234 around the black matrix 221. The color filter 231 serves to impart color to light emitted from the backlight unit (not shown) and passed through the liquid crystal layer 300. The color filter 231 is usually made of a photosensitive organic material.

컬러필터(231)와 컬러필터(231)가 덮고 있지 않은 블랙매트릭스(221)의 상 부에는 오버코트층(미도시)이 형성되어 있다. 오버코트층은 컬러필터(231)를 평탄화하면서, 컬러필터(231)를 보호하는 역할을 한다. 오버코트층은 감광성 아크릴계 수지일 수 있다.An overcoat layer (not shown) is formed on the black matrix 221 not covered by the color filter 231 and the color filter 231. The overcoat layer serves to protect the color filter 231 while planarizing the color filter 231. The overcoat layer may be a photosensitive acrylic resin.

오버코트층의 상부에는 공통전극(미도시)이 형성되어 있다. 공통전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극은 박막트랜지스터 기판의 화소전극(161)과 함께 액정층에 직접 전압을 인가한다. A common electrode (not shown) is formed on the overcoat layer. The common electrode is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The common electrode directly applies a voltage to the liquid crystal layer together with the pixel electrode 161 of the thin film transistor substrate.

이하에서는 도3을 참조하여 본 실시예에 따른 액정패널의 표시 품질에 대해 설명하겠다. 도3은 노말리 블랙(normally black) 모드인 액정표시장치에서, 게이트구동부로부터 멀어지는 위치에서의 휘도, 컬러필터의 개구율 및 전압특성을 나타낸다.Hereinafter, the display quality of the liquid crystal panel according to the present embodiment will be described with reference to FIG. 3. Fig. 3 shows the luminance, the aperture ratio of the color filter, and the voltage characteristics at positions away from the gate driver in the liquid crystal display device in the normally black mode.

제1기판(100)에는 주사신호를 전달하는 게이트선(121)과 화상신호를 전달하는 데이터선(141)이 형성되어 화소 영역을 이루는데, 각각의 화소영역에 형성된 화소전극(161)은 게이트구동부(124)에 연결된 게이트선(121)을 따라 행을 이루고 있다. 게이트선(121)은 단부에 연결되어 있는 게이트 패드(123)를 통해 게이트 구동부(124)의 게이트 신호를 인가 받는다. 게이트 구동부(124)에 인접한 제1화소전극(162)에는 지연이 적은 게이트 신호가 인가되고, 게이트 구동부에서 먼 제2화소전극(163)에는 지연이 많이 된 게이트 신호가 인가된다. 이에 제1화소전극(162)에는 게이트 신호가 제대로 인가되어 원하는 데이터전압이 전달되지만 제2화소전 극(163)은 데이터전압을 제대로 인가받지 못한다. 따라서 종래의 경우 도3에서와 같이 게이트구동부(124)에 인접한 제1화소전극(162)은 게이트구동부(124)에서 먼 제2화소전극(163) 및 동일 행의 다른 화소전극에 비해 휘도가 높게 나타나게 되어 표시 불량이 발생하였다.The first substrate 100 is provided with a gate line 121 for transmitting a scan signal and a data line 141 for transmitting an image signal to form a pixel area. The pixel electrode 161 formed in each pixel area is formed of a gate. Rows are formed along the gate line 121 connected to the driver 124. The gate line 121 receives a gate signal of the gate driver 124 through a gate pad 123 connected to an end of the gate line 121. A gate signal having a low delay is applied to the first pixel electrode 162 adjacent to the gate driver 124, and a gate signal having a high delay is applied to the second pixel electrode 163 far from the gate driver. As a result, a gate signal is properly applied to the first pixel electrode 162 to transmit a desired data voltage, but the second pixel electrode 163 is not properly applied to the data voltage. Therefore, in the related art, as shown in FIG. 3, the first pixel electrode 162 adjacent to the gate driver 124 has a higher luminance than the second pixel electrode 163 far from the gate driver 124 and other pixel electrodes in the same row. The display defect occurred.

하지만 본 발명의 제1실시예에서는 화소전극(162, 163)의 투과면적을 달리함으로써 이와 같은 표시 불량 문제를 해결한다. 보다 자세하게는 화소전극(162, 163) 상에 배치되는 광차단부의 면적을 변화시킴으로써 화소전극(162, 163)의 투과면적을 달리할 수 있다. However, in the first exemplary embodiment of the present invention, the display failure problem is solved by changing the transmission areas of the pixel electrodes 162 and 163. In more detail, the transmissive areas of the pixel electrodes 162 and 163 may be changed by changing the area of the light blocking portion disposed on the pixel electrodes 162 and 163.

각각의 화소전극(162, 163)은 실질적으로 동일한 면적으로 이루어져 있는데, 게이트구동부(124)로부터 가장 인접하게 배치되어 있는 제1화소전극(162) 상에 배치되어 있는 제1광차단부(222)는 제2화소전극(163) 상에 배치되어 있는 제2광차단부(223)에 비해 큰 면적을 가지고 있다. Each of the pixel electrodes 162 and 163 has substantially the same area, and includes a first light blocking portion 222 disposed on the first pixel electrode 162 disposed closest to the gate driver 124. Has a larger area than the second light blocking portion 223 disposed on the second pixel electrode 163.

광차단부(222, 223)는 화소전극(162, 163)의 일부를 가림으로써 빛이 화소전극(162, 163)을 투과할 수 있는 투과면적을 구획하는데, 제1광차단부(222)의 면적(A)은 제2광차단부(223)의 면적(B)에 비해 크다. 따라서 제2화소전극(163)의 투과면적(Y)이 제1화소전극(162)의 투과면적(X)에 비해 커지고, 제1화소전극(162)에 비해 제2화소전극(163)을 통해 더 많은 빛이 출사된다.The light blocking portions 222 and 223 block portions of the pixel electrodes 162 and 163 to partition a transmission area through which light can pass through the pixel electrodes 162 and 163. The area A is larger than the area B of the second light blocking portion 223. Therefore, the transmission area Y of the second pixel electrode 163 becomes larger than the transmission area X of the first pixel electrode 162 and is larger than the first pixel electrode 162 through the second pixel electrode 163. More light is emitted.

제1화소전극(162)은 제2화소전극(163)에 비해 게이트구동부(124)로부터 가까운 위치에 마련되어 있으므로 앞에서 상술한 바와 같이 제2화소전극(163)에 비해 더 높은 게이트신호가 인가되어 더 밝게 나타나지만, 본 실시예에 따른 제1화소전 극(162)의 투과면적(X)은 제2화소전극(163)의 투과면적(Y)에 비해 작다. 따라서 제1화소전극(162)과 제2화소전극(163)의 투과면적이 동일한 종래의 경우에 비해 제1화소전극(162)을 통해 출사되는 빛의 양이 감소된다. 따라서 게이트 구동부에 인접한 영역이 밝게 나타나는 문제점이 감소된다. Since the first pixel electrode 162 is provided closer to the gate driver 124 than the second pixel electrode 163, a higher gate signal is applied than the second pixel electrode 163 as described above. Although it appears bright, the transmission area X of the first pixel electrode 162 according to the present embodiment is smaller than the transmission area Y of the second pixel electrode 163. Therefore, the amount of light emitted through the first pixel electrode 162 is reduced compared to the conventional case in which the transmission areas of the first pixel electrode 162 and the second pixel electrode 163 are the same. Therefore, the problem of brightening of an area adjacent to the gate driver is reduced.

즉 게이트 구동부(124)로부터 인접하여 게이트 신호의 지연이 작아 밝게 나타나는 화소전극의 투과면적은 감소되고, 게이트구동부(124)에서 멀리 배치되어 게이트신호의 지연이 큰 화소전극의 투과면적은 증가되므로 도3에서와 같이 표시영역 상에서 게이트 구동부(124) 측과 다른 영역사이의 휘도 차이가 감소한다. That is, the transmissive area of the pixel electrode, which is brighter with a small delay of the gate signal adjacent to the gate driver 124, is reduced, and the transmissive area of the pixel electrode having a large delay of the gate signal is increased because the pixel electrode is disposed far away from the gate driver 124. As shown in FIG. 3, the difference in luminance between the gate driver 124 side and the other area on the display area is reduced.

이하에서는 도 4및 도5를 참조하여 본 발명의 제2실시예에 따른 액정표시장치에 대해 설명하겠다. 본 실시예에 따른 액정표시장치에 있어서, 게이트 구동부 및 광차단부를 제외한 그 이외의 구성은 본 발명의 제1실시예와 동일하다.Hereinafter, a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 4 and 5. In the liquid crystal display device according to the present embodiment, the configuration other than the gate driver and the light blocking portion is the same as in the first embodiment of the present invention.

게이트구동부는 액정패널의 양측 가장자리를 따라 한 쌍으로 마련된 제1게이트구동부(124)와 제2게이트구동부(125)를 포함한다. 제1기판(100)상에 가로 방향으로 형성되어 복수의 행을 이루는 게이트선(121, 122)은 양단에서 제1게이트구동부(124) 및 제2게이트구동부(125)에 연결되어 게이트신호를 인가받는다. The gate driver includes a first gate driver 124 and a second gate driver 125 provided in pairs along both edges of the liquid crystal panel. Gate lines 121 and 122 formed in a horizontal direction on the first substrate 100 to form a plurality of rows are connected to the first gate driver 124 and the second gate driver 125 at both ends to apply a gate signal. Receive.

게이트선(121)과 교차하는 복수의 데이터선에 의해 형성되는 화소영역 내에 화소전극(162, 163, 164, 165)이 마련되어 있다.Pixel electrodes 162, 163, 164, and 165 are provided in a pixel region formed by a plurality of data lines that intersect the gate line 121.

제1게이트구동부(124)에 가장 인접한 순서로 제1화소전극(162) 및 제2화소전극(163)을 정의할 수 있다. 제1화소전극(162) 및 제2화소전극(163) 상에는 제1광 차단부(222) 및 제2광차단부(223)가 형성되어 있는데 제1광차단부(222)의 면적(A)은 제2광차단부(223)의 면적(B)에 비해 크게 마련되어 제1화소전극(162)에서 빛이 투과되는 면적(X)은 제2화소전극(163)에서 빛이 투과되는 면적(Y)에 비해 작다.The first pixel electrode 162 and the second pixel electrode 163 may be defined in the order closest to the first gate driver 124. The first light blocking unit 222 and the second light blocking unit 223 are formed on the first pixel electrode 162 and the second pixel electrode 163, and the area A of the first light blocking unit 222 is formed. Is larger than the area B of the second light blocking unit 223, and the area X through which light passes through the first pixel electrode 162 is Y through which light passes through the second pixel electrode 163. Small compared to).

제2게이트구동부(125)에 인접한 순서로 배치되어 있는 제3화소전극(164) 및 제4화소전극(165) 상에는 제3광차단부(224) 및 제4광차단부(225)가 배치되어 있다. 제3광차단부의 면적(C)은 제4광차단부의 면적(D)에 비해 크게 마련되어 제3화소전극(164)에서 빛이 투과되는 면적(α)은 제4화소전극(β)에서 빛이 투과되는 면적에 비해 작다.The third light blocking unit 224 and the fourth light blocking unit 225 are disposed on the third pixel electrode 164 and the fourth pixel electrode 165 which are arranged in the order adjacent to the second gate driver 125. have. The area C of the third light blocking part is larger than the area D of the fourth light blocking part, and the area α through which the light is transmitted from the third pixel electrode 164 is determined by the light of the fourth pixel electrode β. Small compared to the area to be transmitted.

게이트구동부(124, 125)로부터 가까운 위치에 마련되어 있는 제1화소전극(162) 및 제3화소전극(164)에는 제2화소전극(163) 및 제 4화소전극(165)에 비해 높은 게이트신호가 인가된다. 모든 광차단부의 면적(A, B, C, D)이 동일한 종래의 경우 게이트 구동부(124, 125)로부터 가까운 위치에 마련되어 있는 화소전극(162, 164)상의 휘도가 높게 나타나고 게이트구동부(124, 125)로부터 먼 제2화소전극(163) 및 제4화소전극(165)의 휘도가 낮게 나타났다. 따라서 액정 패널(100) 상에서 중앙 영역은 어둡고 게이트 구동부(124, 125)가 배치되어 있는 가장자리는 밝게 시인되어 휘도가 불균일해지는 문제점이 있었다.The first pixel electrode 162 and the third pixel electrode 164 provided near the gate driving units 124 and 125 have a higher gate signal than the second pixel electrode 163 and the fourth pixel electrode 165. Is approved. In the conventional case where the areas A, B, C, and D of all the light blocking portions are the same, the luminance on the pixel electrodes 162 and 164 provided near the gate drivers 124 and 125 is high, and the gate drivers 124 and 125 are high. The luminance of the second pixel electrode 163 and the fourth pixel electrode 165 far from the? Therefore, the liquid crystal panel 100 has a problem that the center region is dark and the edge where the gate drivers 124 and 125 are disposed is viewed brightly, resulting in uneven luminance.

하지만 본 실시예에 의하면 게이트구동부(124, 125)에 멀게 배치된 제2화소전극(163)및 제4화소전극(165) 상의 제2광차단부(223)및 제4광차단부(225)는 작아지며, 게이트구동부(124, 125)에 인접하게 배치된 제1화소전극 (162) 및 제3화소전극(164)의 제1광차단부(222) 및 제3광차단부(224)는 커진다. However, according to the present exemplary embodiment, the second light blocking part 223 and the fourth light blocking part 225 disposed on the second pixel electrode 163 and the fourth pixel electrode 165 disposed far away from the gate driving parts 124 and 125. Becomes small, and the first light blocking portion 222 and the third light blocking portion 224 of the first pixel electrode 162 and the third pixel electrode 164 disposed adjacent to the gate driving portions 124 and 125 Grows

따라서 게이트구동부(124, 125)에서 멀게 배치되어 어둡게 시인되는 중앙영역의 제2화소전극(163) 및 제4화소전극(165)의 투과면적(Y, β)은 증가되고, 게이트구동부(124, 125)에 인접하게 배치되어 밝게 시인되는 제1화소전극(162) 및 제3화소전극(164)의 투과면적(X, α)은 감소되므로 표시영역의 게이트 구동부(124, 125) 측과 중앙 영역사이의 휘도 차이가 감소한다. Therefore, the transmission areas (Y, β) of the second pixel electrode 163 and the fourth pixel electrode 165 in the central region, which are disposed far from the gate drivers 124 and 125 and are darkly seen, are increased, and the gate drivers 124, The transmissive areas X and α of the first pixel electrode 162 and the third pixel electrode 164 disposed adjacent to and brightly visible are reduced, so that the gate drivers 124 and 125 and the central area of the display area are reduced. The luminance difference between them is reduced.

이상 설명한 바와 같이, 본 발명에 따르면 표시 품질이 향상된 액정표시장치가 제공된다.As described above, according to the present invention, a liquid crystal display device having improved display quality is provided.

Claims (5)

액정표시장치에 있어서,In the liquid crystal display device, 게이트구동부가 연결되어 있는 액정패널과;A liquid crystal panel to which a gate driver is connected; 상기 액정패널로 빛을 보내는 광원과;A light source for sending light to the liquid crystal panel; 상기 게이트구동부로부터 게이트신호를 인가받으며, 상기 게이트구동부로부터 거리가 멀어질수록 상기 광원으로부터의 빛이 투과되는 투과면적이 커지는 다수의 화소를 포함하는 것을 특징으로 하는 액정표시장치.And a plurality of pixels that receive a gate signal from the gate driver and increase a transmission area through which light from the light source is transmitted as the distance from the gate driver increases. 제1항에 있어서,The method of claim 1, 상기 화소는 실질적으로 동일한 면적으로 이루어지며, 상기 게이트구동부로부터 멀어질수록 감소되는 면적을 가지며 상기 화소의 일부를 가림으로써 투과면적을 구획하는 광차단부를 더 포함하는 것을 특징으로 하는 액정표시장치.And the pixel is formed of substantially the same area, and further includes a light blocking portion that divides a transmission area by covering a portion of the pixel and having an area that decreases away from the gate driver. 제1항에 있어서,The method of claim 1, 상기 액정패널은 상기 화소가 형성되어 있는 제1기판과, 상기 컬러필터를 가지며 제1기판에 마주하고 있는 제2기판을 포함하며, 상기 광차단부는 상기 컬러필터의 사이를 구획하는 것을 특징으로 하는 액정표시장치. The liquid crystal panel includes a first substrate on which the pixel is formed, and a second substrate having the color filter and facing the first substrate, wherein the light blocking unit divides between the color filters. LCD display device. 제1항에 있어서,The method of claim 1, 상기 게이트구동부와 상기 화소를 연결하는 게이트선을 더 포함하며,A gate line connecting the gate driver and the pixel; 상기 게이트구동부는 상기 게이트선의 양단에 연결되어 있는 것을 특징으로 하는 액정표시장치.And the gate driver is connected to both ends of the gate line. 제1항에 있어서,The method of claim 1, 상기 게이트구동부와 상기 화소를 연결하는 게이트선을 더 포함하며, 상기 게이트구동부는 상기 게이트선의 단부에 연결되어 있는 쉬프트레지스터를 포함하는 것을 특징으로 하는 액정표시장치.And a gate line connecting the gate driver and the pixel, wherein the gate driver includes a shift register connected to an end of the gate line.
KR1020060083674A 2006-08-31 2006-08-31 LCD Display Withdrawn KR20080020322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083674A KR20080020322A (en) 2006-08-31 2006-08-31 LCD Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083674A KR20080020322A (en) 2006-08-31 2006-08-31 LCD Display

Publications (1)

Publication Number Publication Date
KR20080020322A true KR20080020322A (en) 2008-03-05

Family

ID=39395362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083674A Withdrawn KR20080020322A (en) 2006-08-31 2006-08-31 LCD Display

Country Status (1)

Country Link
KR (1) KR20080020322A (en)

Similar Documents

Publication Publication Date Title
US10845663B2 (en) Active matrix substrate and display panel
US8035779B2 (en) Thin film transistor display panel, liquid crystal display having the same, and method of manufacturing liquid crystal display
US9798203B2 (en) Semiconductor device and display device
US9116407B2 (en) Array substrate and manufacturing method thereof and display device
KR101993283B1 (en) Array substrate for narrow bezel type liquid crystal display device
KR20150078248A (en) Display device
US9001297B2 (en) Third metal layer for thin film transistor with reduced defects in liquid crystal display
KR20100022762A (en) Liquid crystal display
US11385513B2 (en) Liquid crystal display device and liquid crystal display device manufacturing method
KR20140119395A (en) Liquid crystal display
CN105093744A (en) Display substrate, manufacturing method thereof and display device
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US9897871B2 (en) Liquid crystal display device
US10802323B2 (en) Liquid crystal display device
KR102544031B1 (en) Array substrate for display device and method of manufacturing the same
KR100672626B1 (en) Liquid crystal panel and its manufacturing method
KR101368391B1 (en) Liquid crystal display device
US9941412B2 (en) Display device
KR20080020322A (en) LCD Display
US11282866B2 (en) Wiring substrate and display device
JP7646781B1 (en) Wiring board and display device
US12353103B2 (en) Display device
KR20080087507A (en) LCD and its manufacturing method
KR20080000762A (en) Interactive display
KR20240120089A (en) Display apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060831

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid