KR20070086393A

KR20070086393A - 고전압 기능부를 가진 핀 전자기기

Info

Publication number: KR20070086393A
Application number: KR1020077013818A
Authority: KR
Inventors: 어니스트 피. 월커; 로날드 에이. 살츠세프
Original assignee: 테라다인 인코퍼레이티드
Priority date: 2004-12-23
Filing date: 2005-12-16
Publication date: 2007-08-27
Anticipated expiration: 2025-12-16
Also published as: WO2006071668A3; JP4698680B2; CN101084444A; KR100905507B1; JP2008525803A; CN101084444B; WO2006071668A2; EP1849018A2; US7102375B2; US20060139048A1; EP1849018A4

Abstract

일 형태에서, 본 발명은 디바이스를 테스트하는데 사용하기 위한 집적회로(IC)이다. 이 IC는 출력부 및 핀을 가진 핀 일렉트로닉스(PE) 구동기를 포함한다. 이 IC는, 또한, PE 구동기의 출력부 및 핀에 연결된 버퍼를 포함한다. 핀에서 측정된 제1전압은 출력부에서 측정된 제2전압보다 크다. 이 IC는 전압 소스에 연결된 입력부를 가진 제1증폭기를 포함한다. 이 IC는, 또한, PE 구동기의 출력부에 연결된 입력부를 가진 제2증폭기를 포함한다.

집적회로,핀 전자기기(PE), 핀, PE 구동기, 버퍼.

Description

고전압 기능부를 가진 핀 전자기기{PIN ELECTRONICS WITH HIGH VOLTAGE FUNCTIONALITY}

본 특허출원은 일반적으로 디바이스를 테스트하는 것에 관한 것이고, 보다 상세하게는 핀 전자기기에 대한 것이다.

자동 테스트 장치(ATE)는, 예컨데, 반도체, 전자 회로, 및 인쇄 회로 기판 어셈블리와 같은 디바이스를 테스트하기 위한 자동의, 통상적으로 컴퓨터-구동의 접근법을 말한다. 핀 전자기기(PE)는 ATE의 일반적인 부분이다. PE 전자기기는 전형적으로 구동기, 비교기 및/또는 피시험 디바이스(DUT)를 테스트하기 위한 액티브 로드 기능부를 제공한다.

몇몇 디바이스를 테스트함에 있어서, PE에 의해 종래에 제공되던 전압보다 더 높은 전압이 요구된다. 전형적으로, 이 핀 전자기기에 의해 제공되는 더 높은 전압은 PE의 외부 보드에 의해 제공된다. 본 출원은 단일 집적회로(IC) 또는 칩 상에 높은 전압을 제공하기 위해 PE를 사용하기 위한 회로 및 컴퓨터 프로그램 프로덕트를 포함하는 방법 및 장치를 제공한다.

일 형태에 있어서, 본 발명은 디바이스를 테스트하는데 사용하기 위한 집적회로(IC)이다. 이 IC는 출력부를 가진 핀 전자기기(PE), 핀, 및 PE 구동기의 출력부와 핀에 연결된 버퍼를 포함한다. 핀에서 측정된 제1전압은 출력부에서 측정된 제2전압보다 크다.

다른 형태에서, 본 발명은 피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치(ATE)이다. 자동 테스트 장치는 집적회로(IC)를 포함한다. 이 IC는 제2전압을 가진 출력부를 가진 핀 전자기기(PE) 구동기, 제2전압보다 큰 제1전압을 가진 고전압 핀, 및 PE 구동기의 출력부 및 고전압 핀에 연결된 버퍼를 포함한다.

상기 하나 이상의 형태는 하기 피처 중 하나 이상을 가질 수 있다. 버퍼는 전압 소스에 연결된 입력부를 가진 제1증폭기를 포함한다. 전압소스는 PE 구동기에 의해 사용된 터미널 전압과 대응한다. 제1증폭기의 이득은 1보다 크다. 버퍼는 PE 구동기의 출력부에 연결된 입력부를 가진 제2증폭기를 포함한다. 제2증폭기는 대략 1의 이득을 가진다. 버퍼는, 제1모드에서, 제1증폭기와 핀 사이의 제1전기연결을 이루고, 제2모드에서, 제2증폭기와 핀 사이의 제2전기연결을 이루도록 구성된 스위칭 메카니즘을 포함한다. 제1모드와 제2모드는 상호배타적이다. 핀 전자기기 구동기는 3상태이고 이네이블 입력 신호를 포함하고, 스위칭 메카니즘은 제1모드 또는 제2모드를 이루기 위한 입력 신호를 포함한다. 스위칭 메카니즘의 입력 신호 및 이네이블 입력은 동일하다. 스위칭 메카니즘은 제1스위치 및 제2스위치를 포함한다.

또 다른 형태에서, 본 발명은 디바이스를 테스트하는 방법이다. 이 방법은 핀 전자기기 구동기를 버퍼에 연결하는 단계, 버퍼를 핀에 연결하는 단계, 핀에 PE 구동기의 출력부에서의 제2전압보다 큰 제1전압을 제공하는 단계를 포함한다.

이 형태는 하기 피처 중 하나 이상을 포함할 수 있다. 버퍼는 PE 구동기의 출력부에 연결된 입력부를 포함하고, 1의 이득을 가진 제1증폭기, 및 전압 소스에 연결된 입력부를 포함하고, 1보다 큰 이득을 가진 제2증폭기를 포함한다. 이 방법은 제1모드 또는 제2모드를 나타내는 신호를 수신하는 단계; 제1모드에서, 제1증폭기와 핀사이의 제1전기연결을 이루는 단계; 및 제2모드에서, 제2증폭기와 핀 사이의 제2전기연결을 이루는 단계를 포함한다. 제1모드와 제2모드는 상호배타적이다.

본 명세서에 서술된 PE는 PE로써 동일 IC를 가진 고전압(HV) 기능부를 제공하고, 그러므로, 보드 스페이스 및 설계 비용의 절감을 제공한다. 하나 이상의 예의 세부사항은 하기 설명과 도면을 참조하여 설명된다. 본 발명의 다른 피처, 형태, 및 이점은 명세서, 도면, 및 청구항으로부터 명백해질 것이다.

도 1은 디바이스를 테스트하기 위한 시스템의 개략적인 도면이다.

도 2는 테스터의 개략적인 도면이다.

도 3A는 제1모드에서 핀 전자기기(PE)를 사용하는 고전압 기능을 제공하기 위한 집적회로의 다이어그램이다.

도 3B는 제2모드에서 핀 전자기기(PE)를 사용하는 고전압 기능을 제공하기 위한 집적회로의 다이어그램이다.

도 4A는 핀 전자기기(PE)를 사용하는 고전압 기능을 구현하기 위한 프로세스를 도시하는 플로우 차트이다.

도 4B는 고전압 기능을 비활성화시키기 위한 프로세스를 도시하는 플로우 차트이다.

도 5A는 이네이블된 고전압 기능부를 가진 3상태 PE 구동기를 가진 집적회로의 다이어그램이다.

도 5B는 디스에이블된 고전압 기능부를 가진 3상태 PE 구동기를 가진 집적회로의 다이어그램이다.

상이한 피처에서의 유사한 참조 번호는 유사한 엘리먼트를 나타낸다.

도 1을 참조하면, 반도체 디바이스와 같은 피시험 디바이스(18, DUT)를 테스트하기 위한 시스템(10)은 자동 테스트 장치(ATE), 또는 이와 유사한 디바이스를 포함한다. 테스터(12)를 컨트롤하기 위해, 시스템(10)은 하드와이어 커넥션(16)을 반도체 디바이스 테스터(12)와 통해 인터페이싱하는 컴퓨터 시스템(14)을 포함한다. 전형적으로, 컴퓨터 시스템(14)은 DUT(18)를 테스트하기 위한 루틴 및 기능의 실행을 개시하는 테스터(12)로 커맨드를 전송한다. 이러한 테스트 루틴을 실행하는 것은 테스트 신호의 발생 및 DUT(18)로의 전송을 개시하고, DUT로부터 응답을 수집한다. 다양한 타입의 DUT는 시스템(10)에 의해 테스트될 수 있다. 예를 들어, DUT는 집적회로(IC) 칩(예컨대, 메모리 칩, 마이크로프로세서, 아날로그-투-디지털 컨버터, 디지털-투-아날로그 컨버터, 등)과 같은 반도체 디바이스일 수 있다.

테스트 신호를 제공하고, DUT로부터의 응답을 수집하기 위해, 테스터(12)는 DUT(18)의 내부 회로에 인터페이스를 제공하는 하나 이상의 커넥터 핀에 연결된다. 몇몇 DUT를 테스트하기 위해, 예컨대, 64 또는 128 커낵터 핀(또는 더 많은 핀)이 테스터(12)와 인터페이싱될 수 있다. 설명의 목적으로, 이 예에서, 반도체 디바이스 테스터(12)는 하드와이어 커넥션에 의해 DUT(18)의 일 커넥터 핀에 연결된다. 컨덕터(20, 예컨대, 케이블)가 핀(22)에 연결되고, 테스트 신호(예컨대, PMU 테스트 신호, PE 테스트 신호, 등)를 DUT(18)의 내부 회로로 전달하기 위해 사용된다. 컨덕터(20)는, 또한, 반도체 디바이스 테스터(12)에 의해 제공된 테스트 신호에 응답하여 핀(22)에서의 신호를 센싱한다. 예를 들어, 전압 신호 또는 전류 신호는 테스트 신호에 응답하여 핀(22)에서 센싱되고, 분석을 위해 테스터(12)로 컨덕터(20)를 통해 전송된다. 이러한 단일 포트 테스트는, 또한, DUT(18)에 포함된 다른 핀에서 수행될 수 있다. 예를 들어, 테스터(12)는 다른 핀에 테스트 신호를 제공하고, (제공된 신호를 전달하는) 컨덕터를 통해 되 반사된 연관 신호를 수집한다. 반사된 신호를 수집함으로써, 핀의 입력 임피던스는 다른 단일 포트 테스트와 함께 특성화될 수 있다. 다른 테스트 시나리오에서, 디지털 신호는 DUT(18) 상에 디지털 값을 저장하기 위해 컨덕터(20)를 통해 핀(22)으로 전송될 수 있다. 저장된 후, DUT(18)는 저장된 디지털 값을 컨덕터(20)를 통해 테스터(12)로 회수하고, 전송하기 위해 엑서스될 수 있다. 그 다음, 회수된 디지털 값은 적합한 값이 DUT(18)에 저장되었는지 판정하기 위해 식별될 수 있다.

원-포트 측정을 수행하는 것과 함께, 투-포트 테스트, 또한, 반도체 디바이스 테스터(12)에 의해 수행될 수 있다. 예를 들어, 테스트 신호는 컨덕터(20)를 통해 핀(22)으로 투입될 수 있고, 응답 신호는 DUT(18)의 하나 이상의 다른 핀으로 부터 수집될 수 있다. 이러한 응답 신호는 이득 응답, 위상 응답, 및 다른 쓰루풋 측정값과 같은 값을 판정하기 위해 반도체 디바이스 테스터(12)에 제공된다.

또한, 도 2를 참조하면, DUT(또는 복수의 DUT)의 복수의 커넥터 핀으로 테스트 신호를 전송하고, 그로부터 테스트 신호를 수집하기 위해, 반도체 디바이스 테스터(12)는 다수의 핀과 통신할 수 있는 인터페이스 카드(24)를 포함한다. 예를 들어, 인터페이스 카드(24)는 테스트 신호를, 예컨대, 32, 64, 128 핀으로 전송하고, 그 대응 응답을 수신한다. 핀으로의 각각의 통신 링크는 전형적으로 채널로 불리고, 테스트 신호를 다수의 채널에 제공함으로써, 복수의 테스트가 동시에 수행될 수 있으므로, 테스트 시간이 단축된다. 하나의 인터페이스 카드상에 다수의 채널을 가지는 것과 함께, 테스터(12)내에 복수의 인터페이스 카드를 포함함으로써, 전체 채널 수가 증가하고, 그로 인해 테스트 시간이 단축된다. 이 예에서, 두 인터페이스 카드(26 및 28)가 복수의 인터페이스 카드가 테스터(12)에 설치될 수 있음을 설명하기 위해 도시되어 있다.

각각의 인터페이스 카드는 특수한 테스트 기능을 수행하기 위해 전용 집적회로(IC) 칩(예컨대, 주문형 반도체(ASIC))을 포함한다. 예를 들어, 인터페이스 카드(24)는 파라미터 측정 유닛(PMU) 테스트, 및 핀 전자기기(PE) 테스트를 수행하기 위한 IC 칩(30)을 포함한다. IC 칩(30)은 PMU 테스트를 수행하기 위한 회로를 포함한 PE 스테이지(34) 및 PE 테스트를 수행하기 위한 회로를 포함하는 PE 스테이지(34)를 각각 포함한다. 부가적으로 인터페이스 카드(26 및 28)는 각각 PMU 및 PE 회로를 포함한 IC 칩(36 및 38)을 포함한다. 전형적으로, PMU 테스트는 입출력 임피던스, 누설전류, 다른 타입의 DC 성능 특성과 같은 값을 판정하기 위해 DUT에 DC 전압 또는 전류 신호를 제공하는 단계를 포함한다. PE 테스트는 DUT(예컨대, DUT(18))로 AC 테스트 신호 및 웨이브폼을 전송하는 단계, DUT의 성능을 특징화하기 위해 응답을 수집하는 단계를 포함한다. 예를 들어, IC 칩(30)은 DUT 상에 저장하기 위한 일 백터의 바이너리 값을 나타내는 AC 테스트 신호를 (DUT로) 전송할 수 있다. 저장된 후, DUT는 올바른 바이너리 값이 저장되었는지 판정하기 위해 테스터(12)에 의해 엑서스된다. 디지털 신호는 전형적으로 급격한 전압 변동을 포함하기 때문에, PE 스테이지(34) 또는 IC 칩(30) 내의 회로는 PMU 스테이지(32) 내의 회로와 비교하여 비교적 고속으로 동작한다.

DC 및 AC 테스트 신호 및 웨이브폼을 인터페이스 카드(24)로부터 DUT(18)로 패싱하기 위해, 컨덕팅 트레이스(40)는 IC 칩(30)을 신호가 인터페이스 카드(24)로 온앤오프로 패싱되게 하는 인터페이스 보드 커넥터(42)에 연결한다. 인터페이스 보드 커넥터(42)는, 또한, 신호가 테스터(12)로부터 그리고 테스터(12)로 패싱되게 하는 인터페이싱 커넥터(46)에 연결된 컨덕터(44)에 연결된다. 이 예에서, 컨덕터(20)는 테스터(12)와 DUT(18)의 핀(22) 사이를 패싱하는 양방향 신호에 대한 인터페이싱 커넥터(46)에 연결된다. 몇몇 배열에서, 인터페이스 디바이스가 테스터(12)로부터 DUT로의 하나 이상의 컨덕터를 연결하기 위해 사용될 수 있다. 예를 들어, DUT(예컨대, DUT(18))는 각각의 DUT 핀으로의 용이한 엑서스를 제공하기 위해 디바이스 인터페이스 보드(DIB) 상에 설치될 수 있다. 이러한 배열에서, 컨덕터(20)는 DUT의 적합한 핀(예컨대, 핀(22)) 상에 테스트 신호를 놓기 위해 DIB에 연결될 수 있다.

이 예에서, 컨덕팅 트레이스(40) 및 컨덕터(44)는 신호를 전달하고 수집하기 위해 IC 칩(30) 및 인터페이스 보드(24)에만 각각 연결된다. 그러나, (IC 칩(36 및 38)과 함께) IC 칩(30)은, 전형적으로, 복수의 컨덕팅 트레이스 및 (DIB를 통해) 신호를 제공하고 DUT로부터의 신호를 수집하기 위한 대응 컨덕터에 각각 연결된 복수의 핀(예컨대, 8핀, 16핀, 등)을 가진다. 부가적으로, 몇몇 배열에서, 테스터(12)는 하나 이상의 피시험 디바이스로의 인터페이스 카드(24, 26, 및 28)에 의해 제공된 채널을 인터페이싱하기 위한 둘 이상의 DIB에 연결될 수 있다.

인터페이스 카드(24, 26, 및 28)에 의해 수행되는 테스트를 개시하고, 컨트롤하기 위해, 테스터(12)는 테스트 신호를 제공하고, DUT 응답을 분석하기 위해 테스트 파라미터(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값, 등)를 제공하는 PMU 컨트롤 회로(48) 및 PE 컨트롤 회로(50)를 포함한다. 테스터(12)는, 또한, 컴퓨터 시스템(14)이 테스터(12)에 의해 실행되는 동작을 컨트롤할 수 있게 하고, 데이터(예컨대, 테스트 파라미터, DUT 응답, 등)가 테스터(12)와 컴퓨터 시스템(14) 사이를 패싱할 수 있게 하는 컴퓨터 인터페이스(52)를 포함한다.

도 3A 및 3B를 참조하면, PE 전자기기(34)는 출력부(55)를 갖춘 핀 전자기기(PE) 구동기(54), PE 구동기(54)의 출력부(55)에 연결된 버퍼(56), PE 구동기의 출력부에 연결된 매칭된 저항(58), 매칭된 저항(58)에 연결된 테스트 핀(62), 및 버퍼(56)에 연결된 고전압 핀(82)을 포함한다. PE 구동기(54)는 PE 드라이버의 동 작을 컨트롤하는 입력 신호, 예컨대, 전압 로우(V_L), 전압 하이(V_H), 및 터미널 전압(V_TERM)를 수신한다. 아래 서술된 바와 같이, PE 회로는 고전압 핀(82)에서 고전압을 발생시키기 위해 사용된다. 본 명세서에서, 용어 "고전압"은 PE 구동기(54)의 출력부(55)에 제공된 전압보다 더 높은 전압을 의미한다.

버퍼(56)는 제1증폭기(66), 제2증폭기(70), 및 스위치(76a) 및 스위치(76b) 및 저항(78)을 포함하는 스위칭 메카니즘(74)을 포함한다. 증폭기(66)의 입력은 V_TERM에 연결되고, 증폭기(66)의 출력은 스위치(76a)에 연결된다. V_TERM과 같은 핀 전자기기와 함께 이미 존재하는 전압 소스를 사용함으로써, 새로운 전압 소스를 추가할 필요가 없다. 증폭기(70)의 입력은 PE 구동기(54)의 출력부(55)에 연결되고 증폭기(70)의 출력은 스위치(76b)에 연결된다.

일 실시예에서, 증폭기(66)는 약 2.33의 이득을 가지고, 증폭기(70)는 1의 이득을 가지고, 매칭된 저항(78)은 약 50 옴이다. PE 구동기(54)의 출력부(55)에서의 전압의 범위는 0 내지 6볼트이다. V_TERM의 범위는 0 내지 6볼트이고, 고전압 핀(82)의 범위는 0 내지 14볼트이다.

제1모드(도 3A)에서, 스위치 메카니즘(74)은 열린 회로의 스위치(76a), 및 닫힌 회로의 스위치(76b)를 포함한다. 입력 신호(S_IN)에 의해 활성화된 때, 스위치 메카니즘(74)은 제2모드(도 3B)로 전환한다. 제2모드는 닫힌 회로의 스위치(76a), 및 열린 회로의 스위치(76b)를 포함한다. 또한, 입력 신호(S_IN)는 스위치 메카니 즘(74)을 제2모드에서 제1모드로 전환한다.

일 실시예에서, 스위치(76a) 및 스위치(76b)는 스위치(76a)와 스위치(76b)가 동시에 닫힌 포지션이 되지 않도록 동시에 움직인다. 그러므로, 스위치 메카니즘(74)은 제1모드이거나 제2모드이다.

도 4A는 제1모드에서 제2모드로 전환함으로써 고전압을 선택하는 소프트웨어를 사용하는 고전압 기능부를 구현하기 위한 프로세스(100)를 도시하는 플로우 차트이다. 프로세스(100)는 고전압 핀(82)을 고전압으로 스위칭하기 위한 입력을 수신한다(104). 프로세스(100)는 스위치(76a)를 닫음으로써 증폭기(66)를 HV 핀에 연결한다(108). 프로세스(100)는 스위치(76b)를 오픈시킴으로써 고전압 핀(82)으로부터 PE 구동기(54)를 분리한다(112).

도 4A 및 4B를 참조하면, 도 4A는 블록(108 및 112)에서 반대 동작을 수행함으로써, 제2모드에서 제1모드로 전환하도록 조절된다. 예를 들어, 프로세스(200)는 HV 핀(82)으로부터의 고전압을 제거하기 위한 입력을 수신한다(204). 프로세스(200)는 스위치(76a)를 오픈시킴으로써, HV 핀(82)으로부터 증폭기(66)를 분리한다(208). 프로세스(200)는 스위치(76b)를 닫음으로써, PE 구동기(54)를 HV 전압 핀(82)에 연결한다(212).

도 5A 및 5B를 참조하면, 몇몇 실시예에서, PE 구동기(54)는 PE 구동기(54)가 전류 및/또는 전압을 출력하지 않게 하는 3상태일 수 있다. 이를 고려하여, PE 구동기(54)와 같은 3상태 회로는 "이네이블" 입력이라 불리는 추가 입력(90)을 가진 점을 제외하고, 보통의 회로와 유사하다. 이네이블 입력이 "0"이면, 3상태 회 로는 대응하는 보통의(비3상태의) 회로와 같이 동작한다. 이네이블 입력이 "1"이면, 3상태 회로(이 경우에서, PE 구동기(54))의 출력부는 회로의 나머지 부분과 분리된다. 그러므로, 이와 같이, PE 구동기(54)가 3상태일때, PE 구동기(54)가 핀(62) 및 핀(82)에 전류 및/또는 전압을 공급하지 못하도록 그 출력부가 저항(58) 및 버퍼(56)으로부터 분리된다. 몇몇 실시예에서, 신호(S_IN)는 입력부(90)에 연결될 수 있다. 입력(90)이 "1"이면, PE 구동기(54)는 "오프"되고, 스위치(76a)는 "닫히고", 그리고 스위치(76b)는 "오픈된다"(도 5A 참조). 입력(90)이 "0"이면, PE 구동기(54)는 "온"되고, 스위치(76b)는 "닫히고", 그리고 스위치(76a)는 "오픈된다"(도 5B 참조).

여기에 서술된 테스터는 상술된 하드웨어 및 소프트웨어와 함께 사용되는 것으로 제한되지 않는다. 이 테스터는 디지털 전자 회로, 또는, 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다.

이 테스터는, 적어도 일부분, 데이터 프로세싱 장치, 예컨대, 프로그래밍 가능한 프로세서, 컴퓨터, 또는 복수의 컴퓨터의 동작을 컨트롤하거나, 실행하기 위해, 정보 캐리어 내에, 예컨대, 기계-판독가능 저장 디바이스, 또는 전파된 신호 내에 실체적으로 내장된 컴퓨터 프로그램 프로덕트, 즉, 컴퓨터 프로그램를 통해 구현될 수 있다. 컴퓨터 프로그램은 컴파일된, 또는 번역된 언어를 포함하여, 임의의 형태의 프로그래밍 언어로 작성될 수 있고, 스탠드-얼론 프로그램, 또는 모듈, 컴포넌트, 서브루틴, 또는 컴퓨터 환경에서 사용하기 적합한 다른 유닛을 포함 하는, 임의의 형태로 전개될 수 있다. 컴퓨터 프로그램은 하나의 사이트 또는 통신 네트워크에 의해 상호연결되고 분배된 복수의 사이트에서 하나의 컴퓨터 또는 복수의 컴퓨터 상에서 실행되도록 전개될 수 있다.

테스터를 구현하는 것에 연관된 방법 단계는 테스터의 기능을 수행하기 위한 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍 가능한 프로세서에 의해 수행될 수 있다. 테스터의 모든 부분 또는 일부분은 특수용 논리회로, 예컨대, FPGA(field programmable gate array) 및/또는 ASIC(주문형 반도체)로 구현될 수 있다.

컴퓨터 프로그램의 실행에 적합한 프로세서는, 예를 들어, 범용 및 특수용 마이크로프로세서, 및 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서를 포함한다: 일반적으로, 프로세서는 롬 또는 램 또는 이 둘 모두로부터 명령어 및 데이터를 수신할 것이다. 컴퓨터의 엘리먼트는 명령어를 수행하는 프로세서, 및 명령어 및 데이터를 저장하기 위한 하나 이상의 메모리 디바이스를 포함한다.

프로세스(100 및 200)는 본 명세서에 서술된 특정 실시예로 제한되지 않는다. 예를 들어, 프로세스(100 및 200)는 도 4A 및 4B의 특정 프로세싱 순서로 제한되지 않는다. 도 4A 및 4B의 블록은 상기 설명된 결과를 달성하기 위해, 필요하다면, 재정렬되거나 제거될 수 있다. 예를 들어, 프로세스(100)의 블럭(108 및 112) 및 프로세스(200)의 블럭(212 및 208)은 재정렬되거나 동시에 수행될 수 있다.

회로는 명세서에 서술된 특정 예로 제한되지 않는다. 예를 들어, 본 명세서는 자동 테스트 장치 내의 회로를 서술하고 있으나, 명세서에 서술된 회로는 핀 전자기기 구동기에 의해 제공된 전압보다 더 높은 전압을 제공하는 고전압 핀을 요구하는 임의의 회로 환경 내에 사용될 수 있다. 다른 예에서, 증폭기(66)는 V_TERM 대신 IC 칩(30)상의 다른 전압 소스에 의해 서플라이될 수 있다.

본 명세서에 서술된 다양한 실시예의 엘리먼트는 상기 특별한 셜명이 없으면, 다른 실시예를 형성하기 위해 결합할 수 있다. 본 명세서에 특별하게 서술되지 않은 다른 실시예, 또한, 하기 청구항의 범위 내에 속한다.

Claims

디바이스 테스트에 사용하기 위한 집적회로로써,

출력부를 가진 핀 전자기기(PE) 구동기;

핀; 및

상기 PE 구동기의 상기 출력부와 상기 핀에 연결된 버퍼를 포함하고, 그리고

상기 핀에서 측정된 제1전압은 상기 출력부에서 측정된 제2전압보다 더 큰 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 1 항에 있어서, 상기 버퍼는 전압 소스에 연결된 입력부를 가진 제1증폭기를 포함하는 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 2 항에 있어서, 상기 전압 소스는 상기 PE 구동기에 의해 사용되는 터미널 전압과 대응하는 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 2 항에 있어서, 상기 제1증폭기의 이득은 1 보다 더 큰 이득을 가진 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 2 항에 있어서, 상기 버퍼는 상기 PE 구동기의 상기 출력부에 연결된 입 력부를 가진 제2증폭기를 포함하는 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 5 항에 있어서, 상기 제2증폭기는 약 1의 이득을 가진 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 5 항에 있어서, 상기 버퍼는, 제1모드에서, 상기 제1증폭기와 상기 핀 사이의 제1전기연결을 이루고, 제2모드에서, 상기 제2증폭기와 상기 핀 사이의 제2전기연결을 이루도록 구성된 스위칭 메카니즘을 포함하는 것을 특징으로 하는 디바이스를 테스트하는데 사용하기 위한 집적회로.
제 2 항에 있어서, 상기 제1모드 및 상기 제2모드는 상호배타적인 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 7 항에 있어서, 상기 핀 전자기기 구동기는 3상태이고, 이네이블 입력 신호를 포함하고, 상기 스위칭 메카니즘은 상기 제1모드 또는 상기 제2모드를 이루기 위한 입력 신호를 포함하고, 상기 스위칭 메카니즘의 입력 신호 및 상기 이네이블 입력 신호는 동일한 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
제 7 항에 있어서, 상기 스위칭 메카니즘은 제1스위치 및 제2스위치를 포함하는 것을 특징으로 하는 디바이스 테스트에 사용하기 위한 집적회로.
피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치(ATE)로써,

집적회로(IC)로써,

제2전압을 가진 출력부를 갖춘 핀 전자기기(PE) 구동기;

상기 제2전압 보다 더 큰 제1전압을 가진 고전압 핀; 및

상기 PE 구동기의 상기 출력부와 상기 고전압 핀에 연결된 버퍼를 포함하는 IC를 포함하는 것을 특징으로 하는 피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치.
제 11 항에 있어서, 상기 버퍼는

상기 PE 구동기의 상기 출력부에 연결된 입력부를 가진 제1증폭기;

터미네이션 전압에 연결된 입력부를 가진 제2증폭기; 및

제1모드에서, 상기 제1증폭기와 상기 고전압 핀 사이의 제1전기연결을 이루고, 제2모드에서, 상기 제2증폭기와 상기 고전압 핀 사이의 제2전기연결을 이루도록 구성된 스위칭 메카니즘을 포함하는 것을 특징으로 하는 피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치.
제 12 항에 있어서, 상기 제1증폭기는 약 1의 이득을 가진 것을 특징으로 하는 피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치.
제 12 항에 있어서, 상기 제2증폭기의 이득은 1 보다 큰 이득을 가진 것을 특징으로 하는 피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치.
제 12 항에 있어서, 상기 핀 전자기기 구동기는 3상태이고 이네이블 입력 신호를 포함하고, 상기 스위칭 메카니즘은 상기 제1모드 또는 상기 제2모드를 이루기 위한 입력 신호를 포함하고, 상기 스위칭 메카니즘의 입력 신호 및 상기 이네이블 입력 신호는 동일한 것을 특징으로 하는 피시험 디바이스와 함께 사용하기 위한 자동 테스트 장치.
디바이스를 테스트하는 방법으로써,

핀 전자기기 구동기의 출력부를 버퍼에 연결하는 단계;

상기 퍼버를 핀에 연결하는 단계; 및

상기 PE 구동기의 상기 출력부에서의 제2전압보다 큰 상기 핀에서의 제1전압을 제공하는 단계를 포함하는 것을 특징으로 하는 디바이스를 테스트하는 방법.
제 16 항에 있어서, 상기 버퍼는

1의 이득을 가지고, 상기 PE 구동기의 상기 출력부에 연결된 입력부를 포함하는 제1증폭기; 및

1 보다 큰 이득을 가지고, 전압 소스에 연결된 입력부를 포함하는 제2증폭기를 포함하고, 그리고,

제1모드 또는 제2모드는 나타내는 신호를 수신하는 단계;

상기 제1모드에서, 상기 제1증폭기와 상기 핀 사이의 제1전기연결을 이루는 단계; 및

상기 제2모드에서, 상기 제2증폭기와 상기 핀 사이의 제2전기연결을 이루는 단계를 포함하는 것을 특징으로 하는 디바이스를 테스트하는 방법.
제 16 항에 있어서, 상기 제1모드와 상기 제2모드는 상호배타적인 것을 특징으로 하는 디바이스를 테스트하는 방법.