[go: up one dir, main page]

KR20070080392A - 저밀도 패러티 검사 부호의 천공 방법 - Google Patents

저밀도 패러티 검사 부호의 천공 방법 Download PDF

Info

Publication number
KR20070080392A
KR20070080392A KR1020060011664A KR20060011664A KR20070080392A KR 20070080392 A KR20070080392 A KR 20070080392A KR 1020060011664 A KR1020060011664 A KR 1020060011664A KR 20060011664 A KR20060011664 A KR 20060011664A KR 20070080392 A KR20070080392 A KR 20070080392A
Authority
KR
South Korea
Prior art keywords
puncturing
block
code rate
bit
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020060011664A
Other languages
English (en)
Inventor
김동호
유철우
김영수
이예훈
박효열
김광순
황금찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011664A priority Critical patent/KR20070080392A/ko
Priority to US11/653,611 priority patent/US7787868B2/en
Priority to US11/703,520 priority patent/US20070202889A1/en
Priority to EP07002653A priority patent/EP1837998A3/en
Publication of KR20070080392A publication Critical patent/KR20070080392A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

엣지로 연결되는 검사노드와 비트노드로 구성되는 인수 그래프에 의해 표현되며, 무게가 3인 하나의 열과 이중 대각 행렬을 형성하는 무게가 2인 열들로 구성되는 패러티 영역(Dual diagonal with single 3-weight column)을 포함하는 패러티 검사행렬에 의해 복호되는 저밀도패러티검사 (low density parity check: LDPC) 부호에 있어서, 본 발명의 LDPC 부호 천공 방법에서는 미리 정해진 부호율의 모부호(mother code)를 생성하고, 상기 패러티 영역을 구성하는 비트노드들을 z 개씩 블록 단위로 묶고, 데이터 전송을 위한 전송 부호율(R)과 상기 전송 부호율에 따른 상기 모부호로부터 천공될 천공 비트 수(P)를 결정하고, 상기 데이터를 전송할 전송 부호율에 따라 블록단위 천공, 비트단위 천공, 또는 블록단위 천공과 비트단위 천공을 모두 수행하는 이중 천공 중 하나의 천공 방식으로 천공을 수행한다. 본 발명의 LDPC 부호 천공 방법에서는 블록단위 천공과 비트단위 천공을 모두 적용함으로써 요구되는 모든 부호율의 부호를 얻을 수 있기 때문에 HARQ 및 IR 방식에 융통성 있게 적용할 수 있다
저밀도패러티검사(Low Density Parity Check: LDPC), 패러티 검사행렬, 인수 그래프 (factor graph), 천공 (puncturing)

Description

저밀도 패러티 검사 부호의 천공 방법{METHOD FOR PUNCTURING LDPC CODE}
도 1은 현재 IEEE 802.16e의 OFDMA PHY를 위해 제안된 LDPC 코드의 패러티 검사 행렬의 구조를 보인 도면;
도 2는 도 1의 패러티 검사 행렬의 패러티 패턴
Figure 112006009006791-PAT00001
의 구조를 보인 도면;
도 3은 본 발명의 천공방법에서 정의된 용어를 설명하기 위한 인수 그래프를 보인 예시도;
도 4는 k-SR 노드를 설명하기 위한 인수 그래프;
도 5는 도2의
Figure 112006009006791-PAT00002
패턴을 인수 그래프로 표현한 도면;
도 6은 본 발명의 일 실시예에 따른 천공 방법에서 블록 단위 천공을 패턴을 비트 단위로 보인 개념도;
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 천공 방법에서의 부호율에 다른 천공 패턴을 보인 도면들;
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 천공 방법에서 부호율 3/4인 부호를 생성하기 위한 천공 패턴을 보인 도면들; 그리고
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 천공 방법에서 부호율이 3/8인 부호를 생성하기 위한 천공 패턴을 보인 도면들이다.
본 발명은 저밀도 패러티 검사(Low Density Parity Check: LDPC) 부호에 관한 것으로, 더욱 상세하게는, LDPC부호의 천공 방법에 관한 것이다.
LDPC 부호는 터보 부호보다 우수한 성능, 낮은 복호 복잡도, 병렬처리로 고속 처리가 가능하기 때문에 4세대 이동 통신 시스템에 적합한 부호화 방식으로 많은 관심을 받고 있다.
LDPC는 1962년 Gallager에 의해 처음 제안되었으며, 패러티 검사 행렬(Parity Check Matrix) H의 원소들의 대부분이 '0'인 선형 블록 부호(Linear block code)로서 당시의 기술력으로는 구현이 불가능한 부호 복잡도로 인해 오랫동안 잊혀져 왔다. 그러나, Mackay와 Neal은 이를 재발견하였고, Gallager의 간단한 확률적(Probabilistic) 복호법을 이용하여 성능이 매우 우수함을 보였다.
상기 LDPC 부호는 행렬 안의 ‘1’의 개수가 적은(sparse) 랜덤 패러티 검사 행렬 H에 의해 정의된다. 상기 패러티 검사 행렬 H는 수신된 신호에 대한 정상적인 복호 여부를 확인하기 위한 행렬로서, 부호화된 수신 신호와 패러티 검사 행렬 H의 곱이 '0'이 되었을 경우 에러가 발생하지 않은 것으로 판단한다. 따라서, 상기 LDPC 부호는 모든 부호화된 수신 신호에 대해 곱하였을 경우 '0'이 될 수 있는 소정의 패러티 검사 행렬을 먼저 설계한 후, 상기 결정된 패러티 검사 행렬에 따른 송신측의 부호화기에서 부호화시키는 연산을 역으로 산출하게 된다.
상기 패러티 검사 행렬 H는 구조적으로 임의의 두 열 사이의 중첩(overlap)은 1보다 크지 않게 랜덤하게 구성 된다. 여기서, 무게란 0이 아닌 요소, 즉 1의 수를 말하며, 두 개의 열의 사이의 중첩이란 행간의 내적을 의미한다. 따라서, 부호 길이에 비하여 행과 열의 무게가 매우 작다. 상기와 같은 이유로 패러티 검사 행렬 H에 의해 구성된다고 하여 저밀도 패러티 검사 부호라 한다.
다양한 부호율의 LDPC 부호들을 생성할 수 있는 기법들은 접근 방법에 따라 크게 2가지로 나누어진다. 첫 번째 방법은 부호 자체를 구하는 방식으로 하나의 큰 패러티 검사 행렬이 내부에 다양한 부호율을 가지는 패러티 검사 행렬을 포함할 수 있게 설계하는 방식이다. 이 방식은 하나의 큰 패러티 검사 행렬을 만들면서 큰 행렬에 포함되는 각각의 부호율에 맞는 패러티 검사 행렬들을 제약 조건에 맞게 생성하는 방식이다. 이러한 방식으로부터 생성된 LDPC 부호는 각각의 부호율에 성능을 예측할 수 있고, 우수한 성능을 얻을 수 있다. 그러나 이 방식은 다양한 부호율을 얻어내기 어려우며 각 부호율에서의 부호화 비트열의 불일치로 인해 부호화 비트 간의 결합 기술들이 요구되는 H-ARQ 시스템의 전체 증분 잉여 (Full Incremental Redundancy: Full IR)나 부분 증분 잉여 (Partial IR)에는 적용할 수 없다.
두 번째 방법은 부호화 과정 이후에 부호율에 맞게 천공을 수행하는 방식으로 송신단에서 일정한 패턴에 의해 천공을 한 후 수신단의 복호기에서 천공된 비트 노드에 로그 우도 비(Log Likelyhood Ratio: LLR) 값 “0” 또는 확률값 “0.5” 를 대입함으로써 복호를 가능하게 한다. 천공 방식은 원하는 부호율을 쉽게 생성할 수 있고 부호화 과정에 추가적인 복잡도가 증가하지 않으며 기존의 천공 터보 (rate compatible punctured turbo: RCPT)처럼 H-ARQ 기술에 적용 가능하다. 그러나, 각 부호율에서 최적의 패러티 검사 행렬을 가지는 LDPC 부호, 즉, 첫 번째 방식에 비해 성능이 떨어진다. 이러한 LDPC 부호의 천공에 의한 성능 열화를 보완하기 위해 다양한 천공 방식이 개발 되고 있으며, 특히 블록 LDPC 부호 천공방식의 경우 채널 용량 한계를 근접하는 성능 향상을 보이고 있다.
그러나, 이러한 블록 LDPC 부호의 천공방식에서는 블록 단위로 천공이 수행되기 때문에 특정 부호율에 대해서 요구되는 성능을 기대할 수 있지만 그 이외의 부호율에 대해서는 적용 자체가 불가능하다는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 거의 지그재그 패턴의 패러티 패턴을 갖는 저밀도 패러티 검사 행렬에 의해 생성되는 LDPC 부호 천공 시 성능 열화를 최소화하기 위한 천공 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 블록 단위 천공과 비트 단위 천공을 모두 적용함으로써 어떠한 부호율에 대해서도 적용이 가능한 LDPC 부호의 천공 방법을 제공하는 것이다.
상기한 목적은 엣지로 연결되는 검사노드와 비트노드로 구성되는 인수 그래프에 의해 표현되며, 무게가 3인 하나의 열과 이중 대각 행렬을 형성하는 무게가 2인 열들로 구성되는 패러티 영역(Dual diagonal with single 3-weight column)을 포함하는 패러티 검사행렬에 의해 복호되는 저밀도패러티검사 (low density parity check: LDPC) 부호의 천공 방법에 의해 달성된다. 상기 LDPC 부호 천공 방법은 미리 정해진 부호율의 모부호(mother code)를 생성하고, 상기 패러티 영역을 구성하는 비트노드들을 z 개씩 블록 단위로 묶고, 데이터 전송을 위한 전송 부호율(R)과 상기 전송 부호율에 따른 모부호로부터 천공될 천공 비트 수(P)를 결정하고, 상기 데이터를 전송할 전송 부호율에 따라 블록단위 천공, 비트단위 천공, 또는 블록단위 천공과 비트단위 천공을 모두 수행하는 이중 천공 중 하나의 천공 방식으로 천공을 수행하는 과정을 포함한다.
바람직하게는, 상기 모부호의 부호율은 1/3인 것을 특징으로 한다.
바람직하게는, 상기 전송 부호율이 1/2 보다 작은 경우, 2n+1 (n=0,1,…,31) 번째 블록들로부터
Figure 112006009006791-PAT00003
또는
Figure 112006009006791-PAT00004
개씩 나누어 비트 단위 천공을 수행한다.
바람직하게는, 상기 전송 부호율이 1/2인 경우, 2n+1(n=0,1,…,31) 번째 블록들을 천공한다.
바람직하게는, 상기 전송 부호율이 1/2 보다 크고 2/3 보다 작은 경우, 4n+1과 4n+3 (n=0,1,…15) 번째 블록들에 대해 블록 단위 천공을 수행하고, 4n+2 (n=0,1,…,15) 번째 블록에 대해
Figure 112006009006791-PAT00005
또는
Figure 112006009006791-PAT00006
개씩 비트 단위 천공을 수행한다.
바람직하게는, 상기 전송 부호율이 2/3 인 경우, 4n+1, 4n+2, 4n+3 (n=0,1,…,15) 번째 블록들을 천공한다.
바람직하게는, 상기 전송 부호율이 2/3 보다 크고 4/5 보다 작은 경우, 8n+1, 8n+2, 8n+3, 8n+5, 8n+6, 8n+7 (n=0,1,…,7) 번째 블록들에 대해 블록 단위 천공을 수행하고, 8n+4 (n=0,1,…,7) 블록에 대해
Figure 112006009006791-PAT00007
또는 quation.DSMT4
Figure 112006009006791-PAT00008
개씩 비트단위 천공을 수행한다.
바람직하게는, 상기 전송 부호율이 4/5인 경우, 8n+1, 8n+2, 8n+3, 8n+5, 8n+6, 8n+7 (n=0,1,…,7) 번째 블록들에 대해 블록 단위 천공을 수행한다
바람직하게는, 상기 전송 부호율이 4/5 보다 크고 8/9 보다 작은 경우, 16n+j(n=0,1,…,7; j=1,2,3,4,5,6,7,9,…,15) 번째 블록에 대해 블록 단위 천공을 수행하고, 16n+8(n=0,1,…,7) 번째 블록들에 대해
Figure 112006009006791-PAT00009
또는
Figure 112006009006791-PAT00010
개씩 비트단위 천공을 수행한다.
바람직하게는, 상기 전송 부호율이 8/9인 경우, 16n+j(n=0,1,…,7; j=1,2,3,4,5,6,7,9,…,15) 번째 블록에 대해 블록 단위 천공을 수행한다.
이하, 본 발명의 바람직한 실시예에 따른 LDPC 부호 천공 방법을 첨부된 도 면을 참조하여 설명한다.
도 1은 현재 IEEE 802.16e의 OFDMA PHY를 위해 제안된 LDPC 코드의 패러티 검사 행렬의 구조를 설명하기 위한 도면이다. 도 1에서
Figure 112006009006791-PAT00011
Figure 112006009006791-PAT00012
의 순열행렬이거나 영행렬이다. 행렬 H는 mbxnb의 이진 기저 행렬 (binary base matrix) Hb 로부터 확장되며 여기서
Figure 112006009006791-PAT00013
이고,
Figure 112006009006791-PAT00014
,
Figure 112006009006791-PAT00015
. 상기 기저행렬은 기저행렬을 구성하는 값이 1인 각 원소들을
Figure 112006009006791-PAT00016
순열행렬로 대체하고 값이 0인 각 원소들을
Figure 112006009006791-PAT00017
의 영행렬로 대체하여 확장된다.
상기 기저 행렬은 정보 비트들(systematic bits)에 대응하는
Figure 112006009006791-PAT00018
와 패러티 체크 비트들에 대응하는
Figure 112006009006791-PAT00019
의 두 패턴으로 나누어지며,
Figure 112006009006791-PAT00020
와 같이 표현한다.
Figure 112006009006791-PAT00021
는 다시 3의 가중치를 가지는 벡터
Figure 112006009006791-PAT00022
와 이중 대각 구조 (dual-diagonal structure)를 가지는
Figure 112006009006791-PAT00023
로 분할되며
Figure 112006009006791-PAT00024
와 같이 표현한다.
도 2는 도 1의 패러티 검사 행렬의 패러티 패턴
Figure 112006009006791-PAT00025
의 구조를 보인 도면으로,
Figure 112006009006791-PAT00026
중 이중 대각 원소들을 제외한 나머지 원소들이 모두 0이다.
기저 행렬은
Figure 112006009006791-PAT00027
,
Figure 112006009006791-PAT00028
, 그리고
Figure 112006009006791-PAT00029
을 포함한다.
도 3은 본 발명의 천공방법에서 정의된 용어를 설명하기 위한 인수 그래프를 보인 예시도이다.
도 3에서, 천공되지 않은 비트노드들(31-1 ~ 31-7)을 0 단계 복구 가능 (0 step recoverable: 0-SR) 노드라 하고, 이웃하는 (엣지로 연결된) 검사 노드들 (35-1 ~ 35-3) 중 적어도 하나(survived check node: SC 노드)가 천공된 비트노드인 자신을 제외하고 0-SR 비트노드들(31-1 ~ 31-7)과만 연결된 검사 노드(35-2)인 경우 이 천공된 비트노드(33-2)를 1-SR 노드라 한다. 이진 소실 채널 (binary erasure channel: BEC)의 가정 하에서, 1-SR 노드는 반복 복호시 1회의 복호 과정을 통해 복구가 가능한 노드이다.
따라서, 단계별 복구 가능 노드를 일반화하여 정의하면, k-SR노드는 적어도 하나의 (k-1)-SR 노드와 m-SR 노드들
Figure 112006009006791-PAT00030
들과 연결되어 있는 적어도 하나의 SC 노드와 연결되어 있을 때 k-SR 노드이다.
도 4는 k-SR 노드를 설명하기 위한 예시도로서, 비트노드들 (41-1 ~ 41-6)은 0-SR 노드이거나 (k-1) 단계까지 복구된 비트노드들이고, 천공된 비트노드 (43-3)는 검사 노드들 (45-1 ~ 45-3) 중 적어도 하나의 (k-1)-SR 노드 (43-2)와 m-SR 노드들 (41-4, 41-5)과 연결되어 있는 SC 노드 (45-2)와 연결되어 있는 천공된 비트노드 (43-3)는 k-SR 노드이다. 이진 소실 채널 (binary erasure channel: BEC)의 가정 하에서, k-SR 노드는 반복 복호 시 k회의 복호 과정을 통해 복구가 가능한 노 드이다.
도 5는 도2의
Figure 112006009006791-PAT00031
패턴을 인수 그래프로 표현한 도면으로, 인수 그래프 상에서 비트노드들과 검사 노드들은 거의 지그재그 형태로 연결되는 것을 알 수 있다. 특히 첫 번째 패러티 패턴을 구성하는 첫 번째 열은 3개의 검사 노드들과 연결되어 있음을 알 수 있다.
본 발명의 일 실시예에 따른 천공 방법에서는 1/3, 1/2, 2/3 등의 특정 부호율에 대해서는 블록단위 천공을 수행하고, 블록단위 천공 만으로 얻을 수 없는 부호율에 대해서는 블록단위 천공 후 특정 블록들을 구성하는 비트들 중 일부를 천공함으로써 원하는 부호율을 얻는다.
본 발명의 일 실시예에서는 설명의 편의상 32열의 블록들로 구성되는 정보 파트와 64열의 블록들로 구성되는 패러티 파트로 구성되는 64행 X 96열의 부호율 R=1/3의 모부호를 예를 들어 설명한다.
상기 모부호로부터 1/2의 부호율을 얻기 위해서는 모든 검사 노드 블록에 대해 연결된 하나의 비트노드 블록을 천공하면 된다. 다시 말해, 패러티 파트의 1, 3, 5, 7,…, 61, 63 번째 블록 열을 천공하면 32개의 블록 열이 천공되어 부호율 R=1/2을 얻게 된다.
한편, 2/3의 부호율을 얻기 위해서는 1/2 부호율 천공 패턴에 2SR 노드의 개수가 최대가 되도록, 다시 말해, 패러티 파트의 1/2 부호율 천공 패턴의 천공된 두 블록 열 사이의 짝수 블록 열을 교번적으로 천공하면 16개의 블록 열이 더 천공되 어 부호율 2/3를 얻을 수 있다.
도 6은 본 발명의 일 실시예에 따른 천공 방법에서 블록 단위 천공을 패턴을 비트 단위로 보인 개념도이다.
도 6에서 보는 바와 같이, 실제 하나의 검사 노드 블록은 다수의 검사 노드들로 구성되며 하나의 비트노드 블록은 다수의 비트노드들로 구성된다. 본 실시예에서는 하나의 노드 블록이 4개의 노드들로 구성된 경우로, 각 검사 노드 블록 (60)은 4 개의 검사 노드들 (61, 62, 63, 64)로 구성되고 각 비트노드 블록 (65)는 4개의 비트노드들 (66, 67, 68, 69)로 구성된다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 천공 방법에서의 부호율에 다른 천공 패턴을 보인 도면들이다.
도 7a는 부호율이 1/3인 모부호의 패러티 파트만을 보인 개략도로서, 0에서 63 번째 비트노드 블록으로 표현되어 있다.
도 7b는 부호율이 1/2인 부호를 생성하기 위한 천공 패턴을 보인 도면으로서,도 7a의 1/3 부호율의 모부호로부터 짝수 번째 비트노드 블록들이 천공된다.
도 7c는 부호율이 2/3인 부호를 생성하기 위한 천공 패턴을 보인 도면으로서, 도 7b의 1/2 부호율의 부호로부터 두 개의 천공된 비트노드 블록 사이에 위치한 비트노드 블록들이 교번적으로 천공된다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 천공 방법에서 부호율 3/4인 부호를 생성하기 위한 천공 패턴을 보인 도면들이다.
부호율이 3/4인 부호를 생성하기 위해서는 64z 개의 패러티 비트들 중 (53+1/3)z 개를 천공해야 한다. 여기서 z는 블록을 구성하는 비트 노드 수이다.
이는 부호율이 2/3인 부호에서 (5+1/3)z = (16/3)z 개의 비트노드를 추가로 천공해야 얻을 수 있다. 따라서, 천공되지 않고 남아 있는 비트노드 블록들에 대해 비트단위 천공을 수행해야 한다. 추가로 천공을 수행해야 할 후보 블록은 b=8n+4(n=0, 1, …, 7)번째 블록들이 된다.
비트 단위 천공은 하나의 블록에서 천공이 요구되는 모든 수의 비트노드를 천공하거나 여러 후보 블록들에 분산하여 비트단위 천공을 수행하는 방식을 고려할 수 있다. 본 실시예에서는 여러 후보 블록들로부터 비트단위 천공을 수행하는 방식을 적용한다.
도 8a의 경우 (16/3)z 개의 천공 대상 비트노드들을 8개의 후보 비트노드 블록들에 고르게 분산시켜 천공을 수행한다. 반면, 도 8b에서는 (5+1/3)z 개의 비트노드들을 5개의 블록과 1개의 (1/3)블록에 분배하여 천공한다. 이 경우, 후보 블록은 b=8n+4 번째 블록이 4SR 노드가 되고 b=8n+3, b=8n+5 번째 블록의 경우 3SR 노드로 변경된다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 천공 방법에서 부호율이 3/8인 부호를 생성하기 위한 천공 패턴을 보인 도면들이다.
R=3/8인 경우 32*(z/3)개의 비트를 천공해야 한다. 도 9a의 천공 패턴은 후보 비트노드 블록 b=2n+1 (32블록)에 32*(z/3)개의 비트를 나누어 천공하는 경우이고, 도 9b의 천공 패턴은 10개의 블록과 1개의 (z/3)블록으로 나누어 천공하는 경우이다.
부호율에 따른 천공 패턴을 일반화 하면, 천공 비트 수 P 가 32z (R<1/2)인 경우 b=2n (n=0, 1, …, 31)블록 을 전송하고 b=2n+1 (n=0,1,…,31)블록에
Figure 112006009006791-PAT00032
또는
Figure 112006009006791-PAT00033
개씩 나누어 비트 천공을 수행한다.
한편, P=32z (R=1/2) 인 경우 b=2n (n=0,1,…,31) 번째 블록을 전송하고 b=2n+1 (n=0,1,…,31)블록을 천공한다.
32z<P<48z (1/2<R<2/3) 인 경우 b=4n(n=0,1,…,15) 번째 블록을 전송하고 b=4n+1, b=4n+3 (n=0,1,…,15) 번째 블록과 b=4n+2 (n=0,1,…,15) 블록에
Figure 112006009006791-PAT00034
또는
Figure 112006009006791-PAT00035
개씩 나누어 비트 천공을 수행한다.
P=60z (R=8/9)인 경우 b=16n(n=0,1,…,7)번째 블록을 전송하고 b=16n+j (n=0,1,…,7) 번째 블록을 천공한다(j=1,2,…,15).
상기한 바와 같이, 부호화 복잡도가 O(N)으로 선형 시간 부호화가 가능한 지그재그 패러티 영역 (dual-diagonal with single 3-weight column)에 대해 본 발명에 따른 개선된 천공패턴을 설계 적용함으로써 천공에 의한 손실을 최소화 할 수 있다.
또한, 본 발명의 LDPC 부호 천공 방법에서는 블록단위 천공과 비트단위 천공 을 모두 적용함으로써 요구되는 모든 부호율의 부호를 얻을 수 있기 때문에 HARQ 및 IR 방식에 융통성 있게 적용할 수 있다.

Claims (14)

  1. 엣지로 연결되는 검사노드와 비트노드로 구성되는 인수 그래프에 의해 표현되며, 정보 영역과패러티 영역을 포함하는 패러티 검사행렬에 의해 복호되는 저밀도패러티검사 (low density parity check: LDPC) 부호에 있어서,
    미리 정해진 부호율의 모부호(mother code)를 생성하고;
    상기 패러티 영역을 구성하는 비트노드들을 z 개씩 블록 단위로 묶고;
    데이터 전송을 위한 전송 부호율(R)과 상기 전송 부호율에 따른 모부호로부터 천공될 천공 비트 수(P)를 결정하고;
    상기 데이터를 전송할 전송 부호율에 따라 블록단위 천공, 비트단위 천공, 또는 블록단위 천공과 비트단위 천공을 모두 수행하는 이중 천공 중 하나의 천공 방식으로 천공을 수행하는 LDPC 부호 천공 방법.
  2. 제 1항에 있어서, 상기 천공을 수행하는 단계는:
    천공 시 성능 열화에 영향을 미치는 정도에 따라 블록의 중요도를 결정하고;
    상기 전송 부호율에 따른 천공 비트 수와 동일 중요도를 갖는 복수 개의 블록의 총 비트 수를 고려하여블록 단위 천공, 비트단위 천공, 및 이중 천공 중 어느 하나에 의해 달성되는 지를 판단하고;
    천공 비트 수와 동일 중요도를 갖는 복수 개의 블록의 총 비트 수가 동일하 여 블록 단위 천공만으로 상기 전송 부호율이 달성될 경우, 상기 전송 부호율에 따라 중요도가 낮은 블록부터 천공을 수행하는 것을 더욱 포함하는 LDPC 천공 방법.
  3. 제 2항에 있어서, 상기 천공을 수행하는 단계는:
    천공 비트 수와 동일 중요도를 갖는 복수 개의 블록의 총 비트 수가 상이하여 상기 전송 부호율이 비트 단위 천공 만으로 달성될 경우, 중요도가 가장 낮은 복수 개의 블록을 선택하여 상기 블록 내의 비트들 끼리의 상호 엣지 연결 상태를 고려하여 비트 단위 천공을 수행하는 것을 더욱 포함하는 LDPC 천공 방법.
  4. 제 3항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 이중 천공에 의해서 달성될 경우, 상기 전송 부호율에 따라 중요도가 가장 낮은 블록부터 천공을 수행하고;
    블록 단위 천공 이후 남아 있는 블록들 중 중요도가 가장 낮은 복수 개의 블록을 선택하여 상기 블록 내의 비트들 끼리의 상호 엣지 연결 상태를 고려하여 비트 단위 천공을 수행 하는 것을 더욱 포함하는 LDPC 천공 방법.
  5. 제 1항에 있어서, 상기 패러티 영역은 무게가 3인 하나의 열과 이중 대각 행 렬을 형성하는 무게가 2인 열들로 구성되는 것을 특징으로 하는 LDPC 부호 천공 방법.
  6. 제 5항에 있어서, 상기 모부호의 부호율은 1/3인 것을 특징으로 하는 LDPC 부호 천공방법.
  7. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 1/2 보다 작은 경우, 비트단위 천공 방식을 선택하고;
    2n+1 (n=0,1,…,31) 번째 블록들로부터
    Figure 112006009006791-PAT00036
    또는
    Figure 112006009006791-PAT00037
    개씩 나누어 비트 단위 천공을 수행하는 LDPC 부호 천공 방법.
  8. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 1/2인 경우, 블록 단위 천공 방식을 선택하고;
    2n+1(n=0,1,…,31) 번째 블록들을 천공하는 LDPC 부호 천공 방법.
  9. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 1/2 보다 크고 2/3 보다 작은 경우, 상기 이중 천공 방식을 선택하고;
    4n+1과 4n+3 (n=0,1,…15) 번째 블록들에 대해 블록 단위 천공을 수행하고;
    4n+2 (n=0,1,…,15) 번째 블록에 대해
    Figure 112006009006791-PAT00038
    또는
    Figure 112006009006791-PAT00039
    개씩 비트 단위 천공을 수행하는 LDPC 부호 천공 방법.
  10. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 2/3 인 경우, 블록 단위 천공 방식을 선택 하고;
    4n+1, 4n+2, 4n+3 (n=0,1,…,15) 번째 블록들을 천공하는 LDPC 부호 천공 방법.
  11. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 2/3 보다 크고 4/5 보다 작은 경우, 이중 천공 방식을 선택하고;
    8n+1, 8n+2, 8n+3, 8n+5, 8n+6, 8n+7 (n=0,1,…,7) 번째 블록들에 대해 블록 단위 천공을 수행하고;
    8n+4 (n=0,1,…,7) 블록에 대해
    Figure 112006009006791-PAT00040
    또는
    Figure 112006009006791-PAT00041
    개씩 비트단위 천공을 수행하는 LDPC 부호 천공 방법.
  12. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 4/5인 경우, 블록 단위 천공 방식을 선택하고;
    8n+1, 8n+2, 8n+3, 8n+5, 8n+6, 8n+7 (n=0,1,…,7) 번째 블록들에 대해 블록 단위 천공을 수행하는 LDPC 부호 천공 방법.
  13. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 4/5 보다 크고 8/9 보다 작은 경우, 상기 이중 천공 방식을 선택하고;
    16n+j(n=0,1,…,7; j=1,2,3,4,5,6,7,9,…,15) 번째 블록에 대해 블록 단위 천공을 수행하고;
    16n+8(n=0,1,…,7) 번째 블록들에 대해
    Figure 112006009006791-PAT00042
    또는
    Figure 112006009006791-PAT00043
    개씩 비트단위 천공을 수행하는 LDPC 부호 천공 방법.
  14. 제 6항에 있어서, 상기 천공을 수행하는 단계는:
    상기 전송 부호율이 8/9인 경우, 상기 블록 단위 천공 방식을 선택하고;
    16n+j(n=0,1,…,7; j=1,2,3,4,5,6,7,9,…,15) 번째 블록에 대해 블록 단위 천공을 수행하는 LDPC 부호 천공 방법.
KR1020060011664A 2006-01-13 2006-02-07 저밀도 패러티 검사 부호의 천공 방법 Ceased KR20070080392A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060011664A KR20070080392A (ko) 2006-02-07 2006-02-07 저밀도 패러티 검사 부호의 천공 방법
US11/653,611 US7787868B2 (en) 2006-01-13 2007-01-16 Terminal apparatus and method for providing media transmission time information in a PoC system and PoC system for the same
US11/703,520 US20070202889A1 (en) 2006-02-07 2007-02-07 Method for puncturing a low density parity check code
EP07002653A EP1837998A3 (en) 2006-02-07 2007-02-07 Method for puncturing a low density parity check code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011664A KR20070080392A (ko) 2006-02-07 2006-02-07 저밀도 패러티 검사 부호의 천공 방법

Publications (1)

Publication Number Publication Date
KR20070080392A true KR20070080392A (ko) 2007-08-10

Family

ID=38430528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011664A Ceased KR20070080392A (ko) 2006-01-13 2006-02-07 저밀도 패러티 검사 부호의 천공 방법

Country Status (3)

Country Link
US (1) US20070202889A1 (ko)
EP (1) EP1837998A3 (ko)
KR (1) KR20070080392A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166364B2 (en) 2008-08-04 2012-04-24 Seagate Technology Llc Low density parity check decoder using multiple variable node degree distribution codes
US8443270B2 (en) * 2008-12-09 2013-05-14 Entropic Communications, Inc. Multiple input hardware reuse using LDPC codes
US8375278B2 (en) * 2009-07-21 2013-02-12 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US9397699B2 (en) * 2009-07-21 2016-07-19 Ramot At Tel Aviv University Ltd. Compact decoding of punctured codes
US8516352B2 (en) * 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8516351B2 (en) * 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
TWI562560B (en) * 2011-05-09 2016-12-11 Sony Corp Encoder and encoding method providing incremental redundancy
CN104967455B (zh) * 2015-07-09 2018-02-23 北京邮电大学 空间耦合低密度奇偶校验码的递归编码方法
CN105490684B (zh) * 2015-11-30 2019-06-04 华侨大学 一种有限长ldpc码的打孔算法
CN107919941B (zh) * 2016-10-10 2022-01-25 深圳市硅派科技有限公司 基于重叠复用的调制解调方法和装置
US10348329B2 (en) * 2017-02-13 2019-07-09 Qualcomm Incorporated Low density parity check (LDPC) circular buffer rate matching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961888B2 (en) * 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
US7222284B2 (en) * 2003-06-26 2007-05-22 Nokia Corporation Low-density parity-check codes for multiple code rates
JP4534128B2 (ja) * 2004-03-05 2010-09-01 ソニー株式会社 符号化方法および装置
US7757150B2 (en) * 2004-08-13 2010-07-13 Nokia Corporation Structured puncturing of irregular low-density parity-check (LDPC) codes
EP1641128A1 (en) * 2004-09-22 2006-03-29 STMicroelectronics N.V. Method and device for delivering punctured code words encoded with a LDPC code.
EP1653629B1 (en) 2004-10-27 2008-02-20 Samsung Electronics Co.,Ltd. Method for puncturing an LDPC channel code
US7581159B2 (en) * 2004-11-23 2009-08-25 Texas Instruments Incorporated Simplified decoding using structured and punctured LDPC codes
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver

Also Published As

Publication number Publication date
EP1837998A2 (en) 2007-09-26
US20070202889A1 (en) 2007-08-30
EP1837998A3 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100703483B1 (ko) 저밀도 패러티 검사 부호의 천공 방법
KR100640399B1 (ko) 저밀도 패리티 검사 채널 부호의 천공 방법
US20030079171A1 (en) Forward error correction
KR100943623B1 (ko) 저밀도 패러티 검사 부호의 천공기법
EP1506621B1 (en) Decoding of chain reaction codes through inactivation of recovered symbols
EP1837998A2 (en) Method for puncturing a low density parity check code
US8347170B2 (en) Method and apparatus for performing decoding using LDPC code
KR101208546B1 (ko) 저밀도 패리티 체크 행렬을 이용한 부호화 및 복호화 방법
KR100922956B1 (ko) 저밀도 패리티 검사 코드의 부호화 방법
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
US20110119554A1 (en) Method for transmitting non-binary codes and decoding the same
KR20050123336A (ko) Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법
JP2008514106A (ja) Ldpcコードを用いた符号化及び復号化方法
KR20090003164A (ko) 검사 행렬 생성 방법
KR100918741B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
KR100981501B1 (ko) 통신 시스템에서 신호 송신 장치 및 방법
US8214717B2 (en) Apparatus and method for decoding LDPC code based on prototype parity check matrixes
KR100981500B1 (ko) 저밀도 패러티 검사 부호 기반의 하이브리드 재전송 방법
KR20080084532A (ko) Ldpc 코드를 이용한 부호화 및 복호화 방법
KR20090063922A (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR101147768B1 (ko) 채널 코드를 이용한 복호화 방법 및 장치
CN101764620B (zh) 用于使用信道代码解码的装置和方法
KR101253184B1 (ko) 모델 행렬을 이용하여 ldpc 부호화를 수행한 데이터를천공하는 방법
KR101276845B1 (ko) 복수의 레이어들을 이용하여 ldpc 복호화를 수행하는방법
CN101305521B (zh) 使用低密度奇偶校验码编码和解码的方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060207

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080204

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060207

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090721

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100105

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090721

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I