[go: up one dir, main page]

KR20070071053A - CMOS image sensor and its manufacturing method - Google Patents

CMOS image sensor and its manufacturing method Download PDF

Info

Publication number
KR20070071053A
KR20070071053A KR1020050134201A KR20050134201A KR20070071053A KR 20070071053 A KR20070071053 A KR 20070071053A KR 1020050134201 A KR1020050134201 A KR 1020050134201A KR 20050134201 A KR20050134201 A KR 20050134201A KR 20070071053 A KR20070071053 A KR 20070071053A
Authority
KR
South Korea
Prior art keywords
floating diffusion
diffusion region
image sensor
forming
cmos image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050134201A
Other languages
Korean (ko)
Inventor
임부택
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050134201A priority Critical patent/KR20070071053A/en
Publication of KR20070071053A publication Critical patent/KR20070071053A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/803Pixels having integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/803Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033Photosensitive area

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 플로팅 확산영역의 캐패시턴스를 증가시켜 광감응도를 향상시키는 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다. 이를 위해 본 발명은, 씨모스 이미지 센서는 빛을 받아 광전하를 생성하는 포토다이오드, 상기 포토다이오드에서 모아진 광전하를 플로팅 확산영역으로 운송하기 위한 트랜스퍼 트랜지스터 및 상기 플로팅 확산영역과 접하여 상기 플로팅 확산영역의 캐패시턴스를 증가시키는 트랜치 캐패시터를 포함하는 씨모스 이미지 센서가 제공된다. 또한, 반도체 기판의 활성영역에 트랜치를 형성하는 단계, 상기 트랜치가 형성된 기판 상에 게이트 산화막 및 폴리실리콘막을 순차적으로 증착하는 단계, 상기 게이트 산화막 및 폴리실리콘막을 선택적으로 식각하여 트랜스퍼 트랜지스터의 게이트 전극 및 트랜치 캐패시터를 형성하는 단계, 상기 트랜스퍼 트랜지스터의 게이트 전극의 일측의 상기 반도체 기판에 플로팅 확산영역을 형성하는 단계 및 상기 플로팅 확산영역과 상기 트랜치 캐패시터를 접속시키는 금속 배선을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a CMOS image sensor and a method of manufacturing the same, which increase the capacitance of the floating diffusion region to improve light sensitivity during semiconductor device manufacturing processes. To this end, the present invention, the CMOS image sensor is a photodiode that receives light to generate photocharge, a transfer transistor for transporting the photocharge collected from the photodiode to the floating diffusion region and the floating diffusion region in contact with the floating diffusion region A CMOS image sensor is provided that includes a trench capacitor that increases the capacitance of the transistor. The method may further include forming a trench in an active region of a semiconductor substrate, sequentially depositing a gate oxide film and a polysilicon film on the trench-formed substrate, selectively etching the gate oxide film and the polysilicon film, and forming a gate electrode of a transfer transistor. Forming a trench capacitor, forming a floating diffusion region in the semiconductor substrate on one side of the gate electrode of the transfer transistor, and forming a metal wiring connecting the floating diffusion region and the trench capacitor. A method of manufacturing an image sensor is provided.

Description

씨모스 이미지 센서 및 그 제조 방법{CMOS IMAGE SENSOR, AND METHOD FOR FABRICATING THE SAME}CMOS image sensor and its manufacturing method {CMOS IMAGE SENSOR, AND METHOD FOR FABRICATING THE SAME}

도 1은 통상의 씨모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도.1 is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor.

도 2는 본 발명의 일 실시예에 따른 씨모스 이미지 센서를 나타낸 회로도.2 is a circuit diagram illustrating a CMOS image sensor according to an exemplary embodiment of the present invention.

도 3a 내지 도 3c는 도 2의 트랜치 캐패시터의 형성 공정을 나타낸 단면도.3A to 3C are cross-sectional views illustrating a process of forming the trench capacitor of FIG. 2.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 포토다이오드 21 : 트랜스퍼 트랜지스터20 photodiode 21 transfer transistor

22 : 플로팅 확산영역 23 : 리셋 트랜지스터22: floating diffusion region 23: reset transistor

24 : 드라이버 트랜지스터 25 : 셀렉트 트랜지스터24: driver transistor 25: select transistor

26 : 로드 트랜지스터 27 : 트랜치 캐패시터26: load transistor 27: trench capacitor

본 발명은 반도체 제조 기술에 관한 것으로, 특히 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor manufacturing technology, and more particularly, to a CMOS image sensor and a manufacturing method thereof.

일반적으로, 이미지 센서는 디지털 카메라, 휴대폰 등의 가정용 제품이나, 병원에서 사용되는 내시경, 지구를 돌고 있는 인공위성의 망원경에 이르기까지 매우 광범위한 분야에서 사용되고 있으며, 다양한 이미지 센서중, 씨모스 제조 기술로 생산되는 씨모스(CMOS) 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 모스(MOS)트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. In general, image sensors are used in a wide range of fields, from home products such as digital cameras and mobile phones, to endoscopes used in hospitals, and to satellite telescopes around the earth. The CMOS image sensor is a device that converts an optical image into an electrical signal, and employs a switching method in which a MOS transistor is formed by the number of pixels and the output is sequentially detected using the MOS transistor.

씨모스 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 씨씨디(CCD) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있어서 휴대폰, PC, 감시 카메라 등의 저가, 저전력을 요하는 분야에 쓰이고 있다. The CMOS image sensor is simpler to drive than the CCD image sensor, which is widely used as a conventional image sensor, enables various scanning methods, and can integrate signal processing circuits onto a single chip. In addition to the use of compatible CMOS technology, the manufacturing cost can be lowered and the power consumption is significantly lower. Therefore, it is used in low cost and low power fields such as mobile phones, PCs and surveillance cameras.

도 1은 통상의 씨모스 이미지 센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(10)와, 포토다이오드(10)에서 모아진 광전하를 플로팅확산영역(12)으로 운송하기 위한 트랜스퍼 트랜지스터(11)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(12)를 리셋시키기 위한 리셋 트랜지스터 (13)와, 플로팅 확산영역의 전압이 게이트로 인가되 어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(14)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(15)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(16)가 형성된 모습을 도시하고 있다.FIG. 1 is a circuit diagram illustrating a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor. 10), the transfer transistor 11 for transporting the photocharges collected from the photodiode 10 to the floating diffusion region 12, and setting the potential of the floating diffusion region to a desired value and discharging electric charges to discharge the floating diffusion region ( 12, a reset transistor 13 for resetting the voltage, a voltage of the floating diffusion region is applied to the gate, and a drive transistor 14 serving as a source follower buffer amplifier, and a switching role. It consists of a select transistor 15 which performs an addressing role. Outside the unit pixel, a load transistor 16 is formed to read an output signal.

여기서, 플로팅 확산영역(12)의 캐패시턴스(capacitance)는 씨모스 이미지 센서의 광감응도가 결정되기 때문에 상당히 중요한 파라미터(parameter)이다. 그래서 플로팅 확산영역(12)의 캐패시턴스가 너무 작으면 포토다이오드(10)에서 넘어오는 전하가 모두 플로팅 확산영역(12)에 로드(load)되지 못하고, 플로팅 확산영역(12)의 캐패시턴스가 너무 크면 광감응도가 무디어져서 적절한 출력을 기대하기 어렵다. Here, the capacitance of the floating diffusion region 12 is a very important parameter since the photosensitivity of the CMOS image sensor is determined. Thus, if the capacitance of the floating diffusion region 12 is too small, all the charges from the photodiode 10 cannot be loaded into the floating diffusion region 12, and if the capacitance of the floating diffusion region 12 is too large, the light Sensitivity is blunted and it is difficult to expect proper output

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 플로팅 확산영역의 캐패시턴스를 증가시켜 광감응도를 향상시키는 씨모스 이미지 센서 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a CMOS image sensor and a method of manufacturing the same, which have been proposed to solve the above-described problems of the prior art and improve the light sensitivity by increasing the capacitance of the floating diffusion region.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 씨모스 이미지 센서는 빛을 받아 광전하를 생성하는 포토다이오드, 상기 포토다이오드에서 모아진 광전하를 플로팅 확산영역으로 운송하기 위한 트랜스퍼 트랜지스터 및 상기 플로팅 확산영역과 접하여 상기 플로팅 확산영역의 캐패시턴스를 증가시키는 트랜치 캐패시터를 포함하는 씨모스 이미지 센서가 제공된다. According to an aspect of the present invention for achieving the above object, the CMOS image sensor is a photodiode that receives light to generate a photocharge, a transfer transistor for transporting the photocharge collected from the photodiode to the floating diffusion region and the A CMOS image sensor is provided that includes a trench capacitor in contact with the floating diffusion to increase the capacitance of the floating diffusion.

또한, 반도체 기판의 활성영역에 트랜치를 형성하는 단계, 상기 트랜치가 형성된 기판 상에 게이트 산화막 및 폴리실리콘막을 순차적으로 증착하는 단계, 상기 게이트 산화막 및 폴리실리콘막을 선택적으로 식각하여 트랜스퍼 트랜지스터의 게이트 전극 및 트랜치 캐패시터를 형성하는 단계, 상기 트랜스퍼 트랜지스터의 게이트 전극의 일측의 상기 반도체 기판에 플로팅 확산영역을 형성하는 단계 및 상기 플로팅 확산영역과 상기 트랜치 캐패시터를 접속시키는 금속 배선을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.The method may further include forming a trench in an active region of a semiconductor substrate, sequentially depositing a gate oxide film and a polysilicon film on the trench-formed substrate, selectively etching the gate oxide film and the polysilicon film, and forming a gate electrode of a transfer transistor. Forming a trench capacitor, forming a floating diffusion region in the semiconductor substrate on one side of the gate electrode of the transfer transistor, and forming a metal wiring connecting the floating diffusion region and the trench capacitor. A method of manufacturing an image sensor is provided.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2는 본 발명의 일 실시예에 따른 씨모스 이미지 센서를 나타낸 회로도이다.2 is a circuit diagram illustrating a CMOS image sensor according to an exemplary embodiment of the present invention.

도 2를 참조하면, 씨모스 이미지 센서는 빛을 받아 광전하를 생성하는 포토다이오드(20)와, 포토다이오드(20)에서 모아진 광전하를 플로팅 확산영역(22)으로 운송하기 위한 트랜스퍼 트랜지스터(21)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(22)를 리셋시키기 위한 리셋 트랜지 스터 (23)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(24)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(25) 및 상기 플로팅 확산영역(22)의 인접 지역에 형성되어 상기 플로팅 확산영역(22)의 캐패시턴스를 증가시키는 트랜치 캐패시터(27)로 구비된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(26)가 구비된다. 이때, 트랜치 캐패시터(27)는 폴리실리콘-절연막-폴리실리콘(Poly-Insulator-Poly; PIP)으로 형성한다. Referring to FIG. 2, the CMOS image sensor includes a photodiode 20 that receives light to generate photocharges, and a transfer transistor 21 for transporting the photocharges collected from the photodiode 20 to the floating diffusion region 22. ), A reset transistor 23 for resetting the floating diffusion region 22 by setting the potential of the floating diffusion region to a desired value and discharging electric charges, and a voltage of the floating diffusion region is applied to the gate to supply a source follower buffer. A drive transistor 24 serving as an amplifier (Source Follower Buffer Amplifier), a select transistor 25 serving as an addressing role as a switching role, and an adjacent region of the floating diffusion region 22. It is provided with a trench capacitor 27 to increase the capacitance of the floating diffusion region (22). Outside the unit pixel, a load transistor 26 is provided to read an output signal. In this case, the trench capacitor 27 is made of polysilicon-insulating film-polysilicon (PIP).

도 3a 내지 도 3c는 도 2의 트랜치 캐패시터(27)의 형성 공정을 나타낸 단면도이다. 그리고, 도 2의 도면 부호를 인용하여 설명한다.3A to 3C are cross-sectional views illustrating a process of forming the trench capacitor 27 of FIG. 2. The reference numerals in FIG. 2 will be described with reference.

트랜치 캐패시터(27)의 형성 공정은 우선, 도 3a에 도시된 바와 같이, 반도체 기판(301)에 활성영역과 소자분리영역을 정의하는 소자분리막(302)을 형성한다.In the process of forming the trench capacitor 27, first, as shown in FIG. 3A, an isolation layer 302 defining an active region and an isolation region is formed on the semiconductor substrate 301.

이때, 상기 반도체 기판(301)은 p+형 기판 상에 저농도의 p에피층이 형성된 것으로써, 상기 고농도의 p+형 기판 상에 저농도의 p에피층을 사용하는 이유는 첫째, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층의 하부에 고농도의 p+형 기판을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.In this case, the semiconductor substrate 301 is formed with a low concentration p epi layer on the p + type substrate, the reason for using a low concentration p epi layer on the high concentration p + type substrate, First, a low concentration p epi layer is It can increase the depth of the photodiode's depletion region largely and deeply, thereby increasing the photodiode's ability to collect photocharges. Second, the high concentration of p + at the bottom of the p-type epilayer. Having a substrate allows the charge to quickly recombine before it spreads to neighboring pixels, thus reducing the random diffusion of the photocharge, thus reducing the change in the transfer function of the photocharge. to be.

그리고, 상기 소자분리막(302)는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI 공정을 통하여 형성된다.In addition, the device isolation layer 302 is formed through an STI process that hardly has a bird's beak and thus may reduce an area to be electrically separated between devices according to high integration of devices.

이어서, 상기 반도체 기판(301)의 활성영역이 일부 노출되도록 패드층을 형성하고 이를 식각 장벽으로 상기 반도체 기판(301)을 식각하여 트랜치(303)를 형성한다.Subsequently, a pad layer is formed to partially expose the active region of the semiconductor substrate 301, and the trench 303 is formed by etching the semiconductor substrate 301 using an etching barrier.

다음으로, 도 3b에 도시된 바와 같이, 상기 트랜치(303)가 형성된 기판 상에 게이트 산화막(304)과 폴리실리콘막(305)을 순차적으로 증착한다. 이때 상기 트랜치(303)는 폴리실리콘막(305)에 의해 매립된다.Next, as shown in FIG. 3B, the gate oxide film 304 and the polysilicon film 305 are sequentially deposited on the substrate on which the trench 303 is formed. In this case, the trench 303 is buried by the polysilicon film 305.

다음으로, 도 3c에 도시된 바와 같이, 상기 게이트 산화막(304)과 폴리실리콘막(305)을 선택적 식각하여 트랜스퍼 트랜지스터(Tx)의 게이트 전극(304, 305)과 반도체 기판(301)/게이트 산화막(304)/폴리실리콘막(305)의 구조를 갖는 트랜치 캐패시터(27)를 형성한다.Next, as shown in FIG. 3C, the gate oxide layer 304 and the polysilicon layer 305 are selectively etched to form the gate electrodes 304 and 305 and the semiconductor substrate 301 / gate oxide layer of the transfer transistor Tx. A trench capacitor 27 having a structure of 304 / polysilicon film 305 is formed.

이어서, 상기 트랜스퍼 트랜지스터(Tx)의 게이트 전극(304, 305)의 일측면에 불순물을 주입하여 포토다이오드(PD)를 형성하고, 타측면에 플로팅 확산영역(FD)을 형성한다. Subsequently, impurities are injected into one side of the gate electrodes 304 and 305 of the transfer transistor Tx to form a photodiode PD, and a floating diffusion region FD is formed on the other side.

그리고, 상기 트랜치 캐패시터(27)의 상부층인 폴리실리콘막(305)과 접하고 상기 플로팅 확산영역(FD)과 접하는 금속배선(306)을 형성한다. A metal wiring 306 is formed to contact the polysilicon layer 305, which is an upper layer of the trench capacitor 27, and to contact the floating diffusion region FD.

전술한 바와 같이, 본 발명은 단위 픽셀의 크기에 영향을 받지 않고 플로팅 확산영역(22)의 캐패시턴스를 증가시킬 수 있는 트랜치 캐피시터(27)를 형성하여 플로팅 확산영역(22)의 캐패시턴스를 증가시킨다.As described above, the present invention increases the capacitance of the floating diffusion region 22 by forming a trench capacitor 27 that can increase the capacitance of the floating diffusion region 22 without being affected by the size of the unit pixel.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 살펴본 바와 같이, 본 발명은 플로팅 확산영역과 접하는 트랜치 캐패시터를 형성하여 단위 픽셀의 크기에 영향을 받지 않고 플로팅 확산영역의 캐패시턴스를 증가시킨다.As described above, the present invention forms a trench capacitor in contact with the floating diffusion region to increase the capacitance of the floating diffusion region without being affected by the size of the unit pixel.

그리고 트랜치 캐패시터의 용량 조정이 용이하여 상기 플로팅 확산영역의 캐패시턴스를 칩 특성에 맞게 조절이 가능하다.The capacitance of the trench capacitor can be easily adjusted to adjust the capacitance of the floating diffusion region according to the chip characteristics.

Claims (2)

빛을 받아 광전하를 생성하는 포토다이오드;Photodiodes that receive light to generate photocharges; 상기 포토다이오드에서 모아진 광전하를 플로팅 확산영역으로 운송하기 위한 트랜스퍼 트랜지스터; 및A transfer transistor for transporting the photocharges collected by the photodiode to a floating diffusion region; And 상기 플로팅 확산영역과 접하여 상기 플로팅 확산영역의 캐패시턴스를 증가시키는 트랜치 캐패시터A trench capacitor in contact with the floating diffusion region to increase the capacitance of the floating diffusion region 를 포함하는 씨모스 이미지 센서.CMOS image sensor comprising a. 반도체 기판의 활성영역에 트랜치를 형성하는 단계;Forming a trench in an active region of the semiconductor substrate; 상기 트랜치가 형성된 기판 상에 게이트 산화막 및 폴리실리콘막을 순차적으로 증착하는 단계;Sequentially depositing a gate oxide film and a polysilicon film on the trench-formed substrate; 상기 게이트 산화막 및 폴리실리콘막을 선택적으로 식각하여 트랜스퍼 트랜지스터의 게이트 전극 및 트랜치 캐패시터를 형성하는 단계;Selectively etching the gate oxide layer and the polysilicon layer to form a gate electrode and a trench capacitor of a transfer transistor; 상기 트랜스퍼 트랜지스터의 게이트 전극의 일측의 상기 반도체 기판에 플로팅 확산영역을 형성하는 단계; 및Forming a floating diffusion region in the semiconductor substrate on one side of a gate electrode of the transfer transistor; And 상기 플로팅 확산영역과 상기 트랜치 캐패시터를 접속시키는 금속 배선을 형성하는 단계Forming a metal interconnection connecting the floating diffusion region and the trench capacitor 를 포함하는 씨모스 이미지 센서의 제조 방법.Method of manufacturing a CMOS image sensor comprising a.
KR1020050134201A 2005-12-29 2005-12-29 CMOS image sensor and its manufacturing method Withdrawn KR20070071053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134201A KR20070071053A (en) 2005-12-29 2005-12-29 CMOS image sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134201A KR20070071053A (en) 2005-12-29 2005-12-29 CMOS image sensor and its manufacturing method

Publications (1)

Publication Number Publication Date
KR20070071053A true KR20070071053A (en) 2007-07-04

Family

ID=38506252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134201A Withdrawn KR20070071053A (en) 2005-12-29 2005-12-29 CMOS image sensor and its manufacturing method

Country Status (1)

Country Link
KR (1) KR20070071053A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146170B1 (en) * 2009-12-30 2012-05-24 에스케이하이닉스 주식회사 Pixel and cmos image sensor using the same
CN112151557A (en) * 2019-06-26 2020-12-29 格科微电子(上海)有限公司 Implementation method of CMOS image sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146170B1 (en) * 2009-12-30 2012-05-24 에스케이하이닉스 주식회사 Pixel and cmos image sensor using the same
CN112151557A (en) * 2019-06-26 2020-12-29 格科微电子(上海)有限公司 Implementation method of CMOS image sensor

Similar Documents

Publication Publication Date Title
JP4224036B2 (en) Image sensor with embedded photodiode region and method of manufacturing the same
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
US7973342B2 (en) CMOS image sensor and method for manufacturing the same
KR20160019264A (en) CMOS image sensor
JP6273571B2 (en) Solid-state imaging device
JP4304927B2 (en) Solid-state imaging device and manufacturing method thereof
US11652117B2 (en) Image sensing device
CN112243094A (en) Image sensing device
CN102044548A (en) CMOS (Complementary Metal-Oxide-Semiconductor Transistor) image sensor
KR20030008481A (en) Cmos image sensor
KR20090098230A (en) CMOS image sensor reduces leakage current
KR20070071053A (en) CMOS image sensor and its manufacturing method
US20080048221A1 (en) Image sensor and manufacturing method thereof
US20070080413A1 (en) CMOS image sensor and method for manufacturing the same
KR100922930B1 (en) Image sensor and manufacturing method of image sensor
KR100707080B1 (en) CMOS image sensor and its manufacturing method
KR20020058560A (en) Image sensor capable increasing light sensitivity of photodiode and method for forming the same
KR100736524B1 (en) Image sensor
KR100670510B1 (en) Manufacturing Method of CMOS Image Sensor
KR100728644B1 (en) Manufacturing Method of CMOS Image Sensor
KR20070001535A (en) Manufacturing Method of CMOS Image Sensor
KR20020052792A (en) Image sensor capable of increasing area of photodiode and method for fabricating the same
KR20020045868A (en) Image sensor capable of increasing photo diode area and method for fabricating the same
KR20060131007A (en) CMOS image sensor and its manufacturing method
KR20070000816A (en) Manufacturing Method of CMOS Image Sensor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051229

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20090714

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid