[go: up one dir, main page]

KR20070066051A - Analysis method of power supply circuit noise using 2 terminal network theory - Google Patents

Analysis method of power supply circuit noise using 2 terminal network theory Download PDF

Info

Publication number
KR20070066051A
KR20070066051A KR1020050126753A KR20050126753A KR20070066051A KR 20070066051 A KR20070066051 A KR 20070066051A KR 1020050126753 A KR1020050126753 A KR 1020050126753A KR 20050126753 A KR20050126753 A KR 20050126753A KR 20070066051 A KR20070066051 A KR 20070066051A
Authority
KR
South Korea
Prior art keywords
power supply
supply circuit
matrix
transmission line
terminal network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050126753A
Other languages
Korean (ko)
Inventor
정원주
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020050126753A priority Critical patent/KR20070066051A/en
Publication of KR20070066051A publication Critical patent/KR20070066051A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/0004—Impedance-matching networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Electromagnetism (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 전자 시스템에 사용되는 전원부 회로에 대하여 2단자망 이론을 이용하여 입력 및 출력 임피던스 매칭에 필요한 최적의 커패시터 및 인덕터 값을 산정함으로써 최적의 전원부 회로 구성이 가능하도록 한 2단자망 이론을 이용한 전원부 회로 노이즈 분석 방법에 관한 것이다.The present invention utilizes the two-terminal network theory that enables the optimal power supply circuit configuration by calculating the optimal capacitor and inductor values for input and output impedance matching using the two-terminal network theory for the power supply circuit used in the electronic system. The present invention relates to a power supply circuit noise analysis method.

본 발명은 전자 시스템에 사용되는 전원부 회로를 2단자망 이론을 이용하여 등가회로로 모델링한 후에 ABCD 매트릭스로 변환하고, 이를 다시 S-매트릭스로 변환한 후에 주파수 및 커패시터와 인덕터 값을 변경하면서 전력 손실을 이론적으로 산출함으로써, 전원부 회로에 대한 최적의 커패시터 및 인덕터 값을 산정할 수 있게 되며, 이를 통해 전자파 방사 및 전력 손실이 최소화되는 전원부 회로를 설계할 수 있을 뿐만 아니라, 해당되는 전원부 회로 설계 시간 및 비용을 절감할 수 있게 된다.According to the present invention, the power supply circuit used in the electronic system is modeled as an equivalent circuit using the two-terminal network theory, and then converted into an ABCD matrix, and then converted into an S-matrix. Theoretically calculates the optimal capacitor and inductor values for the power supply circuit, which enables the design of the power supply circuit that minimizes electromagnetic radiation and power loss, as well as the corresponding power supply circuit design time and The cost can be reduced.

Description

2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법{Power Module Circuit Noise Analysis Method Using Two-Port Network Theory}Power Module Circuit Noise Analysis Method Using Two-Port Network Theory

도 1은 일반적인 전자 시스템에 사용되는 전원부 회로를 예시한 도면.1 is a diagram illustrating a power supply circuit used in a general electronic system.

도 2는 본 발명에 따른 2단자망 이론을 이용한 전원부 회로 노이즈 분석을 위한 전원부 회로의 등가 모델을 도시한 도면.2 is an equivalent model of a power supply circuit for power supply circuit noise analysis using the two-terminal network theory according to the present invention.

도 3은 전원부 회로가 PCB 기판에 구현되었을 때의 전송선 및 그 전송선에 대한 등가 모델을 도시한 도면.3 is a diagram showing a transmission line when the power supply circuit is implemented on a PCB substrate and an equivalent model for the transmission line.

도 4 내지 도 6은 본 발명에서 전원부 회로에 사용되는 각 소자를 가변하였을 경우의 주파수에 따른 삽입 손실을 나타낸 그래프.4 to 6 are graphs showing the insertion loss according to the frequency when each element used in the power supply circuit in the present invention is varied.

본 발명은 전자 시스템에 사용되는 전원부 회로에 관한 것으로, 특히 2단자망 이론을 이용하여 전원부 회로의 입력 및 출력에 대한 임피던스 매칭에 필요한 최적의 커패시터 및 인덕터 값을 산정함으로써 최적의 전원부 회로 구성이 가능하도록 한 2단자망 이론을 이용한 전원부 회로 노이즈 분석 방법에 관한 것이다.The present invention relates to a power supply circuit used in an electronic system, and in particular, an optimum power supply circuit configuration is possible by calculating an optimal capacitor and inductor value necessary for impedance matching of an input and an output of the power supply circuit using a two-terminal network theory. The circuit noise analysis method using the two-terminal network theory.

일반적으로, 전자 시스템은 여러 가지 서비스를 수행하기 위하여 다양한 기능을 포함하고 있으며, 각 기능을 수행하기 위해 각기 다른 유니트들을 실장하고 있는데, 이러한 유니트들이 정상적인 기능을 수행할 수 있도록 하기 위해서 DC-DC 전원 모듈(DC-DC Board-Mounted Power Module)을 필수적으로 사용하고 있다.In general, electronic systems include various functions to perform various services, and different units are mounted to perform each function. In order to enable these units to perform their normal functions, DC-DC power supplies are provided. Module (DC-DC Board-Mounted Power Module) is essential.

하지만, 전자 시스템에서 사용되는 전원 모듈은 제조사 마다 특성이 다르기 때문에 전원부의 회로 및 그 주변 소자들을 제조사에 맞게 설계를 해야만 하는 불편함이 있으며, 만약, 전원부의 회로 및 주변 소자들은 제조사 특성을 고려하지 않고 설계하는 경우 전원부의 노이즈(Noise) 제어 및 성능을 극대화하기 힘들다는 문제점이 있었다.However, since the power module used in the electronic system has different characteristics for each manufacturer, it is inconvenient to design the circuit of the power supply and its peripheral devices according to the manufacturer. If the circuit and the peripheral devices of the power supply do not consider the manufacturer's characteristics, In the case of design without the power supply, it was difficult to maximize the noise control and performance of the power supply.

이와 관련하여, 일반적인 전원부 회로는 첨부된 도 1과 같은 구성을 가지는데, 여기서, 전원 모듈을 기준으로 왼쪽은 DC -48V 전압을 입력받는 회로부이고, 오른쪽은 DC-DC 변환된 +3V 전압을 출력하는 회로부로서, 이러한 전원부 회로에 대하여 설명하면 다음과 같다.In this regard, a general power supply circuit has a configuration as shown in FIG. 1, where a left side is a circuit unit receiving a DC -48V voltage and a right side is a DC-DC converted + 3V voltage based on a power module. As a circuit unit to be described, the power supply unit circuit will be described as follows.

먼저, 전원 모듈의 왼쪽에 구성된 전압 입력 회로부로 DC -48V가 입력되면, 돌입 전류(Inrush Current)를 방지하기 위해 2개의 인덕터(L1, L2)로 구현된 필터부에서 필터링을 수행하게 되고, 필터부와 전원 모듈 사이에는 2개의 커패시터(C1, C2)와 인덕터(L3)가 병렬로 연결되어 있는데, 이때, 전해 콘덴서로 구성된 2개의 커패시터(C1, C2)는 직류 전압에 존재하는 교류신호와 노이즈를 제거하고, 직류 전원의 안정화를 위해 인덕터(L3)와 병렬로 연결된다.First, when DC -48V is input to the voltage input circuit unit configured on the left side of the power module, filtering is performed in the filter unit implemented with two inductors L1 and L2 to prevent inrush current. Two capacitors C1 and C2 and an inductor L3 are connected in parallel between the negative electrode and the power supply module. At this time, the two capacitors C1 and C2 constituted by the electrolytic capacitor are AC signals and noise present in the DC voltage. Is removed and is connected in parallel with the inductor (L3) to stabilize the DC power supply.

그리고, 전원 모듈은 입력받은 DC -48V를 시스템에 실장된 유니트에서 필요로 하는 직류 전원 즉, DC +3V로 변환하여 공급해 주게 되는데, 이때, 전원 모듈의 오른쪽에는 텐탈 콘덴서로 구성된 2개의 커패시터(C3, C4)를 병렬 연결함으로써 바이어스가 가해졌을 때 유니트로 공급되는 직류 전원에서 발생하는 맥동(Ripple)을 제거하게 된다.In addition, the power module converts the input DC -48V into DC power required by a unit mounted in the system, that is, DC + 3V, and supplies it. At this time, the right side of the power module includes two capacitors (C3) consisting of a tantalum capacitor. By connecting C4) in parallel, the ripple generated from the DC power supplied to the unit when bias is applied is eliminated.

그런데, 종래의 전원부 회로에서는 바이어스가 가해졌을 때 직류 전원에서 발생하는 맥동을 제거하기 위해 2개의 커패시터(C3, C4)를 병렬 연결하고 있지만, 전원부 회로에 대한 노이즈 분석 기술이 전혀 제시되지 못하고 있기 때문에 전술한 커패시터(C3, C4)의 병렬 연결이 얼마만큼 효과가 있는지 검증할 수 있는 방법이 없고, 또한, 전자파 방사가 얼마만큼 나타나는지 확인할 수가 없으며, 이로 인해 야기되는 전원부의 노이즈는 전체 시스템의 전자파(EMI)를 증가시키는 원인이 되는 문제점이 있었다.By the way, in the conventional power supply circuit, two capacitors C3 and C4 are connected in parallel in order to eliminate pulsation generated from the DC power supply when a bias is applied, but no noise analysis technique for the power supply circuit is proposed. There is no way to verify how effective the parallel connection of the above-described capacitors (C3, C4) is, and also, it is not possible to check how much electromagnetic radiation appears, and the noise of the power supply caused by this is caused by electromagnetic waves of the entire system. There was a problem that causes an increase in EMI).

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 전자 시스템에 사용되는 전원부 회로를 2단자망 이론을 이용하여 등가회로로 모델링한 후에 ABCD 매트릭스로 변환하고, 이를 다시 S-매트릭스로 변환한 후에 주파수 및 커패시터와 인덕터 값을 변경하면서 전력 손실을 이론적으로 산출함으로써, 전원부 회로에 대한 최적의 커패시터 및 인덕터 값을 산정할 수 있도록 하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems described above, and its object is to model the power supply circuit used in the electronic system as an equivalent circuit using the two-terminal network theory, and then convert it into an ABCD matrix, and then convert it into an S-matrix. By converting frequency and capacitor and inductor values after conversion, theoretically calculate the power loss, so that the optimum capacitor and inductor values for the power supply circuit can be calculated.

본 발명의 다른 목적은, 전원부 회로에 대한 전력 손실을 이론적으로 산출하 여 최적의 커패시터 및 인덕터 값을 산정함으로써, 전자파 방사 및 전력 손실이 최소화되는 전원부 회로를 빠른 시간에 적은 비용으로 설계할 수 있도록 하는데 있다.Another object of the present invention is to theoretically calculate the power loss for the power supply circuit to calculate the optimal capacitor and inductor values, so that it is possible to design a power supply circuit that minimizes electromagnetic radiation and power loss at a low cost in a short time. It is.

상술한 바와 같은 목적을 해결하기 위한 본 발명의 특징은, 2단자망 이론을 기반으로 전자 시스템에서 사용되는 DC-DC 전원 모듈을 구비하는 전원부 회로를 커패시터와 인덕터 및 전송선으로 구분하여 등가회로로 모델링하는 과정과; 상기 등가회로로 모델링한 전원부 회로를 구성하는 하나 이상의 소자와 전송선을 각각 ABCD 매트릭스로 변환하는 과정과; 상기에서 변환된 각각의 ABCD 매트릭스를 하나의 S-매트릭스로 변환한 후에 주파수 및 커패시터와 인덕터 값을 변경하면서 삽입 손실을 산출하여 노이즈를 분석함으로써 상기 전원부 회로에 대한 최적의 커패시터 및 인덕터 값을 산정하는 과정을 포함하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법을 구현하는데 있다.A feature of the present invention for solving the above object is to model the power supply circuit having a DC-DC power supply module used in the electronic system based on the two-terminal network theory as an equivalent circuit by dividing the capacitor, the inductor and the transmission line Process of doing; Converting each of at least one device and a transmission line constituting the power supply circuit modeled as the equivalent circuit into an ABCD matrix; After converting each ABCD matrix converted into one S-matrix, the insertion loss is calculated by changing the frequency, the capacitor and the inductor value, and the noise is analyzed to calculate the optimum capacitor and inductor value for the power supply circuit. To implement the noise analysis method of the power supply circuit using the two-terminal network theory including the process.

여기서, 상기 하나 이상의 소자와 전송선을 ABCD 매트릭스로 변환하는 과정은, 전원부 회로를 구성하는 하나 이상의 소자와, 각 소자와 소자 사이의 전송선을 정의하는 단계와; 상기에서 정의된 하나 이상의 소자 및 전송선을 Y 어드미턴스와 Z 임피던스 값으로 계산하여 ABCD 매트릭스로 변환하는 단계를 포함하는 것을 특징으로 한다.The converting of the at least one device and the transmission line into an ABCD matrix may include: defining at least one device constituting a power supply circuit and a transmission line between each device and the device; And calculating the at least one device and the transmission line defined above with a Y admittance and a Z impedance value and converting the same into an ABCD matrix.

그리고, 상기 하나 이상의 소자 및 전송선을 ABCD 매트릭스로 변환하는 단계 는, 전송선의 경우 전원부 회로가 PCB 기판에 구현되기 때문에 특정 길이(L)와 선폭(W) 및 높이(H)를 가지는 스트립 라인으로 정의되므로, Z 임피던스 값(

Figure 112005074872445-PAT00001
)으로 계산(β= 2π/λ, L = 소자간 패턴 길이, Z0 = 전송선의 특성 임피던스, 50 오옴(ohm))한 후, 상기 Z 임피던스 값(Za, Zb)을 기반으로 전송선에 대한 등가 모델을 아래의 수학식과 같이 ABCD 매트릭스로 변환하는 것을 특징으로 한다.The conversion of the at least one device and the transmission line into the ABCD matrix is defined as a strip line having a specific length (L), a line width (W), and a height (H) because the power supply circuit is implemented in the PCB substrate. Therefore, the Z impedance value (
Figure 112005074872445-PAT00001
), (L = 2π / λ, L = inter-element pattern length, Z 0 = characteristic impedance of the transmission line, 50 ohms), and then, based on the Z impedance values (Z a , Z b ), The equivalent model is converted into an ABCD matrix as in the following equation.

Figure 112005074872445-PAT00002
Figure 112005074872445-PAT00002

또한, 상기 하나 이상의 소자 및 전송선을 ABCD 매트릭스로 변환하는 단계는, 전원 모듈인 DC-DC 변환기의 입력단을 구성하는 소자들의 경우 Y 어드미턴스와 Z 임피던스 값(

Figure 112005074872445-PAT00003
)으로 계산(f = 주파수)한 후, 상기 Y 어드미턴스 및 Z 임피던스 값(Y1, Y2 Z1, Z2, Z3)을 기반으로 전원 모듈 입력단의 각 소자에 대한 등가 모델을 아래의 수학식과 같이 ABCD 매트릭스로 각각 변환하는 것을 특징으로 한다.The converting of the at least one device and the transmission line into the ABCD matrix may include Y admittance and Z impedance value in the case of devices constituting an input terminal of a DC-DC converter which is a power module.
Figure 112005074872445-PAT00003
), And based on the Y admittance and Z impedance values (Y 1 , Y 2 Z 1 , Z 2 , Z 3 ), the equivalent model for each element of the power module input terminal is It is characterized by converting each to an ABCD matrix as shown in the equation.

Figure 112005074872445-PAT00004
Figure 112005074872445-PAT00004

Figure 112005074872445-PAT00005
Figure 112005074872445-PAT00005

나아가, 상기 하나 이상의 소자 및 전송선을 ABCD 매트릭스로 변환하는 단계는, 전원 모듈의 경우 등가회로로 모델링하면 종단 저항이 되므로, 표준 입력 입피던스가 50 오옴인 특성 임피던스를 가지는 종단 저항이 되는 것을 특징으로 한다.Furthermore, the step of converting the at least one device and the transmission line into the ABCD matrix is a terminating resistor when modeled as an equivalent circuit in the case of a power supply module, so that the standard input impedance is a terminating resistor having a characteristic impedance of 50 ohms. do.

그리고, 상기 각각의 ABCD 매트릭스를 하나의 S-매트릭스로 변환하는 것은, 각 소자와 소자 사이에 전송선이 존재한다는 점을 감안하여 각 소자의 ABCD 매트릭스 사이에 전송선의 ABCD 매트릭스를 삽입한 후에 순서대로 곱하여 S-매트릭스로 변환하되, 시스템에 적용되는 주파수 대역의 범위를 지정하고, 일정 증분값을 적용하여 곱하기 연산을 수행함으로써 아래의 수학식(여기서, ΔS = A+B/Z0+CZ0+D)과 같은 2X2 S-매트릭스로 변환하는 것을 특징으로 한다.The conversion of each ABCD matrix into one S-matrix is performed by inserting the ABCD matrix of the transmission line between the ABCD matrices of each device in order, considering that there is a transmission line between each device and the devices. Convert to S-matrix, but specify the range of frequency band applied to the system and multiply by applying a certain increment to perform the following equation (where Δ S = A + B / Z 0 + CZ 0 + It is characterized in that the conversion to 2X2 S-matrix as shown in D).

Figure 112005074872445-PAT00006
Figure 112005074872445-PAT00006

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 2 단자망 이론을 이용하여 전자 시스템에서 사용되는 DC-DC 전원 모듈에서의 특정 주파수 대역에 대한 삽입 손실(즉, 전원부 회로의 입력에 대 한 출력의 감소분)을 전원부 회로의 수동소자 값을 통해 정략적으로 분석하고, 이를 통해 전원 모듈의 입력과 출력 임피던스 매칭에 필요한 최적의 파라미터 값을 산출하는 전원부 회로 노이즈 분석 알고리즘을 제공함으로써, 전자파 방사 및 전력 손실의 영향을 고려한 전원부 회로의 설계가 가능하게 하고자 하는데, 이를 도 1에 도시된 전원부 회로를 기반으로 설명하기로 한다.In the present invention, using the two-terminal network theory, the insertion loss (that is, the reduction of the output to the input of the power supply circuit) for a specific frequency band in the DC-DC power supply module used in the electronic system is calculated as the passive element value of the power supply circuit. Through this analysis, the power supply circuit noise analysis algorithm that calculates the optimal parameter value for the input and output impedance matching of the power supply module can be provided, allowing the design of the power supply circuit considering the effects of electromagnetic radiation and power loss. This will be described based on the power supply circuit shown in FIG. 1.

도 1에 도시된 바와 같이, 전원부 회로는 전송선 이론을 기반으로 커패시터와 인덕터 및 전송선으로 구분할 수 있으며, 이러한 전원부 회로를 등가회로로 모델링하면 첨부한 도면 도 2와 같이 표시할 수 있고, 이때, 전원부 회로가 PCB 기판에 구현된다는 점을 감안할 때, 전송선은 첨부한 도면 도 3의 (가)와 같이 특정한 길이(L)와 선폭(W) 및 높이(H)를 가지는 스트립 라인(Strip Line)으로 정의되며, L 만큼의 길이를 가지는 전송선의 등가 모델은 도 3의 (나)와 같다.As shown in FIG. 1, the power supply circuit may be divided into a capacitor, an inductor, and a transmission line based on a transmission line theory. When the power supply circuit is modeled as an equivalent circuit, the power supply circuit may be displayed as shown in FIG. 2. Given that the circuit is implemented on the PCB substrate, the transmission line is defined as a strip line having a specific length (L), line width (W) and height (H) as shown in FIG. The equivalent model of the transmission line having a length equal to L is shown in FIG.

이렇게 전원부 회로를 등가회로로 모델링한 후에는 ABCD 매트릭스로 수치 변환한 후, 그 ABCD 매트릭스를 삽입 손실과 반사 손실(Return Loss)을 정량적으로 확인할 수 있는 S-매트릭스로 다시 변환함으로써, 전원부 회로에 가장 적합한 커패시터 및 인덕터 값을 얻을 수 있게 된다.After modeling the power supply circuit as an equivalent circuit, it is numerically converted into an ABCD matrix, and the ABCD matrix is converted back into an S-matrix which can quantitatively check insertion loss and return loss. Appropriate capacitor and inductor values can be obtained.

이를 보다 상세히 설명하면, 본 발명에서 전원부 회로를 ABCD 매트릭스로 수치 변환하기 위해서는 전원부 회로를 구성하는 각 소자(커패시터, 인덕터)와, 각 소자와 소자 사이의 전송선을 정의하고, 정의된 각 소자 및 전송선을 Y 어드미턴스(Y-Admittance)와 Z 임피던스(Z-Impedance) 값으로 계산한 후, 이를 다시 ABCD 매트릭스로 변환해야 하는데, 먼저, 도 3과 같은 등가 모델로 도시되는 전송선을 수 치적으로 표현하면 Z 임피던스 값(Za, Zb)은 아래의 수학식 1과 같은 결과를 얻게 된다. 이때, 전송선의 길이(L)와 선폭(W) 및 높이(H)는 일반적인 PCB 설계 회사에서 사용하는 전원부 패턴의 표준값(L = 0.6cm, W = 0.5cm, H = 0.035cm, εr = 4.2 (FR-4))을 사용한다.In more detail, in the present invention, in order to numerically convert a power supply circuit into an ABCD matrix, each device (capacitor and inductor) constituting the power supply circuit and a transmission line between each device and the device are defined, and each defined device and transmission line are defined. Is calculated as the Y-Admittance and Z-Impedance values, and then converted into the ABCD matrix. First, the transmission line illustrated by the equivalent model shown in FIG. 3 is numerically expressed as Z. Impedance values (Z a , Z b ) are obtained as shown in Equation 1 below. In this case, the length (L), line width (W) and height (H) of the transmission line are the standard values (L = 0.6cm, W = 0.5cm, H = 0.035cm, εr = 4.2 ( FR-4)).

Figure 112005074872445-PAT00007
Figure 112005074872445-PAT00007

여기서, 'β'는 ' 2π/λ(위상 상수)'이고, 'L'은 소자간 패턴 길이를 의미하며, 'Z0'는 전송선의 특성 임피던스로서 50 오옴(ohm)이다.Here, 'β' is '2π / λ (phase constant)', 'L' is the pattern length between devices, and 'Z 0 ' is 50 ohm as a characteristic impedance of the transmission line.

그리고, 앞에서 얻은 Z 임피던스 값(Za, Zb)을 기반으로 전송선에 대한 등가 모델을 ABCD 매트릭스로 변환하면 아래의 수학식 2와 같은 결과를 얻게 된다.In addition, converting the equivalent model for the transmission line into the ABCD matrix based on the Z impedance values (Z a , Z b ) obtained above, the result as shown in Equation 2 below is obtained.

Figure 112005074872445-PAT00008
Figure 112005074872445-PAT00008

다음으로, 전원 모듈인 DC-DC 변환기의 입력단을 구성하는 소자들도 앞에서 설명한 전송선의 경우와 마찬가지로 Y 어드미턴스와 Z 임피던스 값으로 계산하여 ABCD 매트릭스로 변환할 수 있는데, 도 2에 도시한 전원부 회로의 등가 모델을 기반으로 전원 모듈 입력단의 각 소자들에 대한 각각의 주파수(f)에 따른 Y 어드미턴스 및 Z 임피던스 값(Y1, Y2 Z1, Z2, Z3)을 수치적으로 표현하면 이는 아래의 수학식 3과 같은 결과를 얻게 된다.Next, the elements constituting the input terminal of the DC-DC converter, which is a power module, may also be converted into the ABCD matrix by calculating the Y admittance and the Z impedance value as in the case of the transmission line described above. Based on the equivalent model, numerically expressing the Y admittance and Z impedance values (Y 1 , Y 2 Z 1 , Z 2 , Z 3 ) for each frequency (f) for each element of the power module input The result as shown in Equation 3 below is obtained.

Figure 112005074872445-PAT00009
Figure 112005074872445-PAT00009

그리고, 앞에서 얻은 Y 어드미턴스 값(Y1, Y2) 및 Z 임피던스 값(Z1, Z2, Z3)을 기반으로 전원 모듈 입력단에 대한 등가 모델을 ABCD 매트릭스로 각각 변환하면 아래의 수학식 4 및 수학식 5와 같은 결과를 얻게 된다. 이때, 필터부에 대한 Z 임피던스 값(Z1, Z2)은 필터 제조사에서 제시하는 내부 등가회로 값을 사용한다.Then, based on the Y admittance value (Y 1 , Y 2 ) and Z impedance value (Z 1 , Z 2 , Z 3 ) obtained above, the equivalent model for the power module input stage is converted into ABCD matrix, respectively. And (5). At this time, the Z impedance value (Z 1 , Z 2 ) for the filter part uses an internal equivalent circuit value suggested by the filter manufacturer.

Figure 112005074872445-PAT00010
Figure 112005074872445-PAT00010

Figure 112005074872445-PAT00011
Figure 112005074872445-PAT00011

마지막으로, 전원 모듈인 DC-DC 변환기는 등가 모델로 변환하면 이는 종단(Termination) 저항으로서, 각 제조사에게 권고한 표준 입력 임피던스가 50 오옴임을 감안할 때 50 오옴의 특성 임피던스(Zp)를 가지는 종단 저항이 된다.Finally, the DC-DC converter, a power module, converts to an equivalent model, which is a termination resistor, which has a 50 ohm characteristic impedance (Zp), given that the standard input impedance recommended by each manufacturer is 50 ohms. Becomes

이렇게 하여, 전원부 회로에 구성된 DC-DC 변환기의 입력단 및 DC-DC 변환기에 대한 각 소자들과, 각 소자들 사이의 전송선을 Y 어드미턴스 및 Z 임피던스 값으로 계산하여 ABCD 매트릭스로 변환한 후에는 이를 삽입 손실과 반사 손실을 정량적으로 확인할 수 있는 S-매트릭스(Scattering Matrix)로 변환하는 절차를 수행하게 되는데, 이는 각 소자 및 전송선에 대한 ABCD 매트릭스를 아래의 수학식 6과 같은 순서대로 차례대로 곱함으로써 S-매트릭스로 변환하게 된다.In this way, each element of the input terminal of the DC-DC converter and the DC-DC converter configured in the power supply circuit, and the transmission line between the elements are calculated by the Y admittance and Z impedance value, and then converted into the ABCD matrix. The conversion process is performed by converting the loss and return loss into S-Scattering Matrix, which can be quantitatively identified, by multiplying the ABCD matrix for each device and transmission line in order as shown in Equation 6 below. To convert it to a matrix.

Figure 112005074872445-PAT00012
Figure 112005074872445-PAT00012

이때, ABCD 매트릭스를 차례로 곱하여 S-매트릭스로 변환하는데 있어, 각 소자 사이에 전송선이 존재하므로, 각 소자의 ABCD 매트릭스 다음에는 전송선의 ABCD 매트릭스를 곱하여 S-매트릭스로 변환하되, 시스템에 적용되는 주파수 대역의 범위를 지정하고, 일정 증분값을 적용하여 곱하기 연산을 수행함으로써 수학식 7과 같은 2X2 S-매트릭스를 얻을 수 있게 된다.In this case, in order to convert the S-matrix by multiplying the ABCD matrix in turn, since there is a transmission line between each device, after the ABCD matrix of each device multiply the ABCD matrix of the transmission line to convert to the S-matrix, but the frequency band applied to the system By specifying a range and performing a multiplication operation by applying a constant increment value, a 2 × 2 S-matrix as shown in Equation 7 can be obtained.

Figure 112005074872445-PAT00013
Figure 112005074872445-PAT00013

여기서, 'ΔS'는 'A+B/Z0+CZ0+D'이고, S-매트릭스의 원소인 'S12'는 반사 손실을, 'S21'은 삽입 손실을 의미하므로, 해당되는 S-매트릭스를 통해 전원부 회로에 대한 삽입 손실과 반사 손실을 정량적으로 확인할 수 있게 된다.Here, 'Δ S ' is 'A + B / Z 0 + CZ 0 + D', 'S 12 ', which is an element of the S-matrix, is return loss and 'S 21 ' is insertion loss. The S-matrix allows you to quantitatively determine the insertion loss and return loss for the power supply circuit.

참고로, S-매트릭스는 다중 전송 포트의 초고주파 해석에 이용되는 매트릭스로서, 입사파 및 반사파 개념으로 전송선에서 발생하는 현상을 논리적으로 해석하고 분석할 수 있도록 해 주며, ABCD 매트릭스를 S-매트릭스로 변환해 주는 방법은 참고문헌 "Microwave Transistors Amplifier Analysis and Design 2nd Edition"(1997년, Prentice-Hall, Guillermo Gonzalez)의 "1.4~1.8 Matrix Conversion"에서 상세히 설명하고 있다.For reference, the S-matrix is a matrix used for ultra-high frequency analysis of multiple transmission ports, and it is possible to logically analyze and analyze the phenomena occurring in the transmission line with the concept of incident wave and reflected wave, and convert ABCD matrix into S-matrix. How to do this is described in detail in the "1.4 to 1.8 Matrix Conversion" of the reference "Microwave Transistors Amplifier Analysis and Design 2nd Edition" (Prentice-Hall, Guillermo Gonzalez, 1997).

예를 들어, 10 MHz에서 1 GHz까지의 주파수 대역이 적용되는 액세스 MSPP(Access MultiService Provisioning Platforms, 일반 전용회선+음성+이더넷을 단일장비에서 제공하는 차세대 SDH(Synchronous Digital Hierarchy) 장비) 시스템의 VCU(Virtual Concatenation Unit)에서 사용되는 전원부 회로에 있어서, 먼저, 해당 VCU 전원부 회로에 실제 사용되는 커패시터(C1, C2) 및 인덕터(L3)의 값(C1 = 10 uF 무극성 콘덴서, C2 = 10 uF 전해 콘덴서, L3 = 47 uH)을 적용한 경우 이를 S-매트릭스로 변환하여 대략 1MHz 단위로 증분되는 주파수(f)에 따른 삽입 손실을 그래프로 도시하면 첨부한 도면 도 4와 같다. 도 4를 살펴보면, X 축은 1/10000로 정규화한 주파수 값을, Y 축은 삽입 손실을 'dB' 값으로 변환한 것으로, 전체 평균을 고려하면 삽입 손실이 크지는 않지만 특정 주파수 대역에서 삽입 손실이 갑자기 증가하는 것을 알 수 있는데, 이는 전원부 회로의 임피던스 부정합에 의한 방사에 기인한 것으로, 이로 인해 시스템 전체의 평균 EMI 값이 저하된다.For example, VCU (Next-Generation Synchronous Digital Hierarchy (SDH) equipment), which provides access MultiService Provisioning Platforms (MSPP) with a frequency band from 10 MHz to 1 GHz in a single device In the power supply circuit used in the virtual concatenation unit, first, the values of the capacitors C1 and C2 and the inductor L3 actually used in the corresponding VCU power supply circuit (C1 = 10 uF nonpolar capacitor, C2 = 10 uF electrolytic capacitor, When L3 = 47 uH) is applied, the graph shows the insertion loss according to the frequency f, which is converted to the S-matrix and incremented by approximately 1 MHz, as shown in FIG. 4. Referring to FIG. 4, the X-axis converts the frequency value normalized to 1/10000, and the Y-axis converts the insertion loss into a 'dB' value. Considering the overall average, the insertion loss is not large, but the insertion loss suddenly occurs in a specific frequency band. It can be seen that this is due to the radiation caused by the impedance mismatch of the power supply circuit, which lowers the average EMI value of the entire system.

다음으로, 전원부 회로의 어느 한 커패시터 값을 가변(C1 = 10 uF 무극성 콘덴서, C2 = 100 uF 전해 콘덴서, L3 = 47 uH)하였을 경우의 삽입 손실을 그래프로 도시하면 첨부한 도면 도 5와 같으며, 이 경우 이전(도 4)에 비하여 전체 삽입 손실이 크다는 것을 알 수 있는데, 전원부 회로의 DC-DC 변환기 전단에 연결된 어느 한 커패시터(C2) 값의 변화로 인해 입력 임피던스(Zin)가 변화되며, 이로 인해 임피던스 부정합이 더 커졌기 때문에 삽입 손실이 크게 나타난다는 것을 알 수 있다.Next, the insertion loss in the case of varying the capacitor value of the power supply circuit (C1 = 10 uF nonpolar capacitor, C2 = 100 uF electrolytic capacitor, L3 = 47 uH) as shown in the accompanying drawings In this case, it can be seen that the total insertion loss is larger than before (Fig. 4), and the input impedance Z in is changed due to the change in the value of one capacitor C2 connected to the front end of the DC-DC converter of the power supply circuit. As a result, the insertion loss is large because the impedance mismatch is larger.

또한, 전원부 회로의 DC-DC 변환기 전단에 연결된 2개의 커패시터(C1, C2) 값을 모두 가변(C1 = 33 uF 무극성 콘덴서, C2 = 47 uF 전해 콘덴서, L3 = 47 uH)하였을 경우의 삽입 손실을 그래프로 도시하면 첨부한 도면 도 6과 같으며, 이 경우 특정 주파수에서의 큰 삽입 손실은 여전히 남아 있으나, 이전(도 4, 도 5)에 비하여 전체 삽입 손실이 현저히 줄었음을 알 수 있다. 즉, 전원부 회로에 해당 커패시터 및 인덕터 값(C1 = 33 uF 무극성 콘덴서, C2 = 47 uF 전해 콘덴서, L3 = 47 uH)을 적용하는 경우 이전에 비하여 상당히 개선되었음을 알 수 있다.In addition, the insertion loss when the value of the two capacitors (C1, C2) connected to the front end of the DC-DC converter of the power supply circuit is varied (C1 = 33 uF nonpolar capacitor, C2 = 47 uF electrolytic capacitor, L3 = 47 uH) As shown in the accompanying drawings, it is shown in FIG. 6, and in this case, a large insertion loss still remains at a specific frequency, but it can be seen that the total insertion loss is significantly reduced compared to the previous (FIGS. 4 and 5). That is, when the corresponding capacitor and inductor values (C1 = 33 uF nonpolar capacitor, C2 = 47 uF electrolytic capacitor, L3 = 47 uH) are applied to the power supply circuit, the improvement is considerably improved.

따라서, 본 발명에서는 전원부 회로의 등가 모델을 ABCD 매트릭스로 변환하고, 그 ABCD 매트릭스를 다시 S-매트릭스로 변환하여 주파수 및 커패시터와 인덕터 값을 변경하면서 삽입 손실을 산출함으로써, 전원부 회로에 대한 최적의 커패시터 및 인덕터 값을 산정할 수 있고, 이러한 해석 방법을 이용하여 전원부 회로의 각 소자를 정량적으로 분석하여 적용할 수 있게 된다.Therefore, in the present invention, by converting the equivalent model of the power supply circuit to the ABCD matrix, and converting the ABCD matrix back to the S-matrix to calculate the insertion loss while changing the frequency, capacitor and inductor value, the optimum capacitor for the power supply circuit And an inductor value, and by using this analysis method, it is possible to quantitatively analyze and apply each element of the power supply circuit.

나아가, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.In addition, the embodiment according to the present invention is not limited to the above-described embodiments, and various alternatives, modifications, and changes can be made within the scope apparent to those skilled in the art.

이상과 같이, 본 발명은 전자 시스템에 사용되는 전원부 회로를 2단자망 이론을 이용하여 등가회로로 모델링한 후에 ABCD 매트릭스로 변환하고, 이를 다시 S-매트릭스로 변환한 후에 주파수 및 커패시터와 인덕터 값을 변경하면서 전력 손실을 이론적으로 산출함으로써, 전원부 회로에 대한 최적의 커패시터 및 인덕터 값을 산정할 수 있게 되며, 이를 통해 전자파 방사 및 전력 손실이 최소화되는 전원부 회로를 설계할 수 있을 뿐만 아니라, 해당되는 전원부 회로 설계 시간 및 비용을 절감할 수 있게 된다.As described above, in the present invention, the power supply circuit used in the electronic system is modeled as an equivalent circuit using the two-terminal network theory, and then converted into an ABCD matrix, and then converted into an S-matrix, and then the frequency, capacitor, and inductor values are changed. By calculating the power loss theoretically with modifications, it is possible to estimate the optimal capacitor and inductor values for the power supply circuit, which not only allows the design of the power supply circuit that minimizes electromagnetic radiation and power loss, but also the corresponding power supply. This can save circuit design time and cost.

Claims (6)

2단자망 이론을 기반으로 전자 시스템에서 사용되는 DC-DC 전원 모듈을 구비하는 전원부 회로를 커패시터와 인덕터 및 전송선으로 구분하여 등가회로로 모델링하는 과정과;Modeling a power supply circuit including a DC-DC power supply module used in an electronic system based on a two-terminal network theory into an equivalent circuit by dividing the circuit into a capacitor, an inductor, and a transmission line; 상기 등가회로로 모델링한 전원부 회로를 구성하는 하나 이상의 소자와 전송선을 각각 ABCD 매트릭스로 변환하는 과정과;Converting each of at least one device and a transmission line constituting the power supply circuit modeled as the equivalent circuit into an ABCD matrix; 상기에서 변환된 각각의 ABCD 매트릭스를 하나의 S-매트릭스로 변환한 후에 주파수 및 커패시터와 인덕터 값을 변경하면서 삽입 손실을 산출하여 노이즈를 분석함으로써 상기 전원부 회로에 대한 최적의 커패시터 및 인덕터 값을 산정하는 과정을 포함하는 것을 특징으로 하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법.After converting each ABCD matrix converted into one S-matrix, the insertion loss is calculated by changing the frequency, the capacitor and the inductor value, and the noise is analyzed to calculate the optimum capacitor and inductor value for the power supply circuit. Power supply circuit noise analysis method using a two-terminal network theory, characterized in that it comprises a process. 제 1항에 있어서,The method of claim 1, 상기 하나 이상의 소자와 전송선을 ABCD 매트릭스로 변환하는 과정은, 전원부 회로를 구성하는 하나 이상의 소자와, 각 소자와 소자 사이의 전송선을 정의하는 단계와;The converting of the at least one device and the transmission line into an ABCD matrix includes: defining at least one device constituting a power supply circuit and a transmission line between each device and the device; 상기에서 정의된 하나 이상의 소자 및 전송선을 Y 어드미턴스와 Z 임피던스 값으로 계산하여 ABCD 매트릭스로 변환하는 단계를 포함하는 것을 특징으로 하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법.Power supply circuit noise analysis method using the two-terminal network theory characterized in that it comprises the step of calculating the at least one element and the transmission line defined in the Y admittance and Z impedance value to the ABCD matrix. 제 2항에 있어서,The method of claim 2, 상기 하나 이상의 소자 및 전송선을 ABCD 매트릭스로 변환하는 단계는, 전송선의 경우 전원부 회로가 PCB 기판에 구현되기 때문에 특정 길이(L)와 선폭(W) 및 높이(H)를 가지는 스트립 라인으로 정의되므로, Z 임피던스 값(
Figure 112005074872445-PAT00014
)으로 계산(β= 2π/λ, L = 소자간 패턴 길이, Z0 = 전송선의 특성 임피던스, 50 오옴(ohm))한 후, 상기 Z 임피던스 값(Za, Zb)을 기반으로 전송선에 대한 등가 모델을 아래의 수학식과 같이 ABCD 매트릭스로 변환하는 것을 특징으로 하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법.Converting the at least one device and the transmission line into an ABCD matrix is defined as a strip line having a specific length (L), line width (W), and height (H) because the power supply circuit is implemented on the PCB substrate in the case of the transmission line. Z impedance value (
Figure 112005074872445-PAT00014
), (L = 2π / λ, L = inter-element pattern length, Z 0 = characteristic impedance of the transmission line, 50 ohms), and then, based on the Z impedance values (Z a , Z b ), Power circuit noise analysis method using a two-terminal network theory, characterized in that for converting the equivalent model to the ABCD matrix as shown in the following equation.
Figure 112005074872445-PAT00015
Figure 112005074872445-PAT00015
 제 2항에 있어서,The method of claim 2, 상기 하나 이상의 소자 및 전송선을 ABCD 매트릭스로 변환하는 단계는, 전원 모듈인 DC-DC 변환기의 입력단을 구성하는 소자들의 경우 Y 어드미턴스와 Z 임피던스 값 (
Figure 112005074872445-PAT00016
)으로 계산(f = 주파수)한 후, 상기 Y 어드미턴스 및 Z 임피던스 값(Y1, Y2 Z1, Z2, Z3)을 기반으로 전원 모듈 입력단의 각 소자에 대한 등가 모델을 아래의 수학식과 같이 ABCD 매트릭스로 각각 변환하는 것을 특징으로 하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법.The converting of the at least one device and the transmission line into an ABCD matrix may include Y admittance and Z impedance value in the case of devices constituting an input terminal of a DC-DC converter which is a power module.
Figure 112005074872445-PAT00016
), And based on the Y admittance and Z impedance values (Y 1 , Y 2 Z 1 , Z 2 , Z 3 ), the equivalent model for each element of the power module input terminal is Power circuit noise analysis method using the two-terminal network theory, characterized in that each conversion to the ABCD matrix as shown in the equation.
Figure 112005074872445-PAT00017
Figure 112005074872445-PAT00017
Figure 112005074872445-PAT00018
Figure 112005074872445-PAT00018
 제 2항에 있어서,The method of claim 2, 상기 하나 이상의 소자 및 전송선을 ABCD 매트릭스로 변환하는 단계는, 전원 모듈의 경우 등가회로로 모델링하면 종단 저항이 되므로, 표준 입력 입피던스가 50 오옴인 특성 임피던스를 가지는 종단 저항이 되는 것을 특징으로 하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법.The step of converting the at least one device and the transmission line into an ABCD matrix is a terminating resistor when modeled as an equivalent circuit in the case of a power supply module, so that the standard input impedance is a terminating resistor having a characteristic impedance of 50 ohms. An analysis method of power supply circuit noise using terminal network theory. 제 1항에 있어서,The method of claim 1, 상기 각각의 ABCD 매트릭스를 하나의 S-매트릭스로 변환하는 것은, 각 소자와 소자 사이에 전송선이 존재한다는 점을 감안하여 각 소자의 ABCD 매트릭스 사이에 전송선의 ABCD 매트릭스를 삽입한 후에 순서대로 곱하여 S-매트릭스로 변환하되, 시스템에 적용되는 주파수 대역의 범위를 지정하고, 일정 증분값을 적용하여 곱하기 연산을 수행함으로써 아래의 수학식(여기서, ΔS = A+B/Z0+CZ0+D)과 같은 2X2 S-매트릭스로 변환하는 것을 특징으로 하는 2 단자망 이론을 이용한 전원부 회로 노이즈 분석 방법.The conversion of each ABCD matrix into one S-matrix is performed by inserting the ABCD matrix of transmission lines between the ABCD matrices of each device in consideration of the fact that there is a transmission line between each device and the devices, and then multiplying the ABCD matrix by S- matrix. Convert to a matrix, specify the range of frequency bands applied to the system, and perform a multiply operation by applying a certain incremental value, where Δ S = A + B / Z 0 + CZ 0 + D Power supply circuit noise analysis method using a two-terminal network theory, characterized in that the conversion to 2X2 S-matrix such as.
Figure 112005074872445-PAT00019
Figure 112005074872445-PAT00019
KR1020050126753A 2005-12-21 2005-12-21 Analysis method of power supply circuit noise using 2 terminal network theory Withdrawn KR20070066051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050126753A KR20070066051A (en) 2005-12-21 2005-12-21 Analysis method of power supply circuit noise using 2 terminal network theory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126753A KR20070066051A (en) 2005-12-21 2005-12-21 Analysis method of power supply circuit noise using 2 terminal network theory

Publications (1)

Publication Number Publication Date
KR20070066051A true KR20070066051A (en) 2007-06-27

Family

ID=38365145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126753A Withdrawn KR20070066051A (en) 2005-12-21 2005-12-21 Analysis method of power supply circuit noise using 2 terminal network theory

Country Status (1)

Country Link
KR (1) KR20070066051A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264301B2 (en) 2008-12-23 2012-09-11 Samsung Electro-Mechanics Co., Ltd. Modeling circuit of high-frequency device and modeling method thereof
WO2014031823A1 (en) * 2012-08-24 2014-02-27 Rf Micro Devices, Inc Power device and packaging thereof
KR20140126233A (en) * 2013-04-19 2014-10-30 삼성전기주식회사 Composite electronic component, board having the same mounted thereon and power smoothing unit comprising the same
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264301B2 (en) 2008-12-23 2012-09-11 Samsung Electro-Mechanics Co., Ltd. Modeling circuit of high-frequency device and modeling method thereof
US9564497B2 (en) 2012-04-18 2017-02-07 Qorvo Us, Inc. High voltage field effect transitor finger terminations
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
WO2014031823A1 (en) * 2012-08-24 2014-02-27 Rf Micro Devices, Inc Power device and packaging thereof
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9640632B2 (en) 2012-08-24 2017-05-02 Qorvo Us, Inc. Semiconductor device having improved heat dissipation
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
KR20140126233A (en) * 2013-04-19 2014-10-30 삼성전기주식회사 Composite electronic component, board having the same mounted thereon and power smoothing unit comprising the same
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device

Similar Documents

Publication Publication Date Title
KR20070066051A (en) Analysis method of power supply circuit noise using 2 terminal network theory
Chang et al. Design and implementation of filters using transfer functions in the Z domain
JPS60813B2 (en) filter network
DE102016122000A1 (en) Multiplexer with improved isolation, module comprising a multiplexer and a method for designing a multiplexer topology
CN210489791U (en) Gallium arsenide low-pass filter
DE102016201542B4 (en) Frequency multiplier
US20240072405A1 (en) Compact balun with out-of-band spurious suppression
Sertbas et al. A computer-aided design technique for lossless matching networks with mixed, lumped and distributed elements
CN104092477B (en) The method for designing of radio-frequency interface circuit and radio-frequency interface circuit
CN218770034U (en) Directional coupler with wide frequency band and high coupling flatness
Lehto et al. Synthesis of wideband linear-phase FIR filters with a piecewise-polynomial-sinusoidal impulse response
CN204859178U (en) System for restrain power consumption information collection system interfering signal
Zhu et al. A general-purpose circuit model of interdigital capacitor for accurate design of low-loss microstrip circuit
Gudipati et al. Explicit formulas for the design of broadband matching bandpass equalizers with Chebyshev response
Liao et al. S-parameter based macro model of distributed-lumped networks using pade approximation
Erfani et al. Digital design of two-dimensional LC structures
CN222423637U (en) RF amplifier and RF front-end module
Feng et al. Analysis of noise coupling result from overlapping power areas within power delivery networks
Bell Single-passband single-stopband narrow-band filters
CN213340680U (en) Reconfigurable power distributor in 5G communication system
KR100447572B1 (en) Method for Signal Verification in Multi-Coupled Transmission Line System
CN216251060U (en) Power combiner with coupling function and transmitter
CN218276651U (en) Bulk acoustic wave filter
Rehman et al. Mathematical modeling development and synthesis of tapered transmission line resonators and filters
CN215497021U (en) Filter

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051221

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid