[go: up one dir, main page]

KR20060135737A - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20060135737A
KR20060135737A KR1020067015762A KR20067015762A KR20060135737A KR 20060135737 A KR20060135737 A KR 20060135737A KR 1020067015762 A KR1020067015762 A KR 1020067015762A KR 20067015762 A KR20067015762 A KR 20067015762A KR 20060135737 A KR20060135737 A KR 20060135737A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
multilayer structure
pad electrode
dbr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020067015762A
Other languages
English (en)
Other versions
KR101195311B1 (ko
Inventor
아키마사 다나카
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20060135737A publication Critical patent/KR20060135737A/ko
Application granted granted Critical
Publication of KR101195311B1 publication Critical patent/KR101195311B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

반도체 발광 소자는 다층 구조체와, 유리 기판을 구비한다. 다층 구조체는 적층된 복수의 화합물 반도체층을 포함하고 있으며 광을 생성한다. 다층 구조체는 생성되는 광을 발하는 광출사면을 갖고 있고, 그 광에 대하여 광학적으로 투명한 유리 기판이 산화 실리콘으로 이루어지는 막에 의하여 광출사면에 접착되어 있다.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND ITS MANUFACTURING METHOD}
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
최근, CPU의 구동 주파수의 고속화(예를 들면, 10 GHz 이상)에 수반하여, 시스템 장치내 및 장치간의 신호를 광으로 전송하는 광 인터커넥션 기술이 주목되고 있다. 이 광 인터커넥션 기술에는 반도체 수광 소자 및 반도체 발광 소자라고 하는 광반도체 소자가 이용된다.
기판과 기판의 한 쪽의 주면(主面)위에 적층된 복수의 화합물 반도체층을 구비하고, 기판의 다른 쪽의 주면으로부터 광을 출사하는, 이른바 이면 출사형의 반도체 발광 소자가 일본 특개평 2－128481호 공보, 일본 특개평 10－200200호 공보, 및 일본 특개평 11－46038호 공보에 개시되어 있다. 이러한 반도체 발광 소자에서는 하기와 같은 목적으로, 발광 영역의 아래 쪽에 위치하는 기판안의 부분을 부분적으로 박화(薄化)하는 동시에, 해당 부분을 둘러싸도록 기판 두께를 유지한 부분이 형성되어 있다. 제1의 목적은 기판의 광 흡수에 의한 광신호 열화 또는 소실을 막는 것이다. 제2의 목적은 반도체 발광 소자를 외부 기판위에 와이어 본딩 또는 범프 본딩에 의해 설치할 때에, 반도체 발광 소자가 데미지를 받거나, 또는 파손하 는 것을 막는 것이다.
그러나, 상술한 반도체 발광 소자에서는 기판 두께를 유지한 부분이 존재하므로, 반도체 발광 소자의 소형화에는 한계가 있다. 특히, 복수의 발광부를 병설하여 발광 소자 어레이를 형성하는 경우, 발광부간의 피치를 좁게 하는 것이 곤란하기 때문에, 발광 소자 어레이의 사이즈가 커지지 않을 수 없다.
본 발명은 충분한 기계적 강도를 갖고, 소형화가 가능한 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
하나의 측면에 있어서, 본 발명은 다층 구조체를 구비하는 반도체 발광 소자에 관한 것이다. 이 다층 구조체는 적층된 복수의 화합물 반도체층을 포함하고 있으며 광을 생성한다. 다층 구조체는 그 광을 발하는 광출사면을 갖고 있다. 그 광에 대하여 광학적으로 투명한 유리 기판이 산화 실리콘으로 이루어지는 막을 통하여 광출사면에 고정되어 있다.
다층 구조체는 복수의 화합물 반도체층으로서 차례로 적층된 제1 도전형의 제1 분포 브래그(bragg) 반사기(DBR)층, 제1 도전형의 제1 클래드(clad)층, 활성층, 제2 도전형의 제2 클래드층, 및 제2 도전형의 제2 DBR층을 포함하고 있어도 된다. 다층 구조체는 제1 DBR층, 제1 클래드층, 활성층, 제2 클래드층, 및 제2 DBR층을 부분적으로 포함하는 다층 영역과, 그 다층 영역을 둘러싸고, 절연화 또는 반절연화된 전류 협착(狹窄) 영역을 갖고 있어도 된다. 제1 DBR층은 제1 클래드층과 산화 실리콘으로 이루어지는 막 사이에 배치되어 있어도 된다.
다층 구조체는 산화 실리콘으로 이루어지는 막과 제1 DBR층과의 사이에 위치하는 제1 도전형의 컨택트층을 추가로 포함하고 있어도 된다.
다층 구조체는 다층 영역을 포함하는 발광부와, 제1 DBR층, 제1 클래드층, 활성층, 제2 클래드층, 및 제2 DBR층을 부분적으로 포함하는 패드 전극 배치부를 갖고 있어도 된다. 반도체 발광 소자는 발광부상에 배치되고, 다층 영역에 전기적으로 접속된 제1 패드 전극과 패드 전극 배치부상에 배치되고, 컨택트층에 전기적으로 접속된 제2 패드 전극을 추가로 구비하고 있어도 된다.
제2 패드 전극은 발광부와 패드 전극 배치부 사이에 형성된 개구를 통과하여 컨택트층에 전기적으로 접속되어 있어도 된다. 또, 반도체 발광 소자는 제1 패드 전극 및 제2 패드 전극위에 각각 배치된 범프 전극을 추가로 구비하고 있어도 된다.
다층 구조체는 병설된 복수의 발광부를 갖고 있어도 된다.
반도체 발광 소자는 제2 DBR층위에 설치되고, 다층 영역을 덮는 광반사막을 추가로 구비하고 있어도 된다.
유리 기판은 표면 및 이면을 갖고 있고, 유리 기판의 표면은 산화 실리콘으로 이루어지는 막에 접촉하고 있고, 유리 기판의 이면은 다층 구조체로부터 출사하는 광을 받는 렌즈부를 갖고 있어도 된다. 렌즈부는 유리 기판의 최하면보다 움푹 패여 있어도 된다.
다른 측면에 있어서, 본 발명은 다층 구조체를 갖는 반도체 발광 소자의 제조 방법에 관한 것이다. 다층 구조체는 적층된 복수의 화합물 반도체층을 포함하고 있으며 광을 생성한다. 본 발명에 관한 방법은 표면 및 이면을 갖는 반도체 기판과, 표면 및 이면을 갖고, 생성되는 광에 대하여 광학적으로 투명한 유리 기판을 준비하는 공정과, 반도체 기판의 표면에 다층 구조체를 형성하는 공정과, 다층 구조체상에 산화 실리콘으로 이루어지는 막을 형성하는 공정과, 산화 실리콘으로 이루어지는 막을 유리 기판의 표면에 융착하고, 다층 구조체를 유리판에 고정하는 공정과, 다층 구조체가 유리 기판에 고정된 채로 반도체 기판을 제거하는 공정을 구비하고 있다.
반도체 기판을 제거하는 공정은 반도체 기판을 웨트 에칭에 의해 제거해도 된다.
다층 구조체를 형성하는 공정 이전에, 상기 웨트 에칭을 정지시키는 에칭 정지층을, 그 에칭 정지층이 반도체 기판과 다층 구조체와의 사이에 배치되도록 형성하는 공정과, 반도체 기판을 제거하는 공정 이후에, 에칭 정지층을 웨트 에칭에 의해 제거하는 공정을 추가로 구비하고 있어도 된다.
다층 구조체는 복수의 화합물 반도체층으로서, 제1 도전형의 제1 분포 브래그 반사기(DBR)층, 제1 도전형의 제1 클래드층, 활성층, 제2 도전형의 제2 클래드층, 및 제2 도전형의 제2 DBR층을 포함하고 있어도 된다. 다층 구조체를 형성하는 공정은 반도체 기판의 표면에 제2 DBR층, 제2 클래드층, 활성층, 제1 클래드층 및 제1 DBR층을 차례로 적층하는 것을 포함하고 있어도 된다.
다층 구조체를 형성하는 공정은 제1 DBR층을 적층한 후, 다층 구조체의 최상부에 위치하는 제1 도전형의 컨택트층을 형성하는 것을 추가로 포함하고 있어도 된다.
반도체 기판을 제거하는 공정 이후, 제1 DBR층, 제1 클래드층, 활성층, 제2 클래드층, 및 제2 DBR층을 부분적으로 포함하는 다층 영역을 둘러싸고, 절연화 또는 반절연화된 전류 협착 영역을 다층 구조체내에 형성하는 공정과, 다층 영역을 포함하는 발광부와 제1 DBR층, 제1 클래드층, 활성층, 제2 클래드층, 및 제2 DBR층을 부분적으로 포함하는 패드 전극 배치부를 형성하는 공정과, 발광부위에 제1 패드 전극을 형성하고, 그 제1 패드 전극과 다층 영역을 전기적으로 접속하는 동시에, 패드 전극 배치부상에 제2 패드 전극을 형성하고, 그 제2 패드 전극과 컨택트층을 전기적으로 접속하는 공정을 추가로 구비하고 있어도 된다.
발광부 및 패드 전극 배치부를 형성하는 공정은 발광부 및 패드 전극 배치부의 사이에 개구를 형성하는 것을 포함하고 있어도 된다. 제2 패드 전극과 컨택트층을 전기적으로 접속하는 공정은 그 개구를 통과하여 제2 패드 전극과 컨택트층을 전기적으로 접속해도 된다.
본 발명에 관한 방법은 제2 DBR층위에, 다층 영역을 덮는 광반사막을 형성하는 공정을 추가로 구비하고 있어도 된다.
유리 기판의 이면은 다층 구조체로부터 출사하는 광을 받는 렌즈부를 갖고 있어도 된다. 렌즈부는 유리 기판의 최하면보다 움푹 패여 있어도 된다.
본 발명의 상기 및 다른 목적과 신규 특징은 이하의 설명을 첨부한 도면을 참조하여 보다 완전하게 밝혀진다. 단, 도면은 단순한 예시에 지나지 않으며, 본 발명의 기술적 범위를 한정하는 것은 아니다.
도 1은 제1 실시 형태에 관한 반도체 발광 소자를 나타내는 개략 평면도.
도 2는 도 1에 있어서의 II-II선에 따른 개략 단면도.
도 3은 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 4는 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 5는 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 6은 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 7은 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 8은 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 9는 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 10은 제1 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 11은 제2 실시 형태에 관한 반도체 발광 소자를 나타내는 개략 단면도.
도 12는 제2 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 13은 제2 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 14는 제2 실시 형태에 관한 반도체 발광 소자의 제조 공정을 나타내는 개략 단면도.
도 15는 본 실시 형태에 관한 반도체 발광 소자 어레이를 나타내는 개략 단면도.
도 16은 본 실시 형태에 관한 반도체 발광 소자 어레이를 나타내는 개략 단면도.
도 17은 본 실시 형태에 관한 반도체 발광 소자 어레이를 나타내는 개략 평면도.
도 18은 본 실시 형태에 관한 반도체 발광 소자 어레이를 나타내는 개략 평면도.
도 19는 본 실시 형태에 관한 광 인터커넥션 시스템의 구성을 나타내는 개략도.
본 발명의 실시 형태에 관한 반도체 발광 소자에 대해 도면을 참조하여 설명한다. 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 이용하여 중복하는 설명은 생략한다.
제1 실시 형태
도 1은 제1 실시 형태에 관한 반도체 발광 소자를 나타내는 개략 평면도이다. 도 2는 도 1에 있어서의 II-II선에 따른 개략 단면도이다.
반도체 발광 소자 LE1은 다층 구조체 LS와 유리 기판(1)을 구비하고 있다. 이 반도체 발광 소자 LE1은 유리 기판(1)측으로부터 광을 발하는 이면 출사형의 수직 공진기형 면발광 레이저(VCSEL：Vertical Cavity Surface Emitting Laser)이다. 반도체 발광 소자 LE1은 예를 들면 파장대 0.85㎛ 인 근거리 광통신용 발광 소자이다.
다층 구조체 LS는 차례로 적층된 p형(제1 도전형)의 컨택트층(3), p형의 제1 분포 브래그 반사기(Distributed Bragg Reflector：DBR)층(4), p형의 제1 클래드층(5), 활성층(6), n형(제2 도전형)의 제2 클래드층(7), 및 n형의 제2 DBR층(8)을 포함하고 있다. 다층 구조체 LS는 전압이 인가되는 것으로 광을 생성하고, 그 광을 최하면인 광출사면(62)으로부터 출사한다. 광출사면(62)에는 막(10)을 통하여 유리 기판(1)이 고정되어 있다. 유리 기판(1)은 그 두께가 0.3mm 정도이며, 다층 구조체 LS에서 생성되는 광에 대하여 광학적으로 투명하다. 막(10)은 다층 구조체 LS의 제1 DBR층(4)(컨택트층(3))측에 형성된다. 막(10)은 산화 실리콘(SiO2)으로 이루어지고, 두께가 0.1㎛ 정도이다. 컨택트층(3)은 막(10)으로 제1 DBR층(4)과의 사이에 위치한다.
다층 구조체 LS는 발광부(11)와, 패드 전극 배치부(31)를 갖고 있다. 발광 부(11) 및 패드 전극 배치부(31)은 컨택트층(3)위에, 서로 분리되어서 배치되어 있다. 발광부(11)와 패드 전극 배치부(31)와의 사이에는 개구(13)가 형성된다. 개구(13)의 바닥은 컨택트층(3)에 이르고 있다.
발광부(11)는 p형의 제1 DBR층(4a), p형의 제1 클래드층(5a), 활성층(6a), n형의 제2 클래드층(7a), 및 n형의 제2 DBR층(8a)을 포함하고, 개구(13)에 의하여 패드 전극 배치부(31)로부터 떨어져 있다. 발광부(11)에는 절연화 또는 반절연화된 전류 협착 영역(11a)이 형성되어 있다. 전류 협착 영역(11a)은 제1 클래드층(5a), 활성층(6a), 제2 클래드층(7a), 및 제2 DBR층(8a)의 각각의 일부를 포함하는 다층 영역(12)을 둘러싸도록 배치되어 있다. 전류 협착 영역(11a)은 발광부(11)에 있어서의 제2 DBR층(8a)으로부터, 제1 DBR층(4a)과 제1 클래드층(5a)과의 경계 부근에까지 미치고 있다.
발광부(11)의 표면에는 절연막(19)이 형성되어 있다. 절연막(19)은 예를 들면 SiNX로 이루어지고, 두께가 0.2㎛ 정도이다.
발광부(11)에서는 활성층(6a)을 사이에 두는 제1 DBR층(4a)과 제2 DBR층(8a)에 의하여 수직 공진기가 구성된다. 또, 발광부(11)에서는 전류 협착 영역(11a)에 의하여, 활성층(6a)에 공급되는 전류가 협착되며, 발광하는 영역이 제한된다. 즉, 발광부(11)에 있어서 전류 협착 영역(11a)의 내측에 위치하는 상기의 다층 영역(12), 특히 제1 DBR층(4a)과 제2 DBR층(8a)에 끼는 제1 클래드층(5a), 활성층(6a) 및 제2 클래드층(7a)이 발광 영역(11b)으로서 기능하게 된다.
발광부(11)의 표면에는 n측 전극(캐소드)(15)이 배치되어 있다. 이 n측 전극(15)은 절연막(19)에 형성된 컨택트홀(19a)을 통과하여, 제2 DBR층(8a) 중 다층 영역(12)중에 포함되는 부분과 전기적으로 접속되어 있다. n측 전극(15)은 AuGe/Ni/Au의 적층체로 이루어지고, 그 두께는 1.0㎛ 정도이다.
발광부(11)의 윗쪽에 있어서 절연막(19)위에는 n측 패드 전극(23)(제1 패드 전극)이 배치되어 있다. n측 패드 전극(23)은 Ti/Pt/Au의 적층체로 이루어지고, 그 두께는 2㎛ 정도이다. n측 패드 전극(23)상에는 도 2에 나타낸 바와 같이, 범프 전극(41)이 설치되어 있다.
n측 전극(15)과 n측 패드 전극(23)은 배선 전극(25)에 의해 전기적으로 접속되어 있다. 이로 인해, 제2 DBR층(8a)에 있어서 전류 협착 영역(11a)의 내측에 위치하는 부분은 n측 전극(15) 및 배선 전극(25)을 통하여 n측 패드 전극(23) 및 범프 전극(41)에 전기적으로 접속된다. 즉, 캐소드측의 전극의 취출은 n측 전극(15), n측 패드 전극(23), 배선 전극(25) 및 범프 전극(41)에 의해 실현된다.
배선 전극(25)은 발광부(11)의 윗쪽에 있어서 n측 전극(15) 및 절연막(19)위에 배치되어 있다. 배선 전극(25)은 Ti/Pt/Au의 적층체로 이루어지고, 그 두께는 2㎛ 정도이다. 배선 전극(25)은 그 일부가 다층 영역(12) 및 발광 영역(11b)의 윗쪽에 위치하도록 형성되어 있고, 그 부분은 광반사막으로서 기능한다. 또한, 배선 전극(25)은 별도로 광반사막을 설치해도 된다.
패드 전극 배치부(31)는 p형의 제1 DBR층(4b), p형의 제1 클래드층(5b), 활성층(6b), n형의 제2 클래드층(7b), 및 n형의 제2 DBR층(8b)을 포함하고 있고, 개 구(13)에 의하여 발광부(11)로부터 떨어져 있다. 도 1에 나타낸 바와 같이, 패드 전극 배치부(31)는 광출사 방향에서 보아, 발광부(11)를 둘러싸도록 형성되어 있다. 패드 전극 배치부(31)의 표면에도 발광부(11)와 동일하게 절연막(19)이 형성되어 있다.
개구(13)에는 p측 전극(17)이 배치되어 있다. 이 p측 전극(17)은 절연막(19)에 형성된 컨택트홀(19b)을 통과하여 컨택트층(3)과 전기적으로 접속되어 있다. p측 전극(17)은 Cr/Au의 적층체로 이루어지고, 그 두께는 1.0㎛ 정도이다.
패드 전극 배치부(31)의 윗쪽에 있어서 절연막(19)위에는 p측 패드 전극(33)(제2 패드 전극)이 배치되어 있다. p측 패드 전극(33)은 Ti/Pt/Au의 적층체로 이루어지고, 그 두께는 2㎛ 정도이다. p측 패드 전극(33)은 p측 전극(17)과 접속되도록 형성된다. p측 패드 전극(33)에도 n측 패드 전극(23)과 동일하게 범프 전극(41)이 설치된다. n측 패드 전극(23) 및 p측 패드 전극(33)의 유리 기판(1)으로부터의 높이는 거의 동일하다.
p측 전극(17)과 p측 패드 전극(33)과는 전기적으로 접속되어 있다. 이로 인해, 제1 DBR층(4a)은 컨택트층(3) 및 p측 전극(17)을 통해 p측 패드 전극(33) 및 범프 전극(41)에 전기적으로 접속된다. 즉, 애노드측의 전극의 취출은 컨택트층(3), p측 전극(17), p측 패드 전극(33) 및 범프 전극(41)에 의해 실현된다.
컨택트층(3)은 화합물 반도체층에 있어서, 예를 들면 캐리어 농도가 1×1019/㎤ 정도의 GaAs로 이루어진다. 컨택트층(3)의 두께는 0.2㎛ 정도이다. 또한, 컨택트층(3)은 버퍼층으로서도 기능한다.
제1 DBR층(4(4a, 4b))은 조성이 다른 복수의 화합물 반도체층을 교대로 적층한 구조를 갖는 미러층이다. 제1 실시 형태에 있어서, 제1 DBR층(4(4a, 4b))은 논도프의 AlAs층위에, 캐리어 농도가 1×1018/㎤ 정도의 AlGaAs(Al 조성 0.9)층과 캐리어 농도가 1×1018/㎤ 정도의 AlGaAs(Al 조성 0.2)층이 교대로 20층씩 적층되는 것으로 구성되어 있다. AlAs층의 두께는 0.1㎛ 정도이다. 각 AlGaAs(Al 조성 0.9)층의 두께는 0.04㎛ 정도이며, 각 AlGaAs(Al 조성 0.2)층의 두께는 0.02㎛ 정도이다.
제1 클래드층(5(5a, 5b))은 화합물 반도체층에 있어서, 예를 들면 캐리어 농도가 1×1018/㎤ 정도의 AlGaAs로 이루어진다. 제1 클래드층(5(5a, 5b))의 두께는 0.1㎛ 정도이다.
활성층(6(6a, 6b))은 다른 화합물 반도체층이 교대로 적층된 구조를 갖는 다중 양자 우물(MQW：Multiple Quantum Well) 활성층이다. 본 실시 형태에 있어서, 활성층(6(6a, 6b))은 AlGaAs층과 GaAs층이 교대로 3층씩 적층되는 것으로 구성되어 있다. 각 AlGaAs층의 두께는 0.1㎛ 정도이며, 각 GaAs층의 두께는 0.05㎛ 정도이다.
제2 클래드층(7(7a, 7b))은 화합물 반도체층에 있어서, 예를 들면 캐리어 농도가 1×1018/㎤ 정도의 AlGaAs로 이루어진다. 제2 클래드층(7(7a, 7b))의 두께는 0.1㎛ 정도이다.
제2 DBR층(8(8a, 8b))은 제1 DBR층(4(4a, 4b))와 동일하게, 조성이 다른 복수의 화합물 반도체층을 교대로 적층한 구조를 갖는 미러층이다. 본 실시 형태에 있어서, 제2 DBR층(8(8a, 8b))은 캐리어 농도가 1×1018/㎤ 정도의 AlGaAs(Al 조성 0.9)층과 캐리어 농도가 1×1018/㎤ 정도의 AlGaAs(Al 조성 0.2)층이 교대로 30층씩 적층되고, 그 위에 논도프의 GaAs층이 적층되는 것으로 구성되어 있다. 각 AlGaAs(Al 조성 0.9)층의 두께는 0.04㎛ 정도이며, 각 AlGaAs(Al 조성 0.2)층의 두께는 0.02㎛ 정도이다. GaAs층은 버퍼층으로서 기능하고, 그 두께는 0.1㎛ 정도이다.
두 개의 범프 전극(41)을 통하여 n측 패드 전극(23) 및 p측 패드 전극(33) 사이에 충분한 전압이 인가되어서 소자 LE1중에 전류가 흐르면, 발광 영역(11b)에서 광이 생성되게 된다.
이하에서는 반도체 발광 소자 LE1의 제조 방법으로 대하여, 도 3 내지 도 10을 참조하여 설명한다. 도 3 내지 도 10은 제1 실시 형태에 관한 반도체 발광 소자의 제조 방법을 설명하기 위한 도면이며, 반도체 발광 소자의 종단면을 나타내고 있다. 본 제조 방법에서는 이하의 공정 (1)~(9)를 차례로 실행한다.
공정 (1)
우선, 반도체 기판(51)을 준비한다. 반도체 기판(51)은 예를 들면, 그 두께가 300~500㎛ 이며, 캐리어 농도가 1×1018/㎤ 정도의 n형 GaAs로 이루어진다. 반도 체 기판(51)의 한 쪽의 주면(표면)(74)상에, 유기 금속 화학 기상 증착(MOCVD)법 또는 분자선 성장(MBE)법 등에 의해, 에칭 정지층(53), n형의 제2 DBR층(8), n형의 제2 클래드층(7), 활성층(6), p형의 제1 클래드층(5), p형의 제1 DBR층(4), 및 p형의 컨택트층(3)을 차례로 성장시켜서 적층한다(도 3 참조).
에칭 정지층(53)은 논도프의 AlGaAs(Al 조성 0.5)로 이루어지고, 그 두께는 1.0㎛ 정도이다. 에칭 정지층(53)은 반도체 기판(51)과 제2 DBR층(8)과의 사이에 위치하도록 형성되게 된다. 에칭 정지층(53)의 Al 조성비는 0.4 이상으로 하는 것이 바람직하다. 이것은 이 Al0 .5Ga0 .5As는 후술하는 GaAs를 에칭할 때에 사용되는 에칭액에 의하여 에칭되기 어렵기 때문이다.
공정 (2)
다음에, 플라즈마 화학 기상 증착(Plasma Chemical Vapor Deposition：PCVD)법에 의해, 컨택트층(3)위에 막(10)을 형성한다(도 3 참조).
이상의 공정 (1) 및 (2)에 의해, 다층 구조체 LS, 에칭 정지층(53) 및 막(10)이 반도체 기판(51)의 표면(74)상에 형성되게 된다.
공정 (3)
다음에, 다층 구조체 LS, 에칭 정지층(53) 및 막(10)이 형성된 반도체 기판(51)과 유리 기판(1)을 접착한다(도 4 참조). 우선, 유리 기판(1)을 준비하여, 해당 유리 기판(1)의 한 쪽의 주면(표면)(71)을 청정화한다. 다음에, 유리 기판(1)의 청정화된 표면(71)과 반도체 기판(51)상의 최상막(10)이 접촉하도록, 유리 기 판(1)과 반도체 기판(51)을 중합한다. 중합된 유리 기판(1)과 반도체 기판(51)을 가압 및 가열하고, 양 기판(1 및 51)을 서로 융착시켜서 첩합(貼合)한다.
구체적으로는 중합된 유리 기판(1)과 반도체 기판(51)에 가하는 압력은 약 98kPa 이며, 가열 온도는 500~700℃ 가 바람직하다. 반도체 기판(51)상의 최상막(10)은 산화 실리콘으로 이루어지므로, 이와 같은 조건에서 가압 및 가열을 행하는 것으로, 최상막(10)이 유리 기판(1)의 표면(71)에 융착하고, 다층 구조체 LS가 유리 기판(1)에 접착된다.
또한, 이 첩합 공정을 실행할 때에는 유리 기판(1)의 표면(71) 뿐만이 아니라, 반도체 기판(51)상의 최상막(10)도 청정한 것이 바람직하다. 그러기 위해서는 예를 들면, 최상막(10)을 형성한 PCVD 장치로부터 반도체 기판(51)을 취출한 직후에 융착 작업을 행하는 등의 실행을 하면 된다.
또, 사용하는 유리 기판은 GaAs의 열팽창 계수에 가까운 열팽창 계수를 갖는 것이 바람직하다. 이로 인해, 가열 후의 냉각 공정에 있어서, 열팽창 계수의 차에 의해 반도체 기판(51)과 유리 기판(1)과의 사이에 생기는 응력을 극히 감소시킬 수 있고, 응력에 기인하는 접착 강도의 저하 및 결정 결함의 발생을 최소한으로 억제할 수 있다.
공정 (4)
다음에, 반도체 기판(51)을 제거한다. 유리 기판(1)과 반도체 기판(51)이 첩합된 후에는 유리 기판(1)의 반대측에 있어서, 반도체 기판(51)의 다른 쪽의 주면(이면)(73)이 노출하고 있다. 이 공정에서는 반도체 기판(51)의 이면(73)측으로부 터 에칭을 행하고, 반도체 기판(51) 및 에칭 정지층(53)을 제거한다(도 5 참조).
구체적으로는 우선, 에칭 정지층(53)에 대해 에칭 속도가 늦은 에칭액을 이용하여, 반도체 기판(51)을 제거한다. 다음에, 제2 DBR층(8)중의 GaAs층에 대하여 에칭 속도가 늦은 에칭액을 이용하여 에칭 정지층(53)을 제거한다. 이로 인해, 다층 구조체 LS를 표면(71)상에 탑재한 유리 기판(1)이 얻어진다.
사용하는 에칭액으로서는 암모니아수(NH4OH)와 과산화 수소수(H2O2)와의 혼합 용액(NH4OH수：H2O2수=1：5), 및 염산(HCl)이 바람직하다. 우선, 첩합된 유리 기판(1)과 반도체 기판(51)을 NH4OH수와 H2O2수와의 혼합 용액에 담근다. 이로 인해, 반도체 기판(51)은 이면측으로부터 에칭된다. 에칭이 진행되고, 반도체 기판(51)이 제거되면, 에칭액안에서 에칭 정지층(53)이 노출한다. 에칭 정지층(53)(Al0.5Ga0.5As)은 이 에칭액에 대한 내성이 높기 때문에, 에칭 속도가 매우 늦어진다. 따라서, 에칭 정지층(53)이 노출했을 때에 에칭은 자동적으로 정지한다. 이와 같이 하여, 우선, 반도체 기판(51)이 제거된다.
계속하여, 에칭 정지층(53) 및 다층 구조체 LS 등이 남은 유리 기판(1)을 NH4OH수와 H2O2수와의 혼합 용액으로부터 취출하고, 물로 씻어서 건조한 후에, 염산(HCl)액에 담근다. 에칭 속도를 빠르게 하기 위해서 HCl액을 미리 50℃ 정도로 가열해 두는 것이 바람직하다. GaAs는 HCl에서는 거의 에칭되지 않기 때문에, 이번은 에칭 정지층(53)만이 에칭되고, 제2 DBR층(8)의 GaAs층이 노출했을 때에 에칭이 자동적으로 정지한다. 이와 같이 하여, 에칭 정지층(53)이 제거된다. 또한, 에칭 대신에, 화학 기계 연마(CMP)에 의하여 반도체 기판(51) 및 에칭 정지층(53)을 제거해도 된다.
공정 (5)
다음에, 제2 DBR층(8)상에 레지스트막(55)을 형성한다. 레지스트막(55)은 전류 협착 영역(11a)에 대응하는 위치에 개구(56)를 갖도록 패터닝된다. 그 후, 패터닝된 레지스트막(55)을 마스크로서 사용하여, 이온 주입 장치에 의하여 플로톤(H+)을 다층 구조체 LS에 박아 넣는다. 플로톤은 제1 DBR층(4)과 제1 클래드층(5)과의 경계 부근까지 박아 넣어진다. 플로톤이 박힌 영역은 반절연화하고, 그 결과 전류 협착 영역(11a)이 형성되게 된다(도 6 참조). 또한, 플로톤 대신에, 산소 이온(O2 －)이나 철이온(Fe3＋)을 이용해도 된다. 이 후, 레지스트막(55)을 제거한다.
공정 (6)
다음에, 제2 DBR층(8)상에 레지스트막(57)을 형성한다. 레지스트막(57)은 개구(13)를 형성해야 할 위치에 개구(58)를 갖도록 패터닝된다. 그 후, 패터닝된 레지스트막(57)을 마스크로서 사용하여, 컨택트층(3)이 노출할 때까지 다층 구조체 LS를 에칭(본 실시 형태에서는 웨트 에칭)한다. 이로 인해, 개구(13)가 형성되고, 발광부(11) 및 패드 전극 배치부(31)가 서로 전기적으로 분리된다(도 7 참조). 즉, 발광부(11)가 제1 DBR층(4a), 제1 클래드층(5a), 활성층(6a), 제2 클래드층(7a), 및 제2 DBR층(8a)을 포함하고, 패드 전극 배치부(31)가 제1 DBR층(4b), 제1 클래드 층(5b), 활성층(6b), 제2 클래드층(7b), 및 제2 DBR층(8b)을 포함하게 된다. 사용하는 에칭액으로서는 과산화 수소수 및 염산(HCl)이 바람직하다. 이 후, 레지스트막(57)을 제거한다.
공정 (7)
다음에, PCVD법에 의해, 제2 DBR층(8)의 표면에 SiNX로 이루어지는 절연막(19)을 형성한다. 그 다음에, p측 전극(17)에 대응하는 위치에 개구를 갖는 레지스트막(도시하지 않음)을 절연막(19)상에 형성한다. 이 레지스트막을 마스크로서 사용하여, 버퍼드훅산(BHF)을 이용하여 절연막(19)의 일부를 제거함으로써, 컨택트홀(19b)를 형성한다(도 8 참조). 계속하여, 레지스트막을 제거한다.
다음에, 개구(13)에 대응하는 위치에 개구를 갖는 레지스트막(도시하지 않음)을 절연막(19)상에 재차 형성한다. 그리고, 개구(13)의 형성에 의하여 노출한 컨택트층(3)상에, 이 레지스트막을 마스크로서 사용하는 증착과 리프트 오프법에 의하여, Cr/Au로 이루어지는 p측 전극(17)을 형성한다(도 8 참조). 계속하여, 레지스트막을 제거한다.
공정 (8)
다음에, n측 전극(15)에 대응하는 위치에 개구를 갖는 레지스트막(도시하지 않음)을 형성한다. 그리고, 이 레지스트막을 마스크로서 사용하여 절연막(19)을 BHF에 의해 제거하고, 절연막(19)에 컨택트홀(19a)을 형성한다(도 9 참조). 계속하여, 상기 레지스트막을 제거한다.
다음에, n측 전극(15)을 형성해야 할 위치에 개구를 갖도록 레지스트막을 재차 재차 형성하고, 그 레지스트막을 마스크로서 사용하고, 증착과 리프트 오프법에 의해, AuGe/Ni/Au로 이루어지는 n측 전극(15)을 제2 DBR층(8a)상에 형성한다(도 9 참조). 계속하여, 레지스트막을 제거한다.
공정 (9)
다음에, n측 패드 전극(23), 배선 전극(25) 및 p측 패드 전극(33)에 대응하는 위치에 개구를 갖는 레지스트막(도시하지 않음)을 형성한다. 그리고, 이 레지스트막을 마스크로서 사용하여, 리프트 오프법에 의해, Ti/Pt/Au로 이루어지는 n측 패드 전극(23), 배선 전극(25) 및 p측 패드 전극(33)을 형성한다(도 10 참조). 이 때, 배선 전극(25)는 발광 영역(11b)를 덮도록 형성된다. n측 패드 전극(23)과 배선 전극(25)은 일체로 형성되게 된다. 계속하여, 레지스트막을 제거한다. 그 후, H2 분위기하에서 신터링을 행한다. 또한, n측 패드 전극(23)과 배선 전극(25)을 일체로 형성하고 있으나, 이것에 한정되는 일 없이 각각 별체로 형성하도록 해도 된다.
이러한 공정 (1)~(9)에 의해, 도 1및 도 2에 나타난 구조의 반도체 발광 소자 LE1가 완성한다.
또한, 범프 전극(41)은 도금법, 땜납 볼 탑재법이나 인쇄법으로 n측 패드 전극(23) 및 p측 패드 전극(33)에 땜납을 형성하고, 리플로우 함으로써 얻을 수 있다. 또, 범프 전극(41)은 땜납에 한정되는 것이 아니고, 금 범프, 니켈 범프, 동 범프에서도 좋고, 도전성 필러 등의 금속을 포함하는 도전성 수지 범프이어도 된 다.
이상과 같이 본 실시 형태에서는 컨택트층(3), 제1 DBR층(4), 제1 클래드층(5), 활성층(6), 제2 클래드층(7), 및 제2 DBR층(8)을 박막화했을 경우에도 다층 구조체 LS(적층된 컨택트층(3), 제1 DBR층(4), 제1 클래드층(5), 활성층(6), 제2 클래드층(7), 및 제2 DBR층(8))의 기계적 강도가 유리 기판(1)에 의하여 유지된다. 또, 종래의 반도체 발광 소자와 같이 기판 두께를 유지한 부분을 형성할 필요는 없으며, 따라서 반도체 발광 소자 LE1의 소형화가 용이하다.
본 실시 형태에서는 다층 구조체 LS가 막(10)을 통하여 유리 기판(1)에 고정되므로, 그 외에 접착제를 이용하는 일 없이 다층 구조체 LS에 유리 기판(1)을 접착할 수 있다. 막(10)을 구성하는 산화 실리콘은 유리 기판(1)과 동일하게, 다층 구조체 LS에서 생성되는 광에 대하여 광학적으로 투명하다. 그 때문에, 다층 구조체 LS로부터 출사한 광은 접착제에 의하여 흡수되는 일 없이 유리 기판(1)에 도달할 수 있다.
다층 구조체 LS는 발광부(11)와 패드 전극 배치부(31)를 포함하고 있고, 전류 협착 영역(11a)의 내측에 위치하는 다층 영역(12)에 전기적으로 접속된 n측 패드 전극(23)이 발광부(11)상에 배치되고, 컨택트층(3)에 전기적으로 접속된 p측 패드 전극(33)이 패드 전극 배치부(31)상에 배치되어 있다. 이로 인해, n측 패드 전극(23) 및 p측 패드 전극(33)이 광출사면의 반대측에 배치되게 되고, 반도체 발광 소자 LE1의 설치가 용이하게 된다.
p측 패드 전극(33)은 발광부(11)와 패드 전극 배치부(31)와의 사이에 형성된 개구(13)를 통과하여 컨택트층(3)에 전기적으로 접속되어 있다. 이로 인해, 제1 클래드층(5)측에서의 전극의 취출을 간단하고 쉽고 확실하게 행할 수 있다.
배선 전극(25)(광반사막)은 발광 영역(11b)을 덮도록 형성되어 있으므로, 배선 전극(25)에서 반사된 광도 유리 기판(1)으로부터 출사하게 된다. 이로 인해, 발광 출력을 향상할 수 있다.
또, 본 실시 형태에 관한 제조 방법에서는 다층 구조체 LS의 표면상에 형성된 산화 실리콘으로 이루어지는 막(10)이 유리 기판(1)의 주면의 한 쪽과 접촉하도록, 다층 구조체 LS를 탑재하는 반도체 기판(51)에 유리 기판(1)을 접착하고, 그 후 반도체 기판(51)을 제거한다. 이로 인해, 다층 구조체 LS에 막(10)을 통하여 유리 기판(1)이 고정된 반도체 발광 소자 LE1를 용이하게 제조할 수 있다.
반도체 기판(51)이 제거된 후도 유리 기판(1)은 남으므로, 그 후의 제조 공정에 있어서도 다층 구조체 LS의 기계적 강도가 유리 기판(1)에 의하여 유지된다. 또한, 유리 기판(1)을 접착하기 전은 반도체 기판(51)에 의하여 다층 구조체 LS의 기계적 강도가 유지된다.
본 실시 형태에 관한 제조 방법은 다층 구조체 LS(적층된 컨택트층(3), 제1 DBR층(4), 제1 클래드층(5), 활성층(6), 제2 클래드층(7), 및 제2 DBR층(8))를 형성하기 전에, 에칭 정지층(53)을 반도체 기판(51)과 다층 구조체 LS 사이에 위치하도록 형성하는 공정과, 반도체 기판(51)을 제거한 후에, 에칭 정지층(53)을 웨트 에칭에 의해 제거하는 공정을 구비하고 있다. 따라서, 반도체 기판(51)을 에칭 할 수 있고, 에칭 정지층(53)을 에칭 할 수 없는 에칭액과 에칭 정지층(53)을 에칭 할 수 있고, 다층 구조체 LS를 에칭 할 수 없는 에칭액을 적당 선택해 이용하는 것으로, 반도체 기판(51)을 제거하고, 그 후에, 에칭 정지층(53)만을 제거할 수 있다. 그 때문에, 다층 구조체 LS를 남겨서 반도체 기판(51)을 확실하고 용이하게 제거할 수 있다.
제2 실시 형태
도 11은 제2 실시 형태에 관한 반도체 발광 소자의 구성을 나타내는 개략 단면도이다. 제2 실시 형태에 관한 반도체 발광 소자 LE2는 유리 기판(1)에 렌즈부(72a)가 형성되어 있는 점에서 제1 실시 형태에 관한 반도체 발광 소자 LE1과 상위하다.
반도체 발광 소자 LE2는 다층 구조체 LS와, 유리 기판(1)을 구비하고 있다. 이 반도체 발광 소자 LE1은 광이 유리 기판(1)측으로부터 출사하는 이면 출사형의 VCSEL이다. 반도체 발광 소자 LE1은 예를 들면 파장대 0.85㎛ 인 근거리 광통신용 발광 소자이다.
유리 기판(1)의 이면(72)에는 다층 구조체 LS로부터 출사한 광을 받는 렌즈부(72a)가 형성되어 있다. 이면(72)중의 다른 부분(72b)은 렌즈부(72a)보다 높다. 즉, 이 렌즈부(72a)는 이면(72)중의 가장 높은 부분(72b)보다 움푹 패여 있다.
다음에, 도 12 내지 도 14를 참조하면서 반도체 발광 소자 LE2의 제조 방법을 설명한다. 도 12 내지 도 14는 이 제조 방법을 설명하기 위한 도면이고, 반도체 발광 소자의 단면을 나타내고 있다.
본 제조 방법에서는 이하의 공정 (1)~(9)를 차례로 실행한다. 공정 (1) 및 (2)은 제1 실시 형태에 있어서의 공정 (1) 및 (2)과 동일하여 설명을 생략한다.
공정 (3)
다음에, 다층 구조체 LS, 에칭 정지층(53) 및 막(10)이 형성된 반도체 기판(51)에 유리 기판(1)을 접착한다(도 12 참조). 접착 방법은 제1 실시 형태에 있어서의 공정 (3)과 동일하다. 구체적으로는 이면(72)에 렌즈부(72a)가 형성된 유리 기판(1)을 준비하여, 유리 기판(1)의 표면(71)을 청정화한다. 다음에, 유리 기판(1)의 청정화된 표면(71)과 반도체 기판(51)상의 최상막(10)이 접촉하도록, 유리 기판(1)과 반도체 기판(51)을 중합한다. 중합된 유리 기판(1)과 반도체 기판(51)을 가압 및 가열하고, 양 기판(1 및 51)을 서로 융착시켜서 첩합한다. 구체적인 접착 방법은 제1 실시 형태에 있어서의 공정 (3)과 동일하다.
공정 (4)
다음에, 반도체 기판(51) 및 에칭 정지층(53)을 제거한다(도 13 참조). 제거 방법은 제1 실시 형태에 있어서의 공정 (4)와 동일하다.
공정 (5)
다음에, 제2 DBR층(8)상에 레지스트막(55)을 형성하고, 레지스트막(55)을 패터닝하고, 전류 협착 영역(11a)을 형성해야 할 위치에 개구(56)을 설치한다(도 14 참조). 이 때, 유리 기판(1)의 표면(71)에 마커를 부여하여, 양면 노광기를 이용하는 것으로, 부여한 마커를 기준으로 하여 렌즈부(72a)와 전류 협착 영역(11a)을 형성해야 할 위치를 용이하게 위치 맞추는 것을 할 수 있다. 또한, 마커를 부여하는 대신에, 렌즈부(72a)의 외형을 마커로서 이용해도 된다.
그 후, 패터닝된 레지스트막(55)을 마스크로서 사용하여, 이온 주입 장치에 의하여 플로톤(H＋)을 다층 구조체 LS에 박아 넣는다. 플로톤은 제1 DBR층(4)과 제1 클래드층(5)과의 경계 부근까지 박아 넣어지고, 플로톤이 박아 넣어진 영역을 반절연화한다. 이로 인해, 전류 협착 영역(11a)이 형성되게 된다(도 14 참조). 이 후, 레지스트막(55)을 제거한다.
공정 (6)~(9)는 제1 실시 형태에 있어서의 공정 (6)~(9)와 동일하고, 여기서의 설명을 생략한다. 이러한 공정 (1)~(9)에 의해, 도 11에 나타난 구조의 반도체 발광 소자 LE2가 완성한다.
이상과 같이 본 실시 형태에서는 제1 실시 형태와 같이 다층 구조체 LS(적층된 컨택트층(3), 제1 DBR층(4), 제1 클래드층(5), 활성층(6), 제2 클래드층(7), 및 제2 DBR층(8))의 기계적 강도가 유리 기판(1)에 의하여 유지되는 동시에, 반도체 발광 소자 LE2를 용이하게 소형화할 수 있다.
또한, 본 실시 형태에서는 유리 기판(1)에 렌즈부(72a)가 설치되어 있다. 이로 인해, 출사광의 지향성을 개선하거나 평행광을 형성할 수 있다.
렌즈부(72a)는 유리 기판(1)의 이면(72)중의 가장 높은 부분(72b)보다 움푹 패여 형성되어 있다. 이 때문에, 렌즈부(72a)가 형성된 유리 기판(1)을 다층 구조체 LS에 용이하게 접착할 수 있다. 또, 접착전에 렌즈부(72a)를 가공할 수 있으므로, 가공 방법으로 제한을 받는 일이 적으며, 렌즈 형상 등 렌즈 설계의 자유도가 높다.
또한, 렌즈부(72a)는 다층 구조체 LS, 에칭 정지층(53) 및 막(10)을 탑재하는 반도체 기판(51)에 유리 기판(1)을 접착한 후에 형성해도 된다. 그러나, 렌즈 설계의 자유도를 고려하면, 렌즈부(72a)가 미리 형성된 유리 기판(1)을 반도체 기판(51)에 접착하는 것이 바람직하다.
다음에, 도 15 내지 도 18을 참조하면서, 본 실시 형태의 변형예를 설명한다. 이러한 변형 예는 발광부(11)가 복수 병설된 반도체 발광 소자 어레이 LE3~LE6이다. 이러한 발광 소자 어레이 LE3~LE6는 이른바 이면 출사형이다.
발광 소자 어레이 LE3~LE6에서는 도 15 내지 도 18에 각각 나타낸 바와 같이, 복수의 발광부(11)가 1 차원 또는 2 차원적으로 배열되어 있다. 발광 소자 어레이 LE3 및 LE4에서는 어느 발광 영역(11b)에 대응하는 발광부(11)와, 인접하는 다른 발광 영역(11b)에 대응하는 패드 전극 배치부(31)가 일체화되고, 하나의 메사 구조를 이루고 있다. 또한, 반도체 발광 소자 어레이 LE3~LE6에 있어서, p측 패드 전극(33)끼리는 서로 전기적으로 접속되어 있다.
발광 소자 어레이 LE3~LE6에서는 상술한 제1및 제2 실시 형태와 동일하게 다층 구조체 LS(적층된 컨택트층(3), 제1 DBR층(4), 제1 클래드층(5), 활성층(6), 제2 클래드층(7), 및 제2 DBR층(8))의 기계적 강도가 유리 기판(1)에 의해 유지된다. 또, 발광부(11)간의 피치를 좁게 할 수 있으므로, 발광 소자 어레이 LE3~LE6의 소형화가 용이하다.
다음에, 도 19를 참조하여, 상술한 반도체 발광 소자(또는 반도체 발광 소자 어레이)를 이용한 광 인터커넥션 시스템에 대하여 설명한다. 도 19는 광 인터커넥 션 시스템의 구성을 나타내는 개략도이다.
광 인터커넥션 시스템(101)은 복수의 모듈(예를 들면, CPU, 집적 회로 칩, 메모리) M1 및 M2 사이에서 광신호를 전송하는 시스템이고, 반도체 발광 소자 LE1, 구동 회로(103), 광도파로 기판(105), 반도체 수광 소자(107), 증폭 회로(109) 등을 포함하고 있다. 반도체 수광 소자(107)에는 이면 입사형의 수광 소자를 이용할 수 있다. 모듈 M1은 범프 전극을 통하여 구동 회로(103)에 전기적으로 접속되어 있다. 구동 회로(103)는 범프 전극(41)을 통하여 반도체 발광 소자 LE1에 전기적으로 접속되어 있다. 반도체 수광 소자(107)는 범프 전극을 통하여 증폭 회로(109)에 전기적으로 접속되어 있다. 증폭 회로(109)는 범프 전극을 통하여 모듈 M2에 전기적으로 접속되어 있다.
모듈 M1로부터 출력된 전기 신호는 구동 회로(103)에 보내져서 반도체 발광 소자 LE1에 의하여 광신호에 변환된다. 반도체 발광 소자 LE1로부터의 광신호는 광도파로 기판(105)상의 광도파로(105a)를 통과하고, 반도체 수광 소자(107)에 입사한다. 광신호는 반도체 수광 소자(107)에 의하여 전기 신호에 변환되고, 증폭 회로(109)에 보내져서 증폭된다. 증폭된 전기 신호는 모듈 M2에 보내진다. 이와 같이 하여, 모듈 M1로부터 출력된 전기 신호가 모듈 M2에 전송되게 된다.
또한, 반도체 발광 소자 LE1 대신에, 반도체 발광 소자 LE2 또는 반도체 발광 소자 어레이 LE3~LE6를 이용해도 된다. 반도체 발광 소자 어레이 LE3~LE6을 이용하는 경우, 구동 회로(103), 광도파로 기판(105), 반도체 수광 소자(107) 및 증폭 회로(109)도 어레이를 이루도록 배열되게 된다.
본 발명은 상술한 실시 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 각종 변형이 가능하다. 예를 들면, 컨택트층(3), 제1 DBR층(4(4a, 4b)), 제1 클래드층(5(5a, 5b)), 활성층(6(6a, 6b)), 제2 클래드층(7(7a, 7b)), 및 제2 DBR층(8(8a, 8b)) 등의 두께, 재료 등은 상술한 것에 한정되지 않는다. 또, 다층 구조체 LS의 구성도 상술한 실시 형태에 한정되는 것이 아니고, 적층된 복수의 화합물 반도체층을 포함하는 것이면 좋다.
또, 본 실시 형태에서는 p측 패드 전극(33)을 발광부(11)와 패드 전극 배치부(31)와의 사이에 형성된 개구(13)를 통과하여 컨택트층(3)에 전기적으로 접속하지만, 이 대신에 개구(13)와는 별도로 개구를 형성하고, 그 다른 개구를 통과하여 p측 패드 전극(33)과 컨택트층(3)을 전기적으로 접속해도 된다.
상술한 발명으로부터 분명하게 밝혀진 바와 같이, 본 발명의 실시 형태는 각종 방법으로 변형을 가할 수 있다. 이와 같은 변형은 본 발명의 범위를 일탈하는 것으로 간주되는 것이 아니며, 당업자에게 있어서는 밝혀진 바와 같이, 이와 같은 모든 변형이 하기와 같은 청구항의 범위내에 포함되는 것으로 의도되고 있다.
본 발명은 충분한 기계적 강도를 갖고, 소형화가 가능한 반도체 발광 소자 및 그 제조 방법을 제공할 수 있다.

Claims (20)

  1. 적층된 복수의 화합물 반도체층을 포함하고, 광을 생성하는 다층 구조체를 구비하는 반도체 발광 소자에 있어서,
    상기 다층 구조체는 생성되는 상기 광을 발하는 광출사면을 갖고 있고, 상기 광에 대하여 광학적으로 투명한 유리 기판이 산화 실리콘으로 이루어지는 막을 통하여 상기 광출사면에 고정되어 있는 것을 특징으로 하는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 다층 구조체는 상기 복수의 화합물 반도체층으로서, 차례로 적층된 제1 도전형의 제1 분포 브래그(bragg) 반사기(DBR)층, 제1 도전형의 제1 클래드(clad)층, 활성층, 제2 도전형의 제2 클래드층, 및 제2 도전형의 제2 DBR층을 포함하고,
    상기 다층 구조체는 상기 제1 DBR층, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층, 및 상기 제2 DBR층을 부분적으로 포함하는 다층 영역과, 상기 다층 영역을 둘러싸고, 절연화 또는 반절연화된 전류 협착(狹窄) 영역을 갖고 있고,
    상기 제1 DBR층은 상기 제1 클래드층과 상기 산화 실리콘으로 이루어지는 막과의 사이에 배치되어 있는 것을 특징으로 하는 반도체 발광 소자.
  3. 제2항에 있어서,
    상기 다층 구조체는 상기 산화 실리콘으로 이루어지는 막과 상기 제1 DBR층 과의 사이에 위치하는 제1 도전형의 컨택트층을 추가로 포함하고 있는 것을 특징으로 하는 반도체 발광 소자.
  4. 제3항에 있어서,
    상기 다층 구조체는
    상기 다층 영역을 포함하는 발광부와,
    상기 제1 DBR층, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층, 및 상기 제2 DBR층을 부분적으로 포함하는 패드 전극 배치부를 갖고 있고,
    상기 발광부상에 배치되고, 상기 다층 영역에 전기적으로 접속된 제1 패드 전극과,
    상기 패드 전극 배치부상에 배치되고, 상기 컨택트층에 전기적으로 접속된 제2 패드 전극을 추가로 구비하는 것을 특징으로 하는 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 제2 패드 전극은 상기 발광부와 상기 패드 전극 배치부와의 사이에 형성된 개구를 통과하여 상기 컨택트층에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 발광 소자.
  6. 제4항에 있어서,
    상기 제1 패드 전극 및 상기 제2 패드 전극위에 각각 배치된 범프 전극을 추 가로 구비하는 것을 특징으로 하는 반도체 발광 소자.
  7. 제4항에 있어서,
    상기 다층 구조체는 병설된 복수의 상기 발광부를 갖고 있는 것을 특징으로 하는 반도체 발광 소자.
  8. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 DBR층위에 설치되고, 상기 다층 영역을 덮는 광반사막을 추가로 구비하는 것을 특징으로 하는 반도체 발광 소자.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 유리 기판은 표면 및 이면을 갖고 있고,
    상기 유리 기판의 표면은 상기 산화 실리콘으로 이루어지는 막에 접촉하고 있고,
    상기 유리 기판의 이면은 상기 다층 구조체로부터 출사하는 광을 받는 렌즈부를 갖고 있는 것을 특징으로 하는 반도체 발광 소자.
  10. 제9항에 있어서,
    상기 렌즈부는 상기 유리 기판의 이면안의 가장 높은 부분보다 움푹 패여 있는 것을 특징으로 하는 반도체 발광 소자.
  11. 적층된 복수의 화합물 반도체층을 포함하고, 광을 생성하는 다층 구조체를 갖는 반도체 발광 소자의 제조 방법에 있어서,
    표면 및 이면을 갖는 반도체 기판과 표면 및 이면을 갖고, 생성되는 상기 광에 대하여 광학적으로 투명한 유리 기판을 준비하는 공정과,
    상기 반도체 기판의 표면에 상기 다층 구조체를 형성하는 공정과,
    상기 다층 구조체상에, 산화 실리콘으로 이루어지는 막을 형성하는 공정과,
    상기 산화 실리콘으로 이루어지는 막을 상기 유리 기판의 표면에 융착하고, 상기 다층 구조체를 상기 유리판에 고정하는 공정과,
    상기 다층 구조체가 상기 유리 기판에 고정된 채로 상기 반도체 기판을 제거하는 공정을 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 반도체 기판을 제거하는 상기 공정은 상기 반도체 기판을 웨트 에칭에 의해 제거하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  13. 제12항에 있어서,
    상기 다층 구조체를 형성하는 상기 공정 이전에, 상기 웨트 에칭을 정지시키는 에칭 정지층을, 상기 에칭 정지층이 상기 반도체 기판과 상기 다층 구조체와의 사이에 배치되도록 형성하는 공정과,
    상기 반도체 기판을 제거하는 상기 공정 이후에, 상기 에칭 정지층을 웨트 에칭에 의해 제거하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 다층 구조체는 상기 복수의 화합물 반도체층으로서, 제1 도전형의 제1 분포 브래그 반사기(DBR)층, 제1 도전형의 제1 클래드층, 활성층, 제2 도전형의 제2 클래드층, 및 제2 도전형의 제2 DBR층을 포함하고 있고,
    상기 다층 구조체를 형성하는 상기 공정은 상기 반도체 기판의 표면에 상기 제2 DBR층, 상기 제2 클래드층, 상기 활성층, 상기 제1 클래드층 및 상기 제1 DBR층을 차례로 적층하는 것을 포함하고 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  15. 제14항에 있어서,
    상기 다층 구조체를 형성하는 상기 공정은 상기 제1 DBR층을 적층한 후, 상기 다층 구조체의 최상부에 위치하는 제1 도전형의 컨택트층을 형성하는 것을 추가로 포함하고 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 반도체 기판을 제거하는 상기 공정 이후에, 상기 제1 DBR층, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층, 및 상기 제2 DBR층을 부분적으로 포함하는 다층 영역을 둘러싸고, 절연화 또는 반절연화된 전류 협착 영역을 상기 다층 구조체내에 형성하는 공정과,
    상기 다층 영역을 포함하는 발광부와, 상기 제1 DBR층, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층, 및 상기 제2 DBR층을 부분적으로 포함하는 패드 전극 배치부를 형성하는 공정과,
    상기 발광부상에 제1 패드 전극을 형성하여 상기 그 제1 패드 전극과 상기 다층 영역을 전기적으로 접속하는 동시에, 상기 패드 전극 배치부상에 제2 패드 전극을 형성하고, 상기 제2 패드 전극과 상기 컨택트층을 전기적으로 접속하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  17. 제16항에 있어서,
    상기 발광부 및 상기 패드 전극 배치부를 형성하는 상기 공정은 상기 발광부 및 상기 패드 전극 배치부의 사이에 개구를 형성하는 것을 포함하고 있고,
    상기 제2 패드 전극과 상기 컨택트층을 전기적으로 접속하는 상기 공정은 상기 개구를 통과하여 상기 제2 패드 전극과 상기 컨택트층을 전기적으로 접속하는 것을 포함하고 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 제2 DBR층위에, 상기 다층 영역을 덮는 광반사막을 형성하는 공정을 추 가로 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  19. 제11항에 있어서,
    상기 유리 기판의 이면은 상기 다층 구조체로부터 출사하는 광을 받는 렌즈부를 갖고 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  20. 제19항에 있어서,
    상기 렌즈부는 상기 유리 기판의 이면안의 가장 높은 부분보다 움푹 패여 있는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
KR1020067015762A 2004-01-07 2004-12-27 반도체 발광 소자 및 그 제조 방법 Expired - Fee Related KR101195311B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00002318 2004-01-07
JP2004002318 2004-01-07
PCT/JP2004/019566 WO2005067113A1 (ja) 2004-01-07 2004-12-27 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060135737A true KR20060135737A (ko) 2006-12-29
KR101195311B1 KR101195311B1 (ko) 2012-10-26

Family

ID=34747030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015762A Expired - Fee Related KR101195311B1 (ko) 2004-01-07 2004-12-27 반도체 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7719017B2 (ko)
EP (1) EP1705764B1 (ko)
JP (1) JP4160597B2 (ko)
KR (1) KR101195311B1 (ko)
CN (1) CN100461561C (ko)
TW (1) TWI379432B (ko)
WO (1) WO2005067113A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239854B1 (ko) * 2007-02-28 2013-03-06 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
EP1498216B1 (en) * 2002-03-12 2010-12-29 Hamamatsu Photonics K.K. Method of cutting processed object
CN101335235B (zh) 2002-03-12 2010-10-13 浜松光子学株式会社 基板的分割方法
TWI520269B (zh) * 2002-12-03 2016-02-01 濱松赫德尼古斯股份有限公司 Cutting method of semiconductor substrate
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
WO2004080643A1 (ja) * 2003-03-12 2004-09-23 Hamamatsu Photonics K.K. レーザ加工方法
EP2324950B1 (en) * 2003-07-18 2013-11-06 Hamamatsu Photonics K.K. Semiconductor substrate to be cut with treated and minute cavity region, and method of cutting such substrate
JP4563097B2 (ja) 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP4160597B2 (ja) 2004-01-07 2008-10-01 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
JP4509578B2 (ja) 2004-01-09 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4601965B2 (ja) * 2004-01-09 2010-12-22 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4598407B2 (ja) * 2004-01-09 2010-12-15 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
US8946055B2 (en) 2004-03-30 2015-02-03 Hamamatsu Photonics K.K. Laser processing method for cutting substrate and laminate part bonded to the substrate
JP4116587B2 (ja) * 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
CN101434010B (zh) * 2004-08-06 2011-04-13 浜松光子学株式会社 激光加工方法及半导体装置
JP4762653B2 (ja) * 2005-09-16 2011-08-31 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4907965B2 (ja) 2005-11-25 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法
JP4804911B2 (ja) * 2005-12-22 2011-11-02 浜松ホトニクス株式会社 レーザ加工装置
JP4907984B2 (ja) * 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
JP5183892B2 (ja) 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
US7897487B2 (en) 2006-07-03 2011-03-01 Hamamatsu Photonics K.K. Laser processing method and chip
JP4954653B2 (ja) 2006-09-19 2012-06-20 浜松ホトニクス株式会社 レーザ加工方法
WO2008035679A1 (fr) * 2006-09-19 2008-03-27 Hamamatsu Photonics K. K. Procédé de traitement au laser et appareil de traitement au laser
JP5101073B2 (ja) * 2006-10-02 2012-12-19 浜松ホトニクス株式会社 レーザ加工装置
JP5132911B2 (ja) * 2006-10-03 2013-01-30 浜松ホトニクス株式会社 レーザ加工方法
JP4964554B2 (ja) * 2006-10-03 2012-07-04 浜松ホトニクス株式会社 レーザ加工方法
WO2008041604A1 (fr) * 2006-10-04 2008-04-10 Hamamatsu Photonics K.K. Procédé de traitement laser
JP5336054B2 (ja) * 2007-07-18 2013-11-06 浜松ホトニクス株式会社 加工情報供給装置を備える加工情報供給システム
DE102007051168A1 (de) * 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines LED-Moduls und Modul
JP5449665B2 (ja) 2007-10-30 2014-03-19 浜松ホトニクス株式会社 レーザ加工方法
JP5054496B2 (ja) * 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
US10147843B2 (en) * 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
JP5692969B2 (ja) 2008-09-01 2015-04-01 浜松ホトニクス株式会社 収差補正方法、この収差補正方法を用いたレーザ加工方法、この収差補正方法を用いたレーザ照射方法、収差補正装置、及び、収差補正プログラム
JP5254761B2 (ja) 2008-11-28 2013-08-07 浜松ホトニクス株式会社 レーザ加工装置
JP5241525B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置
JP5241527B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置
EP2394775B1 (en) 2009-02-09 2019-04-03 Hamamatsu Photonics K.K. Workpiece cutting method
US9035216B2 (en) 2009-04-07 2015-05-19 Hamamatsu Photonics K.K. Method and device for controlling interior fractures by controlling the laser pulse width
JP5491761B2 (ja) 2009-04-20 2014-05-14 浜松ホトニクス株式会社 レーザ加工装置
JP5793292B2 (ja) * 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
US8722516B2 (en) 2010-09-28 2014-05-13 Hamamatsu Photonics K.K. Laser processing method and method for manufacturing light-emitting device
TWI772253B (zh) 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
CN110214380B (zh) * 2017-01-25 2024-04-09 苏州立琻半导体有限公司 半导体器件
CN108736315A (zh) * 2017-04-13 2018-11-02 光环科技股份有限公司 垂直共振腔面射激光结构及制法
EP3633807B1 (en) * 2017-05-31 2021-12-29 Sony Group Corporation Light-emitting element and light-emitting element manufacturing method
JP7078045B2 (ja) * 2017-07-18 2022-05-31 ソニーグループ株式会社 発光素子及び発光素子アレイ
DE102017122325A1 (de) * 2017-09-26 2019-03-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
CN109244195B (zh) * 2018-08-24 2020-10-27 佛山市中昊光电科技有限公司 一种白光led芯片的制作方法
JP7056511B2 (ja) * 2018-10-25 2022-04-19 住友電気工業株式会社 面発光レーザの製造方法
JP2020088020A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 検出回路、駆動回路および発光装置
WO2020110504A1 (ja) * 2018-11-27 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 駆動装置および発光装置
DE102018130562A1 (de) * 2018-11-30 2020-06-04 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiter-bauelement mit stromverteilungsschicht und verfahren zur herstellung des optoelektronischen halbleiter-bauelements
JP7400282B2 (ja) * 2019-09-18 2023-12-19 株式会社リコー 面発光レーザ、面発光レーザ装置、光源装置及び検出装置
JP7372526B2 (ja) * 2019-09-24 2023-11-01 日亜化学工業株式会社 発光装置の製造方法及び発光モジュールの製造方法
CN111244759A (zh) * 2020-01-16 2020-06-05 常州纵慧芯光半导体科技有限公司 一种具有透明顶衬与背面正负电极的vcsel器件及其制备方法
TWI862735B (zh) * 2020-11-17 2024-11-21 晶智達光電股份有限公司 雷射元件
US12308618B2 (en) * 2021-04-26 2025-05-20 Lumentum Operations Llc Matrix addressable vertical cavity surface emitting laser array
DE102021116861A1 (de) 2021-06-30 2023-01-05 Trumpf Photonic Components Gmbh Verfahren zur Herstellung eines Halbleiterbauteil und solch ein Halbleiterbauteil
CN118591954A (zh) * 2022-02-01 2024-09-03 索尼集团公司 表面发射激光器、表面发射激光器阵列和光源装置
JP2023151011A (ja) * 2022-03-31 2023-10-16 ソニーセミコンダクタソリューションズ株式会社 発光装置、発光装置の製造方法、測距装置
US20240022045A1 (en) * 2022-07-15 2024-01-18 Mellanox Technologies, Ltd. Mesa/trench free vertical cavity surface emitting laser (vcsel)
FR3146242B1 (fr) * 2023-02-27 2025-02-14 Soitec Silicon On Insulator Structure semi-conductrice pour former des diodes laser a cavite verticale

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956683A (en) * 1988-03-14 1990-09-11 Polaroid Corporation Isolation of p-n junctions
JPH02128481A (ja) 1988-11-07 1990-05-16 Nec Corp 発光デバイスの製造方法
JPH0669585A (ja) * 1992-08-12 1994-03-11 Fujitsu Ltd 面発光半導体レーザ及びその製造方法
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5358880A (en) 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
SE501635C2 (sv) * 1993-08-20 1995-04-03 Asea Brown Boveri Förfarande och anordning för utsändande av ljus med integrerad excitationskälla
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH08111559A (ja) 1994-10-07 1996-04-30 Hitachi Ltd 半導体発受光素子及び装置
JPH08255933A (ja) * 1995-03-15 1996-10-01 Omron Corp レンズ一体型半導体発光素子及びその製造方法
US5724376A (en) * 1995-11-30 1998-03-03 Hewlett-Packard Company Transparent substrate vertical cavity surface emitting lasers fabricated by semiconductor wafer bonding
JP2817703B2 (ja) 1996-04-25 1998-10-30 日本電気株式会社 光半導体装置
JPH10200200A (ja) 1997-01-06 1998-07-31 Canon Inc 面発光型半導体レーザ
JPH1146038A (ja) 1997-05-29 1999-02-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JPH11154774A (ja) 1997-08-05 1999-06-08 Canon Inc 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置
JPH11168262A (ja) * 1997-09-30 1999-06-22 Canon Inc 面型光デバイス、その製造方法、および表示装置
US6282219B1 (en) * 1998-08-12 2001-08-28 Texas Instruments Incorporated Substrate stack construction for enhanced coupling efficiency of optical couplers
US6483236B1 (en) 2000-05-24 2002-11-19 Eastman Kodak Company Low-voltage organic light-emitting device
KR100393057B1 (ko) 2000-10-20 2003-07-31 삼성전자주식회사 마이크로 렌즈 일체형 표면광 레이저
TW474034B (en) * 2000-11-07 2002-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
US7023022B2 (en) * 2000-11-16 2006-04-04 Emcore Corporation Microelectronic package having improved light extraction
JP2002280614A (ja) * 2001-03-14 2002-09-27 Citizen Electronics Co Ltd 発光ダイオード
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
US6687268B2 (en) * 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
JP3956647B2 (ja) * 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法
US6771328B2 (en) * 2001-07-25 2004-08-03 Lg. Philips Lcd Co., Ltd. Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP4100013B2 (ja) 2002-03-14 2008-06-11 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP3846367B2 (ja) * 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP3729170B2 (ja) * 2002-10-18 2005-12-21 住友電気工業株式会社 半導体レーザ
JP2004303919A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置及び半導体基板の加工方法
JP4160597B2 (ja) 2004-01-07 2008-10-01 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
JP4116587B2 (ja) * 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239854B1 (ko) * 2007-02-28 2013-03-06 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
CN1902793A (zh) 2007-01-24
EP1705764A4 (en) 2008-02-27
TW200527724A (en) 2005-08-16
EP1705764B1 (en) 2012-11-14
EP1705764A1 (en) 2006-09-27
WO2005067113A1 (ja) 2005-07-21
US7719017B2 (en) 2010-05-18
US20070241354A1 (en) 2007-10-18
JP4160597B2 (ja) 2008-10-01
KR101195311B1 (ko) 2012-10-26
CN100461561C (zh) 2009-02-11
TWI379432B (en) 2012-12-11
JPWO2005067113A1 (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
KR101195311B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR101184775B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP3990846B2 (ja) 面型光素子、その製造方法、およびこれを用いた装置
JPH11168263A (ja) 光デバイス装置及びその製造方法
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
CN113316875B (zh) 表面发射激光器模块、光学装置和表面发射激光基板
US7894498B2 (en) Semiconductor laser device and method for manufacturing the same
JP2000049414A (ja) 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置
JP5959484B2 (ja) 半導体レーザ素子、及び半導体レーザ装置
JP2002031747A (ja) 面型光素子実装体、その作製方法、及びそれを用いた装置
US7817695B2 (en) Lateral optically pumped surface-emitting semiconductor laser on a heat sink
US20230291180A1 (en) Quantum cascade laser element and quantum cascade laser device
JP2002353561A (ja) 面発光レーザ装置およびその製造方法
JP2007053242A (ja) 半導体レーザ装置およびその製造方法
US20230143711A1 (en) Method for producing quantum cascade laser element
US20070138486A1 (en) Optical semiconductor element and method for manufacturing the same
JPH10335741A (ja) 半導体レ−ザ素子及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20151023

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20151023

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000