[go: up one dir, main page]

KR20060132640A - 메모리 디바이스, 정보 저장 방법, 방법 및 구조화된 재료 - Google Patents

메모리 디바이스, 정보 저장 방법, 방법 및 구조화된 재료 Download PDF

Info

Publication number
KR20060132640A
KR20060132640A KR1020067013780A KR20067013780A KR20060132640A KR 20060132640 A KR20060132640 A KR 20060132640A KR 1020067013780 A KR1020067013780 A KR 1020067013780A KR 20067013780 A KR20067013780 A KR 20067013780A KR 20060132640 A KR20060132640 A KR 20060132640A
Authority
KR
South Korea
Prior art keywords
regions
pressure
phase
region
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020067013780A
Other languages
English (en)
Inventor
제임스 스타니슬라브 윌리암스
조디 엘리자베스 브래드비
마이클 빈센트 스와인
Original Assignee
리오타 피티와이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2003906808A external-priority patent/AU2003906808A0/en
Application filed by 리오타 피티와이 엘티디 filed Critical 리오타 피티와이 엘티디
Publication of KR20060132640A publication Critical patent/KR20060132640A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1409—Heads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1418—Disposition or mounting of heads or record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1418—Disposition or mounting of heads or record carriers
    • G11B9/1427—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1418—Disposition or mounting of heads or record carriers
    • G11B9/1427—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement
    • G11B9/1436—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement with provision for moving the heads or record carriers relatively to each other
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/1472—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the form
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/08—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by electric charge or by variation of electric resistance or capacitance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/0021—Thermally assisted recording using an auxiliary energy source for heating the recording layer locally to assist the magnetization reversal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/04—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

물질(1502)의 하나 이상의 영역(1510, 1512)에 압력을 인가하고 이로부터 압력을 제거하여 이들 영역(1510, 1512)의 전기 전도도를 변경시킴으로써 생성되는 복수의 나노단위 메모리 셀(1510, 1512)을 포함하는 메모리 디바이스가 제공된다. 전기적으로 도전성인 판독 프로브(1514)는 영역의 전도도 및 이에 따라 셀에 저장된 정보를 결정한다. 기록 프로브(1508)는 선택된 셀에 압력을 인가하고 이로부터 압력을 제거함으로써 이들 셀의 전기 전도도를 변경시키고 이에 따라 정보를 삭제하거나 저장한다.
메모리 디바이스, 메모리 셀, 압입, 압력 인가, 실리콘

Description

메모리 디바이스, 정보 저장 방법, 방법 및 구조화된 재료{A MEMORY DEVICE, AN INFORMATION STORAGE PROCESS, A PROCESS, AND A STRUCTURED MATERIAL}
본 발명은 메모리 디바이스, 정보 저장 방법, 방법, 및 구조화된 재료에 관한 것이다.
마이크로전자공학의 급속한 발전은, 종종 집적회로 당 트랜지스터의 개수가 2년마다 계속해서 2배가 된다고 예측한 무어의 법칙으로 대표된다. 이러한 이배수는 각각의 연속적인 세대의 집적회로에 있어서 각 트랜지스터의 물리적인 크기가 감소하는 것을 요구한다. 그러나, 복잡도의 지수함수적 증가 및 새로운 세대의 집적회로를 개발하는데 요구되는 시간 때문에, 무어의 법칙을 계속해서 따르는 것이 경제적으로 가능하지 않을 수 있다는 점에서, 이러한 축소를 달성하는 어려움이 급격하게 증가되었다. 한편, 마이크로프로세서와는 반대로, 메모리 칩에 대한 엄청한 수요는 메모리 디바이스에 대한 그러한 높은 개발 비용을 정당화시킬 수 있다. 여전히, 보다 작은 메모리 디바이스를 개발하고자 하는 도전은, 특히 그러한 디바이스의 특정 치수가 나노미터 단위로 들어감에 따라, 중요하게 남아있다.
현재의 랜덤 액세스 메모리(예를 들면, SRAM, DRAM) 디바이스는 정보를 메모리 셀 어레이에 저장하고, 각 셀은 이진 데이터의 하나의 비트를 저장한다. 전형 적인 메모리 디바이스에서, 특정 셀에 저장되는 데이터 비트는 셀을 포함하는 어레이 로우로의 워드라인 접속에 적절한 전위를 인가하고 셀로의 비트라인 접속의 결과적인 전위를 측정함으로써 액세스될 수 있다. 현재의 메모리 디바이스들의 어려움들 중 하나는, 각 셀의 물리적 치수를 줄이는 능력이 제한되어 있어, 정보 저장의 밀도에 상한이 있다는 것이다. 예를 들면, 트랜지스터-기반 메모리 디바이스의 경우에, 각 트랜지스터의 게이트 길이가 극히 작지만(통상 현재 기술에서 100nm 주위), 각 셀의 전체 표면적 또는 범위(footprint)는 적어도 더 큰 크기 수준이다. 그러므로, 더 높은 밀도의 셀이 생성될 수 있는 더 단순한 구조를 가지는 메모리 디바이스가 필요하다.
그러므로, 종래 기술의 하나 이상의 어려움을 완화시키거나, 적어도 유용한 대안을 제공하는 메모리 디바이스, 정보 저장 방법, 방법, 및 구조화된 재료를 제공하고자 한다.
본 발명에 따르면, 물질의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거함으로써 하나 이상의 영역에 정보를 저장하는 단계를 포함하는 정보 저장 방법이 제공된다.
본 발명은 완화된 비정질 실리콘의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여 상기 하나 이상의 영역을 실질적인 결정질 실리콘으로 변환하는 단계를 포함하는 방법을 제공한다.
또한, 본 발명은 물질의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여 상기 하나 이상의 영역의 적어도 하나의 속성을 변경하는 단계를 포함하는 방법을 제공한다.
또한, 본 발명은 물질의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여, 상기 하나 이상의 영역 각각의 적어도 일부의 상변화를 유도하는 단계를 포함하는 방법을 제공한다.
또한, 본 발명은 완화된 비정질 실리콘의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여, 하나 이상의 영역 각각의 적어도 일부를 적어도 하나의 결정질 상으로 변환하는 단계를 포함하는 방법을 제공한다.
또한, 본 발명은 실질적인 실리콘 기판의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거함으로써 실질적인 결정질 및 실질적인 비정질 실리콘의 영역들을 생성하기 위한 방법을 제공한다.
또한, 본 발명은 실질적인 실리콘 기판의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거함으로써 다른 전기적 및/또는 물리적 속성을 가지는 영역을 생성하기 위한 방법을 제공한다.
또한, 본 발명은 물질의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여, 상기 하나 이상의 영역의 전기 전도도를 제1 전기 전도도로부터 제2 전기 전도도로 변경함으로써 생성되는 복수의 메모리 셀을 포함하고 복수의 메모리 셀을 제공하는 메모리 디바이스를 제공한다.
또한, 본 발명은 실질적으로 절연성인 완화된 비정질 실리콘의 층 내에 결정질 실리콘의 복수의 실질적인 도전 영역을 포함하는 메모리 디바이스를 제공한다.
또한, 본 발명은 제1 전기 전도도를 가지는 복수의 제1 영역; 제2 전기 전도도를 가지는 복수의 제2 영역; 및 전도도에 의해 표현된 저장된 정보를 결정하도록 영역의 전도도를 결정하기 위한 적어도 하나의 전기적으로 도전성인 프로브를 포함하는 메모리 디바이스를 제공한다.
본 발명은 제1 영역에 압력을 인가하고 이로부터 압력을 제거하는 결과로서 제1 전기 전도도를 가지는 복수의 제1 영역; 제2 전기 전도도를 가지는 복수의 제2 영역; 상기 제1 영역 및 상기 제2 영역에 인접한 도전성 워드라인; 및 상기 제1 영역 및 상기 제2 영역에 인접한 도전성 비트라인을 포함하고, 상기 제1 영역 및 상기 제2 영역 중 선택된 영역의 전도도는 대응하는 워드라인 및 대응하는 비트라인에 액세스함으로써 결정될 수 있는 메모리 디바이스를 제공한다.
본 발명은 도전성 결정질 실리콘의 층에 비정질 실리콘의 복수의 실질적인 절연성 영역을 포함하고, 상기 비정질 실리콘의 영역은 도전성 결정질 실리콘의 상기 층의 대응하는 영역에 압력을 인가하고 이로부터 압력을 제거함으로써 형성되는 메모리 디바이스를 제공한다.
본 발명은 실리콘의 전기적 속성을 변경함으로써 상기 디바이스의 메모리 셀에 정보를 저장하도록 적응된 메모리 디바이스를 제공한다.
본 발명은 압입(indentation)에 의해 상기 디바이스의 셀에 정보를 저장하거나 삭제하기 위한 적어도 하나의 인덴터 팁을 포함하는 메모리 디바이스를 제공한다.
본 발명은 완화된 비정질 실리콘의 층 내에 하나 이상의 실질적인 결정질 영역을 포함하는 구조화된 재료를 제공한다.
본 발명의 양호한 실시예들은 첨부된 도면을 참조하여 단지 예로서 이하에 설명된다.
도 1은 결정질 실리콘(Si-I)의 압입 동안에 발생하는 상변화를 예시하는 개략도이다.
도 2는 로딩 및 언로딩을 위한 침투 깊이의 함수로서 결정질 실리콘(Si-I)에 인가되는 부하 그래프.
도 3은 원래의 Si-I 및 압입된 영역으로부터의 라만 스펙트로스코피 데이터의 그래프.
도 4는 결정질 Si-I의 압입을 따르는 인덴트의 어두운 필드 단면 투과 전자 마이크로스코피(XTEM) 이미지를 도시하는 도면.
도 5는 완화된(relaxed) 비정질 Si의 준비를 예시하는 개략도.
도 6은 로딩 및 언로딩을 위한 침투 깊이의 함수로서 어닐링되지 않은(완화되지 않은) 비정질 실리콘에 인가된 부하의 그래프.
도 7은 원래의 어닐링되지 않은 a-Si, 및 어닐링되지 않은 a-Si 및 어닐링된 a-Si에서 압입된 영역으로부터의 라만 스펙트로스코피 데이터의 그래프.
도 8은 완화되지 않은 a-Si의 압입된 영역의 밝은-필드 XTEM 이미지를 도시하는 도면.
도 9는 완화되지 않은 a-Si의 압입을 예시하는 개략도.
도 10은 로딩 및 언로딩을 위해 침투 깊이의 함수로서 완화된 a-Si에 인가된 부하 그래프.
도 11은 완화된 a-Si의 압입된 영역의 XTEM 마이크로그래프.
도 12는 Si-XII/Si-III가 형성된 후 이어서 비정질 상으로 다시 변환되는 방법을 도시하는, 완화된 a-Si의 압입 동안에 형성되는 상을 예시하는 개략도이다.
도 13은 팁이 반경 77nm를 가지는 상태에서, 로딩 및 언로딩을 위한 침투 깊이의 함수로서 결정질 실리콘(Si-I)에 인가되는 부하 그래프.
도 14는 완화된 비정질 실리콘의 압입 및 후속 어닐링에 의해 생성되는 인덴트의 XTEM 이미지로서, 후속 어닐링은 인덴트내의 형성된 영역이 추가적으로 Si-I로 변환되도록 유발한다.
도 15는 판독-기록 메모리 디바이스의 양호한 실시예의 개략도이다.
도 16은 판독 전용 메모리 디바이스의 양호한 실시예의 개략도이다.
결정질 큐빅-실리콘( Si -I)의 상변화
결정질 큐빅-실리콘(또한, Si-I, 즉 마이크로전자 디바이스의 제조를 위해 웨이퍼 형태로 생성되는 '통상의' 실리콘 상으로 지칭됨)은 기계적 변형 동안에 일련의 상변환을 겪는다. 고압 다이아몬드 앤빌(anvil) 실험은, J.Z. Hu, L.D. Merkle, C.S. Menoni, and I.L. Spain, Phys. Rev. B 34, 4679(1986)에 기재된 바와 같이, 결정질 다이아몬드-큐빅 Si-I가 ~11 Gpa의 압력에서 로딩하는 동안에 금속성 β-Sn 상(또한, Si-II로서 지칭됨)로의 상변환을 겪고, Si-II는 ~2GPa 아래의 압력에서는 불안정하므로, Si-II는 압력 해제 동안에 추가 변환을 겪는다는 것을 보여준다.
Si-I은 압입(indentation)이라 지칭되는 프로세스 동안에 유사한 일련의 상변환을 겪는데, 극도로 딱딱한 인덴터 팁이 힘의 인가를 증가시킴으로써(로딩 상으로 지칭됨) 재료의 표면으로 압박되고 이어서 이러한 힘이 점차 감소되며(언로딩 상으로 지칭됨) 인덴터 팁이 이제 변형되거나 압입된 표면으로부터 제거된다. 도 1은 Si-I의 압입 로딩 및 언로딩 동안에 발생하는 상변환을 요약하고 있다. 다이아몬드-앤빌 실험에서와 같이, 초기 Si-I 상(102)은 압력 하에서, 즉 로딩 동안에 Si-II 상(104)으로 변환한다. 언로딩시, Si-II 상(104)은 추가 변환을 겪어 언로딩 속도에 따라 결정질 상 Si-XII/Si-III(106) 또는 비정질 상(a-Si)(108) 중 하나를 형성한다. 고속 언로딩은 a-Si(108)의 형성을 유도하지만, 저속 언로딩은 도시된 바와 같이, Si-XII/Si-III(106)의 형성으로 나타나게 된다.
Si-I의 압입 실험의 결과, 및 특히 라만 스펙트로스코피 및 단면 투과 전자 마이크로스코피(XTEM)를 이용한 압입된 영역의 후속 분석이 이하에 설명된다.
압입은 주위 온도 및 압력에서 ~5㎛ 및 ~2.0㎛ 반경의 2개의 구형 인덴터 중 하나를 이용하는 울트라-마이크로-압입-시스템 2000(UMIS)을 이용하여 수행되었다. UMIS 및 인덴터 팁 모두는 용해된 실리카를 이용하여 주의깊게 컬리브레이션되었고, 팁의 반경은 전자 마이크로스코피를 주사함으로써 얻어졌다.
Si-I의 압입
결정질 Si-I의 압입 동안에 인덴터 팁에 인가되는 힘 또는 부하, 및 원래의 표면 위치 아래의 인덴터 팁의 대응하는 침투 깊이의 측정은 상기 설명된 상변환의 증거를 보여주고 있다. 도 2는 ~2.0㎛ 반경 및 최대 부하 20mN의 구형 인덴터 팁을 이용하여 Si-I에 대한 침투 깊이의 함수로서의 인가된 부하의 전형적인 그래프(또한, 부하-침투 커브(200)로도 지칭됨)를 도시하고 있다. 구형 인덴터 팁을 이용한 Si-I 압입의 이전에 보고된 거동과 일치하게, 이러한 커브(200)는 로딩 동안에는 '팝-인(pop-in)'이벤트 특징(202)을, 언로딩 동안에는 '팝-아웃(pop-out)'이벤트 특징(204)을 보여주고 있다. (도 2의 삽화는 부하 대 침투 깊이 커브(200)의 1차 도함수를 도시하고 있고, 이는 팝-인 이벤트의 위치를 더 명백하게 보여주고 있다.) 팝-인 이벤트는 로딩 동안의 Si-I으로부터 Si-II으로의 상변환의 결과로서 발생하는 것으로 생각되고, 팝-아웃 이벤트는 언로딩 동안에 Si-II에서 Si-XII/Si-III로의 상변환을 나타내는 것으로 생각된다. Si-II는 주변 압력에서 안정하지 않으므로, 언로딩 동안에 압력이 감소함에 따라 변환된다. Gogotsi 등, J.Mat. Res. 871(2000)에 기재된 바와 같이, 팝-아웃 이벤트 대신에 언로딩 동안에 경사 변화 또는 '엘보우(elbow)'를 포함하는 Si-I의 압입을 위한 부하-침투 커브는 Si-II에서 a-Si 상변환을 나타낸다. 그러므로, 상변환의 강력한 표시는 그러한 데이터를 조사함으로써 발견될 수 있다. 그러나, 압입 이후에 존재하는 상변환된 재료를 직접 검출하기 위해서는, 추가의 특성화 기술이 필요하다. 결과적으로, 압입된 영역은 라만 스펙트로스코피 및 XTEM을 이용하여 특성화되었다.
Si-I의 압입에 이어지는 라만 스펙트로스코피
라만 스펙트로스코피는 Si의 다른 상, 특히 a-Si, Si-I, 및 Si-XII/Si-III의 존재를 결정하는데 이용된다. 라만 스펙트럼은 헬륨-네온 레이저의 632.8nm 여기 라인을 이용하여, 레니셔(Renishaw) 2000 라만 촬상 마이크로스코프에 의해 기록되었다. 스펙트럼은 ~1.0㎛의 레이저 빔 스폿을 이용하여 취해졌고, 빔 세기는 레이저-유도된 변환을 피하기 위해 낮게 유지되었다.
도 3은 원래의 Si-I의 영역으로부터의 라만 스펙트럼(300) 및 Si-I의 압입에 이어지는 압입된 영역으로부터의 라만 스펙트럼(302)을 도시하고 있다. 원래의 영역으로부터 취해된 스펙트럼(300)은 520cm-1 및 300cm-1에서 단지 2개의 라만 밴드를 보여주고 있다. 이에 비해, 인덴트로부터 취해진 라만 스펙트럼(302)은 상 Si-III 및 Si-XII의 특성인 것으로 알려진 4개의 추가 라만 밴드(304)를 보여주고 있다.
Si-I의 압입 이후의 XTEM 분석
변환된 영역을 바로 촬상하기 위해 압입된 영역의 XTEM 샘플들이 준비되었다. 샘플들은 Ga 이온의 포커싱된 빔을 이용하여 주위 재료를 정확하게 스퍼터링함으로써 인덴트의 전자 투명 영역을 남게 하는 FEIxP200 포커싱된-이온-빔(FIB) 시스템을 이용하여 준비되었다. 가속 전압 300kV에서 동작하는 필립스 CM 300은 XTEM 이미지를 생성하는데 이용되었다.
20mN의 최대 부하력에 대해 2㎛ 반경의 구형 인덴터를 가지는 Si-I의 압입으로부터 기인하는 구조의 XTEM 이미지가 도 4에 도시되어 있다. 삽화는 잔여 인덴트의 바로 아래 영역의 선택된 영역 회절 패턴(SADP, 406)을 도시하고 있다. 샘플의 전체 표면 상의 비정질 실리콘의 얇은 층(402)은 FIB 샘플 준비 프로세스에 의 해 야기된다. 도 4의 어두운 필드 XTEM 이미지는 Si-III/Si-XII 회절 스폿(400)을 이용하여 생성되었고, 이미지에서 다결정 고압 상(404)을 강조한다. SADP(406)에서의 다수의 스폿 및 확산 링은 상변환된 재료(Si-III/Si-XII 및 a-Si 양쪽)가 존재한다는 것을 확인시켜 준다. 잔여 인덴트 아래의 변환된 영역의 a-Si(408)는 명백하게 그레이(grey) 특징없는(featureless) 영역으로서 보여질 수 있다. 최종 상으서 배타적으로 a-Si를 가지는 인덴트(도 4에 도시된 바와 같이, Si-XII/Si-III 및 a-Si의 혼합과는 반대임)는 고속 언로딩에 의해 형성될 수 있다.
압입 동안의 전기적 측정
J.E Bradby, J.S. Williams, J.Wong-Leung, M.V. Swain, 및 P. Munroe, J.Mat.Res. 16, 1500(2001)에 기재된 바와 같이, Si-I의 압입 동안의 원위치에서의 전기적 측정은, 로딩시 Si-I로부터 중간 금속 Si-II 상으로의 변환을 검출할 수 있고 언로딩시 Si-II가 추가 변환을 겪어 덜 도전된 상을 형성한다는 것을 증명한다.
비정질 실리콘(a- Si )
a-Si는 준비 및 어닐링 조건에 따라 현저하게 다른 속성을 나타낼 것이라는 점에서 특별한 상이다. 특히, a-Si는 2개의 상태, '완화되지 않은(unrelaxed)' 상태(예를 들면, 피착된 대로, 또는 실온에서 이온 주입에 의한 형성 직후) 및 '완화된(relaxed)' 상태(450℃에서 완화되지 않은 a-Si를 어닐링함으로써 형성됨)로 존재할 수 있고, 이들 2개의 상태는 속성 차이의 범위를 표시한다. 주입된 대로의(완화되지 않은) a-Si는 Si-I보다 훨씬 더 연한 것으로 발견되었고, 어닐링된(완화된) a-Si는 결정질 상태 Si-I의 것과 매우 유사한 기계적 특성을 가지는 것으로 발 견되었다. 이러한 차이에 대한 원인은 알려져 있지 않다.
도 5에 도시된 바와 같이, 완화되지 않은 a-Si(504)의 연속층은 1.7MV 탠덤형 가속기를 이용하여 액체 질소 온도에서 600keV Si 이온의 결정질 Si-I(502)를 이온 주입함으로써 준비될 수 있다. 주입 후, 샘플은 아르곤 환경에서 450℃의 온도에서 30분 동안 어닐링되어, 완화되지 않은 a-Si(504)가 '완화된' a-Si(506)로 변환될 수 있다. 완화된 및 완화되지 않은 비정질 층의 두께는 모두 2MeV 헬륨 이온을 가지고 러더포드 후방산란(RBS)을 함으로써 ~650nm인 것으로 측정되었고, 어닐링 프로세스가 a-Si 층을 재결정화하는데 충분하지 않기 때문에, 비정질로 유지된다는 것을 증명한다. 그러므로, 2개의 상태는 모두 실리콘의 비정질 상태이다.
본 발명의 양호한 실시예들이 이하의 새로운 발견에 기초하고 있다. 이하에 설명되는 실험 세트에서, a-Si는 압입 동안에 발생하는 상변환의 임의의 예들을 식별하기 위한 시작 재료로서 이용된다. 상기 설명된 바와 같이, Si-II의 고속 언로딩은 a-Si의 최종 상으로 유도한다. 그러므로, 결정질 상의 형성을 검출하기 위해, 고속 언로딩 속도를 피하도록 주의했다.
완화되지 않은 a-Si의 압입
도 6에 도시된 바와 같이, 완화되지 않은 a-Si의 압입에 대한 부하-침투 커브(600)는 현저하게 특징이 없고, 특히 팝-인 또는 팝-아웃 이벤트가 전혀 관찰되지 않으며, 이는 압입 동안에 어떠한 상변환도 발생되고 있지 않다는 것을 암시한다.
완화되지 않은 a-Si의 압입 후의 라만 스펙트로스코피
도 7에 도시된 바와 같이, 완화되지 않은 a-Si의 압입된 영역으로부터의 라만 스펙트럼(706)은 원래의(즉, 압입되지 않은) a-Si로부터의 라만 스펙트럼(708)과 동일하게 나타나고, 480cm-1에서 a-Si와 연관된 넓은 피크를 포함한다. 특히, 결정질 상의 라만 밴드 특성이 없다.
완화되지 않은 a-Si의 압입 후의 XTEM
도 8은 완화되지 않은 a-Si에서의 인덴트의 XTEM 이미지이다. 잔여 인덴트 흔적 바로 아래 영역의 SADP(802)는 어떠한 결정질 상도 존재하지 않는다는 것을 확인해 주며, 완화되지 않은 a-Si의 압입 동안에 어떠한 상변환도 발생하지 않는다는 것을 나타낸다. 이러한 관찰은 또한 원위치에서의 전기적 측정에 의해 지원된다.
완화되지 않은 a-Si(902)의 압입을 나타내는 개략도가 도 9에 도시되어 있다. 완화되지 않은 a-Si는 로딩 동안에 단순한 플로우를 겪고 상변환을 겪지 않는다.
완화된 a-Si의 압입
도 10에 도시된 바와 같이, 완화된 a-Si의 부하-침투 커브(1000)는 결정질 Si-I 샘플에 대한 부하-침투 커브(200)(도 2에 도시됨)와 동일한 경향을 따르고, 로딩시 팝-인 이벤트(1002) 및 언로딩시 팝-아웃 이벤트(1004)를 가지고 있다.
완화된 a-Si의 압입 후의 라만 스펙트로스코피
도 7에 도시된 바와 같이, 완화된 a-Si의 인덴트로부터 취해진 라만 스펙트 럼(702)은 Si-XII 및 Si-III 상과 연관된 4개의 추가 라만 밴드(700)를 포함한다. 이들 4개의 추가 밴드(700)는 도 3에 도시된 바와 같이, Si-I의 압입 후에 나타나는 동일한 4개의 라만 밴드(304)이다. 또한, 도 7은 480cm-1에서 주변 a-Si와 연관된 넓은 피크(704)를 도시하고 있다. 라만 스펙트로스코피는 a-Si의 2개의 상태간의 차이에 민감하지 않으므로, 원래의 완화된 및 원래의 완화되지 않은 a-Si로부터의 라만 스펙트럼이 동일한 것으로 나타난다.
완화된 a-Si의 압입 후의 XTEM
도 11에 도시된 바와 같이, 완화된 a-Si에서의 잔여 인덴트의 XTEM 분석은, 상변환이 발생했다는 것을 명백하게 증명한다. 도 11의 어두운 필드 이미지는 회절 패턴(1104)에 도시된 Si-III/Si-XII로부터의 박스로 표시된 회절 스폿(1102)으로부터 생성되었다.
상기 설명된 바와 같이, 완화되지 않은 a-Si와 비교하여, 완화된 a-Si는 압입 로딩 및 언로딩 동안에 상변환을 겪는다. 도 12에 도시된 바와 같이, 로딩시, 완화된 a-Si(1202)는 금속 Si-II 상(1204)으로 변환한다. 원위치에서의 전기적 측정은, 전기적으로 도전형의 상으로의 변환을 확인시켜 준다. 언로딩시, Si-II 상(1204)은 압력 해제 속도에 따라 추가 변환을 겪는다. 저속 언로딩은 Si-XII/Si-III(1206)의 형성을 유도하지만, 고속 언로딩은 a-Si의 형성을 유도한다. 언로딩 시 형성되는 a-Si가 완화된 또는 완화되지 않은 상태에 있는지 여부는 명백하지 않지만, 이하에 나타낸 바와 같이, 이것은 후속 재압입시, Si-II로 변환하는 능력에 영향을 미치지 않을 것으로 보인다.
a-Si와 비교되는 Si-XII/Si-III의 전기적 특성
원위치에서의 전기적 측정은, 실리콘 상 Si-XII/Si-III이 완화된 또는 완화되지 않은 상태에 있는지 여부에 관계없이, 실질적으로 절연체인 a-Si보다 훨씬 더 도전성인 것으로 나타난다.
Si-XII/Si-III의 압입(재-압입)
압력-유도된 상 Si-XII/Si-III 및/또는 a-Si를 포함하는 인덴트의 재압입은, 이들 상들이 또한 로딩시(대략 동일한 임계 압력 ~11 GPa에서) Si-II로의 상변환을 겪고, 언로딩 속도에 따라 재차 Si-XII/Si-III 또는 a-Si 중 하나로의 상변환을 겪는다. 재압입시 이들 상들이 변환하는 주된 요인은, 상들이 인덴터 하에서 제한되고 Si-I 및/또는 완화된 a-Si에 의해 둘러싸인다는 점이라고 사료된다. 그러한 조건 하에서, 이들이 압입에 의해 부과된 압축 응력을 줄이는 것은 변환 외에는 다른 경로가 없다.
나노단위에서의 상변환
도 13은 단지 77nm의 팁 반경을 가지는 인덴터를 이용한 Si-I의 압입에 대한 부하-침투 커브(1300)를 도시하고 있다. 커브(1300)는 ~100μN의 부하에 대해 최대 침투 깊이 ~30nm를 나타내고 있다. 로딩시의 팝-인 이벤트(1301)는 상기 설명된 바와 같이, Si-I으로부터 금속 Si-II 상으로의 상변화의 특성이다. 점선(1320)은 유연한 언로딩에 대해 예상되는 이론적인 언로드 커브이다. 이론적인 신축성있는 언로딩 커브(1302)와 측정된 데이터(1300)의 중요한 편차는, 나노단위 압입 후 의 언로딩 동안에 추가 상변환이 발생한다는 것을 나타낸다. 이것은, 마이크론-크기의 인덴터를 가지는 압입에 대해 상기 설명된 바와 같이, 저속 언로딩에 대한 Si-III/Si-XII, 또는 고속 언로딩에 대한 비정질 Si의 형성을 암시한다.
어닐링 프로세스
완화된 비정질 Si 샘플에서 상변환된 Si-XII/III 재료의 영역을 200℃ 이상의 온도로 그리고 30분동안 450℃까지 가열하는 것은, Si-XII/Si-III 상을 Si-I 상태로 추가 변환시킨다. 중요한 것은, Si-XII/III을 포함하는 변환된 영역내에 있는 비정질 Si가 또한 Si-I로 변환된다. 그러나, 압입된 영역을 둘러싸는 a-Si(즉, 압입시 어떠한 상변환도 겪지 않은 a-Si)는 30분 동안 450℃까지의 온도로 가열되는 경우에 Si-I로의 상변환을 겪지 않는다. 도 15는 c-Si(1430) 상의 완화된 a-Si(1401)의 박막내의 인덴트의 XTEM 이미지를 도시하고 있다. 압입 후, XTEM 분석(도시되지 않음)은 a-Si 박막(1401)의 압입된 부분이 Si-XII/III 상으로 변환되었다는 것을 확인시켜 주었다. 그리고나서, 샘플은 5분 동안 450℃로 가열되었고, 이는 도 14의 XTEM 이미지에서 밝은 표면 영역(1402)으로 도시된 바와 같이, Si-XII/III 상이 Si-I 상(1402)으로 변환되도록 하였다. 박막(1401)내의 둘러싸고 있는(압입되지 않은) a-Si는 변환되지 않고 유지된다.
바람직한 실시예
상기 결과는, 놀랍게도, 완화된 a-Si가 압입에 의해 결정질 상으로 변환될 수 있다는 것을 증명한다. 그러므로, Si-I과 마찬가지로, 완화된 a-Si는 로딩시 Si-II로의 변환을 겪고, 언로딩시 추가 변환을 겪어, 언로딩 속도에 따라 Si-XII 및 Si-III 중 하나 또는 a-Si 중 하나를 형성한다. 이것은, 결정질 구조로부터 비정질 구조로 갈 수 있고, 도 12에 도시된 바와 같이, 다시 Si(Si-I 또는 a-Si)를 제어된 방식으로 기계적으로 변형시킴으로써 다시 되돌릴 수 있다는 것을 의미한다. 그러므로, 완화된 a-Si로 시작하여, 저속 언로딩 속도를 가지는 압입을 이용하여 Si-XII/III로 종료하거나, 고속 언로딩 속도를 이용하여 a-Si로 리턴할 수 있다.
실리콘의 전기 전도도는 실리콘이 결정질 또는 비정질인 지 여부에 좌우되므로, 압입 동안의 언로딩의 속도를 제어함으로써 (도전성의) 결정질 실리콘 또는 (절연성의) 비정질 실리콘의 영역을 제어가능하게(그리고 재생가능하게) 생성할 수 있다. 그러한 영역은 이전에 압입된 영역을 재압입함으로써, 하나의 도전 상태에서 다른 도전 상태로 반복적으로 변환될 수 있다.
압력을 인가하고 제거함으로써 비정질 상과 하나 이상의 결정질 상 사이에서 로컬화된 영역을 제어가능하고 반복적으로 변환하는 능력은, 다양한 유용한 구조 및 디바이스를 제공하는데 이용될 수 있다. 특히, 그러한 영역의 직사각형 또는 다른 형태의 어레이는 어레이-기반 불휘발성 전자 메모리 디바이스의 메모리 셀을 제공하는데 이용될 수 있고, 여기에서 저장된 정보의 비트들은 각 영역의 전기 전도도에 의해 표현된다. 상변환이 나노단위 영역의 압입 동안에 발생하는 것으로 관찰되었으므로, 이러한 기술에 의해 울트라-고-밀도 메모리 저장 디바이스가 제공될 수 있다.
예를 들면, 이하의 기록 및 소거 작용이 가능하다.
1. 기록, 완화된 a-Si를 로딩하고 느리게 언로딩하여 Si-XII/Si-III를 형성한다.
2. 삭제, Si-XII/Si-III를 로딩하고 고속 언로딩하여 a-Si를 형성한다.
MEMS -집적된 판독/기록/소거 프로브
도 15는 실리콘 조각(1502)이 완화된 비정질 실리콘의 표면층(154)을 가지고 있는 메모리 디바이스의 개략도이다. 상기 설명된 바와 같이, 이러한 층(1504)은 우선 피착 또는 이온 주입에 의해 완화되지 않은 비정질층을 형성한 후 저온 어닐링 공정(예를 들면, 흐르는 질소 하에서 30분 동안 450℃)을 이용하여 비정질 층을 완화시킴으로써 생성될 수 있다. 금속 후방 컨택트(1506)는 웨이퍼(1502)의 후방으로의 전기적 접촉을 제공한다. 압입하는 프로브(1508)는 완화된 비정질 실리콘 층(1504) 상의 선택된 위치에서 Si-III/Si-XII 결정질 상으로 이루어지는 결정질 영역(1510)을 생성함으로써 이진 데이터의 비트를 '기록'하는데 이용된다. 압입 프로브(1508)의 언로딩 속도를 제어함으로써(예를 들면, 4.2㎛ 반경 구형 인덴터 팁에 대해 언로딩 속도가 3mNs-1보다 작도록 보장함으로써), 저속 언로딩 동안에, 압입된 영역이 비교적 전기적으로 절연상태의 비정질 상으로부터 상대적으로 전기적으로 도전성인 결정질 상으로 변환된다. 실리콘의 압입 동안의 제자리에서의 전기적 측정은, 압입에 의해 생성된 변환된 결정질 및 비정질 상의 저항은 대략 10배 정도만큼 차이가 난다는 것을 암시한다.
전원(1516)을 통해 웨이퍼(1502)의 후방 컨택트(1506)에 전기적으로 접속된 도전성 프로브(1514)는 정전 코움 드라이브(electrostatic comb drive)에 기초한 마이크로-전자-기계적 액튜에이터, 자기 액튜에이터, 압전 부재 및/또는 예를 들면 TiN과 같은 형상-메모리 합금과 같은 적절한 이동(translation) 수단(도시되지 않음)을 이용하여 웨이퍼(1502)의 표면에 걸쳐 이동될 수 있다. 프로브(1514)가 결정질(변환된) 영역(1510)의 위치 상에 놓여지는 경우, 특히, 변환된 도전성 결정질 영역(1510)의 두께가 비정질 층(1504)의 두께에 적어도 상당하고, 양호하게는 크거나 같은 경우에, 전류 소스(1516)에 의해 생성된 전류는 도전성 결정질 영역(1510)을 통해 기저 실리콘(1502)으로 용이하게 흐를 수 있다.
역으로, 프로브(1514)가 비정질(변환되지 않거나, 고속 언로딩에 의해 재변환된) 영역(1512) 상에 위치되는 경우, 전류는 비교적 절연성의 비정질 영역(1512)을 통해 용이하게 흐를 수 없다. 그러므로, 표면층(1504)의 전기 전도도의 차이를 검출함으로써, 프로브(1514) 아래 영역의 상태는 주사 터널링 마이크로스코프(STM) 또는 원자력 마이크로스코프(AFM)에서 이용되는 것과 유사한 방식으로 결정될 수 있다. 더구나, 하나의 이진 상태를 절연성 비정질 영역(1512)으로서, 그리고 보상형 이진 상태를 결정질 도전성 영역(1510)으로 표현함으로써, 도시된 바와 같이, 규칙적인 어레이 등의, 사이트(또는 메모리 셀)의 소정 분포내에서 비정질 영역(1512) 및 결정질 영역(1510)의 공간 분포를 제어함으로써 이진 데이터가 저장될 수 있다.
다른 실시예에서, 두께 및 그에 따른 각 변환된 도전성 영역의 저항은 인덴터 팁에 인가되는 최대 압력을 제어함으로써 결정된다. 고정된 개수의 가능한 저 항값으로부터 원하는 저항 값을 선택함으로써, 각 영역은 다중-비트 저장에 이용될 수 있다. 예를 들면, 8개의 가능한 저항값으로부터 그 영역의 저항을 선택하도록 하나의 나노단위 영역에 인가되는 압력을 제어함으로써, 3개 비트의 정보가 효율적으로 그 영역에 저장된다.
하나의 실시예에서, 하나의 도전성 프로브(1514)가 마이크로-전자-기계적 액튜에이터를 이용하여 표면층(1504)에 걸쳐 이동된다. 다른 실시예에서, 선형 또는 직사각형 또는 다른 형태의 도전성 프로브 또는 회로의 어레이(도시되지 않음)가 이용되어, 다수의 영역들이 동시에 판독될 수 있다. 프로브 어레이의 도전성 프로브의 개수가 메모리 셀의 개수와 동일하다면, 도전성 프로브 어레이는 실리콘 웨이퍼(1502)에 대해 고정된다. 다르게는, 도전성 프로브 어레이의 치수가 셀 어레이보다 작은 경우, 도전성 프로브 어레이는 액튜에이터 어셈블리에 장착되어 웨이퍼(1502)의 표면에 대해 이동되므로, 모든 메모리 셀이 판독될 수 있다. 프로브는 이용하기에 앞서서 세척되어 비교적 먼지-없는 환경에서 유지될 필요가 있다.
메모리 셀의 컨텐츠를 삭제하기 위해, 변환된(결정질) 영역(1510)은 도 12에 도시된 바와 같이, 고속 언로딩에 이어서 인덴터(1508)로 재압입함으로써 비정질 상태로 다시 재변환될 수 있다. 그러므로, Si-XII/Si-III을 포함하는 메모리 셀을 재로딩함으로써, 셀은 중간 상 Si-II로 변환될 수 있다. 이러한 상으로부터의 고속 언로딩은, 결과적으로 a-Si 상으로의 추가 상변환을 초래한다.
하나의 실시예에서, 메모리 디바이스는 판독-기입 디바이스이고, 인덴터(1508)는 메모리 디바이스의 필수 부분이다. 인덴터(1508) 및 도전성 프로 브(1514)는 동일한 액튜에이터 어셈블리 상에 장착될 수 있다.
다르게는, Si-I보다 딱딱한 하나의 도전성 프로브/인덴터는 인덴터(1508) 및 도전성 프로브(1514)의 기능들을 제공할 수 있다. 압입형 프로브(1508)의 접촉 면적이 직경에 있어서 10nm 정도이므로, μN 범위의 압입력은 비정질 실리콘을 결정질 상으로 변환시키는데 필요한 ~11GPa를 제공하기에 충분하다.
다르게는, 메모리 디바이스가 판독 전용 디바이스인 경우, 인덴터(1508)는 단지 이진(또는 다중-비트) 데이터를 저장하기 위해 필요하고(예를 들면, 제조 동안), 메모리 디바이스의 일부일 필요는 없다. 이 경우에, 외부 인덴터가 이용될 수 있다.
메모리 셀의 횡 치수는 원하는 만큼 작을 수 있고, 인덴터(1508) 및 도전성 프로브(1514)의 물리적 제약 및 셀간의 전기적 크로스토크에 종속된다. 10 나노미터의 AFM( 및 STM) 팁도 루틴하게 이용되므로, 셀의 치수는 도전성 프로브(1514)보다는 인덴터(1518)의 물리적 치수에 의해 제한될 수 있다. 따라서, 나노미터-단위 메모리 셀은 인덴터(1508)의 팁이 나노미터 단위인 경우에 생성될 수 있다. 예를 들면, 도 13은 팁 반경이 단지 77nm인 인덴터를 이용한 Si-I의 압입에 대한 로드-언로드 커브(1300)를 도시하고 있다.
고체 상태 디바이스-ROM
다른 실시예에서, 도전성 결정질 영역(1602)은 도 16에 도시된 바와 같이, 절연 기판(1606, 예를 들면, 사파이어)의 위에 있는 완화된 비정질 실리콘의 층(1604) 내의 선택된 사이트에 형성된다. 그러므로, 완화된 비정질 층(1604)의 표면은 느린 해제를 가지는 압입에 의해 형성된 도전형 사이트(1602), 및 어떠한 압입도 수행되지 않는 절연 사이트(1608)를 포함하는, 직사각형 사이트 어레이(1602, 1608)를 포함하는 것으로 여겨질 수 있다. 그리고나서, 연장된 평행 도전체 세트(1610)가 모든 사이트(1602, 1608) 위에 형성된다. 단지 3개의 평행 도전체(1610)들만이 명료성을 위해 도 16에 도시되어 있지만, 실제로는 도전체(1610)과 유사한 추가 도전체들이 모든 사이트(1602, 1608)에 걸쳐 형성될 것이라는 것은 자명하다. 완화된 비정질 실리콘의 층(1604)의 아래에는 다른 세트의 연장된 평행 도전체(1612)가 최상위 도전체(1608)와 직교하여 매립되어 있고, 그 위에는 모든 사이트(1602, 1608)가 형성되었다. 도전체 세트들 중 하나, 예를 들면 상부 도전체(1610)는 비트라인으로서 이용되고, 이하에서는 비트 라인(1610)으로 지칭된다. 다른 세트의 도전성 스트라이프, 즉 매립된 도전체(1612)는 워드라인으로서 이용되고, 이하에서는 워드라인(1612)로 지칭된다.
따라서, 선택된 메모리 셀(1614)은 대응하는 워드라인(1614)에 바이어스를 인가하고 사이트(1614) 위에 놓여지며 도 16에 도시되지 않은 대응하는 비트라인을 따라 흐르는 전류를 측정함으로써 어드레싱될 수 있다. 이러한 전류는, 셀이 변환되지 않고 비정질로 유지되는 경우보다, 선택된 셀(1614)을 정의하는 영역이 결정질 실리콘으로 변환된 경우에 상당히 커지게(통상, 그 치수의 10배 이상의 치수) 될 것이다.
도 16의 구조는 이하의 프로세스에 의해 생성될 수 있다.
(1) 비교적 낮은 저항(<0.01Ω-cm)의 Si 표면층을 가지는 실리콘-온-사파이 어 웨이퍼를 선택한다. 이온 주입 및 리소그래피(즉, 마스킹된 이온 주입)를 이용하여 Si 표면 층의 일련의 평행 연장된 스트립 또는 채널을 기저 사파이어까지 비결정화함으로써, 절연 채널을 생성하고, 잔여 결정질 실리콘은 후속적으로 이하의 단계 (2)에서 도전성 매립 스트립(1612)을 정의한다.
(2) 주입 마스크를 제거한 후 제2의 더 얇은 주입을 수행하여 실리콘 층의 표면부를 완전하게 비정질화시킴으로써 비정질 표면층(1604)을 정의한다. 이것은 단계 (1)에서 정의된 각 도전성 스트립의 표면을 비정질화함으로써, 워드라인으로서 이용되는 매립된 도전성 채널(1612)을 형성한다.
(3) 흐르는 질소하에서 30분 동안 450℃로 웨이퍼를 어닐링하여, a-Si 표면층(1604)을 완화시킨다.
(4) 선택된 로컬화된 영역(1602)이 압입되어 로컬화된 도전성 영역(1602)을 형성하고, 이에 따라 워드 라인(1612) 위에 놓여지는 비정질 층(1604)에 데이터를 저장한다.
(5) 웨이퍼의 어닐링을 행하여, 압입된 도전성 영역을, 더 높은 전도도를 가질 것으로 예상되는 Si-I로 변환시킨다.
(6) 리소그래피 및 금속 피착을 이용하여, 로컬화된 결정질 영역(1602) 및 잔여 비정질 영역(1608) 위에 도전성 비트라인(1610)을 형성한다.
변환 및 미변환된 영역의 전기 전도도를 가장 용이하게 구별하기 위해서는, 변환된 도전성 결정질 영역의 수직 두께 또는 깊이가 비정질 층(1604)의 두께보다 크거나 같은 것이 바람직하다는 것은 자명하다. 이것은 인덴터의 물리적 치수 및 압입 동안에 인가되는 힘에 의존하고, 따라서 층들의 두께가 이에 따라 결정된다.
상기 설명된 바와 같이, 단일 비트의 정보는 전기적으로 절연된 영역을 전기적으로 도전성의 영역으로 변환시킴으로써 기록될 수 있다. 비트는 영역의 전기 전도도를 측정함으로써 판독되고, 도 15의 실시예에서, 비트는 도전성의 영역을 절연성의 영역으로 변환시킴으로써, 이 경우에 변환된 영역을 ~11GPa의 압력으로 재로딩시키고 신속하게 언로딩함으로써 삭제될 수 있다. 도 16의 실시예는 판독 전용 디바이스이고, 도시된 바와 같은 워드 라인(1612) 및 비트라인(1610)의 배열을 이용하여 각 셀을 어드레싱함으로써 판독될 수 있다.
또 다른 실시예에서, 상기와 같이 압입에 의해 만들어진 결정질 Si 영역의 어레이의 선택된 셀에 전하가 저장된다. 이러한 디바이스는 비정질 실리콘 또는 예를 들면 SiO2와 같은 절연 재료에 의해 캡슐화된(위 및 아래) 액티브 결정질 셀을 가지는 MOS 구조와 동일한 방식으로 동작한다.
또 다른 실시예에서, 메모리 어레이 디바이스는 전기적으로 도전성의 결정질 실리콘의 층에서 전기적으로 절연된 비정질 실리콘의 분리된 영역간의 전도도 차이에 기초하고 있다. 절연된 비정질 실리콘 영역은 처음에, 고속 언로딩을 이용하여, 결정질 Si-I의 층에 형성된다. 일단 형성되면, 비정질 영역은 저속 언로딩을 이용하여 재압입함으로써 재변환되어, 하나 이상의 도전성 결정질 상을 형성한다.
상기 설명된 메모리 디바이스들이 비정질 상과 하나 이상의 결정질 상 간의 변환에 기초하고 있지만, 압력에 의해 셀 재료의 전기 전도도를 변경하도록 유도될 수 있는 임의의 상변환이 대안으로 이용될 수 있다는 것과, 상변환을 겪는 재료가 실리콘일 필요는 없고 그러한 변환을 겪을 수 있는 임의의 물질 또는 재료일 수 있다는 것은 자명하다. 물질은 원소이거나 화합물일 수 있다.
여기에 설명된 메모리 디바이스에서, 압입에 의해 형성된 메모리 셀의 물리적 치수는 인덴터 팁의 크기에 좌우된다. 상기 설명된 나노미터 단위 메모리 셀은 극도로 높은 저장 밀도를 가지는 메모리 디바이스를 제공하지만, 비교적 낮은 저장 밀도를 가지지만 훨씬 낮은 비용으로 제조될 수 있는 메모리 디바이스를 제공하기 위해 밀리미터-단위 메모리 셀이 이용될 수 있다. 그러한 디바이스는 예를 들면, 스마트 카드 또는 열차 티켓과 같이 반드시 다량의 정보 저장을 요구하지 않는 저비용의 어플리케이션에서 이용하기에 바람직하다.
본 발명의 바람직한 실시예들이 메모리 디바이스의 측면에서 상기 설명되었지만, 압력을 인가하고 제거함으로써 물질의 하나 이상의 영역의 하나 이상의 전기적 및/또는 물리적 특성을 변경하는 능력은 메모리 디바이스의 어플리케이션으로 제한되지 않고 다양한 어플리케이션에 활용될 수 있다는 것은 자명하다. 특히, 적어도 하나의 전기적 및/또는 물리적 속성을 제1 값으로부터 제2 값으로 그리고 다시 제1 값으로 제어가능하고 반복적으로 변경시키는 능력이 특히 유익할 수 있다. 그러나, 여기에 기재된 프로세스들은 그 영역을 둘러싸는 물질과 다른 하나 이상의 속성(전기적 속성을 포함하거나 그렇지 않을 수도 있음)을 가지는 하나 이상의 로컬화된 영역을 포함하는 고정된 구조를 생성하도록 제조 동안에만 물질에 인가될 수 있다. 그러한 배열은 여기에서 구조화된 재료로 지칭된다. 예를 들면, 구조화 된 재료는 비정질 상에 의해 둘러싸인 결정질 영역의 어레이 또는 그 반대와 같이, 동일한 물질의 적어도 하나의 제2 상에 의해 둘러싸인 물질의 적어도 하나의 제1 상의 영역(나노단위도 가능)의 어레이일 수 있다. 물질의 전기적 및 물리적 속성이 다양한 상들 사이에서 다를 수 있으므로, 그러한 구조화된 재료가 센서를 포함하는 다양한 어플리케이션에 유용하다는 것을 파악할 수 있다.
따라서, 바람직한 실시예들이 상변환의 측면에서 상술되었지만, 물질의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하는 것으로 기인하는 임의의 속성 변화는 구조화된 재료를 형성하거나 정보를 저장하는데 이용될 수 있다는 것은 자명하다. 예를 들면, 다른 실시예는 특정 속성(전기적 속성일 필요는 없다)에 대해 하나의 값을 가지는 구조화된 재료를 생성하는데 이용될 수 있고, 여기에서 로컬화된 영역은 그 속성에 대해 하나 이상의 다른 값들을 가진다. 로컬화된 영역은 나노단위일 수 있다. 따라서, 물질은 압력의 인가 및 제거에 의해 그러한 속성 변화를 겪을 수 있는 임의의 물질일 수 있다. 물질은 원소이거나 화합물일 수 있다.
본 기술분야의 숙련자라면, 첨부된 도면을 참조하여 여기에 설명된 본 발명의 범주에서 벗어나지 않고서도 다수의 변형이 가능하다는 것을 잘 알고 있을 것이다.

Claims (51)

  1. 정보 저장 방법에 있어서,
    물질의 하나 이상의 영역에 압력을 인가하는 단계; 및
    상기 압력을 제거함으로써, 상기 하나 이상의 영역에 정보를 저장하는 단계
    를 포함하는 정보 저장 방법.
  2. 제1항에 있어서,
    상기 하나 이상의 영역은 메모리 디바이스에 하나 이상의 메모리 셀을 제공하는 정보 저장 방법.
  3. 제2항에 있어서,
    상기 메모리 셀들의 각각의 치수들은 나노미터 단위인 정보 저장 방법.
  4. 제1항에 있어서,
    상기 하나 이상의 영역에 저장된 정보를 결정하도록 상기 하나 이상의 영역의 속성을 측정하는 단계를 포함하는 정보 저장 방법.
  5. 제4항에 있어서,
    상기 속성은 전도도 또는 저항을 포함하는 정보 저장 방법.
  6. 제1항에 있어서,
    상기 압력 인가 및 제거 단계는 상기 하나 이상의 영역을 적어도 하나의 제1 상(phase)으로부터 적어도 하나의 제2 상으로 변환하는 단계를 포함하는 정보 저장 방법.
  7. 제6항에 있어서,
    상기 적어도 하나의 제1 상은 비정질 상을 포함하고, 상기 적어도 하나의 제2 상은 적어도 하나의 결정질 상을 포함하는 정보 저장 방법.
  8. 제7항에 있어서,
    상기 비정질 상은 완화된(relaxed) 비정질 상인 정보 저장 방법.
  9. 제8항에 있어서,
    상기 물질은 실질적으로 실리콘인 정보 저장 방법.
  10. 제6항에 있어서,
    상기 하나 이상의 영역에서 추가 상변화를 유도하도록 상기 하나 이상의 영역을 가열하는 단계를 포함하는 정보 저장 방법.
  11. 제10항에 있어서,
    상기 가열 단계는 상기 적어도 하나의 결정질 상을 보다 도전성이 많은 결정질 상으로 변환하는 정보 저장 방법.
  12. 제1항에 있어서,
    상기 압력 인가 및 제거 단계는 상기 하나 이상의 영역에 저장된 정보를 결정하도록 압력의 인가 및 제거 중 적어도 하나를 제어하는 단계를 포함하는 정보 저장 방법.
  13. 제1항에 있어서,
    상기 정보 저장 단계는 상기 하나 이상의 영역에 저장된 정보를 결정하도록 상기 압력의 상기 제거 속도를 제어하는 단계를 포함하는 정보 저장 방법.
  14. 제1항에 있어서,
    상기 하나 이상의 영역에 저장된 정보를 결정하도록, 상기 하나 이상의 영역의 각각에 인가된 압력을 선택하는 단계를 포함하는 정보 저장 방법.
  15. 제14항에 있어서,
    상기 압력은 상기 하나 이상의 영역의 각각에서 다중-비트(multi-bit) 정보 저장을 제공하도록 복수의 소정 압력으로부터 선택되는 정보 저장 방법.
  16. 제1항에 있어서,
    상기 압력 인가 및 제거 단계는 상기 하나 이상의 영역의 전기 전도도를 제1 전기 전도도로부터 제2 전기 전도도로 변경하고, 상기 방법은 상기 하나 이상의 영역의 전기 전도도를 상기 제2 전기 전도도로부터 제3 전기 전도도로 변경하도록 상기 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하는 단계를 더 포함하는 정보 저장 방법.
  17. 제16항에 있어서,
    상기 제3 전기 전도도는 상기 제1 전기 전도도와 실질적으로 동일한 정보 저장 방법.
  18. 완화된 비정질 실리콘의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여 상기 하나 이상의 영역 각각의 적어도 일부를 적어도 하나의 결정질 상으로 변환하는 단계를 포함하는 방법.
  19. 제18항에 있어서,
    상기 하나 이상의 영역을 가열하여 상기 적어도 하나의 결정질 상을 추가 결정질 상으로 변환하는 단계를 더 포함하는 방법.
  20. 제19항에 있어서,
    상기 추가 결정질 상은 상기 적어도 하나의 결정질 상보다 전기적으로 더 도전성인 방법.
  21. 제18항에 있어서,
    상기 하나 이상의 영역 내의 비정질 실리콘 및 상기 적어도 하나의 결정질 상을 추가 결정질 상으로 변환시키도록 상기 하나 이상의 영역을 가열하는 단계를 포함하는 방법.
  22. 제18항에 있어서,
    상기 하나 이상의 영역에 인가된 압력을 제어하여 상기 하나 이상의 영역 내의 상기 적어도 하나의 결정질 상의 적어도 하나의 치수를 결정하는 단계를 포함하는 방법.
  23. 제22항에 있어서,
    각 영역에 인가된 상기 압력은 복수의 소정 압력에서 선택되는 방법.
  24. 제22항에 있어서,
    상기 하나 이상의 영역으로의 추가 압력 인가 및 이로부터의 압력 제거를 제어하여, 상기 하나 이상의 영역 내의 상기 적어도 하나의 결정질 상의 적어도 하나 의 치수를 변경하는 단계를 포함하는 방법.
  25. 완화된 비정질 실리콘 매트릭스 내의 결정질 실리콘의 하나 이상의 영역에 압력을 인가하고 이로부터 압력을 제거하여 상기 하나 이상의 영역 각각의 적어도 일부를 비정질 상으로 변환하는 단계를 포함하는 방법.
  26. 구조화된 물질(structured substance)을 생성하기 위한 방법으로서,
    물질의 복수의 서로 이격된 영역에 압력을 인가하는 단계; 및
    상기 압력을 제거함으로써 상기 복수의 영역의 적어도 하나의 재료 속성을 변경하는 단계
    를 포함하는 방법.
  27. 제26항에 있어서,
    상기 적어도 하나의 재료 속성은 전기적 속성을 포함하는 방법.
  28. 제26항에 있어서,
    상기 변경 단계는 상기 적어도 하나의 재료 속성의 변화를 결정하도록 상기 압력의 제거를 제어하는 단계를 포함하는 방법.
  29. 구조화된 물질을 생성하기 위한 방법으로서,
    물질의 복수의 서로 이격된 영역에 압력을 인가하는 단계; 및
    상기 압력을 제거함으로써 상기 복수의 서로 이격된 영역 각각의 적어도 일부에서 상변화를 유도하는 단계
    를 포함하는 방법.
  30. 제29항에 있어서,
    상기 상변화를 유도하는 단계는, 상기 상변화를 결정하도록 상기 압력의 제거를 제어하는 단계를 포함하는 방법.
  31. 제29항에 있어서,
    상기 물질은 실리콘인 방법.
  32. 제29항에 있어서,
    상기 하나 이상의 영역의 추가 상변화를 유도하도록 상기 하나 이상의 영역을 가열하는 단계를 포함하는 방법.
  33. 제1항 내지 제32항 중 어느 한 항에 따른 단계들을 실행하기 위한 구성요소들을 가지는 디바이스.
  34. 제1항 내지 제32항 중 어느 한 항에 따른 단계들을 실행함으로써 생성되는 구조.
  35. 메모리 디바이스에 있어서,
    복수의 메모리 셀을 제공하기 위해, 물질의 각 영역들에 압력을 인가하고 상기 영역들로부터 상기 압력을 제거하여 상기 영역들의 전기 전도도를 변경함으로써 생성된 복수의 메모리 셀을 포함하는 메모리 디바이스.
  36. 제35항에 있어서,
    상기 메모리 셀들의 치수들은 나노미터 단위인 메모리 디바이스.
  37. 실질적으로 절연성의 완화된 비정질 실리콘의 층 내에 결정질 실리콘의 실질적인 도전 영역들을 포함하는 복수의 메모리 셀을 포함하는 메모리 디바이스.
  38. 메모리 디바이스에 있어서,
    선택된 영역들에 정보를 저장하도록 물질의 상기 선택된 영역들에 압력을 인가하고 이로부터 압력을 제거하기 위한 적어도 하나의 변환 프로브(probe)를 포함하고, 상기 선택된 영역들에 저장된 정보를 결정하기 위해 상기 압력 제거를 제어하도록 구성된 메모리 디바이스.
  39. 제38항에 있어서,
    상기 디바이스는 상기 선택된 영역들에 저장된 정보를 결정하기 위해 상기 압력의 인가 및 제거를 제어하도록 구성된 메모리 디바이스.
  40. 제38항에 있어서,
    상기 디바이스는 상기 영역들 중 선택된 영역들에 저장된 정보를 수정하거나 삭제하기 위해, 상기 영역들 중 선택된 영역들에 반복적으로 압력을 인가하고 이로부터 압력을 제거하도록 구성되는 메모리 디바이스.
  41. 제38항에 있어서,
    상기 물질은 초기에는 결정질 실리콘 및 완화된 비정질 실리콘 중 하나인 메모리 디바이스.
  42. 제38항에 있어서,
    상기 압력의 인가 및 제거는 상기 물질의 상변화를 유발하는 메모리 디바이스.
  43. 제38항에 있어서,
    상기 선택된 영역들에 저장된 정보를 결정하도록 상기 물질의 선택된 영역들의 전기 전도도들을 결정하기 위한 적어도 하나의 전기적으로 도전성인 프로브를 포함하는 메모리 디바이스.
  44. 제38항에 있어서,
    상기 적어도 하나의 변환 프로브의 적어도 하나는 상기 선택된 영역들에 저장된 정보를 결정하기 위해, 상기 물질의 선택된 영역들의 전도도들을 결정하도록 구성되는 메모리 디바이스.
  45. 제38항에 있어서,
    상기 선택된 영역들의 전기 전도도 및 이에 따른, 상기 영역들에 저장된 정보를 결정하기 위해 상기 영역들 중 선택된 영역으로부터의 압력 제거를 제어하도록 구성되는 메모리 디바이스.
  46. 제39항에 있어서,
    상기 디바이스의 선택된 영역들에 액세스하도록 상기 적어도 하나의 전기적으로 도전성인 프로브를 이동시키기 위한 이동가능한 지지물을 포함하는 메모리 디바이스.
  47. 제38항에 있어서,
    상기 선택된 영역들에 액세스하도록 상기 적어도 하나의 변환 프로브를 이동시키기 위한 이동가능한 지지물을 포함하는 메모리 디바이스.
  48. 메모리 디바이스에 있어서,
    제1 영역들에 압력을 인가하고 이로부터 압력을 제거하는 결과로서 제1 전기 전도도를 가지는 복수의 제1 영역;
    제2 전기 전도도를 가지는 복수의 제2 영역;
    상기 제1 영역들 및 상기 제2 영역들에 인접한 도전성 워드라인들; 및
    상기 제1 영역들 및 상기 제2 영역들에 인접한 도전성 비트라인들
    을 포함하고,
    상기 제1 영역들 및 상기 제2 영역들 중 선택된 것의 전도도는 대응하는 워드라인 및 대응하는 비트라인에 액세스함으로써 결정될 수 있는 메모리 디바이스.
  49. 메모리 디바이스에 있어서,
    도전성 결정질 실리콘의 층에 비정질 실리콘의 복수의 실질적인 절연성 영역을 포함하고, 비정질 실리콘의 상기 영역들은 도전성 결정질 실리콘의 상기 층의 대응하는 영역들에 압력을 인가하고 이로부터 압력을 제거함으로써 형성되는 메모리 디바이스.
  50. 저장 매체의 상변화들을 생성하도록, 저장 매체의 압입(indentation)에 의해 디바이스의 셀들에 정보를 저장하거나 및/또는 삭제하기 위한 적어도 하나의 인덴터(indenter) 팁을 포함하는 메모리 디바이스.
  51. 완화된 비정질 실리콘의 층 내에 하나 이상의 실질적인 결정질 영역을 포함하는 구조화된 재료.
KR1020067013780A 2003-12-09 2004-12-09 메모리 디바이스, 정보 저장 방법, 방법 및 구조화된 재료 Withdrawn KR20060132640A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU2003906808A AU2003906808A0 (en) 2003-12-09 A Memory Device
AU2003906808 2003-12-09

Publications (1)

Publication Number Publication Date
KR20060132640A true KR20060132640A (ko) 2006-12-21

Family

ID=34658473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013780A Withdrawn KR20060132640A (ko) 2003-12-09 2004-12-09 메모리 디바이스, 정보 저장 방법, 방법 및 구조화된 재료

Country Status (10)

Country Link
US (1) US20090323407A1 (ko)
EP (1) EP1700310A4 (ko)
JP (1) JP2007513525A (ko)
KR (1) KR20060132640A (ko)
CN (1) CN1890755A (ko)
BR (1) BRPI0417480A (ko)
CA (1) CA2552958A1 (ko)
NZ (1) NZ548315A (ko)
RU (1) RU2006124528A (ko)
WO (1) WO2005057582A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE461543T1 (de) * 2004-10-27 2010-04-15 Koninkl Philips Electronics Nv Halbleiterbauelement mit abstimmbarem abstand zwischen energiebändern
US20090126589A1 (en) * 2005-06-08 2009-05-21 Ian Andrew Maxwell Patterning process
CN100356607C (zh) * 2005-10-19 2007-12-19 中国科学院上海微系统与信息技术研究所 一种纳米硫系化合物相变存储器的制备方法
EP2095400A1 (en) * 2006-12-13 2009-09-02 Wriota Pty Ltd A semiconductor doping process
FR2910686B1 (fr) * 2006-12-20 2009-04-03 Commissariat Energie Atomique Dispositif de memorisation a structure multi-niveaux
JP2010123820A (ja) 2008-11-21 2010-06-03 Toshiba Corp 半導体記憶装置
CN109358234A (zh) * 2018-09-29 2019-02-19 元能科技（厦门）有限公司 一种极片电阻电导率测试方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180886A (ja) * 1984-02-29 1985-09-14 Fujitsu Ltd パタ−ン転写方法
US4586164A (en) * 1984-04-12 1986-04-29 Ltv Aerospace And Defense Company Random access memory device utilizing phase change materials
US4916688A (en) * 1988-03-31 1990-04-10 International Business Machines Corporation Data storage method using state transformable materials
US5216631A (en) * 1990-11-02 1993-06-01 Sliwa Jr John W Microvibratory memory device
US5583477A (en) * 1996-03-08 1996-12-10 Mosten Products Company Wireless AC/DC bell
US6084849A (en) * 1996-05-20 2000-07-04 International Business Machines Corporation Shape memory alloy recording medium, storage devices based thereon, and method for using these storage devices
US5835477A (en) * 1996-07-10 1998-11-10 International Business Machines Corporation Mass-storage applications of local probe arrays
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
DE10029593A1 (de) * 1999-07-03 2001-01-18 Ibm Verfahren und Vorrichtung zur Aufzeichnung, Speicherung und Wiedergabe von Daten
US6387530B1 (en) * 1999-08-27 2002-05-14 Seagate Technology Llc Patterned magnetic media via thermally induced phase transition
USD450087S1 (en) * 2000-02-23 2001-11-06 Ditta Francesco Pineider S.P.A. Fountain pen
TWI244619B (en) * 2001-03-23 2005-12-01 Ibm Data read/write systems
DE60309232T2 (de) * 2002-03-05 2007-09-06 Mitsubishi Kagaku Media Co. Ltd. Phasenwechselaufzeichnungsmaterial für ein Informationsaufzeichnungsmedium und ein Informationsaufzeichnungsmedium dieses verwendend
US6972245B2 (en) * 2002-05-15 2005-12-06 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
JP3966514B2 (ja) * 2002-05-23 2007-08-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶装置、および記憶装置を操作する方法
ATE408880T1 (de) * 2002-05-23 2008-10-15 Ibm Speichergerät und verfahren zum abtasten eines speichermediums
US7233517B2 (en) * 2002-10-15 2007-06-19 Nanochip, Inc. Atomic probes and media for high density data storage
US7183568B2 (en) * 2002-12-23 2007-02-27 International Business Machines Corporation Piezoelectric array with strain dependant conducting elements and method therefor
US7460462B2 (en) * 2003-12-17 2008-12-02 Hewlett-Packard Development Company, L.P. Contact probe storage fet sensor and write heater arrangements

Also Published As

Publication number Publication date
WO2005057582A1 (en) 2005-06-23
NZ548315A (en) 2008-07-31
BRPI0417480A (pt) 2007-05-08
JP2007513525A (ja) 2007-05-24
EP1700310A1 (en) 2006-09-13
CA2552958A1 (en) 2005-06-23
US20090323407A1 (en) 2009-12-31
RU2006124528A (ru) 2008-01-20
CN1890755A (zh) 2007-01-03
EP1700310A4 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
KR101125607B1 (ko) 기억소자 및 기억장치
US6025627A (en) Alternate method and structure for improved floating gate tunneling devices
KR101078541B1 (ko) 기억 소자 및 기억 장치
US7943923B2 (en) Multi-level data memorisation device with phase change material
US8338813B2 (en) Bit-erasing architecture for seek-scan probe (SSP) memory storage
US7414953B2 (en) Memory having a layer with electrical conductivity anisotropy
JP2008160121A (ja) マルチレベル構造を有する記憶装置
WO2008127293A2 (en) Memory transistor with nanodot floating gate and carbon nanotube control gate and manufacturing method thereof
US20060291364A1 (en) Solid electrolyte probe storage device, system including the device, and methods of forming and using same
US7795607B2 (en) Current focusing memory architecture for use in electrical probe-based memory storage
KR20060132640A (ko) 메모리 디바이스, 정보 저장 방법, 방법 및 구조화된 재료
US7379412B2 (en) Methods for writing and reading highly resolved domains for high density data storage
US6242304B1 (en) Method and structure for textured surfaces in floating gate tunneling oxide devices
US20050243592A1 (en) High density data storage device having eraseable bit cells
US7301887B2 (en) Methods for erasing bit cells in a high density data storage device
AU2004296408A1 (en) A memory device, an information storage process, a process, and a structured material
US6617597B2 (en) Circuits and methods for electron-beam control
Winkler et al. Floating nano-dot MOS capacitor memory arrays without cell transistors
Sikora et al. Technologies and reliability of modern embedded flash cells
US20050243660A1 (en) Methods for erasing bit cells in a high density data storage device
US8644050B2 (en) Data retention of ferroelectric films by controlling film composition and strain gradient for probe-based devices
US20080037324A1 (en) Electrical thin film memory
JP4872526B2 (ja) 記憶装置
CN120417750A (zh) 非易失性的铁电隧道结存储器及其制造方法
EP1756808A2 (en) Methods for writing and reading highly resolved domains for high density data storage

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20060707

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid