KR20060127498A - Manufacturing Method of CMOS Image Sensor for Reducing Dark Current - Google Patents
Manufacturing Method of CMOS Image Sensor for Reducing Dark Current Download PDFInfo
- Publication number
- KR20060127498A KR20060127498A KR1020050048521A KR20050048521A KR20060127498A KR 20060127498 A KR20060127498 A KR 20060127498A KR 1020050048521 A KR1020050048521 A KR 1020050048521A KR 20050048521 A KR20050048521 A KR 20050048521A KR 20060127498 A KR20060127498 A KR 20060127498A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- photodiode
- image sensor
- photoresist
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8033—Photosensitive area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
- H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법을 제공한다. 이 방법은 씨모스 이미지 센서의 포토다이오드를 형성하기 위해 트랜스퍼 게이트를 형성하는 폴리실리콘 도전막의 상부 전면을 덮는 포토레지스트를 마스크로 사용하여 도펀트 이온주입 과정에서 발생하는 트랜스퍼 게이트 하부로의 도펀트 이온 침투를 방지하는 것을 특징으로 한다. 이로써, 씨모스 이미지 센서에 암전류를 발생시키는 결점을 감소시키는 효과가 있다.A method of manufacturing a CMOS image sensor for reducing dark current is provided. This method uses a photoresist that covers the upper front surface of the polysilicon conductive film forming the transfer gate to form the photodiode of the CMOS image sensor as a mask, thereby preventing dopant ion penetration into the lower portion of the transfer gate generated during the dopant ion implantation process. It is characterized by preventing. As a result, there is an effect of reducing the defect that generates a dark current in the CMOS image sensor.
Description
도 1은 일반적인 씨모스 이미지 센서 화소의 등가 회로도.1 is an equivalent circuit diagram of a general CMOS image sensor pixel.
도 2는 일반적인 씨모스 이미지 센서 화소의 평면도.2 is a plan view of a general CMOS image sensor pixel.
도 3a 내지 도 3e는 종래기술에 따른 씨모스 이미지 센서의 제조 방법을 설명하기 위한 단면도들.3A to 3E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 방법을 설명하기 위한 단면도들.4A to 4E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.
본 발명은 씨모스(CMOS : Complementary MOS) 이미지 센서의 제조 방법에 관한 것으로서, 더 구체적으로 암전류(dark current)를 감소시키는 씨모스 이미지 센서의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a CMOS (Complementary MOS) image sensor, and more particularly to a method of manufacturing a CMOS image sensor to reduce the dark current (dark current).
일반적으로, 이미지 센서는 광학적인 영상을 전기적 신호로 변환시키는 반도체 소자이다. 상기 이미지 센서에는 전하결합소자(CCD : Charge Coupled Device) 방식과 씨모스 방식 두 가지로 구분될 수 있다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. The image sensor may be classified into two types, a charge coupled device (CCD) method and a CMOS method.
전하결합소자는 각각의 MOS 커패시터가 서로 근접하여 위치해 있으면서 전하 반송자(carrier)가 커패시터(capacitor)에 저장되었다가 이송되는 방식을 채용한 소자이고, 씨모스는 제어회로 및 신호처리회로를 주변회로로 사용하는 방식으로 화소(pixel) 수 만큼의 MOS 트랜지스터의 출력 신호를 순서대로 검출하는 스위칭(switching) 방식을 채용한 소자이다.The charge coupling device is a device in which charge carriers are stored in a capacitor and transported while each MOS capacitor is located in close proximity to each other. CMOS is a peripheral circuit of a control circuit and a signal processing circuit. A device employing a switching method that sequentially detects the output signals of MOS transistors in the order of pixels.
씨모스 이미지 센서는 전하결합소자 이미지 센서에 비하여 구동 방식이 간편하고, 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모가 낮은 장점을 지니고 있다. 한편, 전하결합소자의 경우 공정이 씨모스에 비해서 상대적으로 어렵고, 전하결합소자의 경우 랜덤 액세스(random access)가 불가능 하지만, 씨모스 이미지 센서는 적용이 가능한 장점이 있다.The CMOS image sensor has a simpler driving method than the charge-coupled device image sensor, and uses CMOS technology to lower manufacturing cost and lower power consumption. On the other hand, in the case of the charge-coupled device, the process is relatively difficult compared to the CMOS, and in the case of the charge-coupled device, random access is not possible, but the CMOS image sensor has an advantage that can be applied.
그러나 씨모스 이미지 센서는 노이즈와 선명도 등에 대한 단점들이 발견되어 실용화에 어려움이 있었다. 1990년대 후반 및 최근에는 씨모스 공정기술이 발달하고, 신호처리 알고리즘(signal processing algorithm)이 개선됨에 따라 제품의 질이 점차 개선되고 있는 추세이다.However, the CMOS image sensor has been found to have disadvantages such as noise and clarity, making it difficult to use. In the late 1990s and recently, the quality of products has been gradually improved due to the development of CMOS process technology and the improvement of signal processing algorithms.
일반적인 씨모스 이미지 센서 화소는 포토다이오드(PhotoDiode : PD)와 적어도 하나 이상의 트랜지스터로 구성될 수 있다. 도 1은 1개의 포토다이오드와 4개의 NMOS 트랜지스터로 구성된 씨모스 이미지 센서를 나타낸 단위 화소 회로도이다.The general CMOS image sensor pixel may include a photodiode (PD) and at least one transistor. 1 is a unit pixel circuit diagram illustrating a CMOS image sensor including one photodiode and four NMOS transistors.
도 1을 참조하면, 씨모스 이미지 센서 화소는 포토다이오드(PD)에 모인 광전하를 부유확산 영역(Floating Diffusion : F/D)으로 운송하기 위한 트랜스퍼(transfer) 트랜지스터(Tx), 원하는 값으로 부유확산 영역(F/D)의 전위를 세팅 (setting)하고 전하를 배출하여 부유확산 영역(F/D)을 리셋(reset)시키기 위한 리셋 트랜지스터(Rx), 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하는 드라이브(drive) 트랜지스터(Dx)와 스위칭(switching) 역할로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트(select) 트랜지스터(Sx)로 구성된다.Referring to FIG. 1, the CMOS image sensor pixel may include a transfer transistor Tx for transporting photocharges collected in a photodiode PD to a floating diffusion region (F / D), and floating at a desired value. Reset transistor Rx, source follower buffer amplifier for setting the potential of the diffusion region F / D and discharging the charge to reset the floating diffusion region F / D. A drive transistor Dx acts as a role and a select transistor Sx which allows addressing to a switching role.
이러한 씨모스 이미지 센서 화소의 동작방식은 다음과 같다.The operation method of the CMOS image sensor pixel is as follows.
먼저, 리셋 트랜지스터(Rx)가 턴-온(turn-on)되면 부유확산 영역(F/D)의 전위가 인가전압(Vdd)이 된다. 외부에서 포토다이오드(PD)에 빛이 입사되면 전자-홀 쌍(EHP : Electron-Hole Pair)이 생성되어 신호전하가 트랜스퍼 트랜지스터(Tx)의 소오스에 축적된다. 상기 트랜스퍼 트랜지스터(Tx)가 턴-온되면 축적된 신호전하는 상기 부유확산 영역(F/D)으로 전달되어 상기 부유확산 영역(F/D)의 전위가 변화됨과 동시에 드라이브 트랜지스터(Dx)의 게이트 전위가 변화된다. 이때, 선택 신호(Row)에 의해 셀렉트 트랜지스터(Sx)가 턴-온되면 데이터(data)가 출력단(Out)으로 출력된다. 상기 리셋 트랜지스터(Rx)가 다시 턴-온되면 상기 부유확산 영역(F/D)의 전위가 인가전압(Vdd)이 되고, 이러한 과정을 반복하여 영상신호를 출력할 수 있게 된다.First, when the reset transistor Rx is turned on, the potential of the floating diffusion region F / D becomes the applied voltage Vdd. When light is incident on the photodiode PD from the outside, an electron-hole pair (EHP) is generated, and signal charges are accumulated in the source of the transfer transistor Tx. When the transfer transistor Tx is turned on, the accumulated signal charge is transferred to the floating diffusion region F / D to change the potential of the floating diffusion region F / D and at the same time the gate potential of the drive transistor Dx. Is changed. At this time, when the select transistor Sx is turned on by the selection signal Row, data is output to the output terminal Out. When the reset transistor Rx is turned on again, the potential of the floating diffusion region F / D becomes the applied voltage Vdd, and this process can be repeated to output an image signal.
도 2는 이러한 씨모스 이미지 센서 화소를 나타낸 평면도이다.2 is a plan view illustrating such a CMOS image sensor pixel.
도 2를 참조하면, 씨모스 이미지 센서 화소는 기판에 형성되어 다이오드 영역(40) 및 활성영역(42)을 한정하는 소자분리 패턴(16)을 포함한다. 통상적으로 상기 다이오드 영역(40)은 광효율을 높이기 위하여 넓게 형성되고, 상기 활성영역 (42)은 상기 다이오드 영역(40)의 한쪽에서 연장되어 형성된다. 상기 활성영역(42) 상에 트랜스퍼 게이트(24), 리셋 게이트(26) 및 선택 게이트(28)가 순차적으로 소정간격 이격되어 형성된다. 도시하지는 않았지만, 상기 활성영역(42)에 상기 선택 게이트(28)와 소정간격 이격되어 액세스 게이트가 형성된다. 상기 트랜스퍼 게이트(24)는 상기 다이오드 영역(40)에 인접하여 상기 활성영역(42) 상에 형성된다. 상기 트랜스퍼 게이트(24) 및 상기 리셋 게이트(26) 사이의 활성영역(42) 내에 부유확산 영역(30)이 형성된다. 도시하지는 않았지만, 상기 부유확산 영역(30) 및 상기 선택 게이트(28)는 배선에 의해 전기적으로 접속된다.Referring to FIG. 2, the CMOS image sensor pixel includes a
도 3a 내지 도 3e는 종래기술에 따른 씨모스 이미지 센서 제조를 위한 공정들을 설명하기 위한 단면도들로서, 도 2의 A-A에 따른 단면도들이다.3A to 3E are cross-sectional views illustrating processes for manufacturing CMOS image sensor according to the related art, and are cross-sectional views taken along the line A-A of FIG. 2.
도 3a를 참조하면, 반도체 기판(10)에 P형 반도체 층(10a)을 형성한다. 상기 P형 반도체 층(10a) 상에 소자분리막(16)을 형성하여 활성영역(도 2의 42) 및 다이오드 영역(도 2의 40)을 한정한다. 상기 다이오드 영역은 후속에 포토다이오드가 형성되는 영역이고, 상기 활성영역은 상기 다이오드 영역의 일측에 접속되어 있다.Referring to FIG. 3A, the P-
상기 활성영역 및 상기 다이오드 영역의 표면에 N형 도펀트 이온들을 선택적으로 주입하여 채널 확산층(21)을 형성하고, 이어서, P형 도펀트 이온들을 선택적으로 주입하여 상기 채널 확산층(21)의 표면에 채널 도핑 영역(22)을 형성한다.N-type dopant ions are selectively implanted into the surface of the active region and the diode region to form a
도 3b를 참조하면, 상기 다이오드 영역과 상기 활성영역 상에 산화막을 형성하고, 상기 산화막 상에 폴리실리콘 등과 같은 물질로 도전막을 형성한 후, 상기 도전막 및 상기 산화막을 패터닝(patterning)하여 트랜스퍼 게이트(24) 및 게이트 산화막(23)을 형성한다.Referring to FIG. 3B, an oxide layer is formed on the diode region and the active region, a conductive layer is formed of a material such as polysilicon on the oxide layer, and then the conductive layer and the oxide layer are patterned to transfer gates. 24 and a
도 3c를 참조하면 상기 다이오드 영역을 노출하면서 상기 트랜스퍼 게이트(24) 상부를 덮는 제 1 포토레지스트(32)를 형성한다. 상기 제 1 포토레지스트(32)를 사용하여 N형 도펀트(34) 이온들을 주입함으로써, 상기 트랜스퍼 게이트(24)의 일측에 접속되어 있는 상기 다이오드 영역에 N형 포토다이오드 영역(18)을 형성한다.Referring to FIG. 3C, a
상기 N형 포토다이오드 영역(18) 상부에 P형 도펀트 이온들을 주입하여 P형 포토다이오드 영역(20)을 형성하여 포토다이오드(40)를 구성한다.The
도 3d를 참조하면, 상기 제 1 포토레지스트(32)를 제거하고, 상기 포토다이오드(40)와 상기 트랜스퍼 게이트(24)를 덮는 제 2 포토레지스트(36)를 형성한다. 상기 제 2 포토레지스트(36)를 사용하여 상기 트랜스퍼 게이트(24)의 일측에 있는 상기 활성영역에 N형 도펀트 이온들을 선택적으로 주입하여 부유확산 영역(30)을 형성한다. 상기 부유확산 영역(30)은 상기 트랜스퍼 게이트(24)를 형성하기 전에 형성될 수도 있다. 또한, 상기 포토다이오드(40)를 형성하기 전에 형성될 수도 있다.Referring to FIG. 3D, the
도 3e를 참조하면, 상기 제 2 포토레지스트(36)를 제거하여, 씨모스 이미지 센서를 제조한다.Referring to FIG. 3E, the
씨모스 이미지 센서 소자의 미세화에 따라, 상기 트랜스퍼 게이트(24)의 두께가 점차 감소하고 있다. 한편, 상기 제 1 포토레지스트(32)의 형성 과정에서 트랜스퍼 게이트(24) 측면과의 오정렬을 피할 수 없다. 이에 따라, 도 3c를 참조하 면, 상기 N형 도펀트(34) 이온주입 과정에서 상기 트랜스퍼 게이트(24)의 일부면(B)을 통하여 상기 트랜스퍼 게이트(24) 하부에 있는 채널 도핑 영역(22)에 상기 N형 도펀트(34) 이온들이 침투할 수 있다. 그 결과, 침투된 상기 N형 도펀트(34) 이온들은 상기 채널 도핑 영역(22)의 P형 농도를 변화시킴으로써, 이미지 센서 소자의 화소에 암전류를 발생시킬 수 있는 문제점이 있다.As the CMOS image sensor device is miniaturized, the thickness of the
한편, 상기 제 2 포토레지스트(36)를 이용한 부유확산 영역(30)의 형성 과정에서도 오정렬에 의한 동일한 문제점이 발생할 수 있다.Meanwhile, the same problem may occur due to misalignment even in the process of forming the
본 발명은 상기 문제점을 해결하기 위한 것으로, 씨모스 이미지 센서의 암전류를 감소시키기 위한 제조 방법을 제공하는 데 있다.The present invention is to solve the above problems, and to provide a manufacturing method for reducing the dark current of the CMOS image sensor.
상기 기술적 과제를 달성하기 위하여, 씨모스 이미지 센서의 제조 방법을 제공한다. 이 방법은 반도체 기판 상에 소자분리막을 형성하여 활성영역 및 다이오드 영역을 한정하고, 상기 다이오드 영역 및 상기 활성영역 상에 산화막 및 도전막을 형성하는 단계; 상기 도전막을 덮고 다이오드 영역을 노출하는 제 1 포토레지스트를 형성하는 단계; 상기 제 1 포토레지스트를 사용하여 노출된 상기 다이오드 영역 상의 도전막 및 산화막을 식각하고, 상기 다이오드 영역 내에 도펀트를 이온주입하여 포토다이오드를 형성하는 단계; 상기 제 1 포토레지스트를 제거하는 단계; 상기 포토다이오드와 상기 도전막의 일부를 덮는 제 2 포토레지스트를 형성하는 단계; 상기 제 2 포토레지스트를 사용하여 상기 도전막과 상기 산화막을 식각하여 트랜스 퍼 게이트를 형성하고, N형 도펀트를 주입하여 부유확산 영역을 형성하는 단계; 및 상기 제 2 포토레지스트를 제거하는 단계를 포함한다.In order to achieve the above technical problem, a method of manufacturing a CMOS image sensor is provided. The method includes forming an isolation layer on a semiconductor substrate to define an active region and a diode region, and forming an oxide film and a conductive film on the diode region and the active region; Forming a first photoresist covering the conductive film and exposing a diode region; Etching the conductive film and the oxide film on the exposed diode region using the first photoresist, and implanting a dopant into the diode region to form a photodiode; Removing the first photoresist; Forming a second photoresist covering the photodiode and a portion of the conductive film; Etching the conductive layer and the oxide layer using the second photoresist to form a transfer gate, and implanting an N-type dopant to form a floating diffusion region; And removing the second photoresist.
씨모스 이미지 센서 소자의 포토다이오드를 형성하는 도펀트 이온주입 과정에서 트랜스퍼 게이트를 마스크로 하는 종래의 자기 정렬(self-align) 구조를 사용하지 않고, 상기 트랜스퍼 게이트 형성 영역 상부 전면을 덮는 포토레지스트를 형성하여 도펀트 이온들이 상기 트랜스퍼 게이트 하부에 있는 채널 도핑 영역에 침투되는 것을 방지함으로써, 상기 씨모스 이미지 센서 소자의 암전류 발생을 억제할 수 있다.In the dopant ion implantation process to form the photodiode of the CMOS image sensor device, a photoresist covering the entire upper surface of the transfer gate formation region is formed without using a conventional self-aligned structure using the transfer gate as a mask. As a result, dopant ions may be prevented from penetrating into the channel doped region under the transfer gate, thereby suppressing dark current generation of the CMOS image sensor device.
상기 트랜스퍼 게이트 하부에 상기 채널 도핑 영역을 형성하는 단계를 더 포함할 수 있다. 상기 포토다이오드를 형성하는 단계는 상기 다이오드 영역에 N형 도펀트를 이온주입하여 N형 포토다이오드 영역을 형성하는 단계와 상기 N형 포토다이오드 영역에 P형 도펀트를 이온주입하여 P형 포토다이오드 영역을 형성하는 단계를 포함할 수 있다. 상기 P형 포토다이오드 영역은 상기 N형 포토다이오드 영역 상에 형성된다.The method may further include forming the channel doped region under the transfer gate. The forming of the photodiode may include forming an N-type photodiode region by ion implanting an N-type dopant into the diode region, and forming a P-type photodiode region by ion implanting a P-type dopant into the N-type photodiode region. It may include the step. The P-type photodiode region is formed on the N-type photodiode region.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 상에 있다고 언 급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Also, if a layer is said to be on another layer or substrate it may be formed directly on the other layer or substrate or a third layer may be interposed therebetween.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타내기 위한 도면으로, 도 2의 A-A에 따른 단면도들이다.4A to 4E are cross-sectional views taken along line AA of FIG. 2 to illustrate a manufacturing process of the CMOS image sensor according to an exemplary embodiment of the present invention.
도 4a를 참조하면, 반도체 기판(110)에 P형 반도체 층(110a)을 형성한다. 상기 반도체 기판(110) 내에 깊은 P웰(112)을 형성한다. 상기 깊은 P웰(112)은 상기 P형 반도체 층(110a)과 상기 반도체 기판(110) 사이에 형성될 수 있다.Referring to FIG. 4A, a P-
상기 P형 반도체 층(110a) 상에 소자분리막(116)을 형성하여 활성영역(도 2의 42) 및 다이오드 영역(도 2의 40)을 한정한다. 상기 다이오드 영역은 후속에 포토다이오드가 형성되는 영역이고, 상기 활성영역은 상기 다이오드 영역의 일측에 접속되어 있다.An
상기 활성영역 및 상기 다이오드 영역의 표면에 N형 도펀트 이온들을 선택적으로 주입하여 N형 채널 확산층(121)을 형성하고, 이어서, P형 도펀트 이온들을 선택적으로 주입하여 상기 N형 채널 확산층(121)의 표면에 P형 채널 도핑 영역(122)을 형성한다.N-type dopant ions are selectively implanted into surfaces of the active region and the diode region to form an N-type
도 4b를 참조하면, 상기 다이오드 영역과 상기 활성영역 상에 산화막(123)을 형성한다. 상기 산화막(123) 상에 폴리실리콘 등과 같은 물질로 도전막(124)을 형성한다. 상기 도전막(124) 상부 전면을 덮고 상기 다이오드 영역을 노출시키는 제 1 포토레지스트(132)를 형성한 후, 상기 제 1 포토레지스트(132)를 사용하여 상기 도전막(124) 및 상기 산화막(123)을 패터닝한다.Referring to FIG. 4B, an
도 4c를 참조하면, 제 1 포토레지스트(132)를 사용하여 N형 도펀트(134) 이온들을 주입함으로써, 상기 도전막(124)의 일측에 정렬되는 N형 포토다이오드 영역(118)을 형성한다. 이어서 상기 N형 포토다이오드 영역(118) 상부에 P형 도펀트 이온들을 주입하여 P형 포토다이오드 영역(120)을 형성하여 P-N접합 포토다이오드(140)를 형성한다. 여기서는 P형 포토다이오드 영역(120)이 상기 제 1 포토레지스트(132)를 이온주입 마스크로 사용하여 형성되지만, 이에 한정되지 않고 다른 이온주입 마스크를 사용하여 형성할 수도 있다.Referring to FIG. 4C, the N-
도 4d를 참조하면, 상기 제 1 포토레지스트(132)를 제거하고, 상기 포토다이오드(140)와 상기 도전막(124) 일부를 덮는 제 2 포토레지스트(136)를 형성한다. 상기 제 2 포토레지스트(136)를 사용하여 노출된 상기 도전막(124)과 상기 산화막(123)을 식각하여 트랜스퍼 게이트(124a)를 형성한다. 이어서, 상기 제 2 포토레지스트(136)를 사용하여 상기 트랜스퍼 게이트(124a)의 일측에 N형 도펀트 이온들을 선택적으로 주입함으로써, 부유확산 영역(130)을 형성한다. 상기 부유확산 영역(130)은 상기 트랜스퍼 게이트(124a)를 형성하기 전에 형성될 수도 있다. 또한, 상기 포토다이오드(140)를 형성하기 전에 형성될 수도 있다.Referring to FIG. 4D, the
도 4e를 참조하면, 상기 제 2 포토레지스트(136)를 제거하여, 씨모스 이미지 센서를 제조한다.Referring to FIG. 4E, the
이와 같은 구조를 가지는 씨모스 이미지 센서에서 N형 포토다이오드 영역(118)과 P형 반도체 층(110a) 사이에 역바이어스가 인가되면, 상기 N형 포토다이오드 영역(118)과 상기 P형 반도체 층(110a)의 불순물 농도가 혼합된다. 상기 불순물 농도가 적절히 혼합되면 상기 N형 포토다이오드 영역(118)이 완전공핍(fully depletion) 상태가 되면서 상기 N형 포토다이오드 영역(118) 하부에 존재하는 P형 반도체 층(110a)과 상기 N형 포토다이오드 영역(118) 상부에 존재하는 상기 P형 포토다이오드 영역(120)으로 공핍영역이 확장되면서, 도펀트 농도가 상대적으로 낮은 상기 P형 반도체 층(110a)으로 더욱 넓은 공핍층 확장이 일어나게 된다. 이와 같은 공핍영역은 입사되는 빛에 의해 생성되는 광전하를 축적하여 저장할 수 있다. 상기 광전하를 이용하여 이미지 재현을 하게 된다.When a reverse bias is applied between the N-
상술한 씨모스 이미지 센서의 제조 방법에 있어서, 상기 포토다이오드(140)를 형성하기 위한 상기 제 1 포토레지스트(132)는 상기 도전막(124) 상부 전면을 덮는다. 이에 따라, 상기 N형 도펀트(134) 이온들은 상기 제 1 포토레지스트(132)에 블로킹(blocking) 됨으로써, 상기 트랜스퍼 게이트(124a) 하부에 있는 상기 채널 도핑 영역(122) 및 채널 확산층(121)은 보호된다. 이로써, 암전류가 최소화된다.In the method of manufacturing the CMOS image sensor, the
상술한 것과 같이, 본 발명에 따르면 트랜스퍼 게이트 상부 전면을 덮는 포토레지스트를 이용하여 포토다이오드를 형성함으로써, 도펀트가 상기 트랜스퍼 게이트 하부에 있는 채널 도핑 영역 및 채널 확산층으로 침투되는 현상을 방지할 수 있다. 이에 따라, 종래의 암전류를 최소화할 수 있다.As described above, according to the present invention, the photodiode is formed using a photoresist covering the entire upper surface of the transfer gate, thereby preventing the dopant from penetrating into the channel doping region and the channel diffusion layer under the transfer gate. Accordingly, the conventional dark current can be minimized.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048521A KR20060127498A (en) | 2005-06-07 | 2005-06-07 | Manufacturing Method of CMOS Image Sensor for Reducing Dark Current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048521A KR20060127498A (en) | 2005-06-07 | 2005-06-07 | Manufacturing Method of CMOS Image Sensor for Reducing Dark Current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060127498A true KR20060127498A (en) | 2006-12-13 |
Family
ID=37730553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050048521A Withdrawn KR20060127498A (en) | 2005-06-07 | 2005-06-07 | Manufacturing Method of CMOS Image Sensor for Reducing Dark Current |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060127498A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300926A (en) * | 2018-10-08 | 2019-02-01 | 惠科股份有限公司 | Display panel and manufacturing method thereof |
| US10840276B2 (en) | 2018-10-08 | 2020-11-17 | Hkc Corporation Limited Chongqing Hkc Optoelectronics Technology Co., Ltd. | Display panel and method for manufacturing the same |
-
2005
- 2005-06-07 KR KR1020050048521A patent/KR20060127498A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300926A (en) * | 2018-10-08 | 2019-02-01 | 惠科股份有限公司 | Display panel and manufacturing method thereof |
| US10840276B2 (en) | 2018-10-08 | 2020-11-17 | Hkc Corporation Limited Chongqing Hkc Optoelectronics Technology Co., Ltd. | Display panel and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057219B2 (en) | CMOS image sensor and method of fabricating the same | |
| KR100436067B1 (en) | Image sensor and method of fabricating the same | |
| KR100494030B1 (en) | Image sensor and method for fabricating the same | |
| US7772624B2 (en) | Image sensors and methods of fabricating same | |
| JP5713956B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR20040058776A (en) | Method for forming trench isolation layer in image sensor | |
| JP4049218B2 (en) | Manufacturing method of CMOS image sensor | |
| KR100760913B1 (en) | CMOS image sensor and its manufacturing method | |
| JP4423257B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR20030001116A (en) | Image sensor and fabricating method of the same | |
| KR100535911B1 (en) | CMOS image sensor and its fabricating method | |
| KR20060127498A (en) | Manufacturing Method of CMOS Image Sensor for Reducing Dark Current | |
| KR100790287B1 (en) | Image sensor manufacturing method | |
| KR20050114752A (en) | Method for manufacturing cmos image sensor reducible damage of photo diode | |
| KR100873812B1 (en) | Image sensor and its manufacturing method for improving charge capacity | |
| KR100730470B1 (en) | Manufacturing Method of Image Sensor | |
| KR100535920B1 (en) | Method for fabricating CMOS Image sensor | |
| KR100790286B1 (en) | Image sensor manufacturing method | |
| KR20040058739A (en) | Fabricating method of CMOS image sensor | |
| KR20060059553A (en) | Image sensor having a floating diffusion layer and a method of forming the same | |
| KR20060010903A (en) | Image sensor and its manufacturing method for improving charge transport efficiency | |
| KR100606911B1 (en) | Manufacturing Method of CMOS Image Sensor | |
| KR20030001128A (en) | Image sensor and fabricating method of the same | |
| KR20020058876A (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR20070071017A (en) | Image sensor and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050607 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |