[go: up one dir, main page]

KR20060119133A - Display board - Google Patents

Display board Download PDF

Info

Publication number
KR20060119133A
KR20060119133A KR1020050041730A KR20050041730A KR20060119133A KR 20060119133 A KR20060119133 A KR 20060119133A KR 1020050041730 A KR1020050041730 A KR 1020050041730A KR 20050041730 A KR20050041730 A KR 20050041730A KR 20060119133 A KR20060119133 A KR 20060119133A
Authority
KR
South Korea
Prior art keywords
common electrode
electrode line
pixel
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050041730A
Other languages
Korean (ko)
Inventor
이종혁
김범준
김유진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050041730A priority Critical patent/KR20060119133A/en
Publication of KR20060119133A publication Critical patent/KR20060119133A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

레이저 리페어 공정을 용이한 표시기판이 개시된다. 복수의 게이트 라인들은 복수의 데이터 라인들에 교차하도록 형성되고, 화소전극은 서로 인접하는 2개의 데이터 라인과 게이트 라인에 의해 정의되는 화소영역에 형성된다. 복수의 공통전극 라인은 화소영역 내에서 화소전극과 마주하여 보조용량을 형성하고, 데이터 라인과 평행한 영역의 중앙에서 제1 형성폭을 가지며, 양 단부에서 제1 형성폭보다 작은 제2 형성폭을 갖는다. 따라서, 공통전극 라인의 양 단부에서 데이터 라인과의 간격이 넓어지므로, 레이저 커팅 공정이 용이하게 이루어질 수 있다.Disclosed is a display substrate that facilitates a laser repair process. The plurality of gate lines are formed to intersect the plurality of data lines, and the pixel electrode is formed in a pixel region defined by two data lines and a gate line adjacent to each other. The plurality of common electrode lines form a storage capacitor facing the pixel electrode in the pixel area, have a first formation width at the center of the region parallel to the data line, and a second formation width smaller than the first formation width at both ends. Has Accordingly, the laser cutting process can be easily performed because the distance between the data line is widened at both ends of the common electrode line.

Description

표시기판{DISPLAY SUBSTRATE}Display board {DISPLAY SUBSTRATE}

도 1은 본 발명에 따른 표시기판을 나타낸 평면도이다.1 is a plan view showing a display substrate according to the present invention.

도 2는 도 1의 'A'부분의 확대도이다.FIG. 2 is an enlarged view of portion 'A' of FIG. 1.

도 3은 도 1에 도시된 표시기판의 잔류 불량시 레이저 리페어 공정을 나타낸 평면도이다.FIG. 3 is a plan view illustrating a laser repair process in the case of residual defect of the display substrate illustrated in FIG. 1.

도 4는 본 발명의 다른 실시예에 따른 표시기판을 나타낸 평면도이다.4 is a plan view illustrating a display substrate according to another exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 표시기판 110 : TFT100: display substrate 110: TFT

120 : 화소전극 130 : 제1 공통전극 라인120: pixel electrode 130: first common electrode line

130a : 제1 공통전극 라인부 130b : 제2 공통전극 라인부130a: first common electrode line part 130b: second common electrode line part

130c : 제3 공통전극 라인부 130d : 제4 공통전극 라인부130c: third common electrode line part 130d: fourth common electrode line part

본 발명은 표시기판에 관한 것으로서, 보다 상세하게는 레이저 리페어 공정이 용이한 표시기판에 관한 것이다.The present invention relates to a display substrate, and more particularly, to a display substrate which is easy for a laser repair process.

일반적으로 액정표시패널은 표시기판, 상기 표시기판과 마주하는 컬러필터 기판, 및 상기 표시기판과 상기 컬러필터 기판과의 사이에 개재된 액정층으로 이루어진다. In general, the liquid crystal display panel includes a display substrate, a color filter substrate facing the display substrate, and a liquid crystal layer interposed between the display substrate and the color filter substrate.

상기 표시기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 상기 화소 각각은 게이트 신호가 제공되는 게이트 라인, 데이터 신호가 제공되는 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터, 상기 데이터 신호를 수신하여 액정층에 전압을 인가하는 화소전극 및 상기 화소전극과 마주하여 상기 액정층에 제공된 전압을 소정의 시간동안 유지시키는 공통전극 라인을 포함한다.The display substrate is composed of a plurality of pixels which are the minimum units representing an image. Each pixel includes a gate line provided with a gate signal, a data line provided with a data signal, a thin film transistor connected to the gate line and the data line, a pixel electrode receiving the data signal and applying a voltage to a liquid crystal layer, and the pixel. And a common electrode line facing the electrode to maintain the voltage provided to the liquid crystal layer for a predetermined time.

이상과 같이 모기판 상에 다수의 표시기판이 형성되면, 표시기판 상의 배선들에 대한 전기적인 동작 상태를 검사하는 어레이 검사 공정을 수행한다. 이때, 상기 게이트 라인 또는 상기 데이터 라인을 형성하기 위한 Cr, Al, Mo 또는 상기 화소전극을 형성하기 위한 ITO 또는 IZO 등의 패터닝시 상기 금속막들이 제대로 제거되지 못하는 금속막 잔류가 발생한다. 상기 잔류된 금속막은 인접하는 배선들 간의 쇼트(Short) 또는 기생 커패시턴스를 형성시키므로, 상기 광학적/전기적 검사를 통해 이를 검출하여 레이저 커팅(laser cutting) 공정을 통해 이를 제거해야 한다.As described above, when a plurality of display substrates are formed on the mother substrate, an array inspection process of inspecting an electrical operation state of the wires on the display substrate is performed. At this time, when the patterning of Cr, Al, Mo for forming the gate line or the data line, or ITO or IZO for forming the pixel electrode, the metal film may not be properly removed. Since the remaining metal film forms a short or parasitic capacitance between adjacent wires, it must be detected by the optical / electrical inspection and removed through a laser cutting process.

그러나, 상기 화소전극과 데이터 라인간의 커플링 커패시턴스 변동에 의한 세로줄 얼룩 감소와 개구율 증대를 동시에 만족시킬 수 있는 구조를 갖는 액정표시장치가 점차 확대되고 있는 추세이다. 그로 인해, 상기 공통전극 라인과 상기 데이터 라인간의 간격이 가까워져 상기 레이저 커팅 공정시 상기 공통전극 라인과 상기 데이터 라인간의 쇼트가 발생하는 문제점이 있다. However, a liquid crystal display device having a structure capable of simultaneously satisfying a decrease in vertical streaks and an increase in aperture ratio due to a change in coupling capacitance between the pixel electrode and the data line is gradually increasing. As a result, the gap between the common electrode line and the data line becomes close, and a short between the common electrode line and the data line occurs during the laser cutting process.

따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 레이저 리페어 공정을 용이하게 하기 위한 표시기판을 제공함에 있다.Accordingly, an object of the present invention is to provide a display substrate for facilitating a laser repair process.

상술한 목적을 달성하기 위한 본 발명은 복수의 데이터 라인들, 복수의 게이트 라인들, 화소전극 및 공통전극 라인을 포함한다.The present invention for achieving the above object includes a plurality of data lines, a plurality of gate lines, a pixel electrode and a common electrode line.

상기 복수의 게이트 라인들은 상기 데이터 라인들에 교차하도록 형성되고, 상기 화소전극은 서로 인접하는 2개의 데이터 라인과 게이트 라인에 의해 정의되는 화소영역에 형성된다. The plurality of gate lines are formed to cross the data lines, and the pixel electrode is formed in a pixel region defined by two data lines and a gate line adjacent to each other.

상기 공통전극 라인은 상기 화소영역 내에서 상기 화소전극과 마주하여 보조용량을 형성하고, 상기 데이터 라인과 평행한 영역에서 제1 형성폭 및 제2 형성폭을 갖는다. 여기서, 상기 공통전극 라인은 상기 화소영역 내에서 상기 데이터 라인에 인접하고, 상기 데이터 라인과 평행한 영역의 중앙에서 상기 제1 형성폭을 가지며, 상기 게이트 라인들에 인접하는 양 단부에서 상기 제1 형성폭보다 작은 제2 형성폭을 갖는 제1 공통전극 라인부와 상기 게이트 라인들에 인접하고, 상기 게이트 라인들에 평행하도록 연장된 제2 공통전극 라인부를 포함한다.The common electrode line forms a storage capacitor facing the pixel electrode in the pixel area, and has a first formation width and a second formation width in an area parallel to the data line. Here, the common electrode line is adjacent to the data line in the pixel area, has the first formation width at the center of a region parallel to the data line, and the first electrode at both ends adjacent to the gate lines. And a first common electrode line portion having a second formation width smaller than the formation width, and a second common electrode line portion adjacent to the gate lines and extending parallel to the gate lines.

이러한 표시기판에 의하면, 데이터 라인에 인접한 공통전극 라인은 중앙영역에서 제1 형성폭을 가지고, 양 단부에서 제1 형성폭보다 작은 제2 형성폭을 가지므로, 공통전극 라인의 양 단부에서 데이터 라인과의 간격이 넓어지므로, 레이저 커팅 공정이 용이하게 이루어질 수 있다.According to the display substrate, the common electrode line adjacent to the data line has a first formation width at the center region and a second formation width at both ends thereof, which is smaller than the first formation width, so that data lines at both ends of the common electrode line are provided. Since the interval with the wider, the laser cutting process can be easily made.

이하, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 표시기판을 나타낸 평면도이고, 도 2는 도 1의 'A'부분의 확대도이다.1 is a plan view illustrating a display substrate according to an exemplary embodiment of the present invention, and FIG. 2 is an enlarged view of a portion 'A' of FIG. 1.

도 1에 도시된 바와 같이, 본 발명에 따른 표시기판(100)은 화상을 나타내는 기본 단위인 다수의 화소영역(PA)으로 이루어진다. 상기 다수의 화소영역(PA)은 제1 방향(D1)으로 연장된 다수의 게이트 라인(GLn-1,GLn,...)과 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DLm-1,DLm,...)에 의해서 정의된다.As shown in FIG. 1, the display substrate 100 according to the present invention includes a plurality of pixel areas PA, which are basic units for displaying an image. The plurality of pixel areas PA may extend in a plurality of gate lines GLn-1, GLn,..., Extending in a first direction D1, and in a second direction D2 perpendicular to the first direction D1. It is defined by an extended number of data lines DLm-1, DLm, ....

상기 표시기판(100)의 각 화소영역(PA)에는 박막 트랜지스터(Thin Film Transistor ; 이하, TFT라 칭함)(110)와 화소전극(120)이 구비된다. 상기 TFT(110)의 게이트 전극(112)은 대응하는 게이트 라인(GLn)으로부터 분기되고, 소오스 전극(114)은 대응하는 데이터 라인(DLm)으로부터 분기되며, 드레인 전극(116)은 화소전극(120)과 전기적으로 연결된다. 따라서, TFT(110)는 게이트 라인(GLn-1,GLn,...)으로부터 인가된 게이트 신호에 응답하여 데이터 라인(DLm-1,DLm,...)으로 인가된 데이터 신호를 화소전극(120)으로 출력한다.Each pixel area PA of the display substrate 100 includes a thin film transistor 110 (hereinafter, referred to as a TFT) 110 and a pixel electrode 120. The gate electrode 112 of the TFT 110 is branched from the corresponding gate line GLn, the source electrode 114 is branched from the corresponding data line DLm, and the drain electrode 116 is the pixel electrode 120. ) Is electrically connected. Accordingly, the TFT 110 receives the data signal applied to the data lines DLm-1, DLm, ... in response to the gate signals applied from the gate lines GLn-1, GLn, ... 120).

상기 화소전극(120)은 표시기판(100)과 대향하여 결합하는 대향기판(미도시)에 형성된 공통전극(미도시)과 마주한다. 상기 표시기판(100)과 상기 대향기판과의 사이에는 수직 배향 액정으로 이루어진 액정층(미도시)이 개재된다. 따라서, 화소전극(120), 상기 공통전극 및 상기 액정층에 의해서 액정 용량이 형성된다. 상기 화소전극(120)과 상기 공통전극은 화소영역(PA)을 다수의 도메인으로 나누기 위하여 소정의 형태로 패터닝된다. 상기 도메인들 사이에서 화소전극(120)에는 제거되어 형성된 제1 개구부(125)가 형성되고, 상기 공통전극에는 제거되어 형성된 제2 개구부(200)가 형성된다. 따라서, 상기 액정층의 액정 분자들은 상기 도메인들마다 서로 다른 방향으로 수직 배열된다.The pixel electrode 120 faces a common electrode (not shown) formed on an opposite substrate (not shown) coupled to the display substrate 100. A liquid crystal layer (not shown) made of a vertical alignment liquid crystal is interposed between the display substrate 100 and the counter substrate. Thus, a liquid crystal capacitor is formed by the pixel electrode 120, the common electrode, and the liquid crystal layer. The pixel electrode 120 and the common electrode are patterned in a predetermined form to divide the pixel area PA into a plurality of domains. The first opening 125 is formed in the pixel electrode 120 to be removed between the domains, and the second opening 200 is formed in the common electrode. Therefore, the liquid crystal molecules of the liquid crystal layer are vertically arranged in different directions for each of the domains.

또한, 표시기판(100)의 각 화소영역(PA)에는 화소전극(120)과 마주하여 보조 용량을 형성하는 제1 공통전극 라인(130)이 더 구비된다. 이때, 제1 공통전극 라인(130)은 제1 공통전극 라인부(130a), 제2 공통전극 라인부(130b), 제3 공통전극 라인부(130c) 및 제4 공통전극 라인부(130d)로 이루어진다. In addition, each pixel area PA of the display substrate 100 further includes a first common electrode line 130 facing the pixel electrode 120 to form a storage capacitor. In this case, the first common electrode line 130 may include the first common electrode line part 130a, the second common electrode line part 130b, the third common electrode line part 130c, and the fourth common electrode line part 130d. Is made of.

상기 제1 공통전극 라인부(130a)는 이전단의 게이트 라인(GLn-1)에 인접하고, 제1 방향(D1)으로 연장되어 형성된다. 상기 제2 공통전극 라인부(130b)는 이전단의 데이터 라인(DLm-1)에 인접하고, 화소영역(PA) 내에서 제2 방향(D2)으로 연장되어 형성된다. 상기 제3 공통전극 라인부(130c)는 대응하는 데이터 라인(DLm)에 인접하고, 화소영역(PA) 내에서 대응하는 제2 방향(D2)으로 연장되어 형성된다. 또한, 제4 공통전극 라인부(130d)는 제1 개구부(125) 보다 작은 형성폭을 가지고, 제2 방향과 대략 45도 방향 기울어진 형상을 갖는다.The first common electrode line part 130a is formed adjacent to the previous gate line GLn-1 and extends in the first direction D1. The second common electrode line part 130b is formed adjacent to the data line DLm-1 of the previous stage and extends in the second direction D2 in the pixel area PA. The third common electrode line part 130c is formed adjacent to the corresponding data line DLm and extends in the corresponding second direction D2 in the pixel area PA. In addition, the fourth common electrode line part 130d has a smaller forming width than the first opening 125 and has a shape inclined in the second direction and about 45 degrees.

여기서, 제1 공통전극 라인부(130a)는 화소영역(PA) 내에서 제2 공통전극 라인부(130b)의 일단과 제3 공통전극 라인부(130c)의 일단을 서로 연결한다. 또한, 제1 내지 제3 공통전극 라인부(130a,130b,130c)는 화소전극(120)과 부분적으로 오버랩되도록 화소전극(120)을 외곽에서 둘러싼다. 상기 제1 내지 제3 공통전극 라인 부(130a,130b,130c)는 화소전극(120)에 의해 부분적으로 커버되는 구조를 갖는다. Here, the first common electrode line part 130a connects one end of the second common electrode line part 130b and one end of the third common electrode line part 130c to each other in the pixel area PA. In addition, the first to third common electrode line parts 130a, 130b, and 130c surround the pixel electrode 120 to partially overlap with the pixel electrode 120. The first to third common electrode line parts 130a, 130b, and 130c may be partially covered by the pixel electrode 120.

상기 제1 내지 제4 공통전극 라인부(130a,130b,130c,130d)에 의해 이루어진 제1 공통전극 라인(130)은 상기 공통전극에 인가되는 공통전압과 같거나 거의 동일한 전압이 인가된다.The first common electrode line 130 formed by the first to fourth common electrode line parts 130a, 130b, 130c, and 130d is applied with a voltage which is substantially the same as or similar to that of the common voltage applied to the common electrode.

한편, 제2 및 제3 공통전극 라인부(130b,130c)는 중앙 영역과 양 단부에서 서로 다른 형성폭을 갖는다. 즉, 제2 및 제3 공통전극 라인부(130b,130c)는 양 단부에서 중앙 영역보다 상대적으로 작은 형성폭을 갖는다.Meanwhile, the second and third common electrode line parts 130b and 130c have different formation widths at the central area and at both ends. That is, the second and third common electrode line parts 130b and 130c have a formation width relatively smaller than the center area at both ends.

도 2에 도시된 바와 같이, 제2 공통전극 라인부(130b)는 중앙영역에서는 제1 형성폭(w1)을 갖는다. 또한, 제2 공통전극 라인부(130b)는 양 단부에서는 제2 형성폭(w2)을 갖는다. 즉, 제2 공통전극 라인부(130b)는 이전단의 게이트 라인(GLn-1)에 인접한 일단부와 대응하는 게이트 라인(GLn)에 인접한 타단부에서 화소전극(120) 측으로 소정폭만큼 제거된 형상을 갖는다. 따라서, 제2 공통전극 라인부(130b)는 상기 일단부 및 타단부에서 제1 형성폭(w1) 보다 작은 제2 형성폭(w2)을 갖는다.As shown in FIG. 2, the second common electrode line part 130b has a first formation width w1 in the center region. In addition, the second common electrode line part 130b has a second formation width w2 at both ends. That is, the second common electrode line part 130b is removed by a predetermined width toward the pixel electrode 120 from one end adjacent to the previous gate line GLn-1 and the other end adjacent to the gate line GLn. It has a shape. Therefore, the second common electrode line part 130b has a second formation width w2 smaller than the first formation width w1 at the one end and the other end.

여기서는 제2 공통전극 라인부(130b)를 예로 들어 설명하였으나, 제3 공통전극 라인부(130c)도 제2 공통전극 라인부(130b)와 동일한 구성을 갖는다.Although the second common electrode line part 130b is described as an example, the third common electrode line part 130c also has the same configuration as the second common electrode line part 130b.

이처럼, 제2 및 제3 공통전극 라인부(130b,130c)가 양 단부에서 상대적으로 작은 형성폭을 가지므로, 데이터 라인(DLm-1,DLm)과의 간격이 중앙영역에 비교하여 상대적으로 넓어진다. 따라서, 데이터 라인(DLm-1,DLm)의 손상없이 제2 또는 제3 공통전극 라인부(130b,130c)의 레이저 커팅 공정이 용이하게 이루어진다. 상기 레 이저 코팅 공정에 의해 제2 또는 제3 공통전극 라인부(130b,130c)가 절연되고, 이로 인해 제2 또는 제3 공통전극 라인부(130b,130c)가 플로팅(floating) 상태가 된다.As such, since the second and third common electrode line portions 130b and 130c have relatively small formation widths at both ends, the distance between the data lines DLm-1 and DLm is relatively wider than that of the central region. All. Therefore, the laser cutting process of the second or third common electrode line parts 130b and 130c is easily performed without damaging the data lines DLm-1 and DLm. The second or third common electrode line portions 130b and 130c are insulated by the laser coating process, thereby causing the second or third common electrode line portions 130b and 130c to float.

또한, 레이저 커팅을 용이하게 하기 위하여 제2 및 제3 공통전극 라인부(130b,130c)의 양단부를 데이터 라인(DLm-1,DLm)으로부터 이격시키지 않아도 되므로, 개구율이 향상된다.In addition, since the both ends of the second and third common electrode line portions 130b and 130c do not have to be spaced apart from the data lines DLm-1 and DLm in order to facilitate laser cutting, the aperture ratio is improved.

다시 도 1을 참조하면, 표시기판(100)은 제2 방향(D2)으로 인접한 화소영역에 형성된 공통전극 라인들을 전기적으로 연결시키기 위한 브릿지 전극(140)을 더 구비한다. 상기 제1 공통전극 라인(130)은 브릿지 전극(140)을 통해 제2 방향(D2)으로 인접한 화소영역에 형성된 제2 공통전극 라인(150)과 전기적으로 연결된다.Referring back to FIG. 1, the display substrate 100 further includes a bridge electrode 140 for electrically connecting common electrode lines formed in adjacent pixel regions in a second direction D2. The first common electrode line 130 is electrically connected to the second common electrode line 150 formed in the adjacent pixel region in the second direction D2 through the bridge electrode 140.

도 3은 도 1에 도시된 표시기판의 잔류 불량시 레이저 리페어 공정을 나타낸 평면도이다.FIG. 3 is a plan view illustrating a laser repair process in the case of residual defect of the display substrate illustrated in FIG. 1.

도 3에 도시된 바와 같이, 데이터 라인(DLm-1,DLm)의 제조 공정시 크롬(Cr) 등의 금속 물질이 잔류하는 불량(600)이 발생한 경우, 도면상에 도시된 제1 내지 제6 화살표(①,...,⑥) 부분을 레이저 커팅한다. As illustrated in FIG. 3, in the manufacturing process of the data lines DLm-1 and DLm, when the defect 600 in which metal materials such as chromium Cr remain, the first to sixth shown in the drawings are illustrated. Laser cut the arrows (①, ..., ⑥).

즉, 제1 화소영역(PA1)의 제2 공통전극 라인부(130b)의 일단(①)과 타단(②)을 레이저 커팅하고, 인접하는 제2 화소영역(PA2)의 제3 공통전극 라인부(130c)의 일단(③)과 타단(④)을 레이저 커팅한다. 또한, 제1 화소영역(PA1)의 제4 공통전극 라인부(130d)의 중앙 영역(⑤,⑥)을 레이저 커팅한다. 이에 따라 제2 공통전극 라인부(130b), 제3 공통전극 라인부(130c) 및 제4 공통전극 라인부(130d)가 절연되 고, 이로 인해 제1 공통전극 라인(130)이 플로팅 상태가 된다. 따라서, 잔류 불량이 발생한 화소영역을 레이저 커팅 공정에 의해 용이하게 리페어 할 수 있다.That is, one end ① and the other end ② of the second common electrode line part 130b of the first pixel area PA1 are laser cut, and the third common electrode line part of the adjacent second pixel area PA2 is laser cut. One end (③) and the other end (④) of 130c are laser cut. In addition, the center regions ⑤ and ⑥ of the fourth common electrode line part 130d of the first pixel region PA1 are laser cut. As a result, the second common electrode line part 130b, the third common electrode line part 130c, and the fourth common electrode line part 130d are insulated from each other, so that the first common electrode line 130 is in a floating state. do. Therefore, the pixel area where the residual defect has occurred can be easily repaired by the laser cutting process.

상기에서는 제3 및 제4 공통전극 라인부(130c,130d)의 양단부가 상대적으로 작은 제2 형성폭(w2)을 갖는 경우를 예로 들었으나, 중앙 영역이 상대적으로 작은 제2 형성폭(w2)을 가질 수 있다.In the above description, the case where both ends of the third and fourth common electrode line portions 130c and 130d have a relatively small second formation width w2 is illustrated, but the second formation width w2 where the center region is relatively small is described. Can have

도 4는 본 발명의 다른 실시예에 따른 표시기판을 나타낸 평면도이다.4 is a plan view illustrating a display substrate according to another exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 본 실시예에 따른 표시기판(400)은 복수의 게이트 라인(GLn-1,GLn) 및 복수의 데이터 라인(DLm-1,DLm)에 의해 정의된 복수의 화소영역(PA)을 포함한다. 상기 각각의 화소영역(PA)에는 복수의 TFT(410) 및 화소전극(420)이 형성된다. As shown in FIG. 4, the display substrate 400 according to the present exemplary embodiment includes a plurality of pixel areas defined by a plurality of gate lines GLn-1 and GLn and a plurality of data lines DLm-1 and DLm. (PA). A plurality of TFTs 410 and a pixel electrode 420 are formed in each pixel area PA.

또한, 표시기판(400)의 각 화소영역(PA)에는 화소전극(420)과 마주하여 보조 용량을 형성하는 제1 공통전극 라인(430)이 더 구비된다. 이때, 제1 공통전극 라인(430)은 제1 공통전극 라인부(430a), 제2 공통전극 라인부(430b), 제3 공통전극 라인부(430c) 및 제4 공통전극 라인부(430d)로 이루어진다. In addition, each pixel area PA of the display substrate 400 further includes a first common electrode line 430 facing the pixel electrode 420 to form a storage capacitor. In this case, the first common electrode line 430 may include the first common electrode line part 430a, the second common electrode line part 430b, the third common electrode line part 430c, and the fourth common electrode line part 430d. Is made of.

상기 제1 공통전극 라인부(430a)는 이전단의 게이트 라인(GLn-1)에 인접하고, 제1 방향(D1)으로 연장되어 형성된다. 상기 제2 공통전극 라인부(430b)는 대응하는 게이트 라인(GLn)에 인접하고, 화소영역(PA) 내에서 제1 방향(D1)으로 연장되어 형성된다. 상기 제3 공통전극 라인부(430C)는 이전단의 데이터 라인(DLm-1)에 인접하고, 화소영역(PA) 내에서 제2 방향(D2)으로 연장되어 형성된다. 상기 제4 공통전극 라인부(430d)는 대응하는 데이터 라인(DLm)에 인접하고, 화소영역(PA) 내에 서 대응하는 제2 방향(D2)으로 연장되어 형성된다. The first common electrode line part 430a is formed adjacent to the previous gate line GLn-1 and extends in the first direction D1. The second common electrode line part 430b is formed adjacent to the corresponding gate line GLn and extends in the first direction D1 in the pixel area PA. The third common electrode line part 430C is formed adjacent to the previous data line DLm-1 and extends in the second direction D2 in the pixel area PA. The fourth common electrode line part 430d is formed adjacent to the corresponding data line DLm and extends in the corresponding second direction D2 in the pixel area PA.

여기서, 제1 내지 제3 공통전극 라인부(430a,430b,430c)는 화소전극(420)과 부분적으로 오버랩되도록 화소전극(420)을 외곽에서 둘러싼다. 상기 제1 내지 제3 공통전극 라인부(430a,430b,430c)는 화소전극(420)에 의해 부분적으로 커버되는 구조를 갖는다. Here, the first to third common electrode line parts 430a, 430b, and 430c surround the pixel electrode 420 so as to partially overlap the pixel electrode 420. The first to third common electrode line parts 430a, 430b, and 430c have a structure partially covered by the pixel electrode 420.

상기 제1 내지 제4 공통전극 라인부(430a,430b,430c,430d)에 의해 이루어진 제1 공통전극 라인(430)은 상기 공통전극에 인가되는 공통전압과 같거나 거의 동일한 전압이 인가된다.The first common electrode line 430 formed by the first to fourth common electrode line parts 430a, 430b, 430c, and 430d is applied with a voltage which is about the same as or substantially equal to the common voltage applied to the common electrode.

한편, 제3 및 제4 공통전극 라인부(430c,430d)는 중앙 영역과 양 단부에서 서로 다른 형성폭을 갖는다. 즉, 제3 및 제4 공통전극 라인부(430c,430d)는 중앙 영역에서 제1 형성폭(w1)을 가지고, 양 단부에서 제1 형성폭(w1) 보다 작은 제2 형성폭(w2)을 갖는다.On the other hand, the third and fourth common electrode line portions 430c and 430d have different formation widths at the central region and at both ends. That is, the third and fourth common electrode line portions 430c and 430d have the first formation width w1 at the central region and the second formation width w2 smaller than the first formation width w1 at both ends. Have

상기 제3 공통전극 라인부(430c)는 이전단의 게이트 라인(GLn-1)에 인접한 일단부와 대응하는 게이트 라인(GLn)에 인접한 타단부에서 화소전극(420) 측으로 소정폭 만큼 제거된 형상을 갖는다. 따라서, 제3 공통전극 라인부(430c)는 상기 일단부 및 타단부에서 제1 형성폭(w1) 보다 작은 제2 형성폭(w2)을 갖는다.The third common electrode line part 430c has a shape in which the third common electrode line part 430c is removed by a predetermined width toward the pixel electrode 420 at one end adjacent to the previous gate line GLn-1 and the other end adjacent to the gate line GLn. Has Accordingly, the third common electrode line part 430c has a second formation width w2 smaller than the first formation width w1 at the one end and the other end.

여기서는 제3 공통전극 라인부(430c)를 예로 들어 설명하였으나, 제4 공통전극 라인부(430d)도 제3 공통전극 라인부(430c)와 동일한 구성을 갖는다.Although the third common electrode line part 430c has been described as an example, the fourth common electrode line part 430d also has the same configuration as the third common electrode line part 430c.

이처럼, 제3 및 제4 공통전극 라인부(430c,430d)가 양 단부에서 상대적으로 작은 형성폭을 가지므로, 데이터 라인(DLm-1,DLm)과의 간격이 기존에 비하여 상대 적으로 넓어진다. 따라서, 데이터 라인(DLm-1,DLm)의 손상없이 제3 또는 제4 공통전극 라인부(430c,430d)의 레이저 커팅 공정이 용이하게 이루어진다. 상기 레이저 코팅 공정에 의해 제3 또는 제4 공통전극 라인부(430c,430d)가 절연되고, 이로 인해 제3 또는 제4 공통전극 라인부(430c,430d)가 플로팅(floating) 상태가 된다. 따라서, 잔류 불량이 발생한 화소영역(PA)을 레이저 커팅 공정에 의해 용이하게 리페어 할 수 있다.As described above, since the third and fourth common electrode line portions 430c and 430d have relatively small formation widths at both ends, the distance between the third and fourth common electrode line portions 430c and 430d is relatively wider than in the past. . Therefore, the laser cutting process of the third or fourth common electrode line portions 430c and 430d is easily performed without damaging the data lines DLm-1 and DLm. The third or fourth common electrode line portions 430c and 430d are insulated by the laser coating process, thereby causing the third or fourth common electrode line portions 430c and 430d to float. Therefore, the pixel area PA in which the residual defect has occurred can be easily repaired by the laser cutting process.

또한, 레이저 커팅을 용이하게 하기 위하여 제3 및 제4 공통전극 라인부(430c,430d)의 양단부를 데이터 라인(DLm-1,DLm)으로부터 이격시키지 않아도 되므로, 개구율이 향상된다.In addition, since the both ends of the third and fourth common electrode line portions 430c and 430d do not have to be spaced apart from the data lines DLm-1 and DLm in order to facilitate laser cutting, the aperture ratio is improved.

상기 표시기판(400)은 제2 방향(D2)으로 인접한 화소영역에 형성된 공통전극 라인들을 전기적으로 연결시키기 위한 브릿지 전극(440)을 더 구비한다. 상기 브릿지 전극(440)은 도 1의 브릿지 전극(140)과 동일하므로, 이에 대한 상세한 설명은 생략한다.The display substrate 400 further includes a bridge electrode 440 for electrically connecting common electrode lines formed in adjacent pixel regions in a second direction D2. Since the bridge electrode 440 is the same as the bridge electrode 140 of FIG. 1, a detailed description thereof will be omitted.

이상에서 설명한 바와 같이, 본 발명에 따르면 화소전극과 대향하여 보조 용량을 형성하는 공통전극 라인을 포함한다. 상기 공통전극 라인은 화소영역 내에서 데이터 라인에 평행하게 연장된 제2 및 제3 공통전극 라인부를 포함한다. 상기 제2 및 제3 공통전극 라인부는 중앙영역에서 제1 형성폭을 가지고, 양 단부에서 제1 형성폭보다 작은 제2 형성폭을 갖는다.As described above, according to the present invention, the common electrode line includes a common electrode line facing the pixel electrode to form the storage capacitor. The common electrode line includes second and third common electrode line portions extending in parallel to the data line in the pixel area. The second and third common electrode line portions have a first formation width in a central region and a second formation width smaller than the first formation width at both ends.

그러므로, 본 발명은 공통전극 라인의 양 단부에서 데이터 라인과의 간격이 넓어지므로, 레이저 커팅 공정이 용이하게 이루어질 수 있는 효과가 있다.Therefore, the present invention has an effect that the laser cutting process can be easily performed because the interval between the data line is widened at both ends of the common electrode line.

또한, 본 발명은 데이터 라인과의 간격을 넓히기 위하여 공통전극 라인을 화소영역 쪽으로 이격시키지 않아도 되므로, 개구율을 향상시킬 수 있는 효과가 있다. In addition, the present invention does not have to be spaced apart from the common electrode line toward the pixel region in order to widen the distance from the data line, thereby improving the aperture ratio.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (9)

복수의 데이터 라인들;A plurality of data lines; 상기 데이터 라인들에 교차하도록 형성된 복수의 게이트 라인들;A plurality of gate lines formed to intersect the data lines; 서로 인접하는 2개의 데이터 라인과 게이트 라인에 의해 정의되는 화소영역에 형성된 화소전극; 및A pixel electrode formed in a pixel region defined by two data lines and a gate line adjacent to each other; And 상기 화소영역 내에서 상기 화소전극과 마주하여 보조용량을 형성하고, 상기 데이터 라인과 평행한 영역에서 제1 형성폭 및 제2 형성폭을 갖는 공통전극 라인을 포함하는 표시기판.And a common electrode line facing the pixel electrode in the pixel area, the common electrode line having a first formation width and a second formation width in a region parallel to the data line. 제1항에 있어서, 상기 공통전극 라인은 The method of claim 1, wherein the common electrode line 상기 화소영역 내에서 상기 데이터 라인에 인접하고, 상기 데이터 라인과 평행한 영역의 중앙에서 상기 제1 형성폭을 가지며, 상기 게이트 라인들에 인접하는 상기 데이터 라인과 평행한 영역의 양 단부에서 상기 제2 형성폭을 갖는 제1 공통전극 라인부; 및The first and second widths in the pixel area, the first width in the center of the area parallel to the data line, and at both ends of the area in the pixel area parallel to the data line. A first common electrode line unit having two formation widths; And 상기 게이트 라인들에 인접하고, 상기 게이트 라인들에 평행하도록 연장된 제2 공통전극 라인부를 포함하는 것을 특징으로 하는 표시기판.And a second common electrode line portion adjacent to the gate lines and extending parallel to the gate lines. 제2항에 있어서, 상기 제2 형성폭은 상기 제1 형성폭에 대하여 상대적으로 작은 것을 특징으로 하는 표시기판.The display substrate of claim 2, wherein the second formation width is relatively small with respect to the first formation width. 제2항에 있어서, 상기 제1 공통전극 라인부는 상기 양 단부에서 상기 화소전극 쪽으로 소정폭 만큼 제거된 형상을 갖는 것을 특징으로 하는 표시기판.The display substrate of claim 2, wherein the first common electrode line part has a shape in which both ends thereof are removed by a predetermined width toward the pixel electrode. 제2항에 있어서, 상기 제1 공통전극 라인부는The method of claim 2, wherein the first common electrode line part 상기 데이터 라인들 중 이전단의 데이터 라인에 인접하고, 상기 데이터 라인들에 평행한 방향으로 연장된 제1-1 공통전극 라인부; 및A first-first common electrode line unit adjacent to a data line of a previous stage of the data lines and extending in a direction parallel to the data lines; And 상기 데이터 라인들 중 대응하는 데이터 라인에 인접한 제1-2 공통전극 라인부를 포함하는 것을 특징으로 하는 표시기판.And a first-second common electrode line portion adjacent to a corresponding data line among the data lines. 제2항에 있어서, 상기 제2 공통전극 라인부는 상기 게이트 라인들 중 이전단의 게이트 라인에 인접하도록 형성된 것을 특징으로 하는 표시기판.The display substrate of claim 2, wherein the second common electrode line portion is formed to be adjacent to a gate line of a previous stage of the gate lines. 제2항에 있어서, 상기 제2 공통전극 라인부는 The method of claim 2, wherein the second common electrode line portion 상기 화소영역 내에서 상기 게이트 라인들 중 이전단의 게이트 라인에 인접하도록 형성된 제2-1 공통전극 라인부; 및A 2-1 common electrode line part formed to be adjacent to a gate line of a previous end of the gate lines in the pixel area; And 상기 화소영역 내에서 상기 게이트 라인들 중 대응하는 게이트 라인에 인접하도록 형성된 제2-2 공통전극 라인부를 포함하는 것을 특징으로 하는 표시기판.And a second-2 common electrode line part formed to be adjacent to a corresponding one of the gate lines in the pixel area. 제2항에 있어서, 상기 복수의 공통전극 라인은 상기 데이터 라인에 평행한 방향에서 소정의 기울기를 갖도록 형성된 제3 공통전극 라인부를 더 포함하는 것을 특징으로 하는 표시기판.The display substrate of claim 2, wherein the plurality of common electrode lines further comprises a third common electrode line part formed to have a predetermined slope in a direction parallel to the data line. 제1항에 있어서, 상기 화소전극은 일부가 제거된 개구부에 의해 상기 화소영역을 다수의 도메인으로 분할하는 것을 특징으로 하는 표시기판. The display substrate of claim 1, wherein the pixel electrode divides the pixel region into a plurality of domains by an opening in which a portion of the pixel electrode is removed.
KR1020050041730A 2005-05-18 2005-05-18 Display board Withdrawn KR20060119133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041730A KR20060119133A (en) 2005-05-18 2005-05-18 Display board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041730A KR20060119133A (en) 2005-05-18 2005-05-18 Display board

Publications (1)

Publication Number Publication Date
KR20060119133A true KR20060119133A (en) 2006-11-24

Family

ID=37706037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041730A Withdrawn KR20060119133A (en) 2005-05-18 2005-05-18 Display board

Country Status (1)

Country Link
KR (1) KR20060119133A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8002600B2 (en) 2008-07-21 2011-08-23 Samsung Mobile Display Co., Ltd. Method for repairing defective line of organic light emitting display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8002600B2 (en) 2008-07-21 2011-08-23 Samsung Mobile Display Co., Ltd. Method for repairing defective line of organic light emitting display device

Similar Documents

Publication Publication Date Title
CN101211080B (en) Array substrate for liquid crystal display device and method of fabricating the same
US8493540B2 (en) Display panel and method of manufacturing the same
KR20070106931A (en) LCD and its repair method
US7129106B2 (en) Thin film transistor substrate of a horizontal electric field type and method of darkening defective pixel in the same
CN102073176A (en) Display panel and display device
CN100557807C (en) Thin Film Transistor Array Substrate
KR101238337B1 (en) Array subatrate and liquid crystal display device having the same
WO2016202057A1 (en) Array substrate motherboard and manufacturing method therefor
JP4689352B2 (en) Display device substrate and liquid crystal display device including the same
CN100502051C (en) Thin film transistor array and repairing method thereof
KR100911420B1 (en) Array board for transverse electric field type liquid crystal display device
KR19990003282A (en) Planar drive type substrate for liquid crystal display
KR20060119133A (en) Display board
KR20020054851A (en) Liquid Crystal Display Device
US7408198B2 (en) Thin film transistor, thin film transistor array and repairing method thereof
KR19980031799A (en) Liquid crystal display
KR100614322B1 (en) LCD and its manufacturing method
KR100697364B1 (en) Thin Film Transistors-Liquid Crystal Display Devices
KR20060098536A (en) Fringe field switching mode LCD
KR20080050704A (en) Array substrate and display panel having same
JP5305755B2 (en) Liquid crystal display
KR100603827B1 (en) Array substrate for horizontal electric field type liquid crystal display
KR20070036915A (en) Thin film transistor substrate, liquid crystal display device and manufacturing method thereof
KR20080083959A (en) Liquid crystal display
CN100380662C (en) Thin film transistor array substrate and repairing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050518

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid