[go: up one dir, main page]

KR20060083261A - Liquid crystal display device with anti-static dummy pattern - Google Patents

Liquid crystal display device with anti-static dummy pattern Download PDF

Info

Publication number
KR20060083261A
KR20060083261A KR1020050003713A KR20050003713A KR20060083261A KR 20060083261 A KR20060083261 A KR 20060083261A KR 1020050003713 A KR1020050003713 A KR 1020050003713A KR 20050003713 A KR20050003713 A KR 20050003713A KR 20060083261 A KR20060083261 A KR 20060083261A
Authority
KR
South Korea
Prior art keywords
wiring
gate
liquid crystal
dummy pattern
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050003713A
Other languages
Korean (ko)
Inventor
주한진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050003713A priority Critical patent/KR20060083261A/en
Publication of KR20060083261A publication Critical patent/KR20060083261A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

정전기 방지용 더미 패턴을 구비한 액정 표시 장치가 제공된다. 액정 표시 장치는, 절연 기판과, 기판 위에 형성되어 있는 게이트 배선과, 게이트 배선과 동일한 층에 형성되어 있는 정전기 방지용 더미 패턴과, 게이트 배선 및 정전기 방지용 더미 패턴 위에 형성되어 있는 게이트 절연막과, 게이트 절연막 위에 형성되어 있는 데이터 배선과, 데이터 배선과 동일한 층에 형성되며, 적어도 일부가 게이트 배선에 중첩되어 형성된 공통 전극 배선을 포함한다. A liquid crystal display device having a dummy pattern for preventing static electricity is provided. The liquid crystal display device includes an insulating substrate, a gate wiring formed on the substrate, an antistatic dummy pattern formed on the same layer as the gate wiring, a gate insulating film formed on the gate wiring and an antistatic dummy pattern, and a gate insulating film. The data wiring formed above and the common electrode wiring formed on the same layer as the data wiring and at least partially overlapping the gate wiring are included.

액정 표시 장치, 더미 패턴, 공통 전극 배선Liquid crystal display, dummy pattern, common electrode wiring

Description

정전기 방지용 더미 패턴을 구비한 액정 표시 장치{Liquid crystal display device having electrostatic protective dummy pattern} Liquid crystal display device having electrostatic protective dummy pattern}

도 1은 전형적인 반투과형 액정 표시 장치의 박막 트랜지스터 기판을 나타내는 배치도이다.1 is a layout view illustrating a thin film transistor substrate of a typical transflective liquid crystal display device.

도 2는 도 1의 II-II' 선을 따라 잘라 도시한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.

도 3은 정전기 방지용 더미 패턴을 구비하는 본 발명의 일실시예에 따른 액정 표시 장치의 일부 영역을 나타낸 배치도이다. 3 is a layout view illustrating a partial region of a liquid crystal display according to an exemplary embodiment of the present invention including a dummy pattern for preventing static electricity.

도 4는 도 3의 IV-IV' 선을 따라 잘라 도시한 단면도이다.4 is a cross-sectional view taken along the line IV-IV 'of FIG. 3.

도 5는 정전기 방지용 더미 패턴을 구비하는 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 영역을 나타낸 배치도이다. 5 is a layout view illustrating a partial region of a liquid crystal display according to another exemplary embodiment of the present invention including a dummy pattern for preventing static electricity.

도 6은 도 5의 VI-VI' 선을 따라 잘라 도시한 단면도이다.FIG. 6 is a cross-sectional view taken along the line VI-VI 'of FIG. 5.

본 발명은 액정 표시 장치에 관한 것으로, 더욱 상세하게는 정전기 방지용 더미 패턴을 구비하는 액정 표시 장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a dummy pattern for preventing static electricity.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(Color filter) 등이 형 성되어 있는 컬러 필터 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 박막 트랜지스터 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, liquid crystal displays inject a liquid crystal material between a color filter substrate on which a common electrode and a color filter are formed, and a thin film transistor substrate on which a thin film transistor and a pixel electrode are formed. By applying different potentials to the electrodes to form an electric field to change the arrangement of the liquid crystal molecules, thereby adjusting the light transmittance through which the device to represent the image.

액정 표시 장치는 백라이트와 같은 광원을 이용하여 화상을 표시하는 투과형 액정 표시 장치와 자연광을 이용한 반사형 액정 표시 장치, 그리고 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 표시 소자 자체의 광원을 이용하여 디스플레이하는 투과 표시 모드로 작동하고 실외의 고조도 환경에서는 외부의 입사광을 반사시켜 디스플레이하는 반사 표시 모드로 작동하는 반투과형 액정 표시 장치로 구분될 수 있다. The liquid crystal display is a transmissive liquid crystal display device that displays an image using a light source such as a backlight, a reflective liquid crystal display device using natural light, and a light source of the display element itself in a dark place where an indoor or external light source does not exist. The display device may be classified into a transflective liquid crystal display device which operates in a transmissive display mode and operates in a reflective display mode in which an external incident light is reflected and displayed in an outdoor high-light environment.

반사형 액정 표시 장치와 반투과형 액정 표시 장치의 경우 외부 광원에 대한 반사 효율을 극대화시키기 위하여, 박막 트랜지스터 기판 상에 형성되는 반사 전극에 요철(embossing) 처리를 하여 정면에서 들어오는 직사광에 대해 의도적으로 난반사를 일으켜 반사 효율을 극대화시킨다. In the case of the reflective liquid crystal display and the transflective liquid crystal display, in order to maximize the reflection efficiency of the external light source, the reflective electrode formed on the thin film transistor substrate is embossed on the reflective electrode and intentionally diffused reflection from the direct light coming from the front. To maximize the reflection efficiency.

이와 같이 상기 반사 전극에 요철 처리를 하는 방법으로 기존 투과형 액정 표시 장치와는 달리 유기막을 사용하여, 상기 유기막을 요철 패턴으로 형성하고, 그 상부에 반사 전극을 적층하는 방식이 적용되고 있다. As described above, unlike the conventional transmissive liquid crystal display, a method of forming an uneven pattern on the reflective electrode using an organic film, forming the organic film in an uneven pattern, and stacking the reflective electrode thereon is applied.

이때, 상기 유기막은 요철 패턴의 높낮이를 고려하여 다른 절연막 또는 도전막보다 비교적 두꺼운 두께로 형성되어 진다. In this case, the organic film is formed to have a relatively thicker thickness than other insulating films or conductive films in consideration of the height of the uneven pattern.

이러한 유기막을 포함하는 액정 표시 장치의 경우, 각 화소 영역에 유지 용 량을 형성하기 위한 유지 용량용 배선을 게이트 배선과 함께 형성할 경우, 충분한 유지 용량을 형성하지 못하므로, 유지 용량용 배선을 데이터 배선과 같은 층에 형성하는 방식이 채용되고 있다. In the case of a liquid crystal display device including such an organic film, when the storage capacitor wiring for forming the storage capacity in each pixel region is formed together with the gate wiring, sufficient storage capacitance cannot be formed. The method of forming in the same layer as the wiring is adopted.

한편, 상부 기판에 위치하는 공통 전극에 공통 전압을 인가하기 위한 공통 전극 배선도 상기 유지 용량용 배선과 같은 층에 형성하는 것이 일반적이다. On the other hand, the common electrode wirings for applying the common voltage to the common electrode located on the upper substrate are also generally formed in the same layer as the above-mentioned storage capacitor wiring.

또한, 상기 공통 전극 배선에 인가되는 공통 전압은 상기 유지 용량용 배선에도 인가될 수 있으며, 이 경우, 상기 공통 전극 배선과 상기 유지 용량용 배선은 전기적으로 연결될 수 있으며 별도로 형성되어도 무방하다. In addition, the common voltage applied to the common electrode wiring may also be applied to the storage capacitor wiring. In this case, the common electrode wiring and the storage capacitor wiring may be electrically connected and may be separately formed.

이러한 데이터 배선과 동일한 층에 형성되는 상기 공통 전극 배선은 상부 기판 상의 공통 전극에 전기적으로 연결시키기 위한 접촉 수단을 구비하며, 외부에서 유입되는 정전기에 취약한 구조를 갖는다. The common electrode wiring formed on the same layer as the data wiring includes contact means for electrically connecting to the common electrode on the upper substrate, and has a structure vulnerable to static electricity flowing from the outside.

그러므로, 데이터 배선과 동일한 층에 형성되는 상기 공통 전극 배선 하부로 게이트 배선과 중첩된 구조에서는 외부로 유입되는 정전기에 의해 상기 공통 전극 배선과 게이트 배선 사이에 절연 파괴 현상이 발생하여 게이트 라인 단락에 기인한 불량을 유발할 수 있다. Therefore, in the structure overlapping with the gate wiring under the common electrode wiring formed on the same layer as the data wiring, an insulation breakdown phenomenon occurs between the common electrode wiring and the gate wiring due to static electricity flowing into the outside, resulting from a shorting of the gate line. It can cause a failure.

본 발명이 이루고자 하는 기술적 과제는 공통 전극 배선으로 유입되는 외부 정전기에 의한 게이트 배선의 단락 발생을 방지하는 액정 표시 장치를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a liquid crystal display device which prevents a short circuit of a gate wiring due to external static electricity flowing into a common electrode wiring.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 액정 표시 장치는, 절연 기판과, 상기 기판 위에 형성되어 있는 게이트 배선과, 상기 게이트 배선과 동일한 층에 형성되어 있는 정전기 방지용 더미 패턴과, 상기 게이트 배선 및 상기 정전기 방지용 더미 패턴 위에 형성되어 있는 게이트 절연막과, 상기 게이트 절연막 위에 형성되어 있는 데이터 배선과, 상기 데이터 배선과 동일한 층에 형성되며, 적어도 일부가 상기 게이트 배선에 중첩되어 형성된 공통 전극 배선을 포함한다. According to an aspect of the present invention, a liquid crystal display device includes an insulating substrate, a gate wiring formed on the substrate, an antistatic dummy pattern formed on the same layer as the gate wiring, A common electrode formed on the gate wiring and the gate insulating film formed on the antistatic dummy pattern, a data wiring formed on the gate insulating film, and the same layer as the data wiring, and at least a portion of which is overlapped with the gate wiring It includes wiring.

여기서, 상기 게이트 절연막 및 상기 공통 전극 배선 사이에 적어도 비정질 규소로 이루어진 층을 더 포함할 수 있다. The semiconductor device may further include a layer made of at least amorphous silicon between the gate insulating layer and the common electrode wiring.

또한, 상기 정전기 방지용 더미 패턴은 상기 공통 전극 배선과 중첩되는 부분에서 제1 폭으로 형성되고 중첩되지 않는 부분에서 상기 제1 폭보다 넓은 제2 폭으로 형성될 수 있다. In addition, the antistatic dummy pattern may be formed to have a first width at a portion overlapping with the common electrode wiring, and may be formed at a second width that is wider than the first width at a portion that does not overlap.

또, 상기 정전기 방지용 더미 패턴은 상기 게이트 배선 중 첫번째 게이트선이 형성된 부분의 이전 영역에 형성될 수 있다. In addition, the anti-static dummy pattern may be formed in a region before the first gate line of the gate line.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

먼저, 도 1 및 도 2를 참고하여 전형적인 액정 표시 장치의 구조에 대해서 설명한다.First, a structure of a typical liquid crystal display will be described with reference to FIGS. 1 and 2.

도 1은 전형적인 액정 표시 장치의 박막 트랜지스터 기판을 나타내는 배치도이고, 도 2는 도 1의 II-II' 선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view illustrating a thin film transistor substrate of a typical liquid crystal display, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. 1.

절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트선(22), 게이트선(22)의 일단에 형성되어 게이트선(22)에 주사 신호를 전달하는 게이트 패드(24) 및 게이트선(22)으로부터 돌출되어 있는 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)이 형성되어 있다.The gate line 22 and the gate line 22 which are formed at one end of the gate line 22 and the gate line 22 extending in the horizontal direction on the insulating substrate 10 to transfer the scanning signal to the gate line 22. Gate wirings 22, 24, and 26 are formed including the gate electrode 26 protruding from the top.

상기 게이트 배선(22, 24, 26)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있다. 게이트 배선(22, 24, 26)이 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용된다. 한편, 게이트 배선(22, 24, 26)이 이중층 구조로 형성되는 경우에는 이중층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다. The gate lines 22, 24, and 26 may be formed in a single layer structure or a double layer or more structure. When the gate wirings 22, 24, and 26 are formed in a single layer structure, chromium or chromium alloys, molybdenum or molybdenum alloys, aluminum or aluminum alloys, or silver or silver alloys are used. On the other hand, when the gate wirings 22, 24, and 26 are formed in a double layer structure, at least one of the double layers is preferably formed of a low resistance metal material.                     

또한, 절연 기판(10) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.The gate insulating film 30 made of silicon nitride or the like covers the gate wirings 22, 24, and 26 on the insulating substrate 10.

게이트 절연막(30) 상부에는 게이트 전극(26)에 대응하여 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42)의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉 패턴(45, 46)이 각각 형성되어 있다.A semiconductor pattern 42 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 30, and an amorphous silicon or the like doped with a high concentration of impurities is formed on the semiconductor pattern 42. Resistive contact patterns 45 and 46 are formed, respectively.

또한, 게이트 절연막(30) 위에는 게이트선(22)에 교차하여 화소 영역을 정의하는 데이터선(52), 데이터선(52)의 일단에 형성되어 데이터선(52)에 영상 신호를 전달하는 데이터 패드(54), 데이터선(52)에 연장되어 하나의 저항성 접촉층(45)에 접촉되어 있는 소스 전극(55) 및 소스 전극(55)에 대응하여 다른 하나의 저항성 접촉층(46)에 접촉되어 있는 드레인 전극(56)을 포함하는 데이터 배선(52, 54, 55, 56)이 형성되어 있다.In addition, the data pad 52 is formed on one end of the data line 52 and the data line 52 crossing the gate line 22 to define the pixel area, and transmits an image signal to the data line 52. 54 and the other ohmic contact layer 46 corresponding to the source electrode 55 and the source electrode 55 which are extended to the data line 52 and in contact with the one ohmic contact layer 45, Data wirings 52, 54, 55 and 56 including the drain electrode 56 present are formed.

데이터 배선(52, 54, 55, 56)도 게이트 배선(22, 24, 26)과 동일하게 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있다. The data lines 52, 54, 55, and 56 may also be formed in a single layer structure, or may be formed in a double layer or the same structure as the gate lines 22, 24, and 26.

여기서, 게이트 전극(26), 반도체 패턴(42), 소스 전극(55) 및 드레인 전극(56)은 박막 트랜지스터(TFT)를 구성한다.Here, the gate electrode 26, the semiconductor pattern 42, the source electrode 55, and the drain electrode 56 constitute a thin film transistor TFT.

이러한 데이터 배선(52, 54, 55, 56) 및 박막 트랜지스터(TFT)를 질화 규소 또는 산화 규소로 이루어진 보호막(60)이 덮고 있다.The passivation film 60 made of silicon nitride or silicon oxide covers the data wirings 52, 54, 55, 56 and the thin film transistor TFT.

이러한 보호막(60) 위에 요철부를 갖는 유기막(70)이 형성되어 있다. 보호막(60) 및 유기막(70)에는 드레인 전극(56)을 드러내는 접촉 구멍(72), 데이터 패드 (54)를 드러내는 접촉 구멍(74) 및 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(76)이 형성되어 있다.An organic film 70 having an uneven portion is formed on the protective film 60. In the passivation layer 60 and the organic layer 70, the gate pad 24 is formed together with the contact hole 72 exposing the drain electrode 56, the contact hole 74 exposing the data pad 54, and the gate insulating layer 30. An exposed contact hole 76 is formed.

유기막(70) 위에는 접촉 구멍(72)을 통하여 드레인 전극(56)과 전기적으로 연결되는 투명 전극(82)과 반사 전극(92)이 순차적으로 화소 영역에 형성되어 있다. 이때, 상기 반사 전극(92)은 상기 화소 영역 중 일부에 상기 투명 전극(82)을 드러내도록 하는 개구부가 형성되어 있어, 반투과형 액정 표시 장치를 위한 투과창을 형성한다. The transparent electrode 82 and the reflective electrode 92, which are electrically connected to the drain electrode 56 through the contact hole 72, are sequentially formed on the organic layer 70 in the pixel region. In this case, an opening is formed in the reflective electrode 92 to expose the transparent electrode 82 in a portion of the pixel region, thereby forming a transmission window for the transflective liquid crystal display.

상기 투명 전극(82)과 반사 전극(92)은 유기막(70)의 표면에 패터닝된 요철 형상에 따라 그의 표면이 요철 형상을 가진다. 반사 전극(92)은 반사 특성이 우수한 금속 물질 예를 들어, 알루미늄 또는 알루미늄 합금, 혹은 은 또는 은 합금으로 형성될 수 있다.The transparent electrode 82 and the reflective electrode 92 have a concave-convex shape according to the concave-convex shape patterned on the surface of the organic film 70. The reflective electrode 92 may be formed of a metal material having excellent reflective properties, for example, aluminum or aluminum alloy, or silver or silver alloy.

또한, 유기막(70) 위에는 접촉 구멍(74)을 통하여 데이터 패드(54)에 연결되는 투명막(84)과 반사막(94)의 이중막으로 이루어진 보조 데이터 패드가 형성되어 있으며, 접촉 구멍(76)을 통하여 게이트 패드(24)에 연결되는 투명막(86)과 반사막(96)의 이중막으로 이루어진 보조 게이트 패드가 형성되어 있다.In addition, an auxiliary data pad formed of a double layer of a transparent film 84 and a reflective film 94 connected to the data pad 54 through the contact hole 74 is formed on the organic film 70. An auxiliary gate pad formed of a double layer of the transparent film 86 and the reflective film 96 connected to the gate pad 24 is formed.

또한, 상기 유기막(70)을 갖는 액정 표시 장치의 경우, 상기 절연 기판(10)과 대향하여 형성된 상부 기판의 공통 전극 상에 공통 전압을 인가하기 위한 공통 전극 배선이 상기 데이터 배선(52, 54, 55, 56)과 같은 층에 형성된 것이 일반적이다. In the liquid crystal display device having the organic layer 70, common electrode wirings for applying a common voltage on the common electrode of the upper substrate formed to face the insulating substrate 10 may include the data lines 52 and 54. 55, 56) is usually formed in the same layer.

이 경우, 도 1 및 도 2에 도시되지 않았지만, 상기 공통 전극 배선 하부로 게이트 배선(22)과 중첩되는 영역이 존재하며, 상기 공통 전극 배선에 외부로부터 정전기가 유입되었을 경우, 상기 게이트 배선(22)과의 절연 파괴 문제를 방지하도록 본 발명에서는 후술하는 정전기 방지용 더미 패턴을 구비토록 한다. In this case, although not shown in FIGS. 1 and 2, a region overlapping the gate wiring 22 exists under the common electrode wiring, and when the static electricity flows into the common electrode wiring from the outside, the gate wiring 22 In order to prevent the problem of dielectric breakdown with the present invention, the present invention is provided with an antistatic dummy pattern to be described later.

한편, 상기 전형적인 액정 표시 장치의 구조로 반투과형 액정 표시 장치를 예로 들어 설명하였지만, 후술하는 본 발명의 실시예들에 따른 정전기 방지용 더비 패턴을 구비하는 액정 표시 장치의 구조는 이에 한정되어 적용되는 것은 아니다. Meanwhile, although the transflective liquid crystal display device has been described as an example of the structure of the typical liquid crystal display device, the structure of the liquid crystal display device having the antistatic derby pattern according to the embodiments of the present invention described below is limited thereto. no.

그러면, 상술한 공통 전극 배선과 게이트 배선이 중첩되는 부분이 존재하는 영역을 일부 확대하여 나타낸 도 3 및 도 4를 참조하여 정전기 방지용 더미 패턴을 갖는 본 발명의 일실시예에 따른 액정 표시 장치를 설명한다. Next, a liquid crystal display according to an exemplary embodiment of the present invention having a dummy pattern for preventing static electricity will be described with reference to FIGS. 3 and 4, which partially enlarge an area where an overlapping portion of the common electrode wiring and the gate wiring exist. do.

도 3은 정전기 방지용 더미 패턴을 구비하는 본 발명의 일실시예에 따른 액정 표시 장치의 일부 영역을 나타낸 배치도이고, 도 4는 도 3의 IV-IV' 선을 따라 잘라 도시한 단면도이다.3 is a layout view illustrating a partial region of a liquid crystal display according to an exemplary embodiment including a dummy pattern for preventing static electricity, and FIG. 4 is a cross-sectional view taken along the line IV-IV ′ of FIG. 3.

도 3 및 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 액정 표시 장치는 절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트 배선(22)과 동일한 층에 정전기 방지용 더미 패턴(29)이 형성되어 있다. As shown in FIGS. 3 and 4, the liquid crystal display according to the exemplary embodiment of the present invention has an antistatic dummy pattern 29 formed on the same layer as the gate line 22 extending in the horizontal direction on the insulating substrate 10. ) Is formed.

상기 게이트 배선(22) 및 상기 정전기 방지용 더미 패턴(29)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있다. 상기 게이트 배선(22) 및 상기 정전기 방지용 더미 패턴(29)이 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용된다. 한편, 상기 게이트 배선(22) 및 상기 정전기 방지용 더 미 패턴(29)이 이중층 구조로 형성되는 경우에는 이중층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.The gate wiring 22 and the antistatic dummy pattern 29 may be formed in a single layer structure or a double layer or more structure. When the gate wiring 22 and the antistatic dummy pattern 29 are formed in a single layer structure, chromium or chromium alloy, molybdenum or molybdenum alloy, aluminum or aluminum alloy, or silver or silver alloy is used. Meanwhile, when the gate wiring 22 and the antistatic dummy pattern 29 are formed in a double layer structure, at least one of the double layers may be formed of a low resistance metal material.

또한, 절연 기판(10) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 상기 게이트 배선(22) 및 정전기 방지용 더미 패턴(29)을 덮고 있다.In addition, on the insulating substrate 10, a gate insulating film 30 made of silicon nitride or the like covers the gate wiring 22 and the antistatic dummy pattern 29.

상기 게이트 절연막(30) 상부에는 상술한 데이터 배선(52, 54, 55, 56)과 동일한 층에 형성되는 공통 전극 배선(59)이 표시 패널의 수직 방향으로 형성되어 있다. The common electrode wire 59 formed on the same layer as the data wires 52, 54, 55, and 56 described above is formed in the vertical direction of the display panel.

상기 공통 전극 배선(59)은 상기 절연 기판(10)과 대향하여 형성되는 상부 절연 기판(미도시) 상에 형성된 공통 전극에 공통 전압을 인가하기 위한 배선으로써, 표시 패널에 수직 방향으로 형성되어 있다. The common electrode wiring 59 is a wiring for applying a common voltage to a common electrode formed on an upper insulating substrate (not shown) facing the insulating substrate 10, and is formed in a direction perpendicular to the display panel. .

상기 공통 전극 배선(59)은 패드부(58)를 구비하여, 상부 절연 기판(미도시) 상의 공통 전극에 전기적으로 연결된다. The common electrode wire 59 includes a pad portion 58 and is electrically connected to a common electrode on an upper insulating substrate (not shown).

한편, 상기 정전기 방지용 더미 패턴(59)은 상기 공통 전극 배선(59)이 상기 게이트 배선(22)에 중첩되어 있는 부분에서 외부로부터의 정전기 유입에 의하여 단락되는 것을 방지하도록 마련된 것으로, 정전기가 유입되었을 때, 상기 더미 패턴(59)에 먼저 단락이 발생하도록 하여 게이트 배선(22)과 상기 공통 전극 배선(59) 사이의 단락을 방지하도록 한다. On the other hand, the dummy pattern 59 for preventing static electricity is provided to prevent the short circuit by the inflow of static electricity from the outside at the portion where the common electrode wiring 59 overlaps the gate wiring 22. In this case, a short circuit occurs first in the dummy pattern 59 to prevent a short circuit between the gate wiring 22 and the common electrode wiring 59.

구체적으로, 첫번째 게이트선(22)이 상기 공통 전극 배선(59)과 중첩되는 부분 이전 영역에 상기 정전기 방지용 더미 패턴(29)이 상기 공통 전극 배선(59)과 중첩되어 형성되어 있다. Specifically, the antistatic dummy pattern 29 is formed to overlap the common electrode wiring 59 in a region before the first gate line 22 overlaps the common electrode wiring 59.                     

이때, 상기 정전기 방지용 더미 패턴(29)은 상기 공통 전극 배선(59)과 게이트 배선(22)이 중첩되는 부분 보다도 정전기 유입에 따른 절연 파괴가 더욱 취약한 구조가 되도록 형성된 것이 바람직하다. In this case, the antistatic dummy pattern 29 may be formed to have a structure in which insulation breakdown due to static electricity is more vulnerable than a portion where the common electrode wiring 59 and the gate wiring 22 overlap.

구체적으로, 상기 정전기 방지용 더미 패턴(29)은 상기 공통 전극 배선(59)과 중첩되는 부분에서는 배선 폭이 좁게 형성된 제1 패턴(29a)이 구비되고, 중첩되지 않는 부분은 비교적 넓게 형성된 제2 패턴(29b)이 구비되어 있다. 또한, 상기 공통 전극 배선(59)과 중첩되는 제1 패턴(29a)은 적어도 하나 이상 형성될 수 있다. Specifically, the antistatic dummy pattern 29 includes a first pattern 29a having a narrow wiring width at a portion overlapping with the common electrode wiring 59, and a second pattern having a relatively wide portion at a portion not overlapping the common electrode wiring 59. 29b is provided. In addition, at least one first pattern 29a overlapping the common electrode wiring 59 may be formed.

또한, 본 발명의 일실시예에서는 정전기 방지용 더미 패턴(29)을 하나만 도시하였지만, 하나 이상 형성될 수 있다. 또, 정전기 유입에 따른 절연 파괴에 취약한 구조를 갖는 영역의 위치에 따라 다양한 영역에 형성될 수 있다. In addition, in one embodiment of the present invention, but only one anti-static dummy pattern 29 is shown, one or more may be formed. In addition, it may be formed in various regions according to the position of the region having a structure susceptible to breakdown due to the inflow of static electricity.

다음은, 도 5 및 도 6을 참조하여 정전기 방지용 더미 패턴을 갖는 본 발명의 다른 실시예에 따른 액정 표시 장치를 설명한다. Next, a liquid crystal display according to another exemplary embodiment of the present invention having a dummy pattern for preventing static electricity will be described with reference to FIGS. 5 and 6.

도 5는 정전기 방지용 더미 패턴을 구비하는 본 발명의 다른 실시예에 따른 액정 표시 장치의 일부 영역을 나타낸 배치도이고, 도 6은 도 5의 VI-VI' 선을 따라 잘라 도시한 단면도이다.FIG. 5 is a layout view illustrating a partial region of a liquid crystal display according to another exemplary embodiment having a dummy pattern for preventing static electricity. FIG. 6 is a cross-sectional view taken along line VI-VI ′ of FIG. 5.

도 5 및 도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치는 절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트 배선(22)과 동일한 층에 정전기 방지용 더미 패턴(29)이 형성되어 있다.5 and 6, the liquid crystal display according to another exemplary embodiment of the present invention has an antistatic dummy pattern 29 formed on the same layer as the gate wiring 22 extending in the horizontal direction on the insulating substrate 10. ) Is formed.

이때, 상기 정전기 방지용 더미 패턴(29)은 공통 전극 배선(59)과 중첩되는 부분에서는 배선 폭이 좁게 형성된 제1 패턴(29a)이 구비되고, 중첩되지 않는 부분은 비교적 넓게 형성된 제2 패턴(29b)이 구비되어 있다. In this case, the antistatic dummy pattern 29 includes a first pattern 29a having a narrow wiring width at a portion overlapping with the common electrode wiring 59, and a second pattern 29b having a relatively wide portion at a portion not overlapping with the common electrode wiring 59. ) Is provided.

한편, 본 발명의 다른 실시예에 따른 액정 표시 장치는, 상기 제1 패턴(29a)과 중첩되는 상기 공통 전극 배선(59) 하부에 반도체층(49) 및 저항성 접촉층(48)이 형성된 것을 제외하면 모든 구조가 상술한 본 발명의 일실시예와 실질적으로 동일하다. Meanwhile, the liquid crystal display according to another exemplary embodiment of the present invention except that the semiconductor layer 49 and the ohmic contact layer 48 are formed under the common electrode wire 59 overlapping the first pattern 29a. All structures are substantially the same as the above-described embodiment of the present invention.

구체적으로, 상기 제1 패턴(29a)과 중첩되는 상기 공통 전극 배선(59)에 대응되는 상기 게이트 절연막(30) 상부로 비정질 규소 등의 반도체로 이루어진 반도체층(49)이 형성되어 있으며, 반도체층(49)의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉층(48)이 형성되어 있다.Specifically, a semiconductor layer 49 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 30 corresponding to the common electrode wiring 59 overlapping the first pattern 29a. On the upper portion of 49, an ohmic contact layer 48 made of amorphous silicon or the like doped with a high concentration of impurities is formed.

따라서, 본 발명의 실시예들에 따르면, 공통 전극 배선과 게이트 배선이 중첩되는 부분의 이전 영역에 상기 게이트 배선과 같은 층에 형성된 정전기 방지용 더미 패턴을 구비하도록 하여 정전기 유입에 따른 단락 발생을 방지할 수 있다. Therefore, according to embodiments of the present invention, a dummy pattern for preventing static electricity formed in the same layer as the gate wiring may be provided in a region where the common electrode wiring and the gate wiring overlap with each other, thereby preventing a short circuit caused by the inflow of static electricity. Can be.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명은 상기 실시예들에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be variously modified and implemented by those skilled in the art without departing from the technical scope of the present invention.

상술한 바와 같이 본 발명에 따르면, 액정 표시 장치의 공통 전극 배선으로 유입되는 외부 정전기에 의한 게이트 배선의 단락 발생을 방지할 수 있다. As described above, according to the present invention, it is possible to prevent the occurrence of a short circuit in the gate wiring due to external static electricity flowing into the common electrode wiring of the liquid crystal display.

Claims (5)

절연 기판;Insulating substrate; 상기 기판 위에 형성되어 있는 게이트 배선;A gate wiring formed on the substrate; 상기 게이트 배선과 동일한 층에 형성되어 있는 정전기 방지용 더미 패턴;An antistatic dummy pattern formed on the same layer as the gate wiring; 상기 게이트 배선 및 상기 정전기 방지용 더미 패턴 위에 형성되어 있는 게이트 절연막;A gate insulating film formed on the gate wiring and the antistatic dummy pattern; 상기 게이트 절연막 위에 형성되어 있는 데이터 배선; 및A data line formed on the gate insulating film; And 상기 데이터 배선과 동일한 층에 형성되며, 적어도 일부가 상기 게이트 배선에 중첩되어 형성된 공통 전극 배선을 포함하는 액정 표시 장치. And a common electrode wiring formed on the same layer as the data wiring and at least partially overlapping the gate wiring. 제1항에서, In claim 1, 상기 게이트 절연막 및 상기 공통 전극 배선 사이에 적어도 비정질 규소로 이루어진 층을 더 포함하는 액정 표시 장치. And a layer made of at least amorphous silicon between the gate insulating film and the common electrode wiring. 제1항에서, In claim 1, 상기 정전기 방지용 더미 패턴은, The antistatic dummy pattern is, 상기 공통 전극 배선과 중첩되는 부분에서 제1 폭으로 형성되고 중첩되지 않는 부분에서 상기 제1 폭보다 넓은 제2 폭으로 형성된 액정 표시 장치. And a second width wider than the first width in a portion not overlapping the common electrode wiring. 제1항에서, In claim 1, 상기 정전기 방지용 더미 패턴은,The antistatic dummy pattern is, 상기 게이트 배선 중 첫번째 게이트선이 형성된 부분의 이전 영역에 형성된 액정 표시 장치. And a liquid crystal display formed in a region before the first gate line of the gate line. 제1항에서, In claim 1, 상기 공통 전극 배선은, The common electrode wiring is, 상기 절연 기판과 대향하여 형성된 다른 절연 기판 상의 공통 전극에 전기적으로 연결되는 액정 표시 장치. And a liquid crystal display electrically connected to a common electrode on another insulating substrate formed to face the insulating substrate.
KR1020050003713A 2005-01-14 2005-01-14 Liquid crystal display device with anti-static dummy pattern Withdrawn KR20060083261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050003713A KR20060083261A (en) 2005-01-14 2005-01-14 Liquid crystal display device with anti-static dummy pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003713A KR20060083261A (en) 2005-01-14 2005-01-14 Liquid crystal display device with anti-static dummy pattern

Publications (1)

Publication Number Publication Date
KR20060083261A true KR20060083261A (en) 2006-07-20

Family

ID=37173655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003713A Withdrawn KR20060083261A (en) 2005-01-14 2005-01-14 Liquid crystal display device with anti-static dummy pattern

Country Status (1)

Country Link
KR (1) KR20060083261A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306860B1 (en) * 2006-11-07 2013-09-10 삼성디스플레이 주식회사 Display device and method for manufacturing the same
US9245468B2 (en) 2011-10-14 2016-01-26 Samsung Display Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306860B1 (en) * 2006-11-07 2013-09-10 삼성디스플레이 주식회사 Display device and method for manufacturing the same
US8531617B2 (en) 2006-11-07 2013-09-10 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9245468B2 (en) 2011-10-14 2016-01-26 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US7259820B2 (en) Active matrix type liquid crystal display device and method of manufacturing the same
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
JP3307150B2 (en) Active matrix display
JP4707980B2 (en) Thin film transistor display panel
CN101359139B (en) Liquid crystal display panel and manufacturing method thereof
CN104483790B (en) Active element array substrate and display panel
US9470945B2 (en) Liquid crystal display panel having a light blocking electrode
US7560316B2 (en) Thin film transistor panel and manufacturing method thereof
EP1890188A1 (en) Liquid crystal display panel having floating electrode
US6862060B2 (en) Transflective liquid crystal display
JP4784382B2 (en) Liquid crystal display
US20070126958A1 (en) Liquid crystal display and panel therefor
US7714964B2 (en) Transflective liquid crystal display
JP5171412B2 (en) Liquid crystal display device and electronic device
KR100838185B1 (en) Array substrate, liquid crystal display device using same, and manufacturing method thereof
KR20090105151A (en) Liquid Crystal Display and Manufacturing Method Thereof
KR101046923B1 (en) Thin film transistor array panel and liquid crystal display including the same
JPH10253988A (en) Liquid crystal display
JP4363473B2 (en) Transflective liquid crystal display panel and electronic equipment
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
KR20080051536A (en) Liquid crystal display
CN100495182C (en) Active matrix liquid crystal display and manufacturing method thereof
KR20060083261A (en) Liquid crystal display device with anti-static dummy pattern
CN101383355B (en) Pixel structure, display panel, photoelectric device and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050114

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid