KR20060072962A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR20060072962A KR20060072962A KR1020040111771A KR20040111771A KR20060072962A KR 20060072962 A KR20060072962 A KR 20060072962A KR 1020040111771 A KR1020040111771 A KR 1020040111771A KR 20040111771 A KR20040111771 A KR 20040111771A KR 20060072962 A KR20060072962 A KR 20060072962A
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- substrate
- oxide film
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0128—Manufacturing their channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
- H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 STAR(Step-gated asymmetry recess) 셀 형성시의 미소식각(LET)으로 인한 리세스 탑 부위의 프로파일 변형 발생을 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 실리콘기판 내에 액티브영역을 한정하는 소자분리막을 형성하는 단계; 상기 액티브영역 상에 산화막을 형성하는 단계; 상기 산화막을 포함한 기판 전면 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 소자분리막의 일부분 및 이에 접한 액티브영역 부분의 상부를 노출시키는 감광막패턴을 형성하는 단계; 상기 감광막패턴을 식각마스크로 이용해서 반사방지막, 산화막, 소자분리막 및 기판을 식각하여 기판 액티브영역을 리세스(recess)시키는 단계; 상기 감광막패턴과 반사방지막을 제거하는 단계; 상기 산화막을 잔류시킨 상태로 기판 결과물에 대해 미소식각(LET)을 진행하여 상기 리세스된 기판 액티브영역 표면의 데미지층을 제거하는 단계; 및 상기 잔류된 산화막을 제거하는 단계;를 포함하는 것을 특징으로 한다. The present invention discloses a method of fabricating a semiconductor device capable of preventing profile deformation of a recessed top portion due to micro-etching (LET) when forming a step-gated asymmetry recess (STAR) cell. The disclosed method includes forming a device isolation film defining an active region in a silicon substrate; Forming an oxide film on the active region; Forming an anti-reflection film on the entire surface of the substrate including the oxide film; Forming a photoresist pattern on the anti-reflection film to expose a portion of the device isolation layer and an upper portion of an active region in contact with the isolation layer; Etching the anti-reflection film, the oxide film, the device isolation film and the substrate using the photoresist pattern as an etching mask to recess the substrate active region; Removing the photoresist pattern and the anti-reflection film; Removing the damage layer on the surface of the recessed substrate active region by performing micro etching (LET) on a substrate resultant with the oxide film remaining; And removing the remaining oxide film.
Description
도 1a 내지 도 1d는 종래의 STAR(Step-gated asymmetry recess) 셀 형성을 위한 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device for forming a conventional step-gated asymmetry recess (STAR) cell.
도 2a 및 도 2b는 종래 미소식각 전후의 리세스 프로파일을 보여주는 사진. 2A and 2B are photographs showing recess profiles before and after conventional microetching.
도 3a 내지 도 3d는 본 발명에 따른 STAR 셀 형성을 위한 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 3A to 3D are cross-sectional views illustrating processes of manufacturing a semiconductor device for forming a STAR cell according to the present invention.
도 4a 및 도 4b는 본 발명에 따른 미소식각 전후의 리세스 프로파일을 보여주는 사진. 4A and 4B are photographs showing recess profiles before and after microetching according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
31 : 실리콘기판 32 : 소자분리막31
33 : 버퍼산화막 34 : 반사방지막33: buffer oxide film 34: antireflection film
35 : 감광막패턴35: photosensitive film pattern
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, STAR (Step-gated asymmetry recess) 셀 형성시의 미소식각으로 인한 리세스 프로파일 (recess profile) 변형을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다. BACKGROUND OF THE
디램과 같은 메모리 반도체 소자의 고집적화가 급격히 진행됨에 따라, 기존의 평면형 트랜지스터 구조에서는 셀 지역의 문턱전압 마진 및 리프레쉬 시간 감소로 상당한 어려움을 겪고 있다. 이에, 소자의 고집적화에 부합하는 문턱전압을 확보하면서 리프레쉬 특성을 확보하기 위해 다양한 연구들이 활발히 진행되고 있다. As the integration of memory semiconductor devices such as DRAMs proceeds rapidly, the conventional planar transistor structure suffers from considerable difficulties due to the reduction of threshold voltage margin and refresh time in the cell region. Accordingly, various studies have been actively conducted to secure refresh characteristics while securing threshold voltages corresponding to high integration of devices.
이러한 노력의 하나로 최근 STAR(Step-gated asymmetry recess) 셀 구조가 제안되었다. STAR 셀은 액티브영역의 일부를 리세스시켜 상기 액티브영역이 단차지도록 만들고, 이렇게 단차진 액티브영역에 게이트를 형성하여 모스펫 소자에서의 유효 채널 길이(effective channel length)를 증가시켜 준 구조로서, 단채널효과를 줄여주어 낮은 문턱전압 도우즈(Vt dose)로도 원하는 정도의 문턱전압을 얻을 수 있으며, 아울러, 모스펫 소자에 걸리는 전계를 낮출 수 있어서, 데이터를 갱신하는 리프레쉬 시간을 기존의 평면형 셀 구조에 비해 3배 이상 개선시킬 수 있다. As one of these efforts, a step-gated asymmetry recess (STAR) cell structure has recently been proposed. The STAR cell is a structure in which a portion of the active region is recessed so that the active region is stepped, and a gate is formed in the stepped active region to increase the effective channel length in the MOSFET device. By reducing the effect, a desired threshold voltage can be obtained even at a low threshold voltage dose (Vt dose), and the electric field applied to the MOSFET device can be lowered. It can be improved more than three times.
특히, 이와 같은 STAR 셀은 기존 공정에 간단한 공정을 추가하거나 변경하여 구현할 수 있으므로, 그 적용이 매우 용이해서 현재로선 메모리 반도체 소자의 고집적화에 따른 문턱전압 마진 및 리프레쉬 시간의 감소 문제를 해결할 수 있는 매우 유효한 방법으로 대두되고 있다. In particular, such a STAR cell can be implemented by adding or modifying a simple process to an existing process, and thus is very easy to apply, which can solve the problem of reducing the threshold voltage margin and refresh time caused by high integration of memory semiconductor devices. It is emerging in a valid way.
도 1a 내지 도 1d는 종래의 STAR 셀 형성을 위한 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 1A to 1D are cross-sectional views illustrating processes for manufacturing a semiconductor device for forming a conventional STAR cell, which will be described below.
먼저, 도 1a에 도시된 바와 같이, 실리콘기판(1)의 필드 영역에 액티브영역을 한정하는 트렌치형의 소자분리막(2)을 형성한다.
First, as shown in FIG. 1A, a trench type
그런다음, 도 1b에 도시된 바와 같이, 기판 전면 상에 반사방지막(3)을 증착한 후, 이러한 반사방지막(3) 상에 공지의 포토리소그라피 공정에 따라 소자분리막의 일부 및 이에 접한 액티브영역 부분을 노출시키는 감광막패턴(4)을 형성한다. Then, as shown in FIG. 1B, after the
이어서, 도 1c에 도시된 바와 같이, 감광막패턴을 식각마스크로 이용해서 그 아래의 반사방지막과 기판 일부 두께를 식각하고, 이를 통해, 소자분리막의 일부 및 이에 접한 기판 액티브영역 부분을 리세스시킨다. 그 다음, 상기 식각마스크로 이용한 감광막패턴을 제거하고, 연이어, 잔류된 반사방지막을 제거한다. Subsequently, as shown in FIG. 1C, the anti-reflection film and a portion of the substrate thickness are etched using the photoresist pattern as an etch mask, thereby recessing a portion of the device isolation layer and a portion of the substrate active region in contact with it. Then, the photoresist pattern used as the etching mask is removed, and then the remaining antireflection film is removed.
다음으로, 도 1d에 도시된 바와 같이, 기판 결과물에 대해 미소식각( Light Etch Treatment ? )을 진행하여 리세스 식각된 기판 부분 표면에서의 데미지층을 제거해준다. Next, as shown in FIG. 1D, light etching treatment of the substrate resultant is performed to remove the damage layer on the surface of the recess-etched substrate.
이후, 도시하지는 않았으나, 단차진 액티브영역 및 식각된 소자분리막 부분 상에 게이트를 형성하고, 그리고나서, 소오스/드레인 이온주입을 행하여 STAR 셀의 형성을 완성한다. Subsequently, although not illustrated, a gate is formed on the stepped active region and the etched device isolation layer, and then source / drain ion implantation is performed to complete formation of the STAR cell.
그런데, 종래의 STAR 셀을 형성하기 위한 반도체 소자의 제조방법은 다음과 같은 문제점이 있다. However, the conventional method of manufacturing a semiconductor device for forming a STAR cell has the following problems.
전술한 바와 같이, 종래의 STAR 셀 형성방법에서는 기판 액티브영역의 리세스 식각후에 리세스된 부분의 데미지층을 제거하고자 미소식각을 진행한다. 그런데, 이러한 미소식각은 기판 식각을 수반하므로, 이 과정에서 리세스된 기판 부분의 탑(Top) 부위가 어택(attack)을 받게 되며, 이로 인해, 리세스 탑 부위의 프로파일이 변형되는 현상이 발생된다. As described above, in the conventional method of forming a STAR cell, after etching the recess of the substrate active region, micro etching is performed to remove the damage layer of the recessed portion. However, since such microetching involves substrate etching, the top portion of the recessed substrate portion is attacked in this process, and thus, the profile of the recess top portion is deformed. do.
도 2a 및 도 2b는 미소식각 전후의 리세스 탑 부위의 파로파일을 보여주는 사진으로서, 도 2a에서 보여지는 바와 같이, 미소식각 전 수직의 슬로프를 갖던 레세스 탑 부위의 프로파일이, 도 2b에서 보여지는 바와 같이, 미소식각 후에 증가하였음을, 즉, 완만해졌음을 볼 수 있다. Figures 2a and 2b is a photo showing the recessed top of the recess top portion before and after microetching, as shown in Figure 2a, the profile of the recess top portion having a vertical slope before microetching is shown in Figure 2b As it turns out, it can be seen that it increased after the microetching, that is, it became gentle.
그런데, 이렇게 리스세 탑 부위의 프로파일이 변형될 경우, 리세스 크기를 크게 함에 따라 게이트의 중첩 마진(overlay margin)이 감소하는 현상이 발생되므로, 결국, 리세스 크기의 제한을 갖게 되며, 이는 STAR 셀 형성시 공정 마진 확보에 어려움을 갖는 것으로 이해될 수 있다.However, when the profile of the recess top portion is deformed, the overlap margin of the gate decreases as the size of the recess increases, and thus, the size of the recess is limited. It can be understood that there is a difficulty in securing a process margin when forming a cell.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, STAR 셀 형성시의 미소식각으로 인한 리세스 탑 부위의 프로파일 변형 발생을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for fabricating a semiconductor device capable of preventing profile deformation of a recessed top portion due to micro-etching during STAR cell formation. There is this.
또한, 본 발명은 미소식각으로 인한 리세스 탑 부위의 프로파일 변형 발생을 방지함으로써 STAR 셀 형성시의 공정 마진을 확보할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다. In addition, an object of the present invention is to provide a method of manufacturing a semiconductor device that can ensure the process margin when forming a STAR cell by preventing the profile deformation of the recess top portion due to micro-etching.
상기와 같은 목적을 달성하기 위하여, 본 발명은, STAR 셀을 형성하기 위한 반도체 소자의 제조방법으로서, 실리콘기판 내에 액티브영역을 한정하는 소자분리막을 형성하는 단계; 상기 액티브영역 상에 산화막을 형성하는 단계; 상기 산화막을 포함한 기판 전면 상에 반사방지막을 형성하는 단계; 상기 반사방지막 상에 소 자분리막의 일부분 및 이에 접한 액티브영역 부분의 상부를 노출시키는 감광막패턴을 형성하는 단계; 상기 감광막패턴을 식각마스크로 이용해서 반사방지막, 산화막, 소자분리막 및 기판을 식각하여 기판 액티브영역을 리세스시키는 단계; 상기 감광막패턴과 반사방지막을 제거하는 단계; 상기 산화막을 잔류시킨 상태로 기판 결과물에 대해 미소식각을 진행하여 상기 리세스된 기판 액티브영역 표면의 데미지층을 제거하는 단계; 및 상기 잔류된 산화막을 제거하는 단계;를 포함하는 반도체 소자의 제조방법을 제공한다. In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device for forming a STAR cell, forming a device isolation film defining an active region in a silicon substrate; Forming an oxide film on the active region; Forming an anti-reflection film on the entire surface of the substrate including the oxide film; Forming a photoresist pattern on the anti-reflection film to expose a portion of the element isolation layer and an upper portion of an active region in contact with the element; Etching the anti-reflection film, oxide film, device isolation film and substrate using the photoresist pattern as an etching mask to recess the substrate active region; Removing the photoresist pattern and the anti-reflection film; Removing the damage layer on the surface of the recessed substrate active region by micro-etching the substrate resultant with the oxide film remaining; And removing the remaining oxide film.
여기서, 상기 산화막은 산화 공정 또는 증착 공정에 따라 100Å 이하의 두께로 형성한다. Here, the oxide film is formed to a thickness of 100 Å or less according to the oxidation process or the deposition process.
상기 미소식각은 상기 산화막이 식각되지 않도록 하거나, 또는, 상기 데미지층이 완전 제거될 때까지 상기 산화막이 완전 식각되지 않는 조건으로 수행한다. The micro-etching is performed under a condition that the oxide film is not etched or that the oxide film is not completely etched until the damage layer is completely removed.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3d는 본 발명에 따른 STAR 셀을 형성하기 위한 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 3A to 3D are cross-sectional views illustrating processes for manufacturing a semiconductor device for forming a STAR cell according to the present invention.
도 3a를 참조하면, 실리콘기판(31)의 필드영역에 공지의 STI(Shallow Trench Isolation) 공정에 따라 액티브영역을 한정하는 트렌치형의 소자분리막(32)을 형성한다. 그런다음, 기판 액티브영역의 표면 상에 100Å 이하의 두께로 산화막(33)을 형성한다. 상기 산화막(33)은 후속하는 미소식각시에 리세스 탑 부위의 프로파일 변형이 일어나는 것을 방지하기 위해 형성하는 것으로, 산화 공정을 진행하여 형성하거나, 또는, 증착 공정을 진행하여 형성한다. Referring to FIG. 3A, a
한편, 상기 산화막(33)은 공정 추가로 형성하는 방법 대신, 이전 공정에서 형성한 산화막을 그대로 이용하는 방법, 예컨데, 앞서 설명하지는 않았으나, 상기 소자분리막(32)의 형성후에 진행하는 문턱전압(Vt) 조절용 이온주입시 형성한 스크린 산화막을 제거하지 않고 잔류시켜 이를 사용하는 방법도 이용 가능하다. On the other hand, the
도 3b를 참조하면, 산화막(33)을 포함한 기판 전면 상에 반사방지막(34)을 증착한다. 그런다음, 상기 반사방지막(34) 상에 공지의 포토리소그라피 공정에 따라 소자분리막(32)의 일부 및 이에 접한 액티브영역 부분을 노출시키는 감광막패턴(35)을 형성한다. Referring to FIG. 3B, an
도 3c를 참조하면, 감광막패턴을 식각마스크로 이용해서 그 아래의 반사방지막, 산화막(33), 기판 액티브영역 및 소자분리막의 일부를 식각하고, 이를 통해, 소자분리막(32)의 일부 및 이에 접한 기판 액티브영역 부분을 리세스시킨다. Referring to FIG. 3C, by using a photoresist pattern as an etch mask, portions of the anti-reflection film, the
그 다음, 식각마스크로 이용한 감광막패턴을 제거하고, 연이어, 잔류된 반사방지막을 제거한다. 이때, 상기 리세스 식각시에 식각되지 않은 산화막 부분, 즉, 감광막패턴으로부터 가려졌던 산화막 부분은 제거하지 않고 잔류시킨다. Next, the photoresist pattern used as the etching mask is removed, and then the remaining antireflection film is removed. At this time, the portion of the oxide film that is not etched during the recess etching, that is, the portion of the oxide film that is covered by the photoresist pattern is left without being removed.
도 3d를 참조하면, 상기 기판 결과물에 대해 미소식각을 진행하여 리세스 식각된 기판 부분 표면의 데미지층을 제거해준다. 이때, 상기 미소식각은 액티브영역 상에 잔류시킨 산화막이 식각되지 않는 조건으로 수행하거나, 또는, 천천히 식각되는 조건, 즉, 데미지층이 완전히 제거될 때까지 산화막이 완전히 식각되지 않는 조 건으로 진행함이 바람직하다. Referring to FIG. 3D, the substrate resultant is micro-etched to remove the damage layer on the recessed substrate portion surface. In this case, the micro-etching may be performed under a condition in which the oxide film remaining on the active region is not etched, or in a condition in which the oxide film is not completely etched until the etching layer is slowly removed, that is, the damage layer is completely removed. desirable.
여기서, 상기 미소식각은 리세스되지 않은 액티브영역 상에 산화막을 잔류시킨 상태로 진행하며, 또한, 상기 산화막이 완전히 식각되지 않는 조건으로 수행하므로, 상기 미소식각시 산화막에 의해 리세스 탑 부위가 어택을 받는 현상은 방지할 수 있다. 따라서, 본 발명은 상기와 같이 산화막을 잔류시킨 상태로 미소식각을 진행하는 것에 의해 리세스 탑 부위의 어택 발생을 방지할 수 있는 바, 상기 리세스 탑 부위의 프로파일 변형을 방지할 수 있으며, 그래서, 공정 마진의 확보를 통해 소망하는 임계치수의 STAR 셀의 구현할 수 있다. Here, the micro-etching is performed under the condition that the oxide film remains on the non-recessed active region, and the oxide film is not etched completely. Therefore, the recess top portion is attacked by the oxide film during the micro-etching. The phenomenon of receiving can be prevented. Therefore, the present invention can prevent the occurrence of an attack on the recessed top portion by performing the micro-etching with the oxide film remaining as described above, thereby preventing the profile deformation of the recessed top portion. In addition, it is possible to implement a star cell having a desired critical dimension by securing process margins.
도 4a 및 도 4b는 본 발명에 따른 미소식각 전후의 리세스 프로파일을 보여주는 사진으로서, 도 4a에서 보여지는 바와 같이, 미소식각 전 액티브영역 상에 산화막을 잔류시킨 것과 관련해서, 도 4b에서 보여지는 바와 같이, 미소식각 후에도 리세스 탑 부위의 프로파일은 변형되지 않았음을 볼 수 있다. 4A and 4B are photographs showing recess profiles before and after micro-etching according to the present invention. As shown in FIG. 4A, the oxide film remains on the active region before micro-etching, as shown in FIG. 4B. As can be seen, even after microetching, the profile of the recess top site is not deformed.
결국, 본 발명은 리세스되지 않은 액티브영역 부분 상에 산화막을 형성한 상태로 미소식각을 진행함에 따라, 리세스된 기판 액티브영역의 탑 부위가 어택을 받는 현상을 방지할 수 있음으로 인해 매우 용이하게 상기 탑 부위의 프로파일 변형을 방지할 수 있다. As a result, the present invention is very easy because the etching of the top portion of the recessed substrate active region can be prevented as the micro-etching is performed with the oxide film formed on the portion of the non-recessed active region. It is possible to prevent the profile deformation of the tower portion.
계속해서, 상기 미소식각시, 리세스 탑 부위의 변형을 방지하기 위해 베리어로 사용한 산화막을 제거한다. 그런다음, 도시하지는 않았으나, 게이트 형성 및 소오스/드레인 영역 형성 공정을 포함한 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명에 따른 STAR 셀을 갖는 반도체 소자의 제조를 완성한다. Subsequently, during the micro-etching, the oxide film used as a barrier is removed to prevent deformation of the recess top portion. Then, although not shown, a series of well-known subsequent steps including a gate forming process and a source / drain region forming process are sequentially performed to complete the manufacture of a semiconductor device having a STAR cell according to the present invention.
이상에서와 같이, 본 발명은 기판 리세스 식각후 데미지층을 제거하기 위한 미소식각 공정을 리세스되지 않은 액티브영역 부분 상에 산화막을 잔류시킨 상태로 진행함으로써 리세스된 액티브영역의 탑 부위가 상기 미소식각에 의해 어택을 받는 현상을 방지할 수 있으며, 그래서, 공정 마진을 확보함은 물론 STAR 셀의 안정적인 채용을 통해 소망하는 소자 특성을 갖는 고집적 메모리 반도체 소자를 구현할 수 있다. As described above, according to the present invention, a micro-etching process for removing a damage layer after etching a substrate is performed in a state in which an oxide film remains on an unrecessed active region, so that the top portion of the recessed active region is formed. Attacks caused by micro-etching can be prevented, and thus, a process margin can be secured, and a highly integrated memory semiconductor device having desired device characteristics can be realized through stable adoption of a STAR cell.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111771A KR20060072962A (en) | 2004-12-24 | 2004-12-24 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111771A KR20060072962A (en) | 2004-12-24 | 2004-12-24 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060072962A true KR20060072962A (en) | 2006-06-28 |
Family
ID=37166094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040111771A Withdrawn KR20060072962A (en) | 2004-12-24 | 2004-12-24 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060072962A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745934B1 (en) * | 2006-06-30 | 2007-08-02 | 주식회사 하이닉스반도체 | Semiconductor element and formation method thereof |
| KR100950753B1 (en) * | 2008-01-02 | 2010-04-05 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
-
2004
- 2004-12-24 KR KR1020040111771A patent/KR20060072962A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745934B1 (en) * | 2006-06-30 | 2007-08-02 | 주식회사 하이닉스반도체 | Semiconductor element and formation method thereof |
| US7608878B2 (en) | 2006-06-30 | 2009-10-27 | Hynix Semiconductor Inc. | Semiconductor device manufactured with a double shallow trench isolation process |
| US7803689B2 (en) | 2006-06-30 | 2010-09-28 | Hynix Semiconductor Inc. | Semiconductor device manufactured with a double shallow trench isolation process |
| KR100950753B1 (en) * | 2008-01-02 | 2010-04-05 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005531919A (en) | Integrated circuit device and manufacturing method thereof | |
| US7923329B2 (en) | Method for manufacturing a semiconductor device | |
| KR100639213B1 (en) | Manufacturing method of semiconductor device | |
| KR100289808B1 (en) | Manufacturing method for mos transistor | |
| KR20060072962A (en) | Manufacturing method of semiconductor device | |
| KR100567074B1 (en) | Manufacturing method of semiconductor device | |
| KR100321758B1 (en) | Manufacturing method of semiconductor device | |
| US7517755B2 (en) | Method for fabricating semiconductor device | |
| KR20080008536A (en) | Transistor Formation Method of Semiconductor Device Using Double Patterning Technology | |
| KR100869842B1 (en) | Manufacturing Method of DRAM Memory Cell | |
| KR100608384B1 (en) | Manufacturing method of semiconductor device | |
| KR20060071940A (en) | Manufacturing method of semiconductor device | |
| KR20060079608A (en) | Manufacturing Method of Semiconductor Device | |
| KR100743629B1 (en) | Manufacturing method of semiconductor device | |
| KR20020058512A (en) | Method for fabricating semiconductor device | |
| KR101057698B1 (en) | Method of forming silicide film of semiconductor device | |
| KR0172286B1 (en) | Transistor Manufacturing Method | |
| KR100460704B1 (en) | SRAM's Bottom Gate Thin Film Transistor Manufacturing Method | |
| KR100511931B1 (en) | Manufacturing method for semiconductor memory | |
| KR100364794B1 (en) | Method for fabricating of semiconductor device | |
| KR20050064329A (en) | Method for manufacturing transistor of semiconductor device | |
| KR20060075077A (en) | Manufacturing method of semiconductor device | |
| KR20080029697A (en) | Manufacturing method of semiconductor device | |
| KR20010109768A (en) | Method for removing silicon nitride film on slit region | |
| KR20070001754A (en) | Method for manufacturing a semiconductor device having a step gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20041224 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |