[go: up one dir, main page]

KR20060064318A - 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법 - Google Patents

도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법 Download PDF

Info

Publication number
KR20060064318A
KR20060064318A KR1020040103129A KR20040103129A KR20060064318A KR 20060064318 A KR20060064318 A KR 20060064318A KR 1020040103129 A KR1020040103129 A KR 1020040103129A KR 20040103129 A KR20040103129 A KR 20040103129A KR 20060064318 A KR20060064318 A KR 20060064318A
Authority
KR
South Korea
Prior art keywords
insulating film
base member
organic
nanoparticles
nanocomposites
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020040103129A
Other languages
English (en)
Inventor
서민철
구재본
안택
김혜동
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040103129A priority Critical patent/KR20060064318A/ko
Priority to EP05111732A priority patent/EP1670079B1/en
Priority to DE602005025074T priority patent/DE602005025074D1/de
Priority to JP2005353685A priority patent/JP2006163418A/ja
Priority to CN2005101380916A priority patent/CN1825548B/zh
Priority to US11/296,874 priority patent/US7485576B2/en
Publication of KR20060064318A publication Critical patent/KR20060064318A/ko
Priority to JP2008284798A priority patent/JP2009105413A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 레이저 어블레이션법과 잉크젯방식을 이용하여 도전패턴을 프린팅하여 줌으로써 포토공정없이 저온에서 도전패턴을 용이하게 형성할 수 있는 도전패턴 형성방법, 이를 이용한 유기 박막 트랜지스터 및 그의 제조방법을 개시한다.
본 발명은 도전패턴을 구비하는 평판표시장치에 있어서, 베이스 부재를 마련하는 단계와; 상기 베이스 부재에 상기 도전패턴과 동일한 형태의 오목부를 형성하는 단계와; 상기 오목부에 도전성 물질을 도포하여 도전패턴을 형성하는 단계를 포함한다.
상기 베이스 부재는 상기 오목부를 구비하는 플라스틱 기판을 포함하거나 또는 기판과, 상기 기판상에 형성되어 상기 오목부를 구비하는 절연막을 포함한다.

Description

도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및 그의 제조방법{Method for fabricating conductive pattern, TFT and Fabrication Method thereof using the same}
도 1은 종래의 유기박막 트랜지스터의 단면도,
도 2는 종래의 잉크젯 방식을 이용한 도전패턴 형성시 발생되는 문제점을 설명하기 위한 도면,
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 레이저 어블레이션법과 잉크젯 방식을 이용한 도전패턴 형성방법을 설명하기 위한 공정단면도,
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 레이저 어블레이션법과 잉크젯방식을 이용한 도전패턴 형성방법을 설명하기 위한 공정단면도,
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 도전패턴 형성방법을 이용하여 유기박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도,
도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 도전패턴 형성방법을 이용하여 유기박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도,
도 7은 본 발명의 일 실시예에 따른 제조방법으로 제조된 유기박막 트랜지스터를 구비한 유기전계 발광표시장치의 단면도,
도 8은 본 발명의 다른 실시예에 따른 제조방법으로 제조된 유기박막 트랜지 스터를 구비한 유기전계 발광표시장치의 단면도,
* 도면의 주요 부분에 대한 부호의 설명 *
31, 41, 110, 210, 310, 410 : 플라스틱 기판
35, 45, 111, 115, 145, 215, 231, 235, 311, 325, 345 : 오목부
39, 49 : 도전패턴 130, 250, 330, 450 : 반도체층
121, 125, 241, 245, 321, 325, 441, 445 : 소오스/드레인 전극
42 : 절연막 140, 230, 340, 430 : 게이트 절연막
360, 460 : 보호막 150, 220, 350, 420 : 게이트전극 전극
370, 470 : 하부막 380, 480 : 화소분리막
390, 490 : 유기막층 395, 495 : 캐소드전극
본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 레이저 어블레이션법과 잉크젯 방식을 이용하여 유기전계 발광표시장치의 도전패턴을 형성하는 방법과 이를 이용한 유기 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류된다.
이러한 유기 박막 트랜지스터를 스위칭 소자로 사용하는 유기 전계 발광표시장치는 기판상에 다수의 화소가 매트릭스 형태로 배열되고, 각 화소는 2개의 유기박막 트랜지스터, 예를 들어 하나의 스위칭 유기 박막 트랜지스터 및 하나의 구동 유기 박막 트랜지스터와 하나의 캐패시터 그리고 상, 하부전극사이에 유기막층이 개재된 유기전계 발광소자를 적어도 구비한다.
통상적으로, 플렉서블 유기전계 발광표시장치는 기판으로 플렉서블 기판을 사용하고, 상기 플렉서블 기판은 플라스틱 기판을 포함한다. 플라스틱 기판은 열안정성이 매우 취약하여 저온공정을 이용하여 유기 전계 발광표시장치를 제조하는 것이 요구되고 있다.
이에 따라 반도체층으로 유기막을 사용하는 유기 박막 트랜지스터는 저온공정이 가능하므로, 플렉서블 유기전계 발광표시장치의 스위칭소자로서 각광을 받고 있다.
국내특허 공개공보 2004-0028010호에는 박막증착시간을 단축시킬 수 있으며, 정공이동도를 향상시킬 수 있는 펜타센 박막 트랜지스터를 개시하였다. 국내특허공보 2004-0084427호에는 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 박막 트랜지스터의 소자구조 및 그 제조방법을 개시하였다. 또한, 일본특허 공개공보 2003-92410호에는 채널영역이 라디칼(radical)을 갖는 유기화합물로 구성되어, 캐리어 이동도와 온/오프전류비를 향상시킬 수 있는 박막 트랜지스터를 개시하였다.
도 1은 종래의 유기 박막 트랜지스터의 단면도를 도시한 것이다.
도 1을 참조하면, 종래의 유기 박막 트랜지스터(10)는 기판(11)상에 형성된 게이트 전극(12)과, 상기 게이트 전극(12)을 포함한 기판상에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13)상에 형성된 소오스/드레인 전극(14), (15) 및 상기 소오스/드레인 전극(14), (15)과 게이트 절연막(13)상에 형성된 반도체층(16)을 포함한다.
종래의 유기 박막 트랜지스터(10)는 구성요소중 게이트전극(12) 또는 소오스/드레인 전극(14), (16)과 같은 도전패턴을 형성하는 공정은 포토공정을 수행하여 패터닝하여야 하기 때문에 공정이 복잡하고, 기판의 취약한 열안정성으로 인하여 저온에서 공정을 수행하여야 하는 문제점이 있었다.
한편, 유기 박막 트랜지스터에 있어서, 소오스/드레인 전극(15), (16) 및 게이트전극(12)과 같은 도전패턴을 형성하는 방법으로 잉크젯방식이 있는데, 국내공개 특허 제2004-0029402호에는 기판상에 무전해금 도금액을 잉크젯방식으로 도포한 다음 90??로 가열하여 금박막 패턴을 형성하여 소오스/드레인 전극을 형성하는 기술이 개시되었다.
상기한 바와같이 잉크젯 방식으로 소오스/드레인 전극을 형성하는 방법은 기판상에 소오스/드레인 전극물질을 포함하는 용액을 토출하여 패턴 도포하고, 도포후 큐어링하여 소오스/드레인 전극을 형성하였다.
종래의 소오스/드레인 전극을 형성하는 방법은 잉크젝방식을 이용하므로, 포토공정이 배제되어 공정을 단순화할 수 있을 뿐만 아니라 저온공정이 가능한 이점 이 있었다. 그러나, 소오스/드레인 전극물질을 도포한 다음 큐어링공정 수행시, 솔벤트가 증발하면서 피닝포인트(pinning)가 발생되고, 이로 인하여 패턴의 에지부분이 다른 부분에 비하여 두꺼워지는, 커피 스테인 현상(coffee stain effect)이라 불리우는 현상이 발생되는 문제점이 있었다.
이러한 현상은 솔벤트가 빠르게 증가하면 할수록 증대된다. 또한, 종래와 같이 소오스/드레인 전극 또는 게이트 전극과 같은 라인패턴을 프린팅하는 경우 이러한 현상은 더욱 심각하게 되어 도 2에 도시된 바와 같이 에지부에서 돌출부(21)를 갖는 단면 프로파일을 갖는다.
따라서, 바텀 게이트구조를 갖는 박막 트랜지스터에서는 게이트전극이 형성된 다음 그위에 게이트 절연막이 형성되는 단면구조를 갖는데, 게이트 전극을 잉크젯 방식에 의해 형성하는 경우, 도 2에 도시된 바와 같은 단면 프로파일을 갖게 되어, 그위에 형성되는 게이트 절연막이 손상되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 레이저 어블레이션방법과 잉크젯 방식을 이용하여 평판표시장치의 도전패턴을 형성하는 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 레이저 어블레이션법과 잉크젯 방식을 이용한 박막 트랜지스터의 제조방법과 그에 의해 제조된 박막 트랜지스터를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 도전패턴을 구비하는 평판표시장치 에 있어서, 베이스 부재를 마련하는 단계와; 상기 베이스 부재에 상기 도전패턴과 동일한 형태의 오목부를 형성하는 단계와; 상기 오목부에 도전성물질을 도포하여 도전패턴을 형성하는 단계를 포함하는 평판표시장치의 도전패턴 형성방법을 제공하는 것을 특징으로 한다.
상기 베이스 부재는 상기 오목부를 구비하는 플라스틱 기판을 포함하거나 또는 기판과, 상기 기판상에 형성되어 상기 오목부를 구비하는 절연막을 포함한다.
상기 베이스부재는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다.
상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성된다. 상기 절연막은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택되는 하나이상의 무기절연막을 포함한다. 상기 절연막은 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)을 포함하는 그룹으로부터 선택되는 하나이상의 유기절연막을 포함한다.
상기 베이스부재에 오목부를 형성하는 단계는 레이저 어블레이션법을 이용하여 상기 베이스부재의 도전패턴이 형성된 부분으로 레이저를 조사하여 식각하는 것을 포함한다. 상기 베이스 부재의 오목부에 도전패턴을 형성하는 단계는 잉크젯 방식으로 상기 도전성물질을 포함하는 용액을 토출하여 도포하는 것을 포함한다.
상기 도전성 물질은 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체, 카본 나노복합체 또는 도전성 파티클과 유기바인더를 포함하는 잉크로 패턴 도포한 다음 소성된 물질을 포함한다. 상기 도전성 파티클은 바람직하게는 Ag 나노파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그래파이트 미세파티클로부터 선택되는 파티클을 포함한다.
또한, 상기 도전성물질은 Au 나노복합체 또는 Pt 나노복합체중 하나를 포함하거나 또는 (유기반도체층의 HOMO 값 - 0.5eV) 보다 큰 일함수를 갖는 금속의 나노파티클 또는 카본 나노파티클중 하나의 나노파티클과 유기바인더를 포함하는 잉크로 패턴 도포한 다음 소성된 물질을 포함한다. 상기 금속 나노파티클은 바람직하게는 Au 나노파티클 또는 Pt 나노파티클 등을 포함한다.
상기 평판표시장치는 반도체층, 게이트전극 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와; 하부전극과, 상기 하부전극과 오버랩되어 상기 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 연결되는 상부전극을 구비하는 캐패시터와; 상기 박막 트랜지스터의 소오스/드레인 전극중 다른 하나의 전극에 연결되는 하부전극, 유기막층 및 상부전극을 구비하는 유기전계 발광소자를 포함하고, 상기 도전패턴은 상기 게이트전극, 소오스/드레인 전극, 캐패시터의 상, 하부전극중 적어도 하나를 포함한다.
또한, 본 발명은 제1오목부를 구비한 베이스 부재와; 상기 베이스 부재의 제1오목부에 형성된 게이트와; 상기 게이트와 베이스 부재상에 형성되고, 상기 베이스부재의 제1오목부의 양측에 각각 배열되는 제2오목부를 구비하는 게이트 절연막과; 상기 게이트 절연막의 제2오목부에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극과 게이트 절연막상에 형성된 반도체층을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 서로 이격된 제1오목부를 구비하는 베이스 부재와; 상기 베이스부재의 제1오목부에 각각 형성된 소오스/드레인 전극과; 상기 베이스부재와 상기 소오스/드레인 전극상에 형성된 반도체층과; 상기 반도체층상에 형성되고, 상기 소오스/드레인 전극사이에 배열되는 제2오목부를 구비하는 게이트 절연막과; 상기 게이트 절연막의 제2오목부에 형성된 게이트 전극을 포함하는 박박 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 베이스 부재를 마련하는 단계와; 상기 베이스 부재를 식각하여 제1오목부를 형성하는 단계와; 상기 베이스 부재의 제1오목부에 게이트를 형성하는 단계와; 상기 게이트와 베이스 부재상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 식각하여 상기 제1오목부를 사이에 두고 배열되는 제2오목부를 형성하는 단계와; 상기 게이트 절연막의 제2오목부에 소오스/드레인 전극을 형 성하는 단계와; 상기 게이트 절연막과 소오스/드레인 전극상에 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 베이스 부재를 마련하는 단계와; 상기 베이스 부재를 식각하여 서로 이격된 제1오목부를 형성하는 단계와; 상기 베이스 부재의 제1오목부에 소오스/드레인 전극을 형성하는 단계와; 상기 게이트 절연막과 소오스/드레인 전극상에 반도체층을 형성하는 단계와; 상기 반도체층상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 식각하여 상기 제1오목부 사이에 배열되는 제2오목부를 형성하는 단계와; 상기 게이트 절연막의 제2오목부에 게이트를 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 도전패턴을 형성하는 방법을 설명하기 위한 공정 단면도를 도시한 것이다.
도 3a를 참조하면, 도전패턴이 형성될 기판(31)이 제공된다. 상기 기판(31)중 도전패턴이 형성될 부분으로 레이저(33)를 조사하여 레이저 어블레이션 공정을 수행한다. 도 3b를 참조하면, 레이저 어블레이션 공정의 수행에 의해, 기판(31)중 상기 레이저(33)가 조사된 부분이 식각되어 기판(31)에 오목부(35)가 형성된다. 상기 레이저(33)는 엑시머(excimer) 레이저 또는 야그(YAG) 레이저 등을 사용한다.
이때, 오목부(35)는 기판(31)에 형성될 도전패턴과 동일한 패턴을 갖으며, 그의 폭과 깊이는 기판(31)에 형성될 도전패턴에 따라 결정된다. 상기 레이저(33)의 종류 및 에너지 등은 기판을 구성하는 물질과 기판에 형성될 패턴에 따라 결정 되어진다.
상기 기판(31)은 플라스틱 기판으로서, 상기 기판(31)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 필름을 포함한다.
이어서, 잉크젯방식으로 기판(31)의 오목부(35)에 도전패턴(39)을 형성한다. 즉, 도 3c를 참조하면, 상기 오목부(35)에 잉크젯 헤드(도면상에는 도시되지 않음)로부터 도전성물질을 포함하는 용액(37)을 토출하여 패턴 도포한다.
도 3d를 참조하면, 패턴도포한 다음 큐어링(curing)공정을 수행하여 기판(31)의 오목부(35)에 원하는 패턴을 갖는 도전패턴(39)을 형성한다. 상기 큐어링은 자외선 경화 및 열경화 등을 이용한다.
이때, 상기 도전패턴(39)은 Ag 나노복합체(Ag nanocomposite), Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체(carbon nanocomposite)로부터 선택되는 나노복합체를 포함한다. 또한, 상기 도전패턴은 도전성 파티클과 유기바인더를 포함하는 잉크를 패턴 도포한 다음 소성하여 형성한다. 상기 도전성 파티클은 바람직하게는 Ag 나노파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그래파이트(graphite) 미세파티클로부터 선택되는 파티클을 포함한다.
본 발명의 일 실시예에 따르면, 기판(31)에 레이저 어블레이션법을 통해 오목부(35)를 형성하고 잉크젯방식으로 도전패턴을 형성하여 줌으로써, 오목부(35)의 측벽이 통상적인 잉크젯방식에서의 뱅크역할을 하게 되어 도전패턴(39)의 에지부분에서 돌출부형성을 방지하게 된다.
또한, 포토공정없이 기판(31)에 도전패턴을 형성하여 줌으로써 공정을 단순화하고 저온공정으로 유기전계 발광표시장치를 위한 도전패턴을 형성하는 것이 가능하다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 도전패턴을 형성하는 방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 4a를 참조하면, 기판(41)이 제공되고, 상기 기판(41)상에 절연막(42)이 형성된다. 상기 절연막(42)중 도전패턴이 형성될 부분으로 레이저(43)를 조사하여 레이저 어블레이션공정을 수행한다. 상기 레이저(43)는 엑시머(excimer) 레이저 또는 야그(YAG) 레이저 등을 사용한다.
도 4b를 참조하면, 상기 레이저 어블레이션공정을 수행한 결과, 상기 절연막(42)중 상기 레이저(43)가 조사된 부분이 식각되어 절연막(42)에 오목부(45)가 형성된다.
이때, 오목부(45)는 절연막(42)에 형성될 도전패턴과 동일한 패턴을 갖으며, 그의 폭과 깊이는 절연막(42)에 형성될 도전패턴에 따라 결정된다. 상기 레이저 (43)의 종류 및 에너지 등은 기판을 구성하는 물질과 기판에 형성될 패턴에 따라 결정되어진다. 또한, 상기 절연막(42)은 후속공정에서 형성될 도전패턴의 두께와 절연특성을 고려하여 그의 두께가 결정되어진다.
상기 기판(41)은 플라스틱 기판으로서, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 필름을 포함한다.
상기 절연막(42)은 무기 절연막 또는 유기절연막을 포함한다. 본 발명의 실시예에 따른 도전패턴 형성방법을 유기박박 트랜지스터에 적용시 상기 절연막(42)은 게이트 절연막을 포함할 수 있다.
상기 절연막(42)은 무기 절연막으로서, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택되는 하나이상의 막을 포함한다. 또한, 상기 절연막(42)은 유기 절연막으로서, PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)로 이루어진 그룹으로부터 선택되는 하나이상 의 막을 포함한다.
이어서, 잉크젯방식을 수행하여 절연막(42)의 오목부(45)에 도전패턴(49)을 형성한다. 즉, 도 4c를 참조하면, 상기 절연막(42)의 오목부(43)에 잉크젯 헤드(도면상에는 도시되지 않음)로부터 상기 도전성물질을 포함하는 용액(47)을 토출하여 패턴 도포한다. 상기 큐어링은 열경화 및 자외선 경화등을 포함한다.
도 4d를 참조하면, 패턴도포한 다음 큐어링공정을 수행하여 절연막(42)의 오목부(45)에 도전패턴(49)을 형성한다. 상기 큐어링공정은 자외선경화 또는 열경화 등을 이용하여 큐어링한다.
이때, 상기 도전패턴(49)은 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체를 포함한다. 또한, 상기 도전패턴(49)은 도전성 파티클과 유기바인더를 포함하는 잉크를 패턴 도포한 다음 소성하여 형성한다. 상기 도전성 파티클은 바람직하게는 Ag 나노파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그래파이트 미세파티클로부터 선택되는 파티클을 포함한다.
본 발명의 다른 실시예에 따르면, 기판(41)상에 형성된 절연막(42)에 레이저 어블레이션법으로 오목부(45)를 형성하고 잉크젯방식으로 도전패턴(49)을 형성하여 줌으로써, 오목부(45)의 측벽이 통상적인 잉크젯방식에서의 뱅크역할을 하게 되어 도전패턴(49)의 에지부분에서 돌출부형성을 방지하게 된다.
또한, 포토공정없이 절연막(42)에 도전패턴을 형성하여 줌으로써 공정을 단순화하고 저온공정으로 유기전계 발광표시장치를 위한 도전패턴을 형성하는 것이 가능하다.
도 5a 내지 도 5f 는 본 발명의 일 실시예에 따른 탑 게이트구조를 갖는 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도를 도시한 것이다.
도 5a를 참조하면, 유기 박막 트랜지스터가 제조될 기판(110)이 제공된다. 상기 기판(110)은 플라스틱 기판으로서, 상기 기판(110)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 필름을 포함한다.
이어서, 레이저 어블레이션법을 통해 상기 기판(110)으로 레이저를 조사하여 소오스/드레인 전극이 형성될 부분의 기판(110)을 식각하여, 기판(110)에 오목부(111), (115)를 형성한다. 상기 레이저로는 엑시머(excimer) 레이저 또는 야그(YAG) 레이저 등을 사용한다.
이때, 오목부(111), (115)는 형성될 소오스/드레인 전극과 동일한 패턴을 갖으며, 형성될 소오스/드레인 전극의 크기에 따라 오목부(111), (115)의 크기가 결정되고, 상기 레이저의 종류 및 에너지 등은 기판을 구성하는 물질과 기판에 형성될 소오스/드레인 전극물질에 따라 결정되어진다.
도 5b를 참조하면, 상기 기판(110)의 오목부(111), (115)에 잉크젯방식으로 소오스/드레인 전극(121), (125)을 형성한다. 즉, 잉크젯헤드(도면상에는 도시되지 않음)로부터 상기 소오스/드레인 전극물질을 포함하는 용액을 상기 기판(110)의 오목부(111), (115)로 토출하여 도포한 다음 경화공정을 수행하여 소오스/드레인 전극(121), (125)를 형성한다. 이때, 상기 소오스/드레인 전극(121), (125)은 Au 나노복합체, Pt 나노복합체를 포함한다.
또한, 상기 소오스/드레인 전극(121), (125)은 금속나노파티클 또는 카본 나노파티클과 유기바인더를 포함하는 잉크로 패턴 도포한 다음 소성하여 형성한다. 상기 금속 나노파티클은 후속공정에서 형성될 유기반도체층의 HOMO(highest occupied molecular orbital) 값에서 0.5eV를 뺀 값보다 큰 일함수 즉, (유기반도체층의 HOMO 값 - 0.5eV) 보다 큰 일함수를 갖는 금속의 나노파티클을 포함하며, 바람직하게는 Au 나노파티클 또는 Pt 나노파티클 등을 포함한다.
도 5c를 참조하면, 상기 소오스/드레인 전극(121), (125)을 포함하는 기판(110)상에 반도체층(130)을 형성한다. 본 발명의 실시예에서는 상기 반도체층(130)이 기판전면에 형성되었으나, 이에 반드시 한정되는 것이 아니라 패터닝하여 유기 박막 트랜지스터의 채널층을 인접하는 박막 트랜지스터와 분리시켜 줄 수 있다.
상기 반도체층(130)은 유기 반도체층을 포함하며, 상기 반도체층(130)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드 (perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나의 유기막을 포함한다.
도 5d를 참조하면, 상기 반도체층(130)상에 게이트 절연막(140)을 형성한다 상기 게이트 절연막(140)은 박막 트랜지스터의 절연특성과 게이트 전극의 특성을 고려하여 그 두께가 결정된다. 상기 게이트 절연막(140)은 벤조사이클로부탄(BCB, benzocyclobutene), 폴리이미드, 파릴렌 및 폴리비닐페놀(PVP, polyvinylphenol)으로부터 선택되는 유기절연막을 포함한다. 이외에도, 상기 게이트 절연막(140)은 본 발명의 실시예에서 사용되는 절연막(도 4a의 42)으로부터 선택되는 절연물질을 포함할 수도 있다.
도 5e를 참조하면, 상기 게이트 절연막(140)으로 레이저를 조사하여 레이저 어블레이션법으로 상기 게이트 절연막(140)에 오목부(145)를 형성한다. 상기 오목 부(145)는 후속공정에서 형성될 게이트 전극과 동일한 패턴을 갖는다. 상기 레이저는 엑시머(excimer) 레이저 또는 야그(YAG) 레이저 등을 사용한다.
도 5f를 참조하면, 상기 게이트 절연막(140)의 오목부(145)에 잉크젯방식을 통해 잉크젯헤드(도면상에는 도시되지 않음)로부터 게이트 전극물질을 포함하는 용액을 토출하여 도포한 다음 경화공정을 수행하여 게이트(150)를 형성한다. 이로써, 일 실시예에 따른 탑 게이트형 유기 박막 트랜지스터(100)가 제조된다. 이때, 게이트 전극(150)은 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체로부터 선택되는 나노복합체를 포함한다.
또한, 게이트 전극(150)은 도전성 파티클과 유기바인더를 포함하는 잉크로 패턴 도포한 다음 소성하여 형성한다. 상기 도전성 파티클은 바람직하게는 Ag 나노파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그래파이트 미세파티클로부터 선택되는 파티클을 포함한다.
도 6a 내지 도 6f 는 본 발명의 다른 실시예에 따른 바텀 게이트구조를 갖는 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도를 도시한 것이다.
도 6a를 참조하면, 유기 박막 트랜지스터가 제조될 기판(210)이 제공된다. 상기 기판(210)은 플라스틱 기판으로서, 상기 기판(210)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴 리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 필름을 포함한다.
레이저 어블레이션법을 통해 상기 기판(210)으로 레이저를 조사하여 게이트가 형성될 부분을 식각하여 기판(210)에 오목부(215)를 형성한다. 상기 레이저는 엑시머(excimer) 레이저 또는 야그(YAG) 레이저 등을 사용한다. 이때, 오목부(215)는 형성될 게이트와 동일한 패턴을 갖으며, 형성될 게이트의 크기에 따라 오목부의 크기가 결정되고, 상기 레이저의 종류 및 에너지 등은 기판을 구성하는 물질과 기판에 형성될 게이트 전극물질에 따라 결정되어진다.
도 6b를 참조하면, 잉크젯방식을 이용하여 상기 기판(210)의 오목부(215)에 잉크젯헤드(도면상에는 도시되지 않음)로부터 상기 게이트전극물질을 포함하는 용액을 토출하여 도포한 다음 경화공정을 수행하여 게이트(220)를 형성한다. 이때, 게이트 전극(220)은 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체로부터 선택되는 나노복합체를 포함한다.
또한, 게이트 전극(220)은 도전성 파티클과 유기바인더를 포함하는 잉크를 패턴 도포한 다음 소성하여 형성한다. 상기 도전성 파티클은 바람직하게는 Ag 나노파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그래파이트 미세파티클로부터 선택되는 파티클을 포함한다.
도 6c를 참조하면, 상기 게이트(220)와 기판(210)상에 게이트 절연막(230)을 형성한다. 상기 게이트 절연막(230)은 벤조사이클로부탄(BCB, benzocyclobutene), 폴리이미드, 파릴렌 및 폴리비닐페놀(PVP, polyvinylphenol)으로부터 선택되는 유기절연막을 포함한다. 이외에도, 게이트 절연막(230)으로 도 4a에 도시된 절연막(42)을 포함할 수도 있다.
도 6d를 참조하면, 레이저 어블레이션공정을 통하여 상기 게이트 절연막(230)으로 레이저를 조사하여 소오스/드레인 전극이 형성될 부분에 오목부(231), (235)를 형성한다. 상기 오목부(231), (235)는 후속공정에서 형성될 소오스/드레인 전극과 동일한 패턴을 갖는다. 상기 레이저는 엑시머(excimer) 레이저 또는 야그(YAG) 레이저 등을 사용한다.
도 6e를 참조하면, 잉크젯방식을 이용하여 상기 게이트 절연막(230)의 오목부(231), (235)에 잉크젯헤드(도면상에는 도시되지 않음)로부터 소오스/드레인 전극물질을 포함하는 용액을 토출하여 도포한 다음 경화공정을 수행하여 소오스/드레인 전극(241), (245)을 상기 게이트 절연막(230)의 오목부(231), (235)에 형성한다. 이때, 상기 소오스/드레인 전극(121), (125)은 Au 나노복합체, Pt 나노복합체를 포함한다.
또한, 상기 소오스/드레인 전극(121), (125)은 후속공정에서 형성될 유기반도체층의 HOMO(highest occupied molecular orbital) 값에서 0.5eV를 뺀 값보다 큰 일함수 즉, (유기반도체층의 HOMO 값 - 0.5eV) 보다 큰 일함수를 갖는 금속나노파티클 또는 카본 나노파티클과 유기바인더를 포함하는 잉크를 패턴 도포한 다음 소성하여 형성한다. 상기 금속 나노파티클은 바람직하게는 Au 나노파티클 또는 Pt 나노파티클 등을 포함한다.
도 6f를 참조하면, 상기 소오스/드레인 전극(241), (245)과 게이트 절연막(230)상에 반도체층(250)을 형성한다. 본 발명의 다른 실시예에서는 상기 반도체층(250)이 기판전면에 형성되는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 상기 반도체층(250)을 패터닝하여 채널층을 이웃하는 박막 트랜지스터와 분리시켜 주는 구조를 가질 수도 있다. 이로써, 다른 실시예에 따른 바텀 게이트형 유기 박막 트랜지스터(200)가 제조된다.
상기 반도체층(250)은 유기 반도체층을 포함하며, 상기 반도체층(130)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 적어도 하나 의 유기막을 포함한다.
도 7은 본 발명의 일 실시예에 따른 제조방법으로 제조된 유기박막 트랜지스터를 구비한 플렉서블 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 7은 유기전계 발광표시장치의 하나의 화소중 유기전계 발광소자, 구동 박막 트랜지스터 및 캐패시터에 한정하여 도시한 것이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 플렉서블 유기전계 발광표시장치(300)는 오목부(311), (315), (317)를 구비하는 기판(310)을 구비한다. 상기 기판(310)은 플라스틱 기판을 포함한다. 상기 기판(310)의 오목부(311), (315)에 박막 트랜지스터의 소오스/드레인 전극(321), (325)이 형성되고, 상기 오목부(317)에 캐패시터의 하부전극(327)이 형성된다.
상기 기판(310)과 소오스/드레인 전극(321), (325)상에 유기 반도체층(330)이 형성되고, 상기 반도체층(330)상에 오목부(345), (347)를 구비하는 게이트 절연막(340)이 형성된다. 상기 게이트 절연막(340)은 벤조사이클로부탄(BCB, benzocyclobutene), 폴리이미드, 파릴렌 및 폴리비닐페놀(PVP, polyvinylphenol)으로부터 선택되는 유기절연막을 포함한다.
상기 게이트 절연막(340)의 오목부(345)에 박막 트랜지스터의 게이트 전극(350)이 형성되고, 상기 오목부(347)에 캐패시터의 상부전극(357)이 형성된다. 상기 게이트 절연막(350)과 게이트 절연막(345)상에 보호막(360)이 형성된다. 상기 보호막(360)은 상기 소오스/드레인 전극(321), (325)중 하나, 예를 들어 드레인 전극(325)을 노출시켜 주는 비어홀(365)을 구비한다.
상기 보호막(360)은 유기 절연막으로서, 벤조사이클로부탄(BCB, benzocyclobutene), 아크릴계(acryl) 유기 화합물, 플루오르폴리아릴에테르(FPAE, fluoropolyarrylether), 사이토프(cytop) 및 퍼플루오르사이클로부탄(PFCB, perfluorocyclobutane)으로부터 선택되는 유기 절연막을 포함한다. 또한, 상기 보호막(360)은 질화막, 산화막 또는 질산화막과 같은 무기절연막을 포함할 수도 있다.
상기 보호막(360)상에 상기 비어홀(365)을 통해 상기 박막 트랜지스터의 드레인 전극(425)에 연결되는 하부전극(370)이 형성된다. 상기 하부전극(370)은 애노드전극으로서, 화소전극으로 작용한다. 상기 하부전극(370)의 일부분이 노출되도록 개구부(385)를 구비하는 화소분리막(380)이 기판상에 형성된다.
상기 개구부(385)내의 하부전극(370)상에 유기박층(390)이 형성된다. 상기 유기막층(390)은 정공주입층, 정공수송층, 유기발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다. 기판상에 상부전극으로서 캐소드전극(395)이 형성된다.
도 8은 본 발명의 다른 실시예에 따른 제조방법으로 제조된 유기박막 트랜지스터를 구비한 플렉서블 유기전계 발광표시장치의 단면도를 도시한 것이다. 도 8은 유기전계 발광표시장치의 하나의 화소중 유기전계 발광소자, 구동 박막 트랜지스터 및 캐패시터에 한정하여 도시한 것이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 플렉서블 유기전계 발광표시장치(400)는 오목부(415), (417)를 구비하는 기판(410)을 구비한다. 상기 기판 (410)은 플라스틱 기판을 포함한다. 상기 기판(410)의 오목부(415)에 박막 트랜지스터의 게이트전극(420)이 형성되고, 상기 오목부(417)에 캐패시터의 하부전극(427)이 형성된다.
상기 기판(410)과 게이트전극(420)상에 게이트 절연막(430)이 형성된다. 상기 게이트 절연막(430)은 소오스/드레인 전극이 형성될 오목부(431), (435)와 캐패시터 전극이 형성될 오목부(437)을 구비한다. 상기 게이트 절연막(430)의 오목부(431), (435)에 소오스/드레인 전극(441), (445)이 형성되고, 상기 오목부(437)에 캐패시터의 상부전극(447)이 형성된다.
상기 소오스/드레인 전극(441), (445)과 게이트 절연막(430)상에 유기반도체층(450)이 형성되고, 상기 유기 반도체층(450)상에 보호막(460)이 형성된다. 상기 보호막(460)은 상기 소오스/드레인 전극(441), (445)중 하나, 예를 들어 드레인 전극(445)을 노출시켜 주는 비어홀(465)을 구비한다.
상기 보호막(460)은 유기 절연막으로서, 벤조사이클로부탄(BCB, benzocyclobutene), 아크릴계(acryl) 유기 화합물, 플루오르폴리아릴에테르(FPAE, fluoropolyarrylether), 사이토프(cytop) 및 퍼플루오르사이클로부탄(PFCB, perfluorocyclobutane)으로부터 선택되는 유기 절연막을 포함한다. 또한, 상기 보호막(460)은 질화막, 산화막 또는 질산화막과 같은 무기절연막을 포함할 수도 있다.
상기 보호막(460)상에 상기 비어홀(465)을 통해 상기 박막 트랜지스터의 드레인 전극(445)에 연결되는 하부전극(470)이 형성된다. 상기 하부전극(470)은 애노 드전극으로서, 화소전극으로 작용한다. 상기 하부전극(470)의 일부분이 노출되도록 개구부(485)를 구비하는 화소분리막(480)이 기판상에 형성된다.
상기 개구부(485)내의 하부전극(470)상에 유기박층(490)이 형성된다. 상기 유기막층(490)은 정공주입층, 정공수송층, 유기발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다. 기판상에 상부전극으로서 캐소드전극(495)이 형성된다.
본 발명의 실시예에는 절연막, 게이트 절연막 또는 보호막이 단일층으로 구성되는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 다층으로 구성되며, 유기절연막 또는 무기 절연막으로 구성되거나 또는 유기 절연막과 무기절연막의 하이브리드 적층막으로 구성될 수도 있다.
본 발명의 실시예에서는 레이저 어블레이션법을 통해 기판으로 직접 레이저를 조사하여 오목부를 형성하여 박막 트랜지스터의 게이트전극 및 소오스/드레인 전극과 같은 도전패턴을 형성하는 것을 예시하였으나, 기판상에 절연막을 형성한 다음 레이저 어블레이션법으로 레이저를 상기 절연막으로 조사하여 절연막에 오목부를 형성하고, 이어서 게이트 전극 및 소오스/드레인 전극을 형성하는 것도 가능하다.
본 발명의 실시예에는 레이저 어블레이션법과 잉크젯방식을 이용하여 절연막 또는 기판에 도전패턴을 형성하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 포토공정없이 레이저 어블레이션법과 잉크젯방식을 이용하여 다양한 형태의 패턴을 형성하는 데에는 모두 적용가능하다.
또한, 본 발명은 기판으로 플라스틱기판을 구비하는 플렉서블 유기전계 발광표시장치에 있어서, 레이저 어블레이션법과 잉크젯방식을 이용하여 도전패턴 및 박막 트랜지스터를 형성하는 것을 예시하였으나, 이에 반드시 한정되는 것이 아니라 금속기판 또는 글라스기판과 같은 기판상에 도전패턴 또는 박막 트랜지스터를 형성하는 경우에도 적용가능하다.
본 발명의 실시예에서는 스위칭소자로서 유기박막 트랜지스터를 구비하는 유기전계 발광표시장치에 대하여 설명하였으나, 이에 반드시 한정되는 것이 아니라 유기박막 트랜지스터를 스위칭 소자로 사용하는 액정표시장치와 같은 평판표시장치에도 적용가능하다.
본 발명의 실시예에 따르면, 다음과 같은 효과를 얻을 수 있다.
먼저, 유기전계 발광표시장치용 도전패턴을 레이저 어블레이션법과 잉크젯방식을 통해 형성하여 포토공정을 배제하므로, 공정을 단순화하고 공정단가를 절감시키며, 저온공정이 용이한 이점이 있다.
또한, 레이저 어블레이션방식을 이용하여 기판 또는 절연막에 오목부를 형성한 다음 잉크젯방식으로 도전패턴을 형성하여 별도의 뱅크형성공정이 배제되므로, 공정을 단순화할 수 있을 뿐만 아니라 도전패턴의 에지부분에 돌출부의 발생을 방지할 수 있으며, 이에 따라 불량발생을 방지할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으 로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (35)

  1. 도전패턴을 구비하는 평판표시장치에 있어서,
    베이스 부재를 마련하는 단계와;
    상기 베이스 부재에 상기 도전패턴과 동일한 형태의 오목부를 형성하는 단계와;
    상기 오목부에 도전성 물질을 도포하여 도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  2. 제1항에 있어서, 상기 베이스부재는 플라스틱 기판을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  3. 제2항에 있어서, 상기 베이스부재는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀 룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  4. 제1항에 있어서, 상기 베이스부재는
    기판과;
    상기 기판상에 형성된 절연막을 포함하며,
    상기 절연막은 상기 오목부를 구비하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  5. 제4항에 있어서, 상기 기판은 플라스틱 기판을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  6. 제5항에 있어서, 상기 베이스부재는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루 어진 그룹으로부터 선택되는 플라스틱 필름을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  7. 제4항에 있어서, 상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성되는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  8. 제7항에 있어서, 상기 절연막은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택되는 하나이상의 무기절연막을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  9. 제7항에 있어서, 상기 절연막은 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)을 포함하는 그룹으로부터 선택되는 하나이상의 유기절연막을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  10. 제1항에 있어서, 상기 베이스부재에 오목부를 형성하는 단계는 레이저 어블레이션법을 이용하여 상기 베이스부재의 도전패턴이 형성된 부분으로 레이저를 조 사하여 식각하는 것을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  11. 제1항에 있어서, 상기 베이스 부재의 오목부에 도전패턴을 형성하는 단계는 잉크젯 방식으로 상기 도전성물질을 포함하는 용액을 토출하여 도포하는 것을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  12. 제1항에 있어서, 상기 도전패턴은 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체 로부터 선택되는 나노복합체를 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  13. 제1항에 있어서, 상기 도전패턴은 도전성 파티클과 유기바인더를 포함하는 잉크를 잉크젯방식으로 패턴 도포된 다음 소성하여 형성하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  14. 제13항에 있어서, 상기 도전성 파티클은 Ag 나노 파티클, Pt 파티클, Au 나노파티클, Cu 나노파티클, 카본 나노파티클 및 그래파이트 미세파티클로부터 선택되는 파티클을 포함하는 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  15. 제1항에 있어서, 상기 평판표시장치는
    반도체층, 게이트전극 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와,
    하부전극과, 상기 하부전극과 오버랩되어 상기 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 연결되는 상부전극을 구비하는 캐패시터와;
    상기 박막 트랜지스터의 소오스/드레인 전극중 다른 하나의 전극에 연결되는 하부전극, 유기막층 및 상부전극을 구비하는 유기전계 발광소자를 포함하고,
    상기 도전패턴은 상기 게이트전극, 소오스/드레인 전극, 캐패시터의 상, 하부전극중 적어도 하나인 것을 특징으로 하는 평판표시장치의 도전패턴 형성방법.
  16. 적어도 하나의 오목부를 구비한 베이스 부재와;
    상기 베이스 부재의 오목부에 형성된 도전패턴을 구비하는 것을 특징으로 하는 평판표시장치.
  17. 제16항에 있어서, 상기 베이스부재는 상기 적어도 하나의 오목부를 구비하는 플라스틱 기판을 포함하거나 또는 플라스틱기판과 상기 플라스틱기판상에 형성되고 상기 적어도 하나의 오목부를 구비하는 플라스틱 기판을 포함하는 것을 특징으로 하는 평판표시장치.
  18. 제16항에 있어서, 상기 플라스틱기판은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드 (PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 평판표시장치.
  19. 제16항에 있어서, 상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성되는 것을 특징으로 하는 평판표시장치.
  20. 제16항에 있어서, 상기 도전패턴은 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체로부터 선택되는 나노복합체를 포함하는 것을 특징으로 하는 평판표시장치.
  21. 제16항에 있어서, 상기 도전패턴은 도전성 파티클과 유기바인더를 포함하는 잉크를 패턴 도포한 다음 소성한 물질을 포함하는 것을 특징으로 하는 평판표시장치.
  22. 제21항에 있어서, 상기 도전성 파티클은 Ag 나노 파티클, Pt 파티클, Au 나 노파티클, Cu 나노파티클, 카본 나노파티클 및 그라파이트 미세파티클로부터 선택되는 파티클을 포함하는 것을 특징으로 하는 평판표시장치.
  23. 제16항에 있어서, 상기 평판표시장치는
    반도체층, 게이트전극 및 소오스/드레인 전극을 구비하는 박막 트랜지스터와,
    하부전극과, 상기 하부전극과 오버랩되어 상기 박막 트랜지스터의 소오스/드레인 전극중 하나의 전극에 연결되는 상부전극을 구비하는 캐패시터와;
    상기 박막 트랜지스터의 소오스/드레인 전극중 다른 하나의 전극에 연결되는 하부전극, 유기막층 및 상부전극을 구비하는 유기전계 발광소자를 포함하고,
    상기 도전패턴은 상기 게이트전극, 소오스/드레인 전극, 캐패시터의 상, 하부전극중 적어도 하나인 것을 특징으로 하는 평판표시장치.
  24. 제1오목부를 구비한 베이스 부재와;
    상기 베이스 부재의 제1오목부에 형성된 게이트와;
    상기 게이트와 베이스 부재상에 형성되고, 상기 베이스부재의 제1오목부의 양측에 각각 배열되는 제2오목부를 구비하는 게이트 절연막과;
    상기 게이트 절연막의 제2오목부에 형성된 소오스/드레인 전극과;
    상기 소오스/드레인 전극과 게이트 절연막상에 형성된 반도체층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  25. 제24항에 있어서, 상기 베이스부재는 상기 제1오목부를 포함하는 기판을 포함하거나, 또는 상기 베이스부재는 기판과; 상기 기판상에 형성되어 상기 제1오목부를 구비하는 절연막을 포함하며,
    상기 반도체층은 유기 반도체층을 포함하고,
    상기 기판은 플라스틱 기판을 포함하며,
    상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성되는 것을 특징으로 하는 박막 트랜지스터.
  26. 제24항에 있어서, 상기 게이트는 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체로부터 선택되는 물질을 포함하거나 또는 도전성 파티클과 유기바인더를 포함하는 잉크를 패턴도포한 다음 소성한 물질을 포함하며, 상기 도전성 파티클은 Ag 나노 파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그라파이트 미세 파티클로부터 선택되는 파티클을 포함하며,
    상기 소오스/드레인 전극은 Au 나노복합체 또는 Pt 나노복합체로부터 선택되는 물질을 포함하거나 또는 (유기반도체층의 HOMO 값-0.5eV) 보다 큰 일함수를 갖는 금속의 나노파티클 또는 카본나노파티클중 하나의 나노파티클과 유기바인더를 포함하는 잉크를 패턴도포한 다음 소성한 물질을 포함하며, 상기 금속나노 파티클 은 Au 나노 파티클 또는 Pt 나노파티클중 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  27. 서로 이격된 제1오목부를 구비하는 베이스 부재와;
    상기 베이스부재의 제1오목부에 각각 형성된 소오스/드레인 전극과;
    상기 베이스부재와 상기 소오스/드레인 전극상에 형성된 반도체층과;
    상기 반도체층상에 형성되고, 상기 소오스/드레인 전극사이에 배열되는 제2오목부를 구비하는 게이트 절연막과;
    상기 게이트 절연막의 제2오목부에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 박박 트랜지스터.
  28. 제27항에 있어서, 상기 베이스부재는 제1오목부를 구비하는 플라스틱 기판을 포함하거나 또는 상기 베이스 부재는 기판과; 상기 기판상에 형성되어 제1오목부를 구비하는 절연막을 포함하고,
    상기 반도체층은 유기 반도체층을 포함하며,
    상기 기판은 플라스틱 기판을 포함하고,
    상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성되는 것을 특징으로 하는 박막 트랜지스터.
  29. 제27항에 있어서, 상기 게이트는 Ag 나노복합체, Cu 나노복합체, Au 나노복합체, Pt 나노복합체 및 카본 나노복합체로부터 선택되는 물질을 포함하거나 또는 도전성 파티클과 유기바인더를 포함하는 잉크를 패턴도포한 다음 소성한 물질을 포함하며, 상기 도전성 파티클은 Ag 나노 파티클, Cu 나노파티클, Au 나노파티클, Pt 나노파티클, 카본 나노파티클 및 그라파이트 미세 파티클로부터 선택되는 파티클을 포함하고,
    상기 소오스/드레인 전극은 Au 나노복합체 또는 Pt 나노복합체로부터 선택되는 물질을 포함하거나 또는 (유기반도체층의 HOMO 값-0.5eV) 보다 큰 일함수를 갖는 금속의 나노파티클 또는 카본나노파티클중 하나의 나노파티클과 유기바인더를 포함하는 잉크를 패턴도포한 다음 소성한 물질을 포함하며, 상기 금속나노 파티클은 Au 나노 파티클 또는 Pt 나노파티클중 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  30. 베이스 부재를 마련하는 단계와;
    상기 베이스 부재를 식각하여 제1오목부를 형성하는 단계와;
    상기 베이스 부재의 제1오목부에 게이트를 형성하는 단계와;
    상기 게이트와 베이스 부재상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막을 식각하여 상기 제1오목부를 사이에 두고 배열되는 제2오목부를 형성하는 단계와;
    상기 게이트 절연막의 제2오목부에 소오스/드레인 전극을 형성하는 단계와;
    상기 게이트 절연막과 소오스/드레인 전극상에 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  31. 제30항에 있어서, 상기 베이스부재는 제1오목부를 구비하는 플라스틱 기판을 포함하거나 또는 상기 베이스부재는 플라스틱 기판과, 상기 기판상에 형성되어 제1오목부를 구비하는 절연막을 포함하며,
    상기 반도체층은 유기 반도체층을 포함하며,
    상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  32. 제30항에 있어서, 상기 베이스부재에 제1오목부를 형성하는 단계와 게이트 절연막에 제2오목부를 형성하는 단계는 레이저 어블레이션법을 이용하여 형성하고,
    상기 베이스 부재의 제1오목부에 게이트를 형성하는 단계와 게이트 절연막의 제2오목부에 소오스/드레인 전극을 형성하는 단계는 잉크젯 방식을 이용하여 프린팅하는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  33. 베이스 부재를 마련하는 단계와;
    상기 베이스 부재를 식각하여 서로 이격된 제1오목부를 형성하는 단계와;
    상기 베이스 부재의 제1오목부에 소오스/드레인 전극을 형성하는 단계와;
    상기 게이트 절연막과 소오스/드레인 전극상에 반도체층을 형성하는 단계와;
    상기 반도체층상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막을 식각하여 상기 제1오목부 사이에 배열되는 제2오목부를 형성하는 단계와;
    상기 게이트 절연막의 제2오목부에 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  34. 제33항에 있어서, 상기 베이스부재는 제1오목부를 포함하는 플라스틱 기판을 포함하거나 또는 상기 베이스부재는 기판과, 상기 기판상에 형성되어 제1오목부를 구비하는 절연막을 포함하고,
    상기 반도체층은 유기 반도체층을 포함하며,
    상기 절연막은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 및 유-무기 하이브리드막으로 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  35. 제33항에 있어서, 상기 베이스부재에 제1오목부를 형성하는 단계와 게이트 절연막에 제2오목부를 형성하는 단계는 레이저 어블레이션법을 이용하여 형성하고, 상기 베이스 부재의 제1오목부에 게이트를 형성하는 단계와 게이트 절연막의 제2오목부에 소오스/드레인 전극을 형성하는 단계는 잉크젯 방식을 이용하여 프린팅하는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020040103129A 2004-12-08 2004-12-08 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법 Ceased KR20060064318A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040103129A KR20060064318A (ko) 2004-12-08 2004-12-08 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
EP05111732A EP1670079B1 (en) 2004-12-08 2005-12-06 Method of forming a conductive pattern of a thin film transistor
DE602005025074T DE602005025074D1 (de) 2004-12-08 2005-12-06 Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors
JP2005353685A JP2006163418A (ja) 2004-12-08 2005-12-07 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法
CN2005101380916A CN1825548B (zh) 2004-12-08 2005-12-08 形成导电图案的方法、薄膜晶体管及其制造方法
US11/296,874 US7485576B2 (en) 2004-12-08 2005-12-08 Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
JP2008284798A JP2009105413A (ja) 2004-12-08 2008-11-05 導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103129A KR20060064318A (ko) 2004-12-08 2004-12-08 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법

Publications (1)

Publication Number Publication Date
KR20060064318A true KR20060064318A (ko) 2006-06-13

Family

ID=36936122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103129A Ceased KR20060064318A (ko) 2004-12-08 2004-12-08 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법

Country Status (2)

Country Link
KR (1) KR20060064318A (ko)
CN (1) CN1825548B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719548B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US8138503B2 (en) 2008-10-08 2012-03-20 Samsung Electronics Co., Ltd. Display substrate having a protruding barrier pattern
KR101466787B1 (ko) * 2008-05-19 2014-11-28 엘지디스플레이 주식회사 나노입자를 이용한 배선 및 전극패턴 형성 방법 및 이를이용한 액정표시장치용 어레이 기판의 제조 방법
US9691742B2 (en) 2015-01-29 2017-06-27 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10032920B2 (en) 2014-10-31 2018-07-24 Jsr Corporation Thin film transistor and MOS field effect transistor that include hydrophilic/hydrophobic material, and methods for manufacturing the same
US10117306B2 (en) 2015-02-04 2018-10-30 Samsung Display Co., Ltd. Flexible display substrate, manufacturing method thereof, and flexible display device having the same
KR20190041614A (ko) * 2017-10-13 2019-04-23 포항공과대학교 산학협력단 유연 전극 적층체 및 그의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648277B2 (en) * 2011-03-31 2014-02-11 Electro Scientific Industries, Inc. Laser direct ablation with picosecond laser pulses at high pulse repetition frequencies
CN102629664B (zh) * 2012-01-04 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
CN103197793B (zh) * 2013-02-06 2016-08-03 南昌欧菲光科技有限公司 微结构导电图案成型方法及系统
KR102024921B1 (ko) * 2013-03-11 2019-09-24 어플라이드 머티어리얼스, 인코포레이티드 Oled 애플리케이션들을 위한 pecvd hmdso 막의 플라즈마 경화
CN103241025B (zh) * 2013-04-28 2015-02-04 京东方科技集团股份有限公司 一种有机薄膜的喷墨打印方法
CN103992041A (zh) * 2014-04-30 2014-08-20 天津宝兴威科技有限公司 一种纳米金属网格透明导电玻璃的制造方法
WO2018072103A1 (zh) 2016-10-18 2018-04-26 广东东邦科技有限公司 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
CN106549020B (zh) * 2016-10-18 2018-09-18 广东东邦科技有限公司 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
CN107665896B (zh) 2017-10-27 2021-02-23 北京京东方显示技术有限公司 显示基板及其制作方法、显示面板和显示装置
CN113097223A (zh) * 2021-03-17 2021-07-09 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN119744368A (zh) * 2023-01-19 2025-04-01 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063784A (ko) * 1996-02-03 1997-09-12 구자홍 액정표시장치의 박막트랜지스터 제조방법
KR20000010123A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 박막트랜지스터 및 그 제조 방법
JP2001118496A (ja) * 1999-10-21 2001-04-27 Taiyo Ink Mfg Ltd 焼成物パターンの形成方法
KR20030004128A (ko) * 2001-07-03 2003-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 발광 장치의 제조 방법 및 전자 기기
KR20040098027A (ko) * 1996-10-30 2004-11-18 세이코 엡슨 가부시키가이샤 컬러 필터 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063784A (ko) * 1996-02-03 1997-09-12 구자홍 액정표시장치의 박막트랜지스터 제조방법
KR20040098027A (ko) * 1996-10-30 2004-11-18 세이코 엡슨 가부시키가이샤 컬러 필터 제조 방법
KR20000010123A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 박막트랜지스터 및 그 제조 방법
JP2001118496A (ja) * 1999-10-21 2001-04-27 Taiyo Ink Mfg Ltd 焼成物パターンの形成方法
KR20030004128A (ko) * 2001-07-03 2003-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 발광 장치의 제조 방법 및 전자 기기

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719548B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101466787B1 (ko) * 2008-05-19 2014-11-28 엘지디스플레이 주식회사 나노입자를 이용한 배선 및 전극패턴 형성 방법 및 이를이용한 액정표시장치용 어레이 기판의 제조 방법
US8138503B2 (en) 2008-10-08 2012-03-20 Samsung Electronics Co., Ltd. Display substrate having a protruding barrier pattern
US8241934B2 (en) 2008-10-08 2012-08-14 Samsung Electronics Co., Ltd. Display substrate and method of manufacturing the same
US10032920B2 (en) 2014-10-31 2018-07-24 Jsr Corporation Thin film transistor and MOS field effect transistor that include hydrophilic/hydrophobic material, and methods for manufacturing the same
US9691742B2 (en) 2015-01-29 2017-06-27 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10117306B2 (en) 2015-02-04 2018-10-30 Samsung Display Co., Ltd. Flexible display substrate, manufacturing method thereof, and flexible display device having the same
KR20190041614A (ko) * 2017-10-13 2019-04-23 포항공과대학교 산학협력단 유연 전극 적층체 및 그의 제조방법

Also Published As

Publication number Publication date
CN1825548A (zh) 2006-08-30
CN1825548B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR20060064318A (ko) 도전패턴 형성방법과 이를 이용한 박막 트랜지스터 및그의 제조방법
KR100603393B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
KR100626082B1 (ko) 평판표시장치
KR100659125B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100719548B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR100730177B1 (ko) 박막 트랜지스터 및 이의 제조방법
KR100683778B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR101097304B1 (ko) 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
KR100647694B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100659089B1 (ko) 박막 트랜지스터 및 그의 제조방법과 박막 트랜지스터를구비한 평판표시장치
KR100751339B1 (ko) 유기발광 표시장치 및 그의 제조방법
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20060112866A (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

E801 Decision on dismissal of amendment
PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

St.27 status event code: N-3-6-B10-B17-rex-PB0601

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070307

Effective date: 20080131

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20080131

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2004 0103129

Appeal request date: 20070307

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2007101002643

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000