[go: up one dir, main page]

KR20060033481A - 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 - Google Patents

유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 Download PDF

Info

Publication number
KR20060033481A
KR20060033481A KR1020040082618A KR20040082618A KR20060033481A KR 20060033481 A KR20060033481 A KR 20060033481A KR 1020040082618 A KR1020040082618 A KR 1020040082618A KR 20040082618 A KR20040082618 A KR 20040082618A KR 20060033481 A KR20060033481 A KR 20060033481A
Authority
KR
South Korea
Prior art keywords
organic semiconductor
thin film
film transistor
drain electrode
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020040082618A
Other languages
English (en)
Other versions
KR101090250B1 (ko
Inventor
이용욱
김보성
류민성
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040082618A priority Critical patent/KR101090250B1/ko
Priority to JP2005032965A priority patent/JP4979892B2/ja
Priority to EP05106467.3A priority patent/EP1648030B1/en
Priority to TW094124201A priority patent/TW200614855A/zh
Priority to US11/186,744 priority patent/US7342247B2/en
Priority to CNB2005100875678A priority patent/CN100495717C/zh
Publication of KR20060033481A publication Critical patent/KR20060033481A/ko
Priority to US12/015,297 priority patent/US7842538B2/en
Application granted granted Critical
Publication of KR101090250B1 publication Critical patent/KR101090250B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/655—Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

우선 절연 기판 위에 차광막을 섬형으로 형성하고, 그 상부에 층간 절연막을 형성한다. 이어, 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하고, 소스 전극과 드레인 전극의 일부 및 소스 전극과 드레인 전극 사이를 드러내는 개구부와 드레인 전극을 드러내는 접촉구를 가지는 격벽을 형성한다. 이어, 잉크젯 방식으로 개구부 내에 유기 반도체를 형성하고, 그 상부에 게이트 절연막을 형성한 다음, 격벽의 상부에 게이트 전극을 가지는 게이트선을 형성한다. 이어, 게이트선을 덮으며, 드레인 전극을 드러내는 보호막을 형성하고, 보호막의 상부에 화소 전극을 형성한다.
게이트 전극, 차광막, 반도체, 유기, 박막 트랜지스터

Description

유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조 방법{Thin film transistor array panel using organic semiconductor and manufacturing method thereof}
도 1은 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 유기 반도체 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9, 도 11 및 도 13은 본 발명의 도 1 및 도 2의 유기 반도체 박막 트랜지스터 표시판을 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이고,
도 4는 도 3의 유기 반도체 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 유기 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 유기 반도체 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 유기 반도체 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이고,
도 12는 도 11의 유기 반도체 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이고,
도 14는 도 13의 유기 반도체 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이고,
도 15는 본 발명의 다른 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 16은 도 15의 유기 반도체 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 잘라 도시한 단면도이고,
도 17은 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 18은 도 17의 유기 반도체 박막 트랜지스터 표시판을 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121 ; 게이트선 124 ; 게이트 전극
140 ; 게이트 절연층 154 ; 유기 반도체층
164 ; 절연층 173 ; 소스 전극
171 ; 데이터선 175 ; 드레인 전극
180 ; 보호막 181, 182, 185 ; 접촉구
190 ; 화소 전극 81, 82 ; 접촉 보조 부재
본 발명은 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 박막 트랜지스터의 채널이 형성되는 반도체층이 유기 물질로 이루어진 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
차세대 디스 플레이의 구동 소자로서 유기 반도체를 이용한 전계 효과 트랜지스터에 대한 연구가 활발히 이루어지고 있다. 일반적으로 유기 반도체는 크게 재료적 측면에서 oligothiophene, pentacene, phthalocyanine, C60 등의 저분자 재료와 polythiophene 계열, polythienylenevinylene 등의 고분자 재료로 나뉜다. 저분자 유기 반도체는 전하 이동도(Mobility)가 0.05 내지 1.5로서 우수하며, 점멸비 등의 특성도 우수하다. 그러나, 섀도우 마스크(Shadow mask)를 이용하여 진공 증착을 통해 유기 반도체를 적층하고 패터닝하여야 하므로 공정이 복잡하고, 생산성이 떨어져 양산 측면에서 문제가 많다. 반면, 고분자 유기 반도체는 전하 이동도가 0.001 내지 0.1로서 다소 낮지만 용매에 녹여 기판 상에 코팅 또는 프린팅이 가능하므로 대면적 표시판에 유리하고 양산성이 높다는 장점이 있다. 이러한 유기 반도체를 이용한 박막 트랜지스터는 가볍고 얇아서, 대면적과 대량으로 생산 가능한 차세대 표시 장치의 구동 소자로서 평가받고 있다.
하지만, 이러한 유기 반도체 또한 외부광에 노출되는 경우에는 누설 전류가 심하게 발생하여 박막 트랜지스터의 특성을 저하되어, 박막 트랜지스터의 특성을 안정적으로 확보하기는 것이 시급한 실정이다.
본 발명은 박막 트랜지스터 특성을 안정적으로 확보할 수 있는 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는 유기 반도체를 격벽의 내부에 형성하고 하부에 백 라이트로부터의 빛을 차단하기 위해 차광막을 배치한다.
더욱 상세하게, 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판에는, 절연 기판 위에 소스 전극을 가지는 데이터선과 데이터선으로부터 분리되어 있는 드레인 전극이 형성되어 있다. 그 상부에는 소스 전극과 드레인 전극 사이에 위치하고 있으며, 소스 전극과 드레인 전극 일부를 덮고 있는 섬형의 유기 반도체와 게이트 절연막이 차례로 형성되어 있다. 그 상부에는 게이트 절연막 상부에 위치하는 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮고 있으며 드레인 전극을 드러내는 제1 접촉구를 가지는 보호막이 형성되어 잇고, 보호막 상부에는 제1 접촉구를 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다.
섬형의 유기 반도체를 정의하는 개구부를 가지고 있으며, 제1 접촉구와 함께 드레인 전극을 드러내는 제2 접촉구를 가지는 격벽을 더 포함하고, 게이트 절연막은 개구부 내에 형성되어 있는 것이 바람직하다.
유기 반도체의 하부에 형성되어 있으며, 불투명 물질로 이루어진 차광막과 유기 반도체와 차광막 사이에 형성되어 있으며, 유기 절연 물질 또는 질화 규소 또는 산화 규소로 이루어진 층간 절연막을 더 포함하는 것이 바람직하다.
게이트 절연층은 OTS 표면 처리된 산화 규소, 질화 규소, 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 적어도 하나로 이루어질 수 있다.
유기 반도체는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코포리머; 티오펜; 페릴렌 또는 코로렌과 그 들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것이 바람직하다.
게이트 전극은 상기 게이트 절연막을 완전히 덮는 것이 바람직하며, 데이터선 및 드레인 전극의 아래에 형성되어 있는 층간 절연막, 층간 절연막의 아래에 형성되어 있는 색필터, 및 색필터의 아래에 형성되어 있는 블랙 매트릭스를 더 포함할 수 있다.
보호막의 하부에 형성되어 있는 색필터를 더 포함할 수도 있다.
이러한 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 제조 방법에서는, 우선 절연 기판 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하고, 소스 전극과 드레인 전극의 일부 및 소스 전극과 드레인 전극 사이를 드러내는 개구부와 드레인 전극을 드러내는 접촉구를 가지는 격벽을 형성한다. 이어, 개구부 내에 유기 반도체를 형성하고, 그 상부에 게이트 절연막을 형성한 다음, 격벽의 상부에 게이트 전극을 가지는 게이트선을 형성한다. 이어, 게이트선을 덮으며, 드레인 전극을 드러내는 보호막을 형성하고, 보호막의 상부에 화소 전극을 형성한다.
유기 반도체 또는 게이트 절연막은 잉크젯 방식으로 형성할 수 있으며, 격벽은 유기 절연 물질로 형성하는 것이 바람직하다.
데이터선 형성 단계 전에, 절연 기판의 상부에 차광막을 형성하고, 차광막을 덮는 층간 절연막을 형성하는 것이 바람직하다.
데이터선 및 드레인 전극의 하부 또는 보호막의 하부에 색필터를 더 형성할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 구조를 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 단면도로서, 도 1의 Ⅱ-Ⅱ' 선을 따라 절단하여 도시한 단면도이다.
본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판에는, 투명한 절연 기판(110) 위에 절연 기판(110)의 아래 방향에서 백 라이트로부터 발생하는 빛이 박막 트랜지스터의 유기 반도체로 입사하는 것을 차단하기 위한 차광막(120)이 형성되어 있다. 이때, 차광막(120)은 크롬 또는 몰리브덴 또는 이들을 포함하는 합금 등과 같이 불투명한 물질로 이루어져 있으며, 단일막 또는 다층막 구조를 가진다.
차광막(120)이 형성되어 있는 기판(110)의 상부에는 아크릴계의 유기 절연 물질 또는 산화 규소 또는 질화 규소와 같은 무기 절연 물질로 이루어진 층간 절연막(111)이 형성되어 있다. 이때, 층간 절연막(111)은 차광막(120)에 의한 단차를 최소화하기 위해 평탄화 특성을 가지는 것이 바람직하며, 차광막(120)이 플로팅(floating) 전극으로 작용하는 것을 방지하기 위해 낮은 유전율을 가지는 유기 절연 물질로 이루어진 것이 바람직하다. 유기 절연 물질로는 아크릴계 또는 BCB(Benzocyclobutene)을 사용할 수 있으며, 이후의 제조 공정에서 유기 반도체와 접할 때 유기 반도체의 특성을 저하시키지 않고 안정적으로 확보할 수 있어야 하며, 높은 광투과율을 가지는 것이 좋다.
본 발명의 다른 실시예에서는 유기 절연 물질로 이루어진 층간 절연막(111)이 이후의 유기 반도체와의 접촉할 때 층간 절연막(111)의 유기 분순물이 유기 반도체로 유입되는 것을 방지하기 위해 층간 절연막(111)의 상부에 부분적으로 또는 전면적으로 절연막이 형성될 수 있으며, 절연막은 질화 규소로 이루어진 것이 바람직하다.
층간 절연막(111) 위에는 데이터선(data line)(171)과 데이터선(171)으로부터 분리된 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 있으며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며, 데이터선(171)은 외부 회로 또는 다른 층과의 접촉을 위하여 폭이 확장되어 있는 확장부(179)를 포함한다.
데이터선(171)은 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 금, 은, 구리, 알루미늄(Al)이나 이들을 포함하는 합금 등의 금속으로 이루어진 도전막을 포함하는 것이 바람직하다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 즉 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등의 도전 물질로 이루어진 것이 바람직하다.
데이터선(171)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
다음, 데이터선(171) 및 드레인 전극(175)이 형성되어 있는 층간 절연막(111) 상부에는 소스 전극(173)과 드레인 전극(175)의 일부 및 이들 사이의 층간 절연막(111)을 드러내는 개구부(164)를 가지는 격벽(160)이 형성되어 있다. 이때, 격벽(160)은 이후에 형성되는 유기 반도체의 위치를 정의하며, 아크릴계의 감광성 유기 절연 물질로 이루어진 것이 바람직하다. 또한, 격벽(160)은 2-5㎛ 범위의 두께를 가지며, 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 드러내며 테이퍼 구조의 측벽을 가지는 접촉 구멍(165, 162)을 포함하고 있다.
격벽(160)의 개구부(164) 내에는 유기 반도체(154)가 형성되어 있다. 이때, 유기 반도체(154)는 개구부(164)의 모양을 따라 섬 모양을 취하고 있으며, 소스 전극(173) 및 드레인 전극(175)의 일부와 접하고 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기 반도체(154)는 일반적으로 용매에 잘 용해되므로 잉크젯 등의 프린팅 공정에 적합하다. 그리고, 저분자 유기 반도체중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다. 물론, 스핀 코팅 방법으로 적층하고, 감광막을 이용한 패터닝 공정으로 형성될 수도 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜 링(thiophene ring)의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiophene) 일 수 있다.
또한, 유기 반도체(154)는 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxylic dianhydride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(napthalenetetracarboxylic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다.
또한, 유기 반도체(154)는 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다.
또한, 유기 반도체(154)는 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코올리머(co-oligomer) 또는 코포리머(co-polymer)일 수 있다. 또한, 유기 반도체 층(150)은 티오펜(thiophene)일 수 있다.
또한, 유기 반도체(154)는 페릴렌(perylene) 또는 코로렌(coroene)과 그 들 의 치환기를 포함하는 유도체일 수 있다.
또한, 유기 반도체(154)는 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
격벽(160)의 개구부(164) 내에 위치하는 유기 반도체(154)의 상부에는 섬형의 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 또한 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 게이트 절연막(140)은 일반적으로 용매에 잘 용해되므로 잉크젯 등의 프린팅 공정에 적합하다. 그리고, 저분자 게이트 절연막중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다. 물론 스핀 코팅으로 형성하고 감광막 패턴을 이용한 패터닝으로 형성될 수도 있다. 이때, 게이트 절연막(140)을 이루는 물질은 유기 반도체(154)에 영향을 주어서는 안 된다. 즉, 유기 반도체(154)는 게이트 절연막(140)을 형성할 때 유기 용매에 대하여 용해성을 가지지 않아야 하며, 게이트 절연막(140)을 이루는 물질 또한 그러하다.
여기서, 게이트 절연층(140)은 OTS(octadecyl-trichloro-silane: 옥타데실 트리클로로 실란)로 표면 처리된 SiO2막으로 이루어질 수 있으며, 질화 규소, 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 적어도 하나로 이루어질 수 있다.
유기 반도체(154) 및 게이트 절연막(140)을 정의하는 격벽(160)의 상부에는 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 게이트 전극(gate electrode)(124)을 이룬다. 이때, 게이트선(121)의 일단(129)은 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
게이트선(121)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 금, 은, 구리, 알루미늄(Al)이나 이들의 합금으로 이루어진 도전막을 포함하는 것이 바람직하다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 즉 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등의 도전 물질로 이루어진 것이 바람직하다.
게이트선(121)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 유기 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다.
게이트선(121)이 형성되어 있는 격벽(160)의 상부에는 평탄화 특성이 우수하 며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 질화 규소 또는 산화 규소 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 격벽(160)의 접촉 구멍(162, 165)과 함께 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 182)과 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있다. 이와 같이, 보호막(180)이 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)을 드러내는 접촉 구멍(181, 182)을 가지는 실시예는 외부의 구동 회로를 이방성 도전막을 이용하여 게이트선(121) 및 데이터선(171)에 연결하기 위해 게이트선(121) 및 데이터선(171)이 접촉부를 가지는 구조이다.
접촉 구멍(185, 181, 182)은 드레인 전극(175), 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)을 드러내는데, 접촉 구멍(185, 181, 182)에서는 이후에 형성되는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열 등과 같이 취약한 접촉 특성을 가지는 도전 물질은 드러나지 않는 것이 바람직하며, 접촉 구멍(185, 181, 182)에서는 드레인 전극(175), 게이트선(121) 및 데이터선(171)의 끝 부분(179)의 경계선이 드러날 수 있다.
보호막(180) 위에는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 신호를 인가 받는다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선 및 데이터선의 끝 부분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
상술한 바와 같이 구성된 본 발명에 따른 유기 박막 트랜지스터 표시판의의 동작 작용을 설명하면 다음과 같다.
예컨대, P형 반도체의 경우에는, 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)에 전압이 인가되지 않으면 유기 반도체(154) 내의 전하들은 모두 유기 반도체(154) 내에 고루 퍼져 있게 된다. 소스 전극(173)과 드레인 전극(175)사이에 전압이 인가되면 낮은 전압 하에서는 전압에 비례하여 전류가 흐른다. 이 때, 게이트 전극(124)에 양의 전압을 인가하면 이 인가된 전압에 의한 전계에 의해 정공들이 이동하게 된다. 따라서, 게이트 절연층(140)에 가까운 유기 반도체(154)에는 전도 전하가 없는 층이 생기게 되고, 이 층을 공핍층(depletion layer)이라 한다. 이 경우에 소스 전극(173)과 드레인 전극(175)에 전압을 인가하면 전도 가능한 전하 운반자가 줄어들어 있기 때문에 게이트 전극(124)에 전압을 인가하지 않았을 때 보다 더 적은 전류가 흐르게 된다. 반대로 게이트 전극(124) 음의 전극을 인가하면 이 인가된 전압에 의한 전계에 의해 유기 반도체(154)와 게이트 절연층(140) 사이에 음 양의 전하가 유도되고, 게이트 절연층(140)과 가까운 유기 반도체(154)에는 전하의 양이 많은 층이 생기게 된다. 이 층을 축적층(accumulation layer)이라 부른다. 이 경우에 소스 전극(173)과 드레인 전극(175)에 전압을 인가하면 더 많은 전류가 흐르게 된다. 따라서, 소스 전극(173)과 드레인 전극(175)사이에 전압을 인가한 상태에서 게이트 전극(124)에 양의 전압과 음의 전압을 교대로 인가하여 줌으로써 소스 전극(173)과 드레인 전극(175) 사이에 흐르는 전류의 양을 제어할 수 있다. 이러한 전류량의 비를 점멸비(on/off ratio)라 한다. 점멸비가 클수록 우수한 트랜지스터의 특성을 가지게 된다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 14 및 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9, 도 11 및 도 13은 본 발명의 도 1 및 도 2의 유기 반도체 박막 트랜지스터 표시판을 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이고, 도 4는 도 3의 유기 반도체 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 유기 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 유기 반도체 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 유기 반도체 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 유기 반도체 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 유기 반도체 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이다.
먼저 도 3 및 도 4에 도시된 바와 같이, 투명한 절연 기판(110) 위에 크롬 또는 몰리브덴 등과 같은 불투명한 물질을 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 패터닝하여 섬형의 차광막(120)을 형성한다. 이때, 절연 기판(110)은 유리 또는 플라스틱 또는 규소 등을 이용할 수 있다.
이어, 차광막(120)이 형성되어 있는 기판(110)의 상부에 평탄화 특성이 우수하며 낮은 유전율을 가지는 아크릴계의 유기 절연 물질을 도포하여 층간 절연막(111)을 형성한다. 이때, 층간 절연막(111)은 표면에 질화 규소 또는 산화 규소 등으로 이루어진 절연막을 추가로 형성하는 것이 바람직하다. 이는, 이후에 제조 공정에서 층간 절연막(111)의 불순물이 유기 반도체로 이동하는 것을 방지하여 유기 반도체가 오염되는 것을 방지하며, 이를 통하여 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다. 이때, 층간 절연막(111)은 표시 특성이 저하되지 않도록 높은 광투과율을 가지는 것이 바람직하다.
이어, 도 5 및 도 6에서 보는 바와 같이, 저저항을 도전 물질을 스퍼터링 방법으로 적층하여 도전막을 형성한 다음, 감광막 패턴을 식각 마스크로 이용하는 사진 식각 공정으로 패터닝하여 층간 절연막(111)의 상부에 데이터선(data line)(171)과 데이터선(171)으로부터 분리된 드레인 전극(drain electrode)(175)을 형성한다.
이어, 도 7 및 도 8에서 보는 바와 같이, 감광성을 가지는 유기 물질을 층간 절연막(111)의 상부에 스핀 코팅 등의 방법으로 도포하여 절연막을 형성한 다음, 마스크를 이용한 사진 공정으로 노광하고 현상하여 이후에 형성하는 유기 반도체의 위치를 정의하는 개구부(164) 및 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)의 일부를 드러내는 접촉 구멍(165, 162)을 가지는 격벽(160)을 형성한다.
이어, 도 9 및 도 10에서 보는 바와 같이, 격벽(160)에 형성되어 있는 개구부(164)의 내부에 잉크젯 공정으로 유기 반도체 물질을 떨어뜨려 유기 반도체(154)를 형성한다. 이때, 스핀 코팅으로 유기 반도체 물질을 도포하는 실시예에서는 감광막 패턴을 식각 마스크로 이용하는 사진 식각 공정으로 패터닝하여 유기 반도체(154)를 형성할 수 있다.
이어, 격벽(160) 개구부(164) 내의 유기 반도체(154) 상부에 액상의 유기 절연 물질을 잉크젯 방식으로 떨어뜨려 게이트 절연막(140)을 형성한다. 이때, 스핀 코팅으로 유기 절연 물질을 도포하는 실시예에서는 감광막 패턴을 식각 마스크로 이용하는 사진 식각 공정으로 패터닝하여 게이트 절연막(140)을 형성할 수 있다.
이어, 도 11 및 도 12에서 보는 바와 같이, 유기 반도체(154) 및 게이트 절연막(140)을 정의하는 격벽(160)의 상부에 저저항의 도전 물질을 적층하여 도전막을 형성한 다음, 감광막 패턴을 식각 마스크로 이용하는 사진 식각 공정으로 도전막을 패터닝하여 게이트선(gate line)(121)을 테이퍼 구조로 형성한다.
이어, 도 13 및 도 14에서 보는 바와 같이 게이트선(121)이 형성되어 있는 격벽(160)의 상부에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 질화 규소 또는 산화 규소 등을 적층하여 보호막(180)을 형성한다. 이어, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(175), 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)이 노출되도록 접촉 구멍(185, 181, 182)을 형성한다.
다음으로, 도 1 및 도 2에서 보는 바와 같이, 드레인 전극(175)과 접촉구(185)를 통해 연결되는 화소 전극(190)과 접촉 부재(81, 82) 등을 보호막(180) 위에 형성한다.
이러한 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에서는 유기 반도체(154)의 하부에 차광막(120)을 배치하고, 유기 반도체(154)의 상부에 게이트 전극(124)을 배치한다. 따라서, 백 라이트 또는 외부로부터 유기 반도체(154)로 입사하는 빛을 완전히 차단하여 유기 반도체에서 발생하는 누설 전류를 차단하여 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다.
한편, 박막 트랜지스터 표시판과 마주하는 대향 표시판에는 화소 사이에서 누설되는 빛을 차단하는 블랙 매트릭스와 화소에 순차적으로 배치되어 있는 적색, 녹색, 청색의 색필터 및 화소 전극과 마주하여 전기장을 형성하는 대향 전극이 배치되어 있다. 하지만, 블랙 매트릭스와 색필터는 박막 트랜지스터 표시판에 배치할 수도 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 15는 본 발명의 다른 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 의 구조를 도시한 배치도이고, 도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 잘라 도시한 단면도이다.
도 15 및 도 16에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 2에 도시한 유기 반도체 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 층간 절연막(111)의 상부에 세로 방향으로 뻗은 데이터선(171) 및 소스 전극(173)과 마주하는 드레인 전극(175)이 형성되어 있고, 그 상부에는 개구부(164) 및 접촉 구멍(162)을 가지는 격벽(160)이 형성되어 있다. 격벽(160)의 개구부(164)에는 유기 반도체(154) 및 게이트 절연막(140)이 차례대로 형성되어 있고, 격벽(160)의 상부에는 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있다. 또한, 그 상부에는 보호막(180)이 형성되어 있는데, 보호막(180)에는 격벽(160)의 접촉 구멍(165, 162)과 함께 복수의 접촉 구멍(182, 185)이 형성되어 있으며, 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있고, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
하지만, 앞의 실시예와 달리, 층간 절연막(111)의 상부에는 질화 규소로 이루어진 절연막(112)이 추가로 형성되어 있고, 기판(110)과 층간 절연막(111) 사이에는 게이트선(121) 및 데이터선(171)으로 둘러싸인 화소에 개구부를 가지는 블랙 매트릭스(220)가 형성되어 있다. 본 실시예에서는 앞의 실시예와 달리 차광막(120)을 가지고 있지 않으며, 기판(110)의 하부로부터 유기 반도체(154)로 입사하는 빛은 블랙 매트릭스(220)에 의해 차단된다.
블랙 매트릭스(220)가 형성되어 있는 기판(110)의 상부에는 각각의 화소에 순차적으로 배치되어 있는 적색, 녹색 및 청색의 색필터(230)가 형성되어 있다.
또한, 층간 절연막(111)은 감광성 유기 절연 물질로 이루어져 있으며, 그 상부에는 질화 규소로 이루어진 절연막(112)이 형성되어, 상부의 유기 반도체(154)와 하부의 층간 절연막(111)이 서로 직접 접촉하는 것을 방지한다.
이러한 본 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 제조 방법에서는 앞의 제조 공정과 거의 유사하다.
다만, 층간 절연막(111)을 형성하기 전에, 절연 기판(110)의 상부에 크롬(Cr) 등의 불투명한 물질을 적층하고 패터닝하여 블랙 매트릭스(220)를 형성하고, 이어 적색, 녹색, 청색의 안료를 포함하는 절연 물질을 순차적으로 적층하고 패터닝하여 적색, 녹색, 청색의 색필터(230)를 형성하는 공정을 추가한다.
한편, 앞의 실시예에서는 박막 트랜지스터의 하부에 색필터를 배치하였지만, 박막 트랜지스터의 상부에 색필터를 배치할 수도 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.
도 17은 본 발명의 또다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII' 선을 따라 절단한 단면도이다.
도 17 및 도 18에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조 및 배치 구조는 대개 도 1 내지 도 2에 도시한 유기 반도체 박막 트랜지스터 표시판의 층상 구조와 유사하다.
하지만, 앞의 실시예와 달리, 보호막(180)의 하부에 드레인 전극(175)을 드러내는 개구부를 가지는 적색, 녹색, 청색의 색필터(230)가 화소 영역에 순차적으로 배치되어 있다. 이때, 박막 트랜지스터 및 데이터선(171)의 상부에서 적색, 녹색, 청색의 색필터(230)는 서로 중첩하도록 배치하여, 외부로부터 입사하는 빛을 차단하는 기능을 부여할 수도 있다.
본 발명의 실시예에서는 유기 반도체의 상부에 게이트 전극을 배치하고, 하부에 차광막을 배치하여 외부로부터 유기 반도체로 입사하는 빛을 완전히 차단하여 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다. 또한, 격벽을 이용하여 유기 반도체를 정의함으로써 제조 공정을 단순화할 수 있으며, 유기 절연 물질을 이용하여 사진 공정만으로 격벽과 층간 절연막 또는 보호막을 형성함으로써 제조 공정을 단순화할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (17)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며, 소스 전극을 가지는 데이터선,
    상기 데이터선으로부터 분리되어 있는 드레인 전극,
    상기 절연 기판 위에 형성되어 상기 소스 전극과 상기 드레인 전극 사이에 위치하고 있으며, 상기 소스 전극과 드레인 전극 일부를 덮고 있는 섬형의 유기 반도체,
    유기 절연 물질로 이루어져 있으며, 상기 유기 반도체 상부에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 상부에 위치하는 게이트 전극을 가지는 게이트선,
    상기 게이트선을 덮고 있으며, 상기 드레인 전극을 드러내는 제1 접촉구를 가지는 보호막,
    상기 제1 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 유기 반도체 박막 트랜지스터 표시판.
  2. 제1항에서,
    섬형의 상기 유기 반도체를 정의하는 개구부를 가지고 있으며, 상기 제1 접촉구와 함께 상기 드레인 전극을 드러내는 제2 접촉구를 가지는 격벽을 더 포함하는 유기 반도체 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 게이트 절연막은 상기 개구부 내에 형성되어 있는 유기 반도체 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 유기 반도체의 하부에 형성되어 있으며, 불투명 물질로 이루어진 차광막을 더 포함하는 유기 반도체 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 유기 반도체와 상기 차광막 사이에 형성되어 있으며, 유기 절연 물질 또는 질화 규소 또는 산화 규소로 이루어진 층간 절연막을 더 포함하는 유기 반도체 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 게이트 절연층은 OTS 표면 처리된 산화 규소, 질화 규소, 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 적어도 하나로 이루어진 유기 반도체 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 유기 반도체는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코포리머; 티오펜; 페릴렌 또는 코로렌과 그 들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 유기 반도체 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 게이트 전극은 상기 게이트 절연막을 완전히 덮는 유기 반도체 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 데이터선 및 드레인 전극의 아래에 형성되어 있는 층간 절연막,
    상기 층간 절연막의 아래에 형성되어 있는 색필터, 및
    상기 색필터의 아래에 형성되어 있는 블랙 매트릭스
    를 더 포함하는 유기 반도체 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 보호막의 하부에 형성되어 있는 색필터를 더 포함하는 유기 반도체 박막 트랜지스터 표시판.
  11. 절연 기판 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 소스 전극과 상기 드레인 전극의 일부 및 상기 소스 전극과 상기 드레인 전극 사이를 드러내는 개구부와 상기 드레인 전극을 드러내는 접촉구를 가지는 격벽을 형성하는 단계;
    상기 개구부 내에 유기 반도체를 형성하는 단계,
    상기 유기 반도체 상부에 게이트 절연막을 형성하는 단계,
    상기 격벽의 상부에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선을 덮으며, 상기 드레인 전극을 드러내는 보호막을 형성하는 단계,
    상기 보호막의 상부에 화소 전극을 형성하는 단계
    를 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 유기 반도체는 잉크젯 방식으로 형성하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  13. 제11항에서,
    상기 게이트 절연막은 잉크젯 방식으로 형성하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  14. 제11항에서,
    상기 격벽은 유기 절연 물질로 형성하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  15. 제11항에서,
    상기 데이터선 형성 단계 전에,
    상기 절연 기판의 상부에 차광막을 형성하는 단계, 및
    상기 차광막을 덮는 층간 절연막을 형성하는 단계를 더 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  16. 제11항에서,
    상기 데이터선 및 드레인 전극의 하부에 색필터를 형성하는 단계를 더 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  17. 제11항에서,
    상기 보호막의 하부에 색필터를 형성하는 단계를 더 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
KR1020040082618A 2004-10-15 2004-10-15 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 Expired - Fee Related KR101090250B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040082618A KR101090250B1 (ko) 2004-10-15 2004-10-15 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP2005032965A JP4979892B2 (ja) 2004-10-15 2005-02-09 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
EP05106467.3A EP1648030B1 (en) 2004-10-15 2005-07-14 Organic thin film transistor array
TW094124201A TW200614855A (en) 2004-10-15 2005-07-15 Organic thin film transistor array and manufacturing method thereof
US11/186,744 US7342247B2 (en) 2004-10-15 2005-07-20 Organic semiconductor transistor with banks confining the semiconductor
CNB2005100875678A CN100495717C (zh) 2004-10-15 2005-07-27 有机薄膜晶体管阵列及其制造方法
US12/015,297 US7842538B2 (en) 2004-10-15 2008-01-16 Organic thin film transistor array and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040082618A KR101090250B1 (ko) 2004-10-15 2004-10-15 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060033481A true KR20060033481A (ko) 2006-04-19
KR101090250B1 KR101090250B1 (ko) 2011-12-06

Family

ID=35148809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082618A Expired - Fee Related KR101090250B1 (ko) 2004-10-15 2004-10-15 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Country Status (6)

Country Link
US (2) US7342247B2 (ko)
EP (1) EP1648030B1 (ko)
JP (1) JP4979892B2 (ko)
KR (1) KR101090250B1 (ko)
CN (1) CN100495717C (ko)
TW (1) TW200614855A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737448B2 (en) 2007-03-30 2010-06-15 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacture thereof
KR101236240B1 (ko) * 2006-06-07 2013-02-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101240657B1 (ko) * 2006-04-28 2013-03-08 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR101256544B1 (ko) * 2006-08-24 2013-04-19 엘지디스플레이 주식회사 유기 박막트랜지스터 액정표시장치 및 그 제조방법
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR20160032339A (ko) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
US9362513B2 (en) 2006-07-28 2016-06-07 Samsung Display Co., Ltd. Organic thin film transistor substrate and method of manufacturing the same

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1815541B1 (en) * 2004-11-09 2011-07-27 Creator Technology B.V. Self-aligned process to manufacture organic transistors
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
WO2007020553A2 (en) * 2005-08-12 2007-02-22 Polymer Vision Limited Field shield dielectric as a mask during semiconductor ink jet printing
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
JP4784382B2 (ja) * 2005-09-26 2011-10-05 ソニー株式会社 液晶表示装置
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101197059B1 (ko) 2006-07-11 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261605B1 (ko) * 2006-07-12 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101251376B1 (ko) * 2006-08-11 2013-04-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP2008047893A (ja) * 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR20080026989A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP2008109116A (ja) * 2006-09-26 2008-05-08 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP4935404B2 (ja) * 2007-02-16 2012-05-23 セイコーエプソン株式会社 電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器
KR101062108B1 (ko) * 2007-03-26 2011-09-02 파이오니아 가부시키가이샤 유기 반도체 소자 및 그 제조방법
US20080258138A1 (en) * 2007-04-23 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
GB2449926A (en) * 2007-06-08 2008-12-10 Seiko Epson Corp Method for manufacturing an electrolyte pattern
JP2009021477A (ja) 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
KR101393636B1 (ko) * 2007-07-24 2014-05-09 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100907255B1 (ko) * 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
JP5256676B2 (ja) * 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
KR101427707B1 (ko) * 2008-02-21 2014-08-11 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그의 제조 방법
JP2009204724A (ja) * 2008-02-26 2009-09-10 Toshiba Mobile Display Co Ltd 表示素子
US7718466B2 (en) * 2008-07-11 2010-05-18 Organicid, Inc. Performance improvements of OFETs through use of field oxide to control ink flow
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
KR101540341B1 (ko) 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR101557817B1 (ko) * 2008-12-15 2015-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101592015B1 (ko) * 2009-03-05 2016-02-05 삼성디스플레이 주식회사 액정 표시 장치
JP4605319B2 (ja) * 2009-03-13 2011-01-05 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法、及び薄膜トランジスタ
US8927971B2 (en) * 2009-04-06 2015-01-06 University Of Kentucky Research Foundation Semiconducting compounds and devices incorporating same
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
ITMI20102406A1 (it) 2010-12-27 2012-06-28 E T C Srl Una piattaforma comprendente un transistor organico ad effetto di campo per applicazioni mediche e biologiche
CN102646792B (zh) * 2011-05-18 2015-07-22 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法
CN102637636A (zh) 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
JP6040518B2 (ja) 2011-08-25 2016-12-07 ソニー株式会社 電子機器および半導体基板
WO2013072963A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
CN103367458B (zh) * 2012-04-03 2017-03-01 元太科技工业股份有限公司 薄膜晶体管及其制造方法
TWI500162B (zh) * 2012-04-03 2015-09-11 E Ink Holdings Inc 薄膜電晶體及其製造方法
TWI469360B (zh) * 2012-09-06 2015-01-11 Innocom Tech Shenzhen Co Ltd 顯示面板及顯示裝置
KR102027361B1 (ko) * 2013-02-13 2019-10-01 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
KR102373687B1 (ko) * 2015-05-11 2022-03-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
US11101294B2 (en) * 2018-10-19 2021-08-24 Sharp Kabushiki Kaisha Array substrate and display device
CN113644096B (zh) * 2021-07-22 2023-12-19 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2679057B1 (fr) * 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
US6326640B1 (en) 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
KR100268308B1 (ko) 1997-12-30 2000-10-16 구본준 액정표시장치 기판 및 그 제조방법
CN100550472C (zh) * 1998-03-17 2009-10-14 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP2000147551A (ja) * 1998-11-09 2000-05-26 Toshiba Corp 液晶表示装置
JP3850005B2 (ja) * 1999-03-03 2006-11-29 パイオニア株式会社 スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2000267073A (ja) 1999-03-19 2000-09-29 Nec Corp カラー液晶表示パネル及びその製造方法
KR100601193B1 (ko) 1999-04-17 2006-07-13 삼성전자주식회사 컬러패턴 온 어레이형 액티브 메트릭스 기판 및 이의 제조방법
DE60043441D1 (de) * 1999-07-21 2010-01-14 E Ink Corp Bevorzugte methode, elektrische leiterbahnen für dellen
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001264810A (ja) * 2000-03-21 2001-09-26 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US20040029310A1 (en) * 2000-08-18 2004-02-12 Adoft Bernds Organic field-effect transistor (ofet), a production method therefor, an integrated circut constructed from the same and their uses
GB0028877D0 (en) 2000-11-28 2001-01-10 Koninkl Philips Electronics Nv Liquid crystal displays
KR100397671B1 (ko) 2001-03-07 2003-09-17 엘지.필립스 엘시디 주식회사 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
TW490858B (en) 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
KR100399283B1 (ko) 2001-05-02 2003-09-26 권영수 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
JP5187994B2 (ja) * 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP3970583B2 (ja) * 2001-11-22 2007-09-05 株式会社東芝 半導体装置及びその製造方法
JP2003309268A (ja) 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP2003249658A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 有機半導体装置
JP2003309265A (ja) 2002-04-15 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP2003318190A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
JP4059004B2 (ja) * 2002-05-28 2008-03-12 凸版印刷株式会社 液晶表示装置用電極板の製造方法
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
JP4239560B2 (ja) 2002-08-02 2009-03-18 セイコーエプソン株式会社 組成物とこれを用いた有機導電性膜の製造方法
TW554525B (en) 2002-08-28 2003-09-21 Ind Tech Res Inst Organic integration device of thin film transistor and light emitting diode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240657B1 (ko) * 2006-04-28 2013-03-08 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR101236240B1 (ko) * 2006-06-07 2013-02-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
US9362513B2 (en) 2006-07-28 2016-06-07 Samsung Display Co., Ltd. Organic thin film transistor substrate and method of manufacturing the same
KR101256544B1 (ko) * 2006-08-24 2013-04-19 엘지디스플레이 주식회사 유기 박막트랜지스터 액정표시장치 및 그 제조방법
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
US7737448B2 (en) 2007-03-30 2010-06-15 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacture thereof
KR20160032339A (ko) * 2014-09-15 2016-03-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치

Also Published As

Publication number Publication date
JP4979892B2 (ja) 2012-07-18
KR101090250B1 (ko) 2011-12-06
JP2006114862A (ja) 2006-04-27
CN1761067A (zh) 2006-04-19
TW200614855A (en) 2006-05-01
EP1648030A2 (en) 2006-04-19
US7342247B2 (en) 2008-03-11
US20080131986A1 (en) 2008-06-05
EP1648030B1 (en) 2016-03-02
US7842538B2 (en) 2010-11-30
US20060081849A1 (en) 2006-04-20
EP1648030A3 (en) 2011-04-06
CN100495717C (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
KR101090250B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101133759B1 (ko) 전기 영동 표시 장치 및 그 제조 방법
KR101415560B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7919778B2 (en) Making organic thin film transistor array panels
KR20070014579A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101039024B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101061845B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101261608B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101122231B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101189218B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20100027828A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101112541B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070105446A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20211201

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20211201