KR20050122630A - Electroplating method - Google Patents
Electroplating method Download PDFInfo
- Publication number
- KR20050122630A KR20050122630A KR1020040048230A KR20040048230A KR20050122630A KR 20050122630 A KR20050122630 A KR 20050122630A KR 1020040048230 A KR1020040048230 A KR 1020040048230A KR 20040048230 A KR20040048230 A KR 20040048230A KR 20050122630 A KR20050122630 A KR 20050122630A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- metal
- electroplating method
- magnetic field
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000009713 electroplating Methods 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 14
- 239000003792 electrolyte Substances 0.000 claims abstract description 11
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 7
- 238000007598 dipping method Methods 0.000 claims abstract 2
- 238000007747 plating Methods 0.000 claims description 24
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims description 14
- 229910001431 copper ion Inorganic materials 0.000 claims description 14
- 239000011777 magnesium Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 28
- 229910052802 copper Inorganic materials 0.000 description 28
- 239000007789 gas Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/007—Electroplating using magnetic fields, e.g. magnets
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/56—Electroplating: Baths therefor from solutions of alloys
- C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 소정의 금속막이 형성될 영역이 정의된 웨이퍼 상에 금속 씨드층을 형성하는 단계와, 금속 이온이 포함된 전해액 및 전극이 구비되고, 상단부에는 전자석이 구비되어 자기장을 인가할 수 있는 전해조를 준비하는 단계와, 상기 금속 씨드층이 형성된 웨이퍼를 상기 전해조에 담그고, 상기 웨이퍼와 상기 전극에 전류가 흐르도록 하고, 상기 웨이퍼와 상기 전해액이 접촉하는 상기 전해조 상단부에 자기장을 걸어주어 상기 전해액에 함유된 금속 이온들이 상기 웨이퍼에 도금되도록 하는 단계를 포함하는 전기도금 방법을 제공한다. 본 발명에 의하면, 수 ㎛에서 수십 ㎛에 이르는 두꺼운 금속막을 증착할 수 있다.The present invention provides a method of forming a metal seed layer on a wafer in which a region in which a predetermined metal film is to be formed is defined, an electrolyte and an electrode including metal ions, and an electromagnet provided at an upper end thereof to apply a magnetic field. And dipping the wafer on which the metal seed layer is formed into the electrolytic cell, allowing current to flow through the wafer and the electrode, and applying a magnetic field to an upper end of the electrolytic cell in contact with the wafer and the electrolytic solution. It provides an electroplating method comprising the step of allowing the contained metal ions to be plated on the wafer. According to the present invention, a thick metal film ranging from several micrometers to several tens of micrometers can be deposited.
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로, 더욱 상세하게는 두꺼운 금속막을 증착할 수 있는 전기도금 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly thick Metal film can be deposited It relates to an electroplating method.
도금(plating)법에는 무전해도금(electroless plating)법과 전기도금(electroplating)법이 있다. 무전해도금법은 높은 종횡비(high aspect ratio)를 갖는 배선 구조에서도 우수한 갭필(gap filling) 특성과 고속 성장을 나타내나, 그레인 크기(grain size)가 작아 전자 이동도(Electro Migration; 이하 'EM'이라 함)에 대한 내성이 낮고 화학 반응도 복잡하여 제어가 어렵다는 단점이 있다. 전기도금법은 성장속도가 빠를 뿐만 아니라, 화학 반응이 비교적 간단하고, 취급이 쉬우며, 그레인 크기가 크고, 양호한 막질을 얻을 수 있으므로 EM에 대한 내성이 우수하다. 그러나, 도금법은 반드시 씨드층(seed layer)이 필요하다는 단점이 있다. Plating methods include the electroless plating method and the electroplating method. The electroless plating method shows excellent gap filling characteristics and fast growth even in a wiring structure having a high aspect ratio, but due to its small grain size, electromigration (EM) is referred to as 'EM'. It is disadvantageous in that it is difficult to control due to low resistance to complex chemical reactions. In addition to the fast growth rate, the electroplating method is excellent in resistance to EM because of relatively simple chemical reaction, easy handling, large grain size, and good film quality. However, the plating method has a disadvantage in that a seed layer is necessarily required.
전기도금법은 전기에너지를 이용하여 금속 또는 비금속 소자에 다른 금속의 피막을 만들어주는 방법이다. 외부로부터 전기에너지를 공급받아 물리적 또는 화학적 변화를 일으키는 것을 전기분해(electrolysis)라 하며, 전기분해시 전해조(electrolytic cell)는 양극(anode)과 음극(cathode)인 두 전극(electrode)과 이 두 전극 사이에 존재하는 전해질(electrolyte)로 구성된다. 즉, 금속의 전기도금은 도금 금속이 용해된 용액에 전도체 표면이 담긴 상태로 진행되며, 이 전도체 표면은 외부 전원 공급기에 전기적으로 연결되어 있으며, 전류는 전도체 표면을 통해 용액속으로 흘러 들어간다. 이렇게 되면 금속이온이 전자와 반응하여 금속이 만들어지며, 이러한 원리로 증착이 진행되게 된다. Electroplating is a method of forming a coating of another metal on a metal or nonmetal element using electric energy. Electrolysis is a process that receives electrical energy from the outside and causes physical or chemical changes. In electrolysis, an electrolytic cell includes two electrodes, an anode and a cathode, and these two electrodes. It consists of an electrolyte (electrolyte) which exists in between. That is, the electroplating of the metal proceeds with the surface of the conductor contained in the solution in which the plating metal is dissolved. The surface of the conductor is electrically connected to an external power supply, and current flows into the solution through the surface of the conductor. In this case, metal ions react with electrons to form metals, and deposition proceeds on this principle.
전기도금법을 이용한 구리배선 형성 방법은 물리기상증착 방법에 의해 구리 확산방지막과 구리 씨드층을 형성하고, 그 상부에 전기도금법에 의해 구리막을 형성하여 비아(via)나 트렌치(trench)를 매립한 후, 화학기계적 연마(chemical mechanical polishing) 공정에 의해 금속배선 형성 공정을 완료하고 있다. In the copper wiring formation method using the electroplating method, a copper diffusion barrier film and a copper seed layer are formed by a physical vapor deposition method, and a copper film is formed on the upper part by an electroplating method to fill vias or trenches. The metallization process is completed by a chemical mechanical polishing process.
그러나, 인덕터(inductor) 또는 RF-MEMS(Radio Frequency-Micro Electric Machanic System) 등에 적용되는 구리(Cu)막은 최소 수 ㎛에서 수십 ㎛에 이르는 두꺼운 구리막이 요구된다. 이러한 구리막을 종래의 방법인 전기도금법만으로만 증착을 하게 된다면 증착시간이 매우 오래 걸리며, 첨가제 소모량도 대폭 증가하게 되어 칩(chip)당 비용이 매우 증가하게 되는 문제점이 발생한다. However, a copper (Cu) film applied to an inductor or a Radio Frequency-Micro Electric Machanic System (RF-MEMS) or the like requires a thick copper film ranging from a few micrometers to several tens of micrometers. If the copper film is deposited only by the conventional electroplating method, the deposition time is very long, and the additive consumption is also greatly increased, resulting in a very high cost per chip.
본 발명이 이루고자 하는 기술적 과제는 수 ㎛에서 수십 ㎛에 이르는 두꺼운 금속막을 증착할 수 있는 전기도금 방법을 제공함에 있다. The technical problem to be achieved by the present invention is to provide an electroplating method capable of depositing a thick metal film ranging from several μm to several tens of μm.
본 발명은, 소정의 금속막이 형성될 영역이 정의된 웨이퍼 상에 금속 씨드층을 형성하는 단계와, 금속 이온이 포함된 전해액 및 전극이 구비되고, 상단부에는 전자석이 구비되어 자기장을 인가할 수 있는 전해조를 준비하는 단계와, 상기 금속 씨드층이 형성된 웨이퍼를 상기 전해조에 담그고, 상기 웨이퍼와 상기 전극에 전류가 흐르도록 하고, 상기 웨이퍼와 상기 전해액이 접촉하는 상기 전해조 상단부에 자기장을 걸어주어 상기 전해액에 함유된 금속 이온들이 상기 웨이퍼에 도금되도록 하는 단계를 포함하는 전기도금 방법을 제공한다. The present invention provides a method of forming a metal seed layer on a wafer on which a region in which a predetermined metal film is to be formed is defined, an electrolyte and an electrode containing metal ions, and an electromagnet at an upper end thereof to apply a magnetic field. Preparing an electrolytic cell, immersing a wafer having the metal seed layer in the electrolytic cell, allowing current to flow through the wafer and the electrode, and applying a magnetic field to an upper end of the electrolytic cell in contact with the wafer and the electrolytic solution. It provides an electroplating method comprising the step of causing the metal ions contained in the plating on the wafer.
상기 웨이퍼를 상기 전해조에 담근 후 상기 전극에 전류를 인가하기 전에, 상기 웨이퍼에 2㎃/㎠ 보다 같거나 적은 미세 전류를 인가하여 상기 금속 씨드층을 강화하는 단계를 더 포함할 수 있다. 상기 미세 전류는 직류 전류 또는 펄스 전류가 인가될 수 있다. The method may further include strengthening the metal seed layer by applying a fine current equal to or less than 2 mA / cm 2 to the wafer after the wafer is immersed in the electrolytic cell and before the current is applied to the electrode. The microcurrent may be a direct current or a pulse current.
상기 전해조에 상기 금속 이온과 다른 종류의 금속을 첨가하여 합금 도금이 이루어지도록 할 수 있다. 상기 금속 이온은 구리 이온이고, 상기 다른 종류의 금속은 붕소(B), 알루미늄(Al), 마그네슘(Mg) 또는 주석(Sn)일 수 있다. Alloy plating may be performed by adding a metal of a different type from the metal ion to the electrolytic cell. The metal ion is a copper ion, and the other kind of metal may be boron (B), aluminum (Al), magnesium (Mg), or tin (Sn).
상기 금속 이온이 상기 웨이퍼에 도금되도록 하는 단계 후에, 열처리를 실시하는 단계를 더 포함할 수 있다. After the step of allowing the metal ions to be plated on the wafer, it may further comprise the step of performing a heat treatment.
상기 자기장의 세기는 100∼1000 Gauss의 범위로 설정한다. 상기 전극의 포텐샬은 0.01∼500 A/㎠ 범위가 되도록 한다. The strength of the magnetic field is set in the range of 100 to 1000 Gauss. The potential of the electrode is in the range of 0.01 to 500 A / cm 2.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It doesn't happen. In the following description, when a layer is described as being on top of another layer, it may be present directly on top of another layer, with a third layer interposed therebetween. In the drawings, the thickness and size of each layer are exaggerated for clarity and convenience of explanation. Like numbers refer to like elements in the figures.
인덕터(inductor) 또는 RF-MEMS(Radio Frequency-Micro Electric Machanic System) 등에 적용되는 구리(Cu)막은 최소 수 ㎛에서 수십 ㎛에 이르는 두꺼운 구리막이 요구된다. A copper (Cu) film applied to an inductor or a radio frequency-micro electric machine system (RF-MEMS) requires a thick copper film ranging from a few micrometers to several tens of micrometers.
본 발명은 RF-MEMS(Radio Frequency-Micro Electric Machanic System) 2차원(2 Dimensional) 또는 3차원(3 Dimensional) 인덕터를 형성하는 방법에 있어서, 1∼100㎛ 정도의 매우 두꺼운 구리막을 형성할 수 있는 방법을 제시한다. 종래의 전기도금 방법을 적용할 경우 매우 장시간의 도금 시간으로 인하여 생산성 및 단가가 높아지는 문제점이 생기고 상용화가 어려운 문제점이 있었으나, 본 발명은 기존의 구리 전기도금(Electroplate) 공정에 자기장을 도입하여 전기도금 속도를 높이고 도금된 구리막의 조직을 보다 치밀하게 할 수 있는 장점이 있다. 즉, 구리 도금이 이뤄지는 웨이퍼와 구리 이온 전해액 사이에 자기장을 인가하여 자기장에 노출된 구리 이온이 자기장과 전류(구리 이온 운동방향)의 수직 방향으로 힘을 받아 구리 도금시 필요한 도금액 속의 구리 이온 농도를 웨이퍼 표면에서 지속적으로 매우 높임으로서 증착속도를 가속화시킬 수 있다. 따라서, 자기장층에 유입된 구리 이온은 웨이퍼 표면에 증착될 때까지 자기장층에 머물게 됨으로 도금 속도가 향상되고 보다 치밀한 구조의 구리 도금층을 얻을 수 있게 된다. 또한, 붕소(B), 알루미늄(Al), 마그네슘(Mg), 주석(Sn) 등의 합금 원소(alloying element)를 첨가하는 합금 도금(alloying plating) 방법에도 적용할 수 있으며, 합금 도금에 의한 산화저항성 및 신뢰성도 높일 수 있는 장점이 있다. The present invention provides a method for forming a Radio Frequency-Micro Electric Machanic System (RF-MEMS) two-dimensional or three-dimensional inductor, which can form a very thick copper film having a thickness of about 1 to 100 µm. Give a way. When the conventional electroplating method is applied, productivity and unit cost increase due to a very long plating time, and commercialization is difficult. However, the present invention provides electroplating by introducing a magnetic field in a conventional copper electroplating process. There is an advantage to increase the speed and to make the structure of the plated copper film more dense. That is, by applying a magnetic field between the copper plating wafer and the copper ion electrolytic solution, the copper ions exposed to the magnetic field are forced in the vertical direction of the magnetic field and the current (copper ion movement direction) to adjust the concentration of copper ions in the plating solution required for copper plating. By continuously increasing very high at the wafer surface, the deposition rate can be accelerated. Therefore, the copper ions introduced into the magnetic field layer stays in the magnetic field layer until it is deposited on the wafer surface, thereby improving the plating speed and obtaining a more dense copper plating layer. In addition, the present invention can also be applied to an alloy plating method in which alloying elements such as boron (B), aluminum (Al), magnesium (Mg), and tin (Sn) are added. It also has the advantage of increasing resistance and reliability.
이하에서 본 발명의 바람직한 실시예에 따른 전기도금법을 설명한다. Hereinafter, an electroplating method according to a preferred embodiment of the present invention will be described.
먼저, 금속 배선 형태의 패턴이 형성된 웨이퍼 상에 금속 씨드층(108)을 형성한다. 금속 씨드층(108)은 PVD, CVD 또는 원자층 증착(Atomic Layer Deposition; ALD) 방법을 이용하여 구리(Cu)로 형성할 수 있다. 금속 씨드층(108)은 500Å 내지 1500Å 정도의 두께로 형성한다. 금속 씨드층은 자기장을 인가하지 않고 형성한다. First, the metal seed layer 108 is formed on a wafer on which a metal wiring pattern is formed. The metal seed layer 108 may be formed of copper (Cu) using PVD, CVD, or atomic layer deposition (ALD). The metal seed layer 108 is formed to a thickness of about 500 kPa to 1500 kPa. The metal seed layer is formed without applying a magnetic field.
이어서, 금속 씨드층이 형성된 웨이퍼를 전해조(bath)에 담그고, 자기장을 인가하여 금속막의 전기도금을 진행한다. 전해조는 전극(electrode)과 전해질(electrolyte)로 구성된다. 즉, 금속의 전기도금은 도금 금속이 용해된 용액에 웨이퍼 표면이 담긴 상태로 진행되며, 전극과 웨이퍼 표면은 외부 전원 공급기에 전기적으로 연결되어 있으며, 전류는 웨이퍼 표면을 통해 용액속으로 흘러 들어간다. 이렇게 되면 금속이온이 전자와 반응하여 금속이 만들어지며, 이러한 원리로 증착이 진행되게 된다. Subsequently, the wafer on which the metal seed layer is formed is immersed in an electrolytic bath, and a magnetic field is applied to electroplat the metal film. The electrolyzer consists of an electrode and an electrolyte. That is, the electroplating of the metal proceeds in a state where the wafer surface is immersed in a solution in which the plating metal is dissolved, the electrode and the wafer surface are electrically connected to an external power supply, and current flows into the solution through the wafer surface. In this case, metal ions react with electrons to form metals, and deposition proceeds on this principle.
전기도금은 -10℃∼80℃ 정도의 온도에서 실시할 수 있으며, 인가하는 전극 포텐샬(electrode potential)은 0.01∼500 A/㎠ 정도의 범위일 수 있다. 상기 금속막은 구리막일 수 있다. Electroplating may be carried out at a temperature of about -10 ℃ to 80 ℃, the electrode potential applied (electrode potential) may be in the range of 0.01 to 500 A / ㎠. The metal film may be a copper film.
전기도금 반응은 전해액(electrolyte)의 조성 및 인가 전류 등에 의해 많은 영향을 받으며, 전기도금 시작 단계(전극에 전류를 인가하기 전에)에서 웨이퍼에 2㎃/㎠ 정도 이하의 미세 전류 인가를 통하여 씨드층을 강화시킨다. 미세 전류를 인가하는 방법은 DC(direct current) 방법이나 펄스(pulse) 방법을 적용할 수 있다. The electroplating reaction is greatly influenced by the composition of the electrolyte and the applied current, and the seed layer is applied through the microcurrent of about 2 mA / cm 2 or less to the wafer at the start of electroplating (before applying the current to the electrode). To strengthen. As a method of applying a fine current, a direct current (DC) method or a pulse method may be applied.
금속 씨드층을 강화하는 단계 후에, 자기장을 인가하여 전기도금을 실시하는 단계를 진행한다. 구리 전기도금 전해조(bath)의 상단부, 즉 웨이퍼와 구리 이온 전해액이 접촉하는 부위에 자기장을 걸어준다. 가기장의 발생원은 전자석을 이용하여 자기장의 세기를 조절할 수 있도록 하고 자기장이 미치는 깊이를 조절하기 위해 여러 층의 전자석(30)을 도 1에 도시된 바와 같이 전해조(10) 주변에 설치할 수 있다. 자기장의 세기는 100∼1000 Gauss의 범위로 설정한다. 구리 도금이 이루어지는 웨이퍼(W)와 구리 이온 전해액(20) 사이에 자가장을 인가하여 자기장에 노출된 구리 이온이 자기장과 전류(구리 이온 운동방향)의 수직 방향으로 힘을 받아 구리 도금시 필요한 전해액 속의 구리 이온 농도를 웨이퍼 표면에서 지속적으로 매우 높임으로서 증착 속도를 가속화시키게 된다. 자기장층에 유입된 구리 이온은 웨이퍼 표면에 증착될 때까지 자기장층에 머물게 됨으로 도금 속도가 향상된다. After the step of strengthening the metal seed layer, the step of applying the magnetic field to perform the electroplating. The magnetic field is applied to the upper end of the copper electroplating bath, i.e., the contact area between the wafer and the copper ion electrolyte. The source of the burial field may be installed around the electrolytic cell 10 as shown in FIG. 1 in order to adjust the strength of the magnetic field using an electromagnet and to control the depth of the magnetic field. The strength of the magnetic field is set in the range of 100 to 1000 Gauss. Electrolyte required during copper plating by applying magnetic field between wafer W and copper ion electrolyte 20 where copper plating is performed and copper ions exposed to magnetic field are forced in the vertical direction of magnetic field and current (copper ion movement direction) By increasing the concentration of copper ions in the wafer continuously at the wafer surface, the deposition rate is accelerated. Copper ions entering the magnetic field layer stay in the magnetic field layer until deposited on the wafer surface, thereby increasing the plating rate.
한편, 구리 합금 도금(alloying plating)도 실시할 수 있는데, 구리배선 영역에만 1∼1500Å 범위의 두께로 안정하게 형성할 수 있다. 구리 합금 도금은 단일 스텝(step) 또는 다단계 도금법이 가능하며, DC 도금(direct current plating) 또는 펄스 도금(pulse plating)법도 가능하다. 첨가하는 합금 원소로는 붕소(B), 알루미늄(Al), 마그네슘(Mg), 주석(Sn) 등을 사용할 수 있으며, 그 농도는 0.1∼99.9 원자퍼센트(atomic percent) 정도까지 가능하다. 즉, 알루미늄(Al), 마그네슘(Mg), 주석(Sn) 등이 주성분으로 구리(Cu)가 미량 성분 포함되는 경우를 포함한다. On the other hand, copper alloy plating can also be performed, but it can be stably formed with a thickness in the range of 1 to 1500 kW only in the copper wiring region. Copper alloy plating may be performed in a single step or multi-step plating method, and also may be a direct current plating or pulse plating method. Boron (B), aluminum (Al), magnesium (Mg), tin (Sn) and the like may be used as the alloying element to be added, and the concentration may be up to about 0.1 to 99.9 atomic percent. That is, aluminum (Al), magnesium (Mg), tin (Sn), and the like include copper (Cu) as a main component when a trace component is included.
구리 전기도금 후 50∼500℃의 온도 범위에서 열처리를 실시한다. 열처리는 1초∼10시간 정도의 범위에서 실시한다. 열처리는 질소(N2) 가스, 수소(H2) 가스, 아르곤(Ar) 가스, 또는 이들 가스의 조합 분위기에서 실시한다.After copper electroplating, heat treatment is performed in a temperature range of 50 to 500 ° C. Heat treatment is performed in the range of 1 second-about 10 hours. The heat treatment is carried out in nitrogen (N 2 ) gas, hydrogen (H 2 ) gas, argon (Ar) gas, or a combination atmosphere of these gases.
본 발명의 바람직한 실시예에 따른 전기도금법은 RF-MEMS를 이용하여 2차원 또는 3차원 인덕터를 구현하는 경우에 적용이 가능할 뿐만 아니라, RF-CMOS 소자에도 적용이 가능함은 물론이다. The electroplating method according to the preferred embodiment of the present invention is applicable not only to the case of implementing a two-dimensional or three-dimensional inductor using RF-MEMS, but also to the RF-CMOS device.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 전기도금법을 이용하여 금속배선을 형성하는 방법을 설명하기 위하여 도시한 단면도들이다.2 to 5 are cross-sectional views illustrating a method of forming a metal wiring using an electroplating method according to a preferred embodiment of the present invention.
도 2를 참조하면, 반도체 기판(100) 상에 층간절연막(102)을 형성한다. 반도체 기판(100)에는 도시하지는 않았지만 웰(well), 소자분리막, 트랜지스터, 커패시터, 금속 배선 등이 형성되어 있을 수 있다. 층간절연막(102)은 저유전 상수값을 갖는 절연물질, 예컨대 PSG(Phosphorus Silicate Glass), USG(Undoped Silicate Glass), PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate), HDP(High Density Plasma) 등으로 형성하는 것이 바람직하다. Referring to FIG. 2, an interlayer insulating film 102 is formed on a semiconductor substrate 100. Although not shown in the semiconductor substrate 100, a well, an isolation layer, a transistor, a capacitor, a metal wiring, and the like may be formed. The interlayer insulating film 102 may be formed of an insulating material having a low dielectric constant, such as Phosphorus Silicate Glass (PSG), Undoped Silicate Glass (USG), Plasma Enhanced-Tetra Ethyl Ortho Silicate (PE-TEOS), High Density Plasma (HDP), and the like. It is preferable to form.
층간절연막(102)을 패터닝하여 반도체 기판(100)에 형성된 트랜지스터 또는 금속배선 등의 하부 도전층(미도시)과 연결하기 위한 트렌치와 같은 다마신 패턴(104)을 형성한다. 상기 다마신 패턴(104)은 싱글 다마신(single damascene) 또는 듀얼 다마신(dual damascene) 패턴일 수 있다. 이렇게 다마신 패턴(104)이 형성되면 하부 도전층(미도시)이 노출되며, 하부 도전층의 표면에 형성된 자연 산화막 또는 오염 물질을 제거하기 위하여 세정 공정을 실시한다. The interlayer insulating layer 102 is patterned to form a damascene pattern 104 such as a trench for connecting to a lower conductive layer (not shown) such as a transistor or a metal wiring formed in the semiconductor substrate 100. The damascene pattern 104 may be a single damascene or a dual damascene pattern. When the damascene pattern 104 is formed, the lower conductive layer (not shown) is exposed, and a cleaning process is performed to remove the natural oxide film or contaminants formed on the surface of the lower conductive layer.
도 3을 참조하면, 다마신 패턴(104)이 형성된 반도체 기판(100) 상에 단차를 따라 배리어막(106)을 형성한다. 배리어막(108)은 Ti막, TiN막, Ta막, TaN막, WN막, TiAlN막, TiSiN막 및 TaSiN막 중 적어도 하나의 막을 이용하여 형성하는 것이 바람직하다. 예컨대, 배리어막(106)으로 TaN막과 Ta막을 각각 100Å과 200Å 정도의 두께로 형성할 수 있다. Referring to FIG. 3, the barrier layer 106 is formed along a step on the semiconductor substrate 100 on which the damascene pattern 104 is formed. The barrier film 108 is preferably formed using at least one of a Ti film, a TiN film, a Ta film, a TaN film, a WN film, a TiAlN film, a TiSiN film, and a TaSiN film. For example, as the barrier film 106, a TaN film and a Ta film can be formed to a thickness of about 100 mW and 200 mW, respectively.
이어서, 배리어막(106) 상에 단차를 따라 금속 씨드층(108)을 형성한다. 금속 씨드층(108)은 PVD, CVD 또는 원자층 증착(Atomic Layer Deposition; ALD) 방법을 이용하여 구리(Cu)로 형성할 수 있다. 금속 씨드층(108)은 500Å 내지 1500Å 정도의 두께로 형성한다. Next, the metal seed layer 108 is formed on the barrier film 106 along the step. The metal seed layer 108 may be formed of copper (Cu) using PVD, CVD, or atomic layer deposition (ALD). The metal seed layer 108 is formed to a thickness of about 500 kPa to 1500 kPa.
도 1 및 도 4를 참조하면, 금속 씨드층(108) 상에 자기장을 인가하여 전기도금법으로 금속막(110)을 증착한다. 상기 금속막(110)은 구리(Cu)막으로 형성할 수 있다. 전기도금 반응은 전해액(electrolyte)(20)의 조성 및 인가 전류 등에 의해 많은 영향을 받으며, 전기도금 시작 단계에서 2㎃/㎠ 정도 이하의 미세 전류 인가를 통하여 씨드층(108)을 강화시킨다. 미세 전류 인가 방법은 DC(direct current) 방법이나 펄스(pulse) 방법을 적용할 수 있다. 1 and 4, a magnetic field is applied on the metal seed layer 108 to deposit the metal film 110 by electroplating. The metal film 110 may be formed of a copper (Cu) film. The electroplating reaction is greatly influenced by the composition of the electrolyte 20 and the applied current. The electroplating reaction strengthens the seed layer 108 by applying a microcurrent of about 2 mA / cm 2 or less at the start of electroplating. The microcurrent application method may be a direct current method or a pulse method.
전기도금은 -10℃∼80℃ 정도의 온도에서 실시할 수 있으며, 인가하는 전극 포텐샬(electrode potential)은 0.01∼500 A/㎠ 정도의 범위일 수 있다. Electroplating may be carried out at a temperature of about -10 ℃ to 80 ℃, the electrode potential applied (electrode potential) may be in the range of 0.01 to 500 A / ㎠.
자기장을 인가하기 위한 전자석(30)은 구리 전기도금 전해조(bath)(10)의 상단부, 즉 웨이퍼(W)와 구리 이온 전해액(20)이 접촉하는 부위에 설치하여 자기장을 걸어준다. 자기장의 세기는 100∼1000 Gauss의 범위로 설정한다. The electromagnet 30 for applying the magnetic field is installed at the upper end of the copper electroplating bath 10, that is, the contact area between the wafer W and the copper ion electrolyte solution 20 to apply a magnetic field. The strength of the magnetic field is set in the range of 100 to 1000 Gauss.
이어서, 금속막(110)의 결정 조직(grain morphology)을 바꾸기 위하여 열처리를 실시한다. 상기 열처리는 열처리는 질소(N2) 가스, 수소(H2) 가스, 아르곤(Ar) 가스, 또는 이들 가스의 조합 분위기에서, 50∼500℃ 범위의 온도에서 1초∼10시간 정도 실시하는 것이 바람직하다.Subsequently, heat treatment is performed to change the grain morphology of the metal film 110. The heat treatment may be performed for about 1 second to 10 hours at a temperature ranging from 50 to 500 ° C. in a nitrogen (N 2 ) gas, hydrogen (H 2 ) gas, argon (Ar) gas, or a combination atmosphere of these gases. desirable.
도 5를 참조하면, 전기도금법으로 금속막(110)이 형성된 반도체 기판(100)을 화학기계적 연마(Chemical Mechanical Polishing)하여 평탄화하여 금속배선을 형성한다. 상기 화학기계적 연마는 층간절연막(102)이 노출될 때까지 실시한다. Referring to FIG. 5, the semiconductor substrate 100 on which the metal film 110 is formed by electroplating is chemically polished to form a metal wiring. The chemical mechanical polishing is performed until the interlayer insulating film 102 is exposed.
종래의 전기도금 방법을 적용할 경우 매우 장시간의 도금 시간으로 인하여 생산성 및 단가가 높아지는 문제점이 생기고 상용화가 어려운 문제점이 있었으나, 본 발명은 기존의 구리 전기도금(Electroplate) 공정에 자기장을 도입하여 전기도금 속도를 높이고 도금된 구리막의 조직을 보다 치밀하게 할 수 있는 장점이 있다.When the conventional electroplating method is applied, productivity and unit cost increase due to a very long plating time, and commercialization is difficult. However, the present invention provides electroplating by introducing a magnetic field in a conventional copper electroplating process. There is an advantage to increase the speed and to make the structure of the plated copper film more dense.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation by a person of ordinary skill in the art within the scope of the technical idea of this invention is carried out. This is possible.
도 1은 본 발명의 실시예에 따른 전기도금법을 적용하는 전해조를 개략적으로 도시한 도면이다. 1 is a view schematically showing an electrolytic cell applying the electroplating method according to an embodiment of the present invention.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 전기도금법을 이용하여 금속배선을 형성하는 방법을 설명하기 위하여 도시한 단면도들이다. 2 to 5 are cross-sectional views illustrating a method of forming a metal wiring using an electroplating method according to a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 전해조 20: 전해액10: electrolytic cell 20: electrolyte solution
30: 전자석 W: 웨이퍼30: electromagnet W: wafer
100: 반도체 기판 102: 층간절연막100 semiconductor substrate 102 interlayer insulating film
104: 다마신 패턴 106: 배리어막104: damascene pattern 106: barrier film
108: 금속 씨드층 110: 금속막 108: metal seed layer 110: metal film
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048230A KR20050122630A (en) | 2004-06-25 | 2004-06-25 | Electroplating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048230A KR20050122630A (en) | 2004-06-25 | 2004-06-25 | Electroplating method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050122630A true KR20050122630A (en) | 2005-12-29 |
Family
ID=37294420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040048230A Withdrawn KR20050122630A (en) | 2004-06-25 | 2004-06-25 | Electroplating method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050122630A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10034381B2 (en) | 2015-07-24 | 2018-07-24 | Korea Institute Of Machinery & Materials | Flexible substrate having a via-hole with a conductive material and a method for manufacturing the same |
| CN117187910A (en) * | 2023-08-28 | 2023-12-08 | 福建金石能源有限公司 | Electroplating method of heterojunction solar cell metal grid line |
-
2004
- 2004-06-25 KR KR1020040048230A patent/KR20050122630A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10034381B2 (en) | 2015-07-24 | 2018-07-24 | Korea Institute Of Machinery & Materials | Flexible substrate having a via-hole with a conductive material and a method for manufacturing the same |
| CN117187910A (en) * | 2023-08-28 | 2023-12-08 | 福建金石能源有限公司 | Electroplating method of heterojunction solar cell metal grid line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5972192A (en) | Pulse electroplating copper or copper alloys | |
| US6881318B2 (en) | Dynamic pulse plating for high aspect ratio features | |
| US7135404B2 (en) | Method for applying metal features onto barrier layers using electrochemical deposition | |
| US6720248B2 (en) | Method of forming metal interconnection layer in semiconductor device | |
| CN1327479C (en) | Method of manufacturing electronic device | |
| US6294467B1 (en) | Process for forming fine wiring | |
| US7799684B1 (en) | Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers | |
| KR20160135771A (en) | Electrochemical plating methods | |
| KR102206291B1 (en) | Electrolyte and process for electroplating copper onto a barrier layer | |
| WO2003063209A2 (en) | Copper interconnect doped with carbon and silicon | |
| JP6474410B2 (en) | Copper electrodeposition bath containing electrochemically inert cations | |
| CN102939408B (en) | Copper electroplating composition and method of filling cavities in semiconductor substrates using same | |
| US7442267B1 (en) | Anneal of ruthenium seed layer to improve copper plating | |
| US7169700B2 (en) | Metal interconnect features with a doping gradient | |
| KR20140144665A (en) | Electrochemical deposition on a workpiece having high sheet resistance | |
| JP2013524019A (en) | Seed layer deposition in microscale structures | |
| US20250125151A1 (en) | Electrolyte and Deposition of a Copper Barrier Layer in a Damascene Process | |
| KR100283108B1 (en) | Copper wiring formation method of semiconductor device | |
| KR20050122630A (en) | Electroplating method | |
| JP2023544833A (en) | Process for making 3D NAND flash memory | |
| KR100421913B1 (en) | Method for forming interconnect structures of semiconductor device | |
| WO2003085713A1 (en) | Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects | |
| KR100451767B1 (en) | Method for forming interconnect structures of semiconductor device | |
| TWI314592B (en) | Copper plating of semiconductor devices using intermediate immersion step | |
| KR100472856B1 (en) | Method of forming a metal wiring in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040625 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20041006 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |