KR20050117330A - Method of making isolation layer of semiconductor device - Google Patents
Method of making isolation layer of semiconductor device Download PDFInfo
- Publication number
- KR20050117330A KR20050117330A KR1020040042617A KR20040042617A KR20050117330A KR 20050117330 A KR20050117330 A KR 20050117330A KR 1020040042617 A KR1020040042617 A KR 1020040042617A KR 20040042617 A KR20040042617 A KR 20040042617A KR 20050117330 A KR20050117330 A KR 20050117330A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- device isolation
- photoresist pattern
- trapezoidal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체제조방법에 관한 것으로, 더욱 상세하게는 사다리꼴 모양의 트렌치를 갖는 반도체소자의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method, and more particularly, to a method of forming a device isolation film of a semiconductor device having a trapezoidal trench.
본 발명의 실시예에 따른 반도체소자 소자분리막 형성방법은 반도체기판 상부에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 하여 사다리꼴 모양의 트렌치를 형성하는 단계; 및 절연물질을 침적하여 상기 트렌치를 매립시키는 단계를 포함하는 것을 특징으로 한다.A method of forming a semiconductor device isolation layer according to an embodiment of the present invention includes forming a photoresist pattern on an upper surface of a semiconductor substrate; Forming a trapezoidal trench using the photoresist pattern as an etching mask; And burying the trench by depositing an insulating material.
Description
본 발명은 반도체제조방법에 관한 것으로, 더욱 상세하게는 사다리꼴 모양의 트렌치를 갖는 반도체소자의 소자분리막 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method, and more particularly, to a method of forming a device isolation film of a semiconductor device having a trapezoidal trench.
반도체장치의 고집적화에 따라 미세화 기술의 하나인 소자분리에 관한 연구개발이 활발히 진행되고 있다. 소자분리의 영역의 형성은 모든 제조공정 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진(margin)을 좌우하게 되므로, 이를 효과적으로 극복하기 위해서는 필드절연막의 단차를 평탄화할 수 있는 기술이 요구되고 있다.BACKGROUND With the high integration of semiconductor devices, research and development on device isolation, which is one of the miniaturization techniques, is being actively conducted. Formation of the device isolation region is an initial step in all manufacturing process steps, and depends on the size of the active area and the process margin of the post process step. There is a demand for technology.
일반적으로 반도체장치의 제조에 널리 이용되는 선택적 산화에 의한 소자 분리 방법(LOCal Oxdation of Silicon; 이하 LOCOS라 칭함)은 측면산화에 의한 버즈비크(Bird's beak)현상, 열공정으로 유발되는 버퍼층 응력에 의한 기판실리콘의 결정결합 및 채널저지를 위해 이온주입된 불순물의 재분포 등의 문제로 반도체장치의 전기적 특성향상 및 고집적화 추세에 난점이 되고 있다.In general, LOCal Oxidation of Silicon (LOCOS), which is widely used in the manufacture of semiconductor devices, is referred to as `` Bird's beak '' due to lateral oxidation and buffer layer stress caused by thermal processes. Problems such as the redistribution of impurities implanted for ion crystal implantation and channel blocking of substrate silicon have become a problem in the improvement of electrical characteristics and high integration of semiconductor devices.
상기 LOCOS방법의 문제점을 개선하기 위한 방법의 하나로 반도체기판을 식각하여 트렌치를 형성하고, 여기에 절연물질을 매립하여 소자분리층을 형성하는 쉘로우 트렌치 분리(Shallow Trench Isolation;이하 STI라 칭함) 방법이 제안되었다. 이 STI방법은 소자분리막의 형성에 있어서 상기 LOCOS류와 같이 열산화공정에 의하지 않으므로, 열산화 공정으로 인해 유발되는 상기 LOCOS류의 단점들을 어느 정도 줄일 수 있으며, 기술적으로 STI의 깊이를 조절함으로써 1G DRAM급 이상의 고집적화에 필요한 0.2㎛이하의 폭을 갖는 소자분리층의 형성이 가능하게 되었다.As a method for improving the problem of the LOCOS method, a shallow trench isolation method (hereinafter, referred to as STI) which forms a trench by etching a semiconductor substrate and embeds an insulating material therein, forms a device isolation layer. Proposed. Since the STI method is not based on the thermal oxidation process like the LOCOS in forming the device isolation film, the disadvantages of the LOCOS caused by the thermal oxidation process can be reduced to some extent, and technically by adjusting the depth of the STI. It is possible to form a device isolation layer having a width of 0.2 탆 or less, which is required for higher integration than DRAM grade.
도 1은 종래의 STI방법에 의한 소자분리막이 형성된 반도체소자의 단면도이다. 1 is a cross-sectional view of a semiconductor device in which a device isolation film is formed by a conventional STI method.
도 1을 참조하면, 제 1트랜지스터 영역(20)과 제 2트랜지스터 영역(30) 사이에는 상기 제 1트랜지스터 영역(20)과 제 2트랜지스터 영역(30)을 전기적으로 분리시키기 위한 소자분리막(10)이 형성되어 있다.Referring to FIG. 1, an isolation layer 10 for electrically separating the first transistor region 20 and the second transistor region 30 between the first transistor region 20 and the second transistor region 30. Is formed.
상기 소자분리막(10)은 도 1에서 볼 수 있는 바와 같이 직사각형 형태로 식각되어 있다.The device isolation layer 10 is etched in a rectangular shape as shown in FIG. 1.
그러나 웨이퍼의 면적을 효율적으로 사용하기 위해서는 소자분리막의 폭을 점점 더 좁게 해야 하고 이로 인해 소자분리막의 깊이는 점점 더 깊어져야만 하는데 반도체소자가 점점 고집적화 되면서 소자분리막의 깊이를 깊게 하는 데에도 한계가 있다는 문제점이 있다. However, in order to effectively use the area of the wafer, the width of the device isolation film must be narrower and narrower. As a result, the device isolation film must be deeper and deeper. As semiconductor devices become more integrated, there is a limit to deepening the device isolation film. There is a problem.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로 본 발명의 목적은 소자분리막의 깊이를 줄이면서도 소자분리 기능을 향상시킬 수 있는 반도체소자의 소자분리막 형성방법을 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of improving the device isolation function while reducing the depth of the device isolation film.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체소자 소자분리막 형성방법은 반도체기판 상부에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 하여 사다리꼴 모양의 트렌치를 형성하는 단계; 및 절연물질을 침적하여 상기 트렌치를 매립시키는 단계를 포함하는 것을 특징으로 한다. A method of forming a semiconductor device isolation layer according to an embodiment of the present invention for achieving the above object comprises the steps of forming a photoresist pattern on the semiconductor substrate; Forming a trapezoidal trench using the photoresist pattern as an etching mask; And burying the trench by depositing an insulating material.
바람직한 실시예에 있어서, 상기 트렌치 매립단계는: 상기 트렌치가 형성된 반도체기판 상부에 절연막을 증착하는 단계; 상기 절연막 상부에 감광막 패턴을 형성한 후 상기 트렌치부분에 증착된 절연막을 이방성 식각하는 단계; 상기 식각된 부분에 절연물질을 매립하는 단계를 포함한다.In a preferred embodiment, the trench filling step includes: depositing an insulating film on the semiconductor substrate on which the trench is formed; Anisotropically etching the insulating film deposited on the trench after forming a photoresist pattern on the insulating film; Embedding an insulating material in the etched portion.
바람직한 실시예에 있어서, 상기 트렌치 형성단계는 감광막의 패턴부분의 경사를 이용하여 사다리꼴의 트렌치를 형성한다. In a preferred embodiment, the trench forming step forms a trapezoidal trench using the inclination of the pattern portion of the photosensitive film.
이하, 본 발명에 따른 반도체 제조장치의 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 이하의 도면을 참조하여 설명되는 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. Hereinafter, an embodiment of a semiconductor manufacturing apparatus according to the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention described with reference to the drawings are provided to more fully describe the present invention to those skilled in the art related to the present invention.
도 2는 본 발명의 실시예에 따른 사다리꼴 모양의 소자분리막이 형성된 반도체소자의 단면도이고, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 사다리꼴 모양의 소자분리막이 형성되는 단계들을 설명하기 위한 도면이다.2 is a cross-sectional view of a semiconductor device in which a trapezoidal device isolation film is formed in accordance with an embodiment of the present invention, and FIGS. 3A to 3E are diagrams for describing steps of forming a trapezoidal device isolation film according to an embodiment of the present invention. to be.
도 2에서 볼 수 있는 바와 같이 본 발명의 실시예에 따른 사다리꼴 모양의 소자분리막은 제 1트랜지스터영역(200)과 제 2트랜지스터영역(300) 사이에 사다리꼴 모양의 트렌치(100)가 형성되고 그 안에 절연물을 매립하는 형태로 되어 있다.As shown in FIG. 2, in the trapezoidal device isolation layer according to the exemplary embodiment of the present invention, a trapezoidal trench 100 is formed between the first transistor region 200 and the second transistor region 300 and formed therein. It is in the form of embedding insulator.
도면을 참조하여 본 발명의 실시예에 따른 사다리꼴 모양의 소자분리막을 형성하는 방법에 대하여 설명하면 다음과 같다. Hereinafter, a method of forming a trapezoidal device isolation layer according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
먼저, 도 3a에서와 같이 반도체기판(410)위에 감광막를 형성한 후 노광공정을 통하여 감광막을 패터닝하여 감광제 패턴(420)을 형성한다. 이때, 도 3a에서와 같이 감광막에 형성되는 감광막패턴(420)이 비스듬한 경사를 갖도록 패터닝을 하여야 한다.First, as shown in FIG. 3A, a photoresist film is formed on a semiconductor substrate 410, and then the photoresist pattern is patterned through an exposure process to form a photoresist pattern 420. In this case, as shown in FIG. 3A, the photoresist pattern 420 formed on the photoresist should be patterned to have an oblique inclination.
다음, 도 3b에서와 같이 상기 감광막 패턴(420)을 식각마스크로 하여 상기 반도체기판(410)을 식각하여 트렌치(100)를 형성한다. 이 식각공정에서 도 3a에서와 같이 식각마스크 기능을 하는 감광막패턴은 비스듬한 경사를 가지므로 상기 트렌치(100)는 상기 감광막패턴(420)과 거의 유사한 경사를 갖는 사다리꼴 모양으로 형성된다. 다만 상기 사다리꼴은 사다리꼴의 아랫변의 길이가 윗변의 길이의 두 배가 넘지 않도록 하는 것이 바람직하다. Next, as illustrated in FIG. 3B, the semiconductor substrate 410 is etched using the photoresist pattern 420 as an etch mask to form the trench 100. In this etching process, as illustrated in FIG. 3A, the photoresist pattern having an etching mask has an oblique inclination, and thus the trench 100 has a trapezoidal shape having an inclination substantially similar to that of the photoresist pattern 420. However, the trapezoid is preferably such that the length of the lower side of the trapezoid does not exceed twice the length of the upper side.
다음, 도 3c에서와 같이 상기 트렌치(100)가 형성된 기판 전 면에 산화공정을 진행시켜 기판 표면 및 트렌치 내부에 열산화 등의 방법으로 산화막(430)을 형성한다. 상기 산화막 형성은 상기 트렌치 형성을 위한 식각공정에 의해 기판의 실리콘 성분이 손상되므로 이러한 손상된 실리콘 성분을 회복시키기 위한 것이다. Next, as shown in FIG. 3C, an oxidation process is performed on the entire surface of the substrate on which the trench 100 is formed to form an oxide film 430 on the substrate surface and the trench by thermal oxidation. The oxide film is formed to recover the damaged silicon component because the silicon component of the substrate is damaged by the etching process for forming the trench.
다음, 도 3d에서와 같이 형성된 산화막을 제거한다.Next, the oxide film formed as in FIG. 3D is removed.
다음, 도 3e에서와 같이, 상기 트렌치(100)에 산화실리콘 등과 같은 절연물(110)을 매립한다. Next, as shown in FIG. 3e, an insulator 110, such as silicon oxide, is embedded in the trench 100.
도 4a 내지 도 4d는 트렌치에 절연물을 매립하는 과정을 구체적으로 설명하기 위한 도면이다. 4A to 4D are views for explaining a process of embedding an insulator in a trench in detail.
도면들을 참조하면, 도 4a에서 보이는 바와 같은 사다리꼴 모양의 트렌치가 형성된 반도체기판(410) 상부에 절연막(121)을 증착한다. 도 4b는 절연막(121)이 증착된 상태의 반도체기판을 보여주는 도면이다. 다음, 상기 절연막이 형성된 반도체기판(410) 상부에 감광막패턴을 형성한다. 이때 상기 감광막패턴은 상기 감광막패턴을 식각마스크로 하여 형성되는 트렌치의 모양이 상기 반도체기판(410) 상부에 형성된 사다리꼴 모양의 트렌치의 상변을 한 변으로 하는 직사각형 모양의 트렌치가 형성될 수 있도록 하는 패턴을 갖는다.Referring to the drawings, an insulating film 121 is deposited on the semiconductor substrate 410 on which the trapezoidal trench as shown in FIG. 4A is formed. 4B is a diagram illustrating a semiconductor substrate in which an insulating layer 121 is deposited. Next, a photosensitive film pattern is formed on the semiconductor substrate 410 on which the insulating film is formed. In this case, the photoresist pattern is a pattern in which a trench formed by using the photoresist pattern as an etch mask may have a rectangular trench having an upper side of a trapezoidal trench formed on the semiconductor substrate 410. Has
따라서, 상기 감광막 패턴을 식각마스크로 하여 식각공정을 거친 후에는 도 4c에서 볼 수 있는 바와 같은 직사각형 모양의 트렌치가 형성되고 상기 절연막(121)은 일부 절연물(122)만 남기고 제거된다.Therefore, after the etching process using the photoresist pattern as an etching mask, a rectangular trench as shown in FIG. 4C is formed, and the insulating layer 121 is removed leaving only a portion of the insulator 122.
다음, 도 4d에서와 같이 상기 직사각형의 트렌치에 절연물을 매립하기 위하여 상기 반도체기판(410)위에 절연막(123)을 증착한다,Next, as shown in FIG. 4D, an insulating film 123 is deposited on the semiconductor substrate 410 to fill an insulator in the rectangular trench.
절연막을 증착한 후에는 화학기계적 연마(CMP : Chemical Mechanical Polishing)공정을 거쳐 일부 절연막(123,122)만을 남기고 반도체기판(410) 상부의 나머지 절연물들은 제거된다. After the deposition of the insulating layer, a chemical mechanical polishing (CMP) process is performed, and only some insulating layers 123 and 122 are left, and the remaining insulators on the semiconductor substrate 410 are removed.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. In the above, the configuration and operation of the circuit according to the present invention are shown in accordance with the above description and drawings, but this is merely an example, and various changes and modifications are possible within the scope without departing from the spirit and scope of the present invention. Of course.
상술한 바와 같이, 본 발명에 의하면 반도체소자의 소자분리막의 깊이를 깊게 하지 않고서도 소자간의 분리기능을 향상시킬 수 있다는 장점이 있다.As described above, according to the present invention, there is an advantage in that the separation function between devices can be improved without increasing the depth of the device isolation film of the semiconductor device.
도 1은 종래의 STI방법에 의한 소자분리막이 형성된 반도체소자의 단면도.1 is a cross-sectional view of a semiconductor device in which a device isolation film is formed by a conventional STI method.
도 2는 본 발명의 실시예에 따른 사다리꼴 모양의 소자분리막이 형성된 반도체소자의 단면도.2 is a cross-sectional view of a semiconductor device having a trapezoidal device isolation film according to an embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 사다리꼴 모양의 소자분리막이 형성되는 단계들을 설명하기 위한 도면.3A to 3E are views for explaining steps of forming a trapezoidal device isolation film according to an embodiment of the present invention.
도 4a 내지 도 4d는 트렌치에 절연물을 매립하는 과정을 구체적으로 설명하기 위한 도면.4A to 4D are views for explaining a process of embedding an insulator in a trench in detail.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100 : 트렌치 410 : 반도체기판100: trench 410: semiconductor substrate
420 : 감광막 패턴 430 : 산화막 420: photosensitive film pattern 430: oxide film
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040042617A KR20050117330A (en) | 2004-06-10 | 2004-06-10 | Method of making isolation layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040042617A KR20050117330A (en) | 2004-06-10 | 2004-06-10 | Method of making isolation layer of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050117330A true KR20050117330A (en) | 2005-12-14 |
Family
ID=37290752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040042617A Withdrawn KR20050117330A (en) | 2004-06-10 | 2004-06-10 | Method of making isolation layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050117330A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101120169B1 (en) * | 2008-03-07 | 2012-02-27 | 주식회사 하이닉스반도체 | Method for manufacturing the semiconductor device |
| KR20190142272A (en) * | 2018-06-15 | 2019-12-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Negatively sloped isolation structures |
-
2004
- 2004-06-10 KR KR1020040042617A patent/KR20050117330A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101120169B1 (en) * | 2008-03-07 | 2012-02-27 | 주식회사 하이닉스반도체 | Method for manufacturing the semiconductor device |
| KR20190142272A (en) * | 2018-06-15 | 2019-12-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Negatively sloped isolation structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001176959A (en) | Semiconductor device and method of manufacturing the same | |
| KR100318640B1 (en) | Manufacturing method of semiconductor device | |
| US7879665B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| KR20050117330A (en) | Method of making isolation layer of semiconductor device | |
| KR100278883B1 (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100312656B1 (en) | Method for fabricating bc-soi device | |
| JP4180809B2 (en) | Manufacturing method of semiconductor device | |
| KR100493012B1 (en) | Trench element isolation | |
| KR20030002702A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR100587084B1 (en) | Manufacturing method of semiconductor device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR100373710B1 (en) | manufacturing method of shallow trench isolation of semiconductor devices | |
| KR20030055794A (en) | Method for forming isolation layer of semiconductor device | |
| KR100624329B1 (en) | Method of Enhancement of Device Separator Insulation of Semiconductor Devices | |
| KR100861791B1 (en) | Manufacturing method of semiconductor device | |
| KR100632053B1 (en) | Method for manufacturing device isolation film of semiconductor device | |
| KR20030059411A (en) | Forming method for field oxide of semiconductor device | |
| KR100700282B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100700283B1 (en) | Trench Formation for Device Separation in Semiconductor Devices | |
| KR19980040647A (en) | Device Separation Method of Semiconductor Device | |
| KR20030001965A (en) | Method for fabricating semiconductor device | |
| KR20070001553A (en) | Device Separating Method of Semiconductor Device | |
| KR20020010806A (en) | Method of forming isolation in semiconductor device | |
| KR20050009873A (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040610 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |