[go: up one dir, main page]

KR20050115861A - 템플릿된 클러스터 어셈블링된 와이어 - Google Patents

템플릿된 클러스터 어셈블링된 와이어 Download PDF

Info

Publication number
KR20050115861A
KR20050115861A KR1020057014581A KR20057014581A KR20050115861A KR 20050115861 A KR20050115861 A KR 20050115861A KR 1020057014581 A KR1020057014581 A KR 1020057014581A KR 20057014581 A KR20057014581 A KR 20057014581A KR 20050115861 A KR20050115861 A KR 20050115861A
Authority
KR
South Korea
Prior art keywords
substrate
particles
contacts
deposition
clusters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020057014581A
Other languages
English (en)
Inventor
시몬 앤쏘니 브라운
제임스 고돈 패트리지
Original Assignee
나노 클러스터 디바이스즈 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노 클러스터 디바이스즈 리미티드 filed Critical 나노 클러스터 디바이스즈 리미티드
Publication of KR20050115861A publication Critical patent/KR20050115861A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/014Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1094Conducting structures comprising nanotubes or nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전자 장치에 사용하기 위한 전기적 도전 와이어형 구조의 제조방법 및 상기 방법에 의해 형성된 장치에 관한 것이다. 상기 구조를 제조하는 방법 중 하나의 예는 와이어형 구조의 형성을 조력하는 표면 템플릿을 사용한 도전 입자들의 어셈블리에 의존한다. 상기 구조는 나노스케일로 제조될 수 있지만 마이크론스케일로도 제조될 수 있다.

Description

템플릿된 클러스터 어셈블링된 와이어{TEMPLATED CLUSTER ASSEMBLED WIRES}
본 발명은 전자 장치에 사용하기 위한 전기적 도전(導電) 와이어형 구조의 제조방법 및 상기 방법에 의해 형성된 장치에 관한 것이다. 배타적인 것은 아니지만 보다 구체적으로, 본 발명은 와이어형 구조의 형성을 조력하는 표면 템플릿(surface template)을 사용한 도전 입자들의 어셈블리에 의해서 상기 구조를 나노스케일(nanoscale) 뿐만 아니라 마이크론 스케일(micron scale)로 제조하는 방법에 관한 것이다.
나노기술은 21세기의 핵심적인 기술로서 간주되어 왔다. 이러한 기술은 전자 장치, 광학장치 및 광전자 장치를 미터(m)의 수 십억 분의 1의 스케일로 제조하는 능력에 집중되고 있다. 향후 위 장치들은 신규 컴퓨팅(computing) 및 통신기술을 지원하고 광대한 배열의 소비자 제품에 도입될 것이다.
나노스케일 장치를 제조하는 것은 다수의 이점이 존재한다. 가장 간단한 경우로 상기 장치는 종래 상용 장치(예컨대, 집적 회로에 사용된 트랜지스터)보다 훨씬 소형화되어서 증가된 패킹 밀도, 보다 낮은 전력소모 및 보다 높은 속도를 위한 기회를 제공한다. 또한, 이러한 소형 장치는 보다 큰 스케일로 제조된 것과는 근본적으로 상이한 특성을 보유할 수 있으며, 때문에 그러한 장치는 완전히 신규한 장치 적용을 위한 기회를 제공한다.
이 분야의 목표 중 하나는 양자 물리학의 법칙을 사용하여 나노 구조로 된 장치를 개발하는 것이다. 양자 원리로 작동하는 100㎚ 이하의 치수를 갖는 전기장치(예컨대, 단일 전자 트랜지스터 및 양자 와이어)는 일반적으로 오로지 저온(-100℃ 미만)에서만 검증되었다. 이제, 상기 목표는, 충분한 범위의 양자 효과 및 신규 장치 기능성이 실온에서 사용 가능하므로 이들 동일한 장치 개념을 오로지 수 ㎚만의 크기를 갖는 구조로 변환하는 것이다. 실제로, 뒤에서 논의하는 바와 같이, 몇몇 프로토타입(prototype) 나노스케일 장치는 비교적 높은 온도에서 상기 양자 효과를 입증할 수 있도록 제조되었다. 그러나, 하기에서도 논의되듯이 상기 장치가 상업적 적용성을 추구하기 전에 극복되어야할 다수의 목표가 여전히 존재한다.
일반적으로, 나노스케일 장치를 제조함에 있어서는 '하향식(top-down)' 및 '상향식(bottom up)'과 같은 2가지의 별개의 접근법이 존재한다.
'하향식' 접근법에 있어서는 리쏘그래피(lithography) 및 에칭(etching)의 조합에 의해 장치를 생성한다. 분해능 한계(resolution limit)는 예를 들어 리쏘그래피 공정에 사용된 광의 파장에 의해 결정된다. 즉, 리쏘그래피는 높은 처리량을 갖는 고도로 현상되고 신뢰할만한 기술이기는 하지만 (UV 방사를 사용하는) 현 상태의 기술에서는 고비용으로만 10㎚ 이하의 치수를 갖는 장치를 달성할 수 있다. 다른 리쏘그래피 기법(예컨대, 전자 비임 리쏘그래피)은 (원칙적으로는) 보다 높은 분해능을 제공하기는 하지만 훨씬 느린 처리량으로 제공한다.
'상향식' 접근법은 나노스케일 빌딩 블록(nanoscale building blocks)으로부터 장치의 어셈블리를 제안하는 즉시 나노스케일 분해능을 달성하지만, 이러한 접근법은 통상 빌딩 블록을 어셈블링하는데 요구될 수 있는 곤란함, 비용 및 오랜 기간 등의 다른 문제를 수반한다. 핵심적인 문제는, 각 접근법에 고유한 문제점들을 우회하면서 두 접근법의 최상의 특징부를 취하는 장치를 제조할 수 있도록 하향식 및 상향식 접근법을 조합시킬 수 있느냐는 것이다.
이러한 접근법들의 조합을 사용하려는 종래 기술의 예는 카본 나노튜브로부터 트랜지스터를 매우 성공적으로 제조한 것이다(참조문헌 1). 콘택트는 리쏘그래피를 사용하여 제조되고, 나노스케일 빌딩 블록(㎚ 두께의 카본 나노튜브 형태)은 콘택트 사이에 도전 경로를 제공하는데 사용된다. 양자 이동효과(quantum transport effects)를 나타내고 집적회로에 사용된 Si-MOSFET의 것과 비교될 수 있는 트랜지스터 특성을 가져서 대체로 상업적 적용에 사용할 수 있는 이들 트랜지스터는 참조문헌 2 및 3에 도시되어 있다. 그러나, 단일의 나노튜브를 분리시키고 조작(manipulating)하여 재생 가능한 장치를 형성함에 있어서의 곤란함은 광범위한 상업적인 사용을 방해할 수 있다. 따라서 도전 콘택트 사이에 나노스케일 와이어 구조를 형성하기 위한 새로운 기법의 개발이 기술적으로 중요한 문제점이다.
나노 와이어 형성방법에 대한 개괄적인 배경
나노스케일 와이어의 형성에 대한 간단한 접근법 중 하나는 불과 몇 개의 원자 직경을 갖는 파괴점(breaking point)에 근접할 때까지 큰 와이어를 신장시키는 것이다(예컨대, 참조문헌 4 참조; 유사한 효과는 터널링 현미경의 스캐닝을 사용함으로써 달성될 수 있다). 이 점에서, 파괴 접합점(break junction)은 양자화된 도전을 나타낼 수 있다. 이 기법은 흥미롭기는 하지만 일반적으로 제어하기가 곤란하여서 그러한 기법은 장치 형성에는 잘 맞지 않으며, 다중 단자 장치는 용이하게 달성될 수 없으므로 항상 단일 와이어만이 제조될 수 있다.
또 다른 접근법은 좁은 와이어 및/또는 ㎚ 스케일로 이격된 콘택트들(contacts)를 달성하기 위해 리쏘그래피와 전자화학적 기법의 조합을 사용하는 것이다. Cu의 전자화학적 침착은 양자화된 도전의 관측을 허용하고 화학적 센서는 이들 나노와이어로부터 개발되었다(참조문헌 6). 이들 장치는 유망하기는 하지만, 그것들이 상업적 적용에 있어서 충분히 조절 가능하게 또는 재현 가능하게 제조될 수 있거나, 또는 다중 단자 또는 다른 전자 장치가 상기 방법을 사용하여 제조될 수 있다는 것이 입증되어야 하는 문제가 남는다.
참조문헌 7은 이산화규소 기판에서 리쏘그래피적으로 정의된 두 개의 전극 사이에 유전성 매질 중에 현탁된 개별적인 나노와이어를 위치시키는데 사용된 전기장 조력 어셈블리 기법을 기술한다. 정렬을 유발시키는 힘은 인가된 교호 전기장에서 나노와이어 분극의 결과이다. Au 나노와이어(직경 350㎚)는 나노다공성 알루미나 막으로 전착시키는 것을 사용하여 형성된다. 이러한 방법은 전술한 길이 및 횡단 영역의 고품질 접촉된 나노와이어를 효과적이고 잘 조절된 방식으로 제공한다. 그러나, 중복 전착 및 와이어 적용공정, 및 그 와이어의 예비제조를 요구한다. 대조적으로는, 모멘텀 유도된 클러스터 나노와이어는 최종적으로 연결하는 장치 콘택트들 사이에서 직접 형성되며, 와이어의 형성 및 본 공정에 고유한 자가 접촉을 감지하는 능력이 중요한 이점이다.
참조문헌 8에 있어서 초미세 나노와이어는 액체 용융물을 나노다공성 알루미나 막으로 주입함으로써 합성된다. 13㎚의 작은 직경, 30 내지 50㎛의 길이 및 7.1×1010cm-2의 높은 패킹 밀도를 갖는 넓은 면적(10×15mm)의 평행한 와이어가 제조되었다. 나노와이어 어레이의 광학 흡수 스펙트럼은 이러한 비스무트 나노와이어가 2차원 속박효과로 인하여 반금속 대 반도체 전이를 수행하는 것을 나타낸다. 이러한 방법은 나노다공성 알루미나를 선택된 나노와이어 물질로 충전시키는 것을 포함하는 다른 방법과 유사하다. 진공주입은 기법의 개선을 나타내며 전착을 사용하여 가능한 것 보다 훨씬 작은 와이어 직경의 획득을 허용한다. 이러한 방법은 미접촉 나노와이어를 제공하기는 하지만 길이의 규정을 허용하고 매우 높은 수율을 제공한다.
나노와이어는 비스무트 및 크롬-질화물로 구성된 신선하게 성장된 박막의 표면으로부터 초당 수 ㎛의 속도로 (실온에서) 자발적으로 압출되었다(참조문헌 9). 이러한 복합 박막에서 고 압축 응력은 나노와이어 형성을 유발시킬 수 있는 구동력이다. 이러한 나노와이어 제조방법은 실행하기는 단순하지만 접촉된 나노와이어를 초래하지 않으며 균일한 폭 또는 길이의 나노와이어를 생성하지도 않는다.
나노접합은 규소 상의 콘택트(contact)(100㎚ 분리)들 사이에서 전착되는 구리 와이어로 형성되었다(참조문헌 10). 콘택트-콘택트 콘덕턴스는 원하는 값에 이를 때까지 모니터링되었고, 도금 포텐셜은 피드백 회로를 사용하여 조절되었다. 포텐셜을 역전시키는 경우 나노스케일의 폭 및 높이로 내려간 설정된 구리 접속을 얇게 하는 것을 허용하였다. 이러한 방법은 수행된 콘택트로 기판에서 조절된 전착을 기본으로 한다. 폭이 수 ㎚이고 양자 속박 특성을 나타내는 목을 갖는 와이어가 형성되었다. 형성되는 각각의 콘택트에 대해 도금 능력을 모니터링하고 역전시키는 요건은 아마도 이러한 기법이 상기 나노접합의 높은 수율 생산을 위해 스케일링될 수 없는 것을 의미한다. 또한, 상기 방법은 진정한 나노와이어를 생산하는데 적합하지 못하다.
원자 클러스터의 침착을 통해서 달성된 장치
국제적으로 몇몇 그룹에서는, 이미 간단한 증발 기법(예를 들어, 참조문헌 12 및 13)에 의해 형성되는 나노스케일 입자인 원자 클러스터를 사용하여 수 ㎚ 스케일의 구조가 형성될 수 있다는 제안(참조문헌 11)에 대해 관심을 가지고 있었다(참조문헌 14). 클러스터가 기판을 가로질러 확산된(참조문헌 15) 다음 소정의 표면 특징부로 일렬로 정렬되어 클러스터 체인 구조를 생성할 수 있음(참조문헌 16, 17 및 18)을 알게 되었다. 그러나 이 경우, 그 체인들은 대체적으로 불완전하며(갭을 갖고) 아직까지도 비도전 기판의 전기적 콘택트에 그 체인들을 연결하지 못하고 있다. 이러한 접근법은 와이어의 폭이 클러스터의 스케일에 의해 제어되기 때문에 유망하지만, 유효한 기판에 실제적인 장치를 형성하기 위해서 클러스터를 위치시키는 문제는 여전히 해결되어야 한다.
원자 클러스터를 사용하여 형성된 장치는 참조문헌 8, 19 및 20에 보고되어 있으며, 클러스터의 네트워크는 전자비임 리쏘그래피를 사용하여 정의된 두 개의 콘택트 사이에서 이온비임 침착 방법(참조문헌 15)을 사용하여 형성된다. 이 작업에서 클러스터는 원자 증기(atomic vapour)의 침착에 의해 형성되고 기판으로 예비형성된 나노입자의 침착에 의해서는 형성되지 않는다. 이 장치는 T=77K에서 쿨롱 차단 효과(Coulomb Blockade effect)를 나타내지만(참조문헌 8) 실온에서의 양자효과는 명확히 나타나지 않는다. 이 작업에서 AuPd 및 Au의 클러스트만이 사용되고, 중요하게는, 이들 장치에서 클러스터 네트워크를 통한 도전은 터널링에 의한 것이었다. 도전 경로의 제어가능한 형성을 야기하는 방법은 설명되어 있지 않으며, 두 개의 단자 장치만이 설명되어 있어서, 위에서 설명한 나노튜브 트랜지스터와 유사한 장치는 형성되지 않았다.
단일 나노스케일 입자를 포함하는 다수의 장치(참조문헌 21, 22 및 23 참조)가 제조되었다. 이들 장치는 잠재적으로 매우 강력하지만, 동일하게 빌딩 블록을 어셈블링하는데 요구될 수 있는 비용 및 긴 기간과 연관된 문제점에 쉽게 노출된다. 장치 대 장치 재생산성 및 나노입자의 배치의 어려움은 부가적인 문제일 수 있다. 또한 이들 장치의 바람직한 실시양태에 있어서는 터널링 전류가 장벽 두께에 대해 지수적으로 의존하기 때문에 나노입자가 장치 성능에 매우 중요한 특성을 갖는 터널 장벽에 의해 콘택트로부터 분리되도록 요구된다. 몇몇 경우에 있어서 스캐닝 터널링 현미경의 사용은 느린 그리고 측정가능하지 않은 제조 공정을 유발시킨다. 이 분야의 최근 진전은 터널링이 발생하는 섬(island)으로서 단일 원자를 사용하여 제조되는 제 1 단일 전자 트랜지스터를 야기하였다(참조문헌 23). 이것은 중요한 성과이고 제조에서 자기 어셈블리의 소자는 매력적이지만, 이러한 장치는 여전히 상업용 제품으로서는 부족하고 사용된 방법은 대규모 스케일 생산에는 적합하지 않을 수 있다.
습식 화학 방법(참조문헌 21 참조)은 나노스케일 장치의 제조에 유용하고 나노입자를 위치시킴에 있어서의 곤란함을 극복하는 방법으로서 몇가지 가능성을 제공하였다. 이들 기법은 향후에도 긴요하겠지만, 이들 기법을 사용하여 형성할 수 있는 나노입자 유형에는 나노입자를 끌어당기기 위해 특정 부위를 코딩하는데 있어서의 곤란함과 같은 제약이 있으며, 스케일링을 위한 그들의 적합성과 관련된 해결되지 않은 과제가 여전히 존재한다.
끝으로 금속 나노입자의 필름의 여과에 대해 몇몇 실험(참조문헌 24, 25, 26, 27, 28 및 29 참조)이 수행되었음을 설명한다. 전형적으로 나노입자는 전기적 콘택트 사이에 침착되고, 도전의 분명한 개시(a clear onset of conduction)는 퍼콜레이션 임계값(percolation threshold)에서 관측될 수 있다. 최근에서야 비로소 막이 나노스케일의 전체 치수를 갖는(즉, 콘택트 분리가 작은)막에서의 퍼콜레이션이 연구되었고 나노스케일 장치를 형성하는 방법으로서 유용한 것으로 제안되었다(참조문헌 30). 이러한 제안의 핵심은 퍼콜레이션 임계값 또는 그 근처에서 와이어형 구조의 형성이 전기적 콘택트의 기하학에 의해서 조절될 수 있다는 것을 인식하는 것이다.
템플릿된 나노와이어 어셈블리 방법
폭이 50㎚로 다운(down)된 Au 나노와이어의 다량의 어레이가 V형 그루빙(grooving)된 InP 기판에서 제조되었다(참조문헌 31). 포토레이지스트 및 이방성 에칭(etching)의 홀로그래피 레이저 간섭 노출을 사용하여 InP(001)의 표면을 200㎚ 주기(톱니)를 갖는 V형 그루브(groove)로 패턴화하였다. 이어서 패턴화된 기판을 잘 조절된 습식 에칭공정을 사용하여 나노와이어로 구조화된 Au 박막으로 피복시켰다. 여기서 논의된 클러스터 어셈블링된 나노와이어는 유사한 기판 표면형태(topography)를 사용하고 두가지 접근법은 모두 존재하는 장치 콘택트 주위에 나노와이어를 형성하는 능력을 제공한다. 상기 습식 에칭 공정은 등방성이고 일정한 모니터링을 요구하게 된다. 패턴화된 포토레지스트 주위를 에칭할 때 자주 목격되는 촉진된 언더컷 효과(undercut effect)를 피하기 위해서는 주의를 요한다. 이것은 수율을 저하시키고 노동집약적임을 입증할 수 있는 가공단계를 구성한다.
폭이 50 내지 120㎚ 범위인 AuFe 나노와이어는 V형 그루브(톱니) 패턴화된 InP 기판으로 Au 및 Fe의 경사 공증발에 의해서 제조되었다(참조문헌 32). 이들 나노와이어의 자기특성은 자화를 통해서 조사되었고 자기저항 측정치는 4.2 내지 300K이었다. 이러한 공정은 V형 그루빙된 규소 채널 중의 클러스터 어셈블리에 사용된 것과 유사한 기판 표면형태를 재차 제공하며 접촉된 평평한 나노와이어를 생성하는 염가이고 잠재적으로 고수율의 수단이지만 그것이 원자 침착을 사용하기 때문에 클러스터 침착의 이점을 다시 사용하지는 못한다.
Cu 클러스터는 포레지스트의 (2 내지 5㎛의) 라인으로 패턴화된 Si(111) 표면으로 침착된 Cu 원자로부터의 체인에서 형성되었다. 노출된 표면에서 얇은 Cu 층 이외에 커다란 (150㎚ 이하) 클러스트가 Si와 레지스트 스트립(resist strip) 사이의 경계에서 응집한다. 이러한 클러스트는 포토레지스트의 해리 후에 잔류한다. 이러한 방법의 주요한 단점은 예비패턴화된 기판에 의해 제공된 분리가 부족하다는 점이다. 레지스트 계단 가장자리에서 응집된 클러스트 이외에 중요한 막이 미피복된 규소표면 위에 존재한다. 따라서 나노와이어는 알려지지 않은 저항의 박막에 의해 쌍으로 접속된다. 클러스터의 크기가 조절될 수 있는지가 불명확하고, 리쏘그래피의 통상의 제한은 와이어의 폭이 결정될 수 있는 분해능에 적용한다.
CaF1 및 CaF2 클러스터는 규소(111) 상의 계단 가장자리를 따라 어셈블링되었고 페로센 분자의 광분해를 통한 Fe 나노와이어의 후속적인 침착을 위한 마스크로서 사용되었다. 이러한 기법은 예비 형성된 콘택트의 사용을 방해하는 규소 표면의 광대한 예비처리를 수반하고 상기 방법으로 고수율 적용에 대한 스케일링을 방지할 수 있다.
참조문헌 35에 있어서 Au 클러스터는 용액으로부터 포토레지스트로 예비 패턴화된 이산화규소 표면 위로 침착되었다. 포토레지스트의 제거 후 우세적인 클러스터 축적이 레지스트 구조의 가장자리를 따라 관측되었다(참조문헌 33). 참조문헌 33의 방법의 주요한 단점은 예비 패턴화된 기판에 의해 제공된 분리가 부족하다는 점이지만 참조문헌 35에서는 이산화규소 기판의 처리에 의해 친수성이 되게 하여서 상기 단점을 극복하였다. 산재하는(stray) Au 섬은 여전히 포토레지스트 가장자리 나노와이어 사이의 영역에서 형성되며, 따라서 상기 나노와이어를 근접 팩킹시키는 포텐셜이 상쇄된다. 와이어의 형성을 위한 표준 리쏘그래피 기법에 대한 신뢰성은 문제로 남는다.
15㎚ 내지 1㎛ 범위의 직경 및 500㎛ 이하의 길이를 갖는 금속 몰리브덴 와이어는 2단계 과정으로 제조되었다(참조문헌 36 및 37). 산화몰리브덴 와이어는 계단 가장자리에서 선택적으로 전착된 다음 500℃에서 수소기체를 감소시켜 Mo를 수득하였다. 이어서, 금속 와이어는 폴리스티렌 필름에 매립되었고 흑연전극 표면을 이탈하였다. 도전을 측정하였고, 그 도전은 벌크 몰리브덴의 그것과 대등하였다. 참조문헌 37에서 이러한 기법을 사용하여 수소 감지 적용을 위한 팔라듐 메소와이어 어레이를 생성하였다. 이러한 방법은 커다란 포텐셜을 나타내고 대규모 스케일 적용이 입증되었지만 폴리스티렌 담체 기판은 다수의 전자 장치 어셈블리에 적합하지 않을 것이고, 초기 기판으로부터의 와이어의 이탈은 와이어에 치명적인 중요한 영향을 줄 수 있는 비교적 조악한 과정이다.
주변의 CaF2 표면들 상에 주기적인 나노스케일 Ag-와이어의 제조는 그것들이 이온 비임 연마된 CaF2 표면에 형성된 계단들에 축적될 때까지 AFM 선단에 의해 움직이는 직경 3㎚의 Ag 클러스터을 사용함으로써 달성된다. 나노와이어가 형성되는 속도는 순수 과학적 적용 이외에는 현실적이지 못하다.
침착된 금 클러스터로부터의 서열화된 어셈블리의 형성은 2 내지 8㎚의 금 나노결정을 사용하여 달성되었다(참조문헌 39). 응집이 목격되었고 충돌 에너지가 40eV 미만인 한 매우 좁은 크기범위를 갖는 손상되지 않은 나노결정이 침착될 수 있다. 충돌후 나노결정의 후속적인 표면 움직임은 클러스터-클러스터 충돌을 일으키고, 이것은 커다란 클러스터(4㎚ 초과)에 있어서는 응집을 생성하지만 소형 클러스터(3.5㎚ 미만)에 있어서는 완전한 융합 및 대략적으로 구형의 대칭을 갖는 보다 대형의 응집된 클러스터로의 재형성을 일으킨다. 응집은 탄소막의 결합부위에서 증강된다. 참조문헌 40에서 샘플은 작용성화된 흑연표면의 예비형성된 금 클러스터의 침착에 의해서 생성된다. 표면 결함은 포커스 이온 비임(FIB) 나노인그루빙 기법을 사용하여 수득된다. 탄소/흑연막(참조문헌 39 및 40) 상의 클러스터의 어셈블리를 위한 방법의 주요한 이점은 현실적인 최종 목표로 되는 극소전자공학으로 나노장치를 집적시키기 위한 순서에서 규소(비패시베이션(unpassivate) 또는 패시베이션(passivate))가 선택된 기판 물질이고 탄소는 단순히 부적절하다.
발명의 목적
본 발명의 목적은 나소스케일 또는 마이크론스케일의 와이어형 구조를 제조하는 방법, 및/또는 상기 하나 이상의 단점을 극복하거나 또는 공중에게 적어도 유용한 대안을 제공하는 그로부터 형성된 장치를 제공하는 것이다.
발명의 요약
본 발명의 제 1 양상에 따르면, 하기 단계 a. 내지 d.로 구성되거나 그 단계들을 포함하는, 기판에 적어도 입자들의 단일 도전 체인(conducting chain)을 형성하는 방법이 제공된다:
a. 기판 표면을 개질시켜 표면형태 특징부를 제공하거나 또는 표면형태 특징부를 기판 표면에서 아이덴티파이닝(identifying)하는 단계;
b. 복수의 입자들을 제조하는 단계;
c. 복수의 입자들을 기판에 침착시키는 단계; 및
d. 입자들의 도전 체인을 형성하는 단계.
바람직하게는 하기 추가적인 단계가 존재한다:
i. 둘 이상의 콘택트를 기판 표면에 형성하는 단계.
상기 단계 i.는,
- 단계 a.에 앞서서, 다음에 또는 동시에 실시되며 침착은 콘택트들 사이의 영역에서 있으며, 입자들의 도전 체인은 콘택트들 사이에 존재하거나, 또는
- 단계 d. 다음에 실시하며 콘택트들은 입자들의 도전 체인이 그들 사이에 놓여서 그들 사이에서 전기적 도전을 제공하도록 배치될 수 있다.
바람직하게는 개질은 기판 표면에서 계단, 오목부 또는 융기부의 형성을 포함한다.
바람직하게는 개질은 실질적으로 V형인 횡단면을 갖는 그루브 또는 역 피라미드 구조의 형성을 포함하며, 이것은 바람직하게는 실질적으로 콘택트들 사이에서 수행한다.
바람직하게는 표면 개질 단계는,
·에칭의 사용을 포함하고 기판 물질에서 결정형태학 평면의 상이한 에칭 속도의 이점을 취하고/하거나
·리쏘그래피를 포함한다.
바람직하게는 입자들을 0.5㎚ 내지 10마이크론으로 사이징(sizing)하며 0.5㎚ 내지 100마이크론의 폭의 체인을 제공한다.
바람직하게는 입자들은 V형 그루브의 크기보다 작으며, 바람직하게는 체인은 폭에 있어서 다수의 입자일 수 있다.
바람직하게는 입자들은 동일하거나 동일하지 않은 원소일 수 있는 둘 이상의 원자로 이루어진다.
보다 바람직하게는 입자들은 나노입자이며 0.5㎚ 내지 100마이크론의 체인을 제공한다.
바람직하게는 입자들의 도전 체인의 형성은 입자들의 이동(migration), 미끄러짐(sliding), 바운딩(bouncing) 또는 기타 동작에 또는 적어도 부분적으로는 침착 이전에 입자들에게 부여된 운동 에너지에 기인한 기판의 표면에 의존한다.
바람직하게는 100마이크론 미만의 거리, 바람직하게는 1,000㎚ 미만의 거리로 분리되는 2개의 콘택트이다.
바람직하게는 와이어의 길이는 콘택트들 사이의 간격, V형 그루브의 길이 또는 기타 표면 개질에 의해 정의된다.
바람직하게는 나노입자들은 균일하거나 불균일한 크기일 수 있으며 나노입자들의 평균 직경은 0.5㎚ 내지 1,000㎚이다.
바람직하게는 나노입자 제조 및 침착 단계는 불활성 기체의 집합체를 통해서이며 나노입자들은 동일 원소이거나 동일하지 않은 원소일 수 있는 복수의 원자들로 구성된 원자 클러스터이다.
바람직하게는 기판은 절연물질 또는 반도체 물질이고, 보다 바람직하게는 기판은 규소, 질화규소, 산화규소, 산화알루미늄, 인듐 주석 산화물, 게르마늄, 비소화 갈륨 또는 기타 III 내지 V족 반도체, 수정 또는 유리로부터 선택된다.
바람직하게는 나노입자들은 비스무트, 안티몬, 알루미늄, 규소, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터로부터 선택된다.
바람직하게는 콘택트는 리쏘그래피에 의해서 형성된다.
바람직하게는 입자들의 체인의 성질은 다음 중 하나 이상에 의해 조절된다:
·기판의 부분(들) 내에서 또는 위에서 입자들의 밀도 또는 미끄러지거나 달라붙거나 또는 바운딩하는 능력에 영향을 주도록 기판으로의 클러스터의 침착의 입사각의 조절,
·기판의 부분(들) 내에서 또는 위에서 입자들의 밀도 또는 미끄러지거나 달라붙거나 또는 바운딩하는 능력에 영향을 주도록 기판의 표면형태 특징부의 각도의 조절,
·기체 압력 및/또는 불활성 기체 집합체의 원천의 노즐 직경 및/또는 노즐로부터의 기체의 관련된 진공 시스템 및/또는 속도의 조절,
·기판온도의 조절,
·기판 표면 평활도의 조절,
·표면 유형 및/또는 아이덴티티(identity)의 조절.
바람직하게는 하나 이상의 단일 도전 체인의 형성은,
i. 콘택트들 사이의 도전의 모니터링 및 도전의 설정시 또는 설정후 침착의 중지 및/또는
ii. 원하는 와이어 두께를 달성하는 침착 속도 모니터의 사용.
바람직하게는, 체인을 통한 도전은 입자의 침착 동안 또는 그 후에 인가 전압 또는 전류에 의해 개시된다.
바람직하게는, 침착 전에 하기 공정 중 하나 이상이 수행될 수 있다.
· 입자의 이온화,
· 입자의 크기 선택.
· 클러스터의 가속화 및 집속,
· V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
· 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하도록 입자 및 기판 재료와 입자의 운동 에너지의 선택, 및
· 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
본 발명의 제 2 양태에 따르면, 실질적으로 상기 방법에 따라 제조된, 기판 입자의 단일 도전 체인이 제공된다.
본 발명의 제 3 양태에 따르면,
a. 기판에 콘택트를 형성하는 단계,
b. 복수의 입자를 제조하는 단계,
c. 적어도 콘택트 사이의 영역에서 기판에 복수의 입자를 침착시키는 단계,
d. 2개의 콘택트 사이의 도전을 모니터링하여 도전 와이어의 형성을 모니터링하고, 도전 개시시 또는 개시후에 침착을 중지하는 단계
를 포함하고, 상기 콘택트가 100마이크론 미만의 간격으로 분리되어 있는, 기판 표면의 2개의 콘택트 사이에 도전 와이어를 형성하는 방법이 제공된다.
바람직하게는, 입자의 도전 체인의 형성은 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존한다.
바람직하게는, 입자의 도전 체인의 형성은 기판 표면에 형성된 표면형태 특징부내로의 또는 이 특징부에 인접한, 또는 기존의 표면형태 특징부내로의 또는 이 특징부에 인접한, 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존한다.
바람직하게는, 도전 와이어의 성질은 하기 방법 중 하나 이상에 의해 조절된다.
· 기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 클러스터 침착 입사각의 조절,
·기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 표면형태 특징부의 각도의 조절,
· 불활성 기체 집합체 및/또는 관련 진공 시스템의 기체 압력 및/또는 노즐 직경 및/또는 노즐로부터의 기체 속도 조절에 의해 기판에 침착되는 입자의 운동 에너지의 조정 또는 조절,
· 기판 온도의 조절,
· 기판 표면 평활도의 조절 및
· 표면 유형 및/또는 아이덴티티의 조절.
바람직하게는, 상기 방법은 단계 a) 또는 b) 전 또는 후에, 그러나 적어도 단계 c) 전에, 도전 경로를 형성하기 위해 침착 입자의 위치화를 표면형태적으로 조력하는 추가적인 단계를 포함한다.
바람직하게는, 표면 개질은 기판 표면에 계단, 오목부 또는 융기부를 형성하는 것일 수 있다.
바람직하게는, 상기 개질은 실직적으로 V형의 단면을 갖는 그루브 또는 실질적으로 콘택트 사이에 연장된 역 피라미드의 형성을 포함한다.
바람직하게는, 입자는 0.5㎚ 내지 100㎛의 크기이고, 0.5㎚ 내지 100㎛ 크기의 체인을 제공한다.
바람직하게는, 입자는 2개 이상의 원자로 구성되고, 이들 원자는 동일한 원소일 수도 있고 아닐 수도 있다.
보다 바람직하게는, 입자는 나노입자이고, 0.5㎚ 내지 100㎛ 크기의 체인을 제공한다.
바람직하게는, 나노입자는 0.5㎚ 내지 1,000㎚의 평균 직경을 갖고, 균일하거나 불균일한 크기일 수 있다.
바람직하게는, 입자 제조 및 침착 단계는 불활성 기체 집합체를 통해 수행되고, 입자는 동일한 원소일 수도 있고 아닐 수도 있는 2개 이상의 원자로 구성된 원자 클러스터이다.
바람직하게는, 개질은 리쏘그래피 및 에칭에 의해 수행된다.
바람직하게는, 기판은 절연 또는 반도체 물질이다. 보다 바람직하게는, 기판은 실리콘, 실리콘 질화물, 실리콘 산화물, 알루미늄 산화물, 인듐 주석 산화물, 게르마늄, 갈륨 아르센화물 또는 임의의 다른 III 내지 V족 반도체 물질, 석영 또는 유리 중에서 선택된다.
바람직하게는, 입자는 비스무트, 안티몬, 알루미늄, 실리콘, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터 중에서 선택된다.
바람직하게는, 체인을 통한 도전은 입자의 침착 동안 또는 그 후에 인가 전압 또는 전류에 의해 개시된다.
바람직하게는, 침착 전에 하기 공정 중 하나 이상이 수행될 수 있다.
· 입자의 이온화,
· 입자의 크기 선택,
· 클러스터의 가속화 및 집속,
· V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
· 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하기 위해 입자 및 기판 재료와 입자 운동 에너지의 선택, 및
· 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
본 발명의 제 4 양태에 따르면, 실질적으로 상기 방법에 따라 제조된, 기판 표면의 2개의 콘택트 사이의 도전 와이어가 제공된다.
본 발명의 제 5 양태에 따르면,
a. 기판에 콘택트를 형성하는 단계,
b. 복수의 입자를 제조하는 단계,
c. 적어도 콘택트 사이의 영역에서 기판에 복수의 입자를 침착시키는 단계,
d. 입자가 와이어를 형성하도록 하는 기존의 표면형태 특징부의 이점을 달성하거나 취하도록 기판을 개질시킴으로써 실질적으로 2개의 콘택트 사이에 연장된 단일 와이어를 수득하는 단계
를 포함하는, 기판 표면의 2개의 콘택트 사이에 도전 와이어를 형성하는 방법이 제공된다.
바람직하게는, 입자는 0.5㎚ 내지 100㎛의 크기이고, 0.5㎚ 내지 100㎛ 크기의 체인을 제공한다.
바람직하게는, 입자는 2개 이상의 원자로 구성되고, 이들 원자는 동일한 원소일 수도 있고 아닐 수도 있다.
보다 바람직하게는, 입자는 나노입자이고, 0.5㎚ 내지 100㎛ 크기의 체인을 제공한다.
바람직하게는, 입자의 도전 체인의 형성은 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존한다.
바람직하게는, 도전 와이어의 성질은 하기 방법 중 하나 이상에 의해 조절된다.
· 기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 클러스터 침착 입사각의 조절,
·기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 표면형태 특징부의 각도의 조절,
· 불활성 기체 집합체 및/또는 관련 진공 시스템의 기체 압력 및/또는 노즐 직경 및/또는 노즐로부터의 기체 속도 조절에 의해 기판에 침착되는 입자의 운동 에너지의 조정 또는 조절,
· 기판 온도의 조절,
· 기판 표면 평활도의 조절, 및
· 표면 유형 및/또는 아이덴티티의 조절.
바람직하게는, 콘택트는 100㎛ 미만의 간격으로 분리된다. 보다 바람직하게는, 콘택트는 100㎚ 미만의 간격으로 분리된다.
바람직하게는, 나노입자의 평균 직경은 0.5㎚ 내지 1,000㎚이고, 균일하거나 불균일한 크기일 수 있다.
바람직하게는, 나노입자 제조 및 침착 단계는 불활성 기체 집합체를 통해 수행되고, 입자는 동일한 원소일 수도 있고 아닐 수도 있는 2개 이상의 원자로 구성된 원자 클러스터이다.
바람직하게는, 콘택트는 리쏘그래피에 의해 형성된다.
바람직하게는, 단계 d의 임의의 개질은 리쏘그래피에 의해 수행된다.
바람직하게는, 기판은 절연 또는 반도체 물질이다.
바람직하게는, 기판은 실리콘, 실리콘 질화물, 실리콘 산화물, 알루미늄 산화물, 인듐 주석 산화물, 게르마늄, 갈륨 아르센화물 또는 임의의 다른 III 내지 V족 반도체 물질, 석영 또는 유리 중에서 선택된다.
바람직하게는, 나노입자는 비스무트, 안티몬, 알루미늄, 실리콘, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터 중에서 선택된다.
바람직하게는, 체인을 통한 도전은 입자의 침착 동안 또는 그 후에 인가 전압 또는 전류에 의해 개시된다.
바람직하게는, 침착 전에 하기 공정 중 하나 이상이 수행될 수 있다.
· 입자의 이온화,
· 입자의 크기 선택,
· 클러스터의 가속화 및 집속,
· V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
· 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하기 위해 입자 및 기판 재료와 입자 운동 에너지의 선택, 및
· 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
본 발명의 제 6 양태에 따르면, 실질적으로 상기 방법에 따라 제조된, 기판 표면의 2개의 콘택트 사이의 도전 와이어가 제공된다.
본 발명의 제 7 양태에 따르면, 기판에 형성된 2개의 콘택트 사이의 도전 경로를 포함하거나 요구하는 장치의 제조방법으로서,
a. 상기 방법 중 어느 하나에 기술된 바와 같이 기판 표면의 2개의 콘택트 사이의 도전 와이어를 제조하는 단계, 및
b. 콘택트 및 와이어를 장치내에 통합시키는 단계
를 포함하는 제조방법이 제공된다.
바람직하게는, 상기 장치는 2개 이상의 콘택트를 포함하고, 1개 이상의 도전 와이어를 포함한다.
바람직하게는, 상기 장치는 나노스케일 장치이고, 와이어는 나노와이어이다.
바람직하게는, 체인을 통한 도전은 입자의 침착 동안 또는 그 후에 인가 전압 또는 전류에 의해 개시된다.
바람직하게는, 통합 단계는 하기 실시양태 중 어느 하나 이상을 유발한다.
1. 도전 나노와이어를 사이에 갖는 2개의 주요 콘택트, 및 상기 주요 콘택트에 전기적으로 연결되지 않음으로써 증폭 또는 스위칭 장치, 트랜지스터 또는 이의 등가물에서 게이트 또는 기타 소자로서 작용할 수 있는 기판의 하나 이상의 제 3 콘택트; 및/또는
2. 도전 나노와이어를 사이에 갖는 2개의 주요 콘택트, 절연 물질의 상층 및 하층, 및 상기 주요 콘택트로부터 상기 상층 또는 하층의 먼 측면의 하나 이상의 제 3 콘택트(이 때, 제 3 콘택트는 스위칭 장치, 트랜지스트 또는 이의 등가물에서 게이트 또는 기타 소자로서 작용할 수 있다); 및/또는
3. 콘택트 및/또는 나노와이어가 이를 보호하고/하거나 이의 특성을 향상시키는 산화물 또는 기타 나노금속성 또는 반도전 필름에 의해 보호됨; 및/또는
4. 상기 3의 필름일 수도 있고 아닐 수도 있는 캡핑층(이는 도핑될 수도 있고 안될 수도 있음)이 콘택트 및 나노와이어와 함께 기판의 표면에 존재함;
5. 나노입자가 기판의 표면에 어닐링됨;
6. 나노입자의 위치가 기판에 적용되는 레지스트 또는 기타 유기 화합물, 또는 산화물 또는 기타 절연층에 의해 조절된 후, 리쏘그래피 및/또는 에칭을 사용하여 처리되어, 나노입자가 콘택트 사이의 전기적 도전에 관여할 수 있는 영역 또는 나노입자가 도전 네트워크로부터 절연될 또 다른 영역을 형성함.
바람직하게는, 상기 장치는 트랜지스터 또는 다른 스위칭 장치, 막 침착 조절 장치, 자기장 센서, 화학 센서, 발광 또는 검출 장치, 또는 온도 센서이다.
바람직하게는, 상기 장치는 침착 센서이고, 나노입자는 저항 도전의 개시를 사용하여 막 두께를 모니터링하도록 전부 금속성이다.
바람직하게는, 상기 장치는 침착 센서이고, 나노입자는 터널링 도전의 개시를 사용하여 막 두께를 모니터링하도록 리간드 또는 절연층으로 코팅된다.
바람직하게는, 침착 전에 하기 공정 중 하나 이상이 수행될 수 있다.
· 입자의 이온화,
· 입자의 크기 선택,
· 클러스터의 가속화 및 집속,
· V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
· 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하기 위해 입자 및 기판 재료와 입자 운동 에너지의 선택, 및
· 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
본 발명의 제 8 양태에 따르면, 실질적으로 상기 방법에 따라 제조된, 기판에 형성된 2개의 콘택트 사이의 도전 경로를 포함하거나 요구하는 장치가 제공된다.
본 발명의 제 9 양태에 따르면,
i) 기판의 2개 이상의 콘택트, 및
ii) 콘택트 사이에 입자의 도전 체인 또는 경로를 형성하는 복수의 입자
를 포함하고, 상기 입자는 불활성 기체 집합체로부터 표면에 침착되고, 상기 입자의 도전 체인의 형성은 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존하는,
기판에 형성된 2개의 콘택트 사이의 도전 경로를 포함하거나 요구하는 나노- 내지 마이크론-스케일의 장치가 제공된다.
바람직하게는, 입자의 도전 체인 또는 경로의 성질은 하기 방법 중 하나 이상에 의해 조절된다.
· 기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 클러스터 침착 입사각의 조절.
·기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 표면형태 특징부의 각도. 조절.
· 불활성 기체 집합체 및/또는 관련 진공 시스템의 기체 압력 및/또는 노즐 직경 및/또는 노즐로부터의 기체 속도 조절에 의해 기판에 침착되는 입자의 운동 에너지의 조정 또는 조절.
· 기판 온도의 조절.
· 기판 표면 평활도의 조절.
· 표면 유형 및/또는 아이덴티티의 조절.
바람직하게는, 상기 장치는 나노스케일 장치이고, 입자는 나노입자이다.
바람직하게는, 10㎛ 미만의 간격으로 분리된 2개의 콘택트가 존재한다.
바람직하게는, 콘택트는 1,000㎚ 미만의 간격으로 분리된다.
바람직하게는, 체인을 통한 도전은 입자의 침착 동안 또는 그 후에 인가 전압 또는 전류에 의해 개시된다.
바람직하게는, 나노입자는 2개 이상의 원자로 구성되고, 이들 원자는 동일한 원소일 수도 있고 아닐 수도 있다.
바람직하게는, 나노입자는 균일하거나 불균일한 크기일 수 있고, 나노입자의 평균 직경은 0.5㎚ 내지 1,000㎚이다.
바람직하게는, 기판은 절연 또는 반도체 물질이다.
바람직하게는, 기판은 실리콘, 실리콘 질화물, 실리콘 산화물, 알루미늄 산화물, 인듐 주석 산화물, 게르마늄, 갈륨 아르센화물 또는 임의의 다른 III 내지 V족 반도체 물질, 석영 또는 유리 중에서 선택된다.
바람직하게는, 나노입자는 비스무트, 안티몬, 알루미늄, 실리콘, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터 중에서 선택된다.
바람직하게는, 하나 이상의 단일 도전 체인은
i. 콘택트 사이의 도전을 모니터링하고, 도전 개시시 또는 개시후에 침착을 중지하고/하거나,
ii. 기판 표면을 개질시키거나, 나노입자가 개질 영역 또는 표면형태 특징부에 침착될 때 나노입자를 형성하도록 하는 기존의 표면형태 특징부의 이점을 취함으로써 형성된다.
바람직하게는, 침착 전에 하기 공정 중 하나 이상이 수행될 수 있다.
· 입자의 이온화,
· 입자의 크기 선택,
· 클러스터의 가속화 및 집속,
· V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
· 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하기 위해 입자 및 기판 재료와 입자 운동 에너지의 선택, 및
· 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
본 발명의 제 10 양태에 따르면, 도면 또는 실시예 중 어느 하나 이상을 참조로 하여 실질적으로 본원에 기술된 바와 같은, 기판의 다수의 콘택트 사이의 입자의 단일 도전 체인이 제공된다.
본 발명의 제 11 양태에 따르면, 도면 또는 실시예 중 어느 하나 이상을 참조로 하여 실질적으로 본원에 기술된 바와 같은, 기판 표면의 2개 이상의 콘택트 사이의 도전 와이어가 제공된다.
본 발명의 제 12 양태에 따르면, 도면 또는 실시예 중 어느 하나 이상을 참조로 하여 실질적으로 본원에 기술된 바와 같은, 기판의 다수의 콘택트 사이의 입자의 단일 도전 체인을 제조하는 방법이 제공된다.
본 발명의 제 13 양태에 따르면, 도면 또는 실시예 중 어느 하나 이상을 참조로 하여 실질적으로 본원에 기술된 바와 같은, 기판의 2개의 콘택트 사이의 도전 와이어를 제조하는 방법이 제공된다.
정의
본 명세서에서 사용된 "나노스케일"는 0.5 내지 1,000㎚ 범위의 하나 이상의 치수를 가짐을 의미한다.
본 명세서에서 사용된 "나노입자"는 불활성 기체 집합체 또는 그 외의 것에 의해 형성된 원자 클러스터를 포함하는, 0.5 내지 1,000㎚ 범위의 치수를 갖는 입자를 의미한다.
본 명세서에서 사용된 "입자"는 불활성 기체 집합체 또는 그 외의 것에 의해 형성된 원자 클러스터를 포함하는, 0.5㎚ 내지 100㎛ 범위의 치수를 갖는 입자를 의미한다.
본 명세서에서 사용된 "와이어"는 실질적으로 또는 전적으로 저항 도전(예컨대, 터널링 도전과 비교하여)을 통해 전기적으로 도전되는 어셈블리 입자(이는 크기가 1㎚ 내지 100㎛의 범위일 수 있음)에 의해 형성된 경로를 의미한다. 이는 단일의 선형 형태에 한정되지 않고, 직선이거나 비직선일 수 있다. 이는 또한 측면 분지 또는 이와 관련된 기타 구조를 가질 수도 있다. 상기 입자는 도전이 가능한 한, 일부 또는 전부 합체될 수도 있고 그렇지 않을 수도 있다. 와이어의 정의는 부분적으로 동종이지만 제한된 수의 임계 경로를 갖는 입자의 필름도 포함할 수 있다. 이는 입자의 동종 필름 또는 입자의 침착으로부터 생성된 동종 필름은 포함하지 않는다. 와이어의 정의는 TeCAN 장치와 관련하여서는 이를 형성하는데 사용되는 클러스터의 직경보다 큰 직경을 갖는 와이어를 포함하고, 상당수의 클러스터가 와이어의 폭을 가로질러 아이덴티파이닝(identifying)될(일부 합체되거나 합체되지 않을) 수 있는 와이어를 포함한다.
본 명세서에서 사용된 "나노와이어"는 실질적으로 또는 전적으로 저항 도전(예컨대, 터널링 도전과 비교하여)을 통해 전기적으로 도전되는 어셈블리 나노입자에 의해 형성된 경로를 의미한다. 이는 단일의 선형 형태에 한정되지 않고, 직선이거나 비직선일 수 있다. 이는 또한 측면 분지 또는 이와 관련된 기타 구조를 가질 수도 있다. 상기 나노입자는 도전이 가능한 한, 일부 또는 전부 합체될 수도 있고 그렇지 않을 수도 있다. 나노와이어의 정의는 부분적으로 동종이지만 제한된 수의 임계 경로를 갖는 나노입자의 필름도 포함할 수 있다. 이는 동종의 나노입자 필름 또는 나노입자의 침착으로부터 생성된 동종 필름은 포함하지 않는다. 나노와이어의 정의는 TeCAN 장치와 관련하여서는 이를 형성하는데 사용되는 클러스터의 직경보다 큰 직경을 갖는 와이어를 포함하고, 상당수의 클러스터가 와이어(예컨대, 20㎚ 정도의 클러스터로 구성되는 전체 치수 1,000㎚ 정도의 와이어)의 폭을 가로질러 아이덴티파이닝될(일부 합체되거나 합체되지 않을) 수 있는 와이어를 포함한다.
본 명세서에서 사용된 "콘택트"는 일반적으로 증발된 금속층을 포함하지만 이것만을 포함하는 것은 아닌 기판의 부위를 의미하는 것으로, 이의 목적은 나노와이어 또는 클러스터 침착된 막과 외부 회로 또는 기타 전자 장치 사이의 전기적 연결을 제공하는 것이다. 바람직하게는, 그러나 비배타적으로, 본 명세서에 기술된 장치에서의 콘택트는 V형 그루브 또는 기타 템플릿의 정점까지 연장되어 상기 정점에서 클러스터 어셈블리의 콘택트를 만들도록 리쏘그래피를 사용하여 제조된다.
본 명세서에서 사용된 "원자 클러스터" 또는 "클러스터"는 0.5㎚ 내지 1,000㎚ 범위의 직경을 갖고 전형적으로 2 내지 107개의 원자를 포함하는, 임의의 기체 집합체 또는 다수의 기타 기법(참조문헌 14] 중 하나에 의해 형성된 원자의 나노스케일 집합체를 의미한다.
본 명세서에서 사용된 "기판"은 장치의 제조를 위한 구조적 기반으로서 사용되는 하나 이상의 층을 포함하는 절연 또는 반도체 물질을 의미한다. 기판은 표면 조직을 형성하도록 의도된 리쏘그래피 공정에 의해 또는 도핑에 의해 표면 전기적 콘택트의 침착으로 개질될 수 있다.
본 명세서에서 사용된 "도전"은 저항 도전을 포함하지만 터널링 도전은 제외하는 전기적 도전을 의미한다. 도전은 금속 도전 뿐만 아니라 반도체 나노와이어에 대해 예상되는 바와 같이 고도로 온도 의존성일 수 있다.
본 명세서에서 사용된 "체인"은 연결된 네트워크의 일부일 수 있는 개개의 단위로 구성된 경로 또는 기타 구조를 의미한다. 나노와이어와 마찬가지로, 이는 단일의 선형 형태에 한정되지 않고, 직선이거나 비직선일 수 있다. 이는 또한 측면 분지 또는 이와 관련된 기타 구조를 가질 수도 있다. 상기 체인은 도전이 가능한 한, 일부 또는 전부 합체될 수도 있고 그렇지 않을 수도 있다. 체인의 정의는 부분적으로 동종이지만 제한된 수의 임계 경로를 갖는 나노입자의 필름도 포함할 수 있다. 이는 동종의 나노입자 필름 또는 나노입자의 침착으로부터 생성된 동종 필름은 포함하지 않는다.
"템플릿"는 전형적으로 리쏘그래피와 에칭의 조합을 사용하여 형성되는 것으로, 클러스터가 기판 표면에 침착될 때 와이어형 구조를 형성할 가능성을 향상시키는데 사용되는 표면 특징부를 의미한다.
"V형 그루브"는 와이어형 구조의 형성을 위한 템플릿로서 작용하는 적합한 기판의 표면에 형성된 V형 트렌치를 의미한다. V형 그루브는 역 피라미드, 정사각형 저부를 갖는 역 피라미드, 사다리꼴 단면을 갖는 트렌치와 같은 기타 유사한 구조를 포함한다. V형 그루브는 반드시 대칭적인 것은 아니다.
"확산"은 표면을 가로지르는 클러스터의 불규칙적 운동, 즉 브라운 운동을 의미한다. 확산은 예컨대 입사 입자의 잔류 모멘트로 인한 임의의 지향성 성분을 갖지 않는다.
"미끄러짐"은 예컨대 클러스터의 초기 모멘트 또는 운동 에너지가 표면과의 접촉 후에도 지향된 방향으로 클러스터의 운동을 지속시킬 때의, 표면을 가로지르는 클러스터의 지향된 운동을 의미한다. 이는 표면과의 접촉이 유지되는 운동, 또는 클러스터가 표면을 일시적으로 떠나는 운동 "바운딩"을 포함할 수 있다.
"부동화"는 예컨대 중합체에 의한 코팅 또는 산화물층의 성장에 의해 기판의 물리적 또는 화학적 성질을 변화시키고, 특히 원 표면의 바람직하지 않은 반응성을 제거하기 위한 기판 표면의 개질을 의미한다.
도 1은 V형 그루브 사이에 있는 편평한 실리콘 표면의 전계 방출 SEM 이미지를 도시한다.
도 2는 100㎚ 미만의 최소 폭을 갖는 어세블링된 Sb 클러스터를 도시한다. 불활성 Ar 소오스의 유량은 150sccm이었다.
도 3은 실리콘 V형 그루브에서 비스무트 클러스터의 집합이 높은 커버리지(coverage)로 향상됨을 보여준다. Ar 유량은 90sccm이었다.
도 4는 실리콘 V형 그루브 내의 클러스터 크기 및 클러스터 집합체와, 이웃하는 실리콘 평활부 상의 클러스터 크기 및 클러스터 집합체의 비교를 도시한다. Ar 유량은 90sccm이었다.
도 5는 실리콘 V형 그루브와 SiO2 코팅된 V형 그루브 상의 비스무트 집합된 클러스터의 비교를 도시한다.
도 6은 (a) 30sccm (b) 60sccm (c) 90sccm 및 (d) 180sccm의 불활성 아르곤 소오스의 유량을 사용하여 제조되고 Si(i) 및 SiO2(ii) V형 그루브 상에 침착된 Bi 클러스터의 SEM 이미지를 도시한다. 높은 유량에서는, 클러스터가 없는 영역이 V형 그루브의 상부에 존재하고, 콤팩트한 와이어가 정점에 형성된다.
도 7은 (a) 30sccm (b) 60sccm 및 (c) 90sccm의 불활성 아르곤 소오스의 유량을 사용하여 제조되고 Si(i) 및 SiO2(ii) V형 그루브 상에 침착된 Sb 클러스터의 SEM 이미지를 도시한다. Si V형 그루브의 상부 근처 및 편평한 Si 표면에서 클러스터의 거의 완전한 부재가 보인다.
도 8은 180sccm의 아르곤 유량으로 침착된 클러스터에 대한, SiO2 코팅된 V형 그루브(a)의 정점 및 이웃하는 평활부(b)상의 Sb 클러스터 커버리지를 도시한다.
도 9는 실리콘 V형 그루브 내의 집합된 안티몬 클러스터를 도시한다.
도 10은 V형 그루브 실리콘상의 안티몬에 대한 고 침착 조건을 도시한다(V형 그루브는 충전된 반면, 평활부는 10% 미만의 커버리지를 갖는다).
도 11은 (a) 3㎛ 폭, 150㎛ 길이의 접속된 Sb 메소와이어의 SEM 이미지 및 (b) 그의 관련 형성후, 진공내 I(V) 플롯을 도시한다. Sb 클러스터는 90sccm의 아르곤 소오스 유량으로 침착되었다. (a)에 대한 도면은 클러스터상의 비교적 소수의 클러스터 및 와이어의 고분해능 FE-SEM 이미지이다.
도 12는 클러스터 침착 공정의 개략도이다.
도 13은 콘택트 1과 3 사이에 V형 그루브를 갖는 것을 제외하고는 도 15의 장치와 유사한 장치를 도시한다.
도 14는 클러스터 체인에 기초한 포토다이오드의 개략도이다.
도 15는 3단자 장치의 개략도이다.
도 16은 KOH를 사용하여 실리콘 내로 에칭된 V형 그루브의 원자력 현미경(Atomic Force Microscope, AFM)의 이미지이다.
도 17은 V형 그루브의 AFM 이미지를 사용하여 형성된 클러스터 어셈블링된 나노와이어의 개략도이다.
도 18은 클러스터 어셈블링된 나노와이어의 상부에 절연층을 침착시킨 후, 게이트 콘택트를 리쏘그래피로 형성하여 제조된 FET 구조의 측면도이다.
도 19는 KOH를 사용하여 실리콘 내로 에칭된 '역 피라미드' 저부의 AFM 이미지이다.
도 20은 비스무트 액체 소적에 대한 클러스터 크기의 함수로서 운동 에너지와 이탈 에너지의 비율 계산 값을 도시한다. 1보다 큰 비율은 입사 소적이 바운딩할 가능성이 높음을 의미한다.
도 21은 180sccm의 불활성 아르곤 소오스를 사용하여 제조되고 SiO2 부동화 V형 그루브가 있는 기판에 침착된 Ag 클러스터의 SEM 이미지(a) 및 (b)를 도시한다. 유사하게 침착된 Sb 클러스터의 경우와 마찬가지로, V형 그루브의 상부 근처 및 편평한 표면에서 클러스터의 거의 완전한 부재가 보인다.
도 22는 SiO2 부동화 V형 그루브가 있는 기판에 침착된 Si 클러스터의 SEM 이미지를 도시한다. V형 그루브의 상부 근처 및 편평한 표면에서 클러스터의 거의 완전한 부재가 보인다. V형 그루브의 정점에서 집합된 Si 클러스터가 현저히 합체됨으로써 극히 균일한 폭을 갖는 연속적인 Si 나노와이어가 형성된다.
도 23은 4㎛ 폭의 SiO2 부동화 Si V형 그루브의 벽에서 발견된 Sb 클러스터에 대한 낮은 커버리지 영역의 폭(△) 및 다양한 Ar 유량에 대한 상기 영역내의 커버리지(x)를 도시한다.
도 24는 평균 직경 40, 25 및 15㎚의 Sb 클러스터에 대한 정점에서의 커버리지 대 평활부 상의 커버리지를 도시한다. (a), (b) 및 (c)에 도시된 클러스터는 동일한 Ar 유량 및 유사한 속도로 침착되었다. 평활부 상의 커버리지에서는 현저한 변화가 보이는 반면(1% 미만으로부터 100% 초과), V형 그루브는 완전히 충전된다. 평활부 상의 클러스터-부착에 있어서의 이러한 차이는 질량의 변화에 기여하고, 따라서 침착된 클러스터의 운동 에너지(K.E.)에 기여한다. 큰 클러스터일수록 높은 K.E.를 갖고 클러스터 빔에 수직하는 SiO2 표면으로부터 반사되기 더 쉽다.
도 25는 Bi 클러스터에 대한 입사각에 따른 클러스터-무함유 영역의 변화를 도시한다. (a) 내지 (c)는 57.2°(우측 벽) 및 52.3°(좌측 벽)의 벽 각도를 갖는 SiO2 부동화 V형 그루브를 도시한다. (a) 및 (b)는 중간 커버리지의 경우에 대한 우측 및 좌측 클러스터-무함유 영역을 도시하고, (c)는 우측 벽만의 클러스터-무함유 영역을 도시한다.
도 26은 클러스터 반경 R의 함수로서 계산된, 표면에 대한 부착 에너지 대 반사된 Sb 클러스터의 운동 에너지의 비(ξ)를 도시한다. ξ>1은 클러스터가 바운딩함을 나타낸다. 입사 클러스터 속도는 500, 200, 100, 50, 20, 10m/s(상부에서 저부 순서)이다.
도 27은 클러스터 속도의 함수로서 계산된, 반사된 40㎚ 직경의 Sb 및 Bi 클러스터의 표면 에너지 대 부착 에너지의 비(ξ)를 도시한다. ξ>1은 클러스터가 바운딩함을 나타낸다.
본 발명은 도전 나노와이어의 어셈블리에 의해 와이어형 구조를 제조하는 방법을 개시한다. 본 기술의 이점은(많은 경쟁 기술과 비교하여),
- 간편하고 간단한 기법, 즉 클러스터 침착 및 비교적 낮은 분해능의 리쏘그래피만을 사용하여 전기 도전 나노와이어를 형성할 수 있고,
- 생성된 나노와이어를 필요에 따라 전기적 콘택트에 자동적으로 연결시킬 수 있고,
- 전류를 나노와이어의 형성 순간부터 나노와이어를 따라 통과시킬 수고,
- 와이어가 이하에서 기술하는 표면 템플레이팅 기법을 사용하여 "자가 어셈블링"되기 때문에 나노와이어를 형성하기 위해 클러스터를 조작할 필요가 없고,
- 나노와이어의 폭을 선택된 클러스터의 크기에 의해 제어할 수 있고,
- 일반적으로, 이러한 작업에서 클러스터를 사용하면, 클러스터에 의해 제어된 직경을 갖고 리쏘그래피 공정에 의해 달성 가능한 치수보다 현저히 작으며 현저히 더 간단할 수 있는 와이어를 제조할 기회가 제공된다는 점을 포함한다.
본 명세서에서는 나노와이어의 형성을 강조하였지만, 본 발명의 방법은 나노스케일 치수의 와이어에 한정되지 않고, 폭 100㎛ 이하의 보다 큰 와이어의 형성에도 또한 유용할 수 있다.
A. 본 발명의 방법
본 발명은 하기와 같은 다수의 단계 및/또는 기법에 의존한다.
1. 와이어의 어셈블리에서 클러스터를 안내하도록 의도된 기판에 리쏘그래피로 정의된 패턴(나노스케일이든 그보다 큰 스케일이든)의 형성.
2. 나노스케일 입자(원자 클러스터)의 형성.
3. 템플레이팅된 기판으로의 클러스터 침착.
4. 나노와이어 경로 형성의 모니터링(이는 선택적인 단계이다).
전술한 바와 같이, 본 명세서의 대부분은 나노와이어 및 나노입자를 언급하고 있지만, 본 발명의 방법은 와이어의 마이크론 스케일 제조도 또한 포함한다. 이 스케일의 와이어는 마이크론 스케일의 침착에 의해 잘 형성될 수 있지만, 마이크론 스케일의 와이어형 구조를 제공하기 위해 조합된 나노스케일 입자의 침착에 의해서도 동일하게 잘 형성될 수 있다.
1. 표면 템플릿 구조의 형성
전자 빔 리쏘그래피 및 포토리쏘그래피는 반도체 및 집적 회로 산업에서 잘 확립된 기법이고 현재 콘택트 형성의 바람직한 수단이다. 이들 기법은 트랜지스터에서부터 고정 상태 레이저(solid-state lasers)까지의 전자 장치를 형성하는데 일상적으로 사용된다. 본 기술에서 표준 리쏘그래피 공정은 장치에 나노와이어의 어셈블리에서 클러스터를 안내하도록 의도된 표면 템플릿을 생성하는데 사용된다. 당업자가 알 수 있는 바와 같이, 전자 빔 리쏘그래피 및 포토리쏘그래피, 예를 들어 나노임프린트 리쏘그래피 이외에 나노스케일 콘택트 형성을 허용하는 본 기술분야의 다른 기법도 본 발명의 범주에 포함될 것이다.
다양한 에칭 기법과 함께 리쏘그래피는 표면 조직을 생성하는데 사용될 수 있다. 특히, 예를 들어 KOH를 사용한 실리콘 에칭에 의해 V형 그루브 및 역 피라미드와 같은 관련 구조를 형성하기 위한 다양한 잘 확립된 방법이 존재한다. 본 발명의 범주는 나노와이어의 형성을 지원하는 표면 패턴을 달성하도록 설계된 부가적인 리쏘그래피 단계를 포함한다.
2. 콘택트의 형성
본 기술에서는, 본 장치에 콘택트를 생성하는데 표준 리쏘그래피 공정을 사용하고, 장치의 활성 구성성분은 침착된 원자 클러스터에 의해 형성된 나노와이어이다. 당업자가 알 수 있는 바와 같이, 전자 빔 리쏘그래피 및 포토리쏘그래피, 예를 들어 나노임프린트 리쏘그래피 이외에 나노스케일 콘택트 형성을 허용하는 본 기술분야의 다른 기법도 본 발명의 범주에 포함된다. 나노와이어를 침착한 후에 콘택트를 형성하는 것이 가능하다(후-콘택트 형성). 이는 본 발명의 범주 내에 있지만, 바람직한 실시양태는 아니다.
마지막으로, 이 단계를 완전히 생략하는 경우도 존재할 수 있고, 본 공정의 생성물은 단지 하나 이상의 와이어이다. 일반적으로 콘택트는 본 명세서에 기술된 장치의 필수 요소이고, 사실상 장치에 대한 자동적 콘택트 형성은 본 발명의 핵심 부분이지만, 비-콘택트 나노와이어의 자가 어셈블리가 유용할 수 있는 다수의 용도가 존재한다. 하나의 이러한 예는 다수의 평행한 비-콘택트 와이어를 포함하는 와이어 그리드 편광자의 것이다.
3. 원자 클러스터의 형성
이는 금속 증기를 작은 입자로 응축시키는 유동하는 불활성 기체 스트림으로 금속 증기를 증발시키는 공정이다. 상기 입자는 불활성 기체 스트림에 의해 노즐을 통과하여 운반되어 분자 빔을 형성한다. 빔으로부터의 입자는 적절한 기판으로 침착될 수 있다. 이 공정은 불활성 기체 집합체(IGA)로서 알려져 있지만, 클러스터는 임의의 다른 설계의 클러스터 소오스(예를 들어, 참조문헌 41에 기술된 소오스)를 사용하여 동일하게 잘 형성될 수 있다.
4. 클러스터 침착
클러스터 침착 시스템의 기본 설계는 참조문헌 42에 기술되어 있고, 이의 내용은 본원에 참고로 인용된다. 이는 이온화, 크기 선택, 가속화 및 기판에 최종적으로 침착되기 전의 클러스터의 집속을 허용하는 클러스터 소오스 및 차등적으로 펌핑되는 일련의 챔버로 구성된다. 사실상, 이러한 정교한 시스템이 바람직하지만 필수적인 것은 아니고, 본 발명의 제 1 장치는 이온화, 크기 선택, 가속화 또는 집속없이 비교적 약한 진공에서 형성되었다.
본 실험에서는 일련의 노즐을 통해 유동하는 불활성 기체 스트림에 의한 클러스터의 가속화가 입자의 운동 에너지를 결정하지만, 당업자가 알 수 있는 바와 같이, 하전된 클러스터 및 정전기적 또는 펄스 자계를 사용하는 것을 비롯하여 입자의 운동 에너지를 조절하는 많은 방법이 존재한다. 도 12는 리쏘그래피에 의해 형성된 콘택트를 갖는 샘플 상으로의 기본적인 클러스터 침착을 예시한다.^
5. 나노와이어 형성의 모니터링
본 단계는 사용 시 일반적으로 한 쌍의 전기적 콘택트 사이의 도전을 모니터링하는 단계 및 콘택트 사이의 도전성 연결의 형성시 원자 클러스터의 침착을 중단하는 단계를 포함한다. 이와 다른 또는 또 다른 실시예는 하나 이상의 나노와이어가 유용할 수 있는 하나 이상의 나노와이어 구조체의 형성을 모니터링하는 단계를 포함할 수 있다.
두 개의 콘택트 사이의 도전의 개시를 점검함으로써 형성을 모니터링한다. 이하에서 설명하는 바와 같이, 이것은, 침착 동안 장치 상에서 수행될 전기적 측정을 허용하기 위해, 침착 챔버 내로의 침착 시스템의 전기적 피드쓰루(feedthroughs)를 통합할 것을 요구한다.
본 발명의 몇몇 관점이 존재할 수 있는데, 이 도전 모니터링은 필요하지 않을 수 있고 예로 침착의 시간과 같은 다른 변수가 이용되어 형성을 추정 또는 모니터링할 수 있다. 나노와이어 형성을 일반적으로 "모니터링"하는 상기와 같은 다른 수단들은 본 발명의 범위 내에 포함된다.
B. 결과적인 기법: 템플릿된 클러스터 어셈블링된 나노장치(이후부터 TeCAN) 및 관련 방법
이 방법은 적절한 기판에 클러스터 침착 및 전기적 콘택트의 제조 이외에 기판이 에칭되어(또는 이와달리 패터닝되어) 나노입자 체인의 형성을 강화한다는 점을 제외하고서는 PeCAN 장치(참고문헌 30)와 동일한 기술에 의존한다.
작은 입자들이 아주 매끄러운 표면에 안착하는 경우 확산될 수 있다는 것이 잘 알려져 있다. 입자의 확산은 디펙트 또는 또 다른 입자와 충돌할 때가지 계속된다. 즉, 표면에 도달하는 아주 낮은 입자 유량의 경우, 그 입자들은 서로 간의 큰 결집없이도 디펙트에서 결집한다. TeCAN은, 클러스터들의 이동이 확산이든, 결합이든, 미끄러짐이든 또는 임의의 다른 종류의 이동이든지 간에 상기 클러스터들을 나노와이어에 결집시킬 수 있도록 가공될 수 있는 적당한 디펙트에 의해 정지될 수 있다는 개념에 기반을 둔다.
보다 정교한 TeCAN 기술은 전기적 콘택트 사이에 표면 조직을 생성하는 리쏘그래피 프로세싱의 부가적인 단계를 필요로 한다. TeCAN 장치는 PeCAN 장치용으로 앞서 설명한 모든 적용에 사용될 수 있지만(참고문헌 30), 이 기법은 훨씬 더 작은 전체 크기를 갖는 장치의 형성을 허용한다. 그러므로, TeCAN 장치는 장치의 높은 밀도를 요구하는 적용, 예를 들어 트랜지스터에 보다 적절하다.
바람직한 실시예에서, 본 발명은 한 쌍의 전기적 콘택트 사이에 하나 또는 그 이상의 V 그루브의 형성을 야기하는 표준 리쏘그래피 기술을 사용하는 것을 포함한다(도 16, 17 및 18 참조). V 그루브의 평탄한 측면은 그들이 위치할게될 V 그루브의 정점(apex)으로 클러스터의 확산을 허용할 것이다. 그러므로, 그들은 점진적으로 모이게되어 V 그루브의 정점을 따라 나노와이어를 형성할 것이다. 이 기법의 장점들 중 하나는 그루브의 끝에서 수직 패시트(facet)를 형성하는 V 그루브의 자연적인 경향이 네 개의 콘택트를 갖는 와이어를 형성하는 기회를 허용한다는 것이다. 이것은 다양한 적용에 중요할 것 같다.
위에서 설명한 도전의 개시를 측정함으로써 V 그루브에서의 나노와이어 형성을 모니터링할 수 있다(도 19 참조). 이와 달리, 와이어가 형성될 수 있고 그것의 형성 이후에만 그것의 도전이 측정될 수 있다.
설명한 V 그루브 조직은 본 발명의 바람직한 형태이지만, 다른 형태의 표면 조직도 본 발명의 범주에 포함된다는 것을 이해해야 한다.
온도 고려
PeCAN 기술(참고문헌 30)에서의 하나의 요구 사항은, 클러스터가 전기적 콘택트 사이의 절연 표면에 안착하는 경우 그들은 심하게 이동하지 않는다는 것이다. 이와 대조적으로, TeCAN 기법은 나노와이어의 형성을 위한 클러스터들의 표면 이동, 미끄러짐 또는 바운딩에 의존한다. 표면의 온도 제어도 클러스터의 이동성을 변경시키는데, 예를 들어 클러스터가 그와 달리 이동이 불가능할 수 있는 표면에 이동되도록 하는데 사용될 수 있다. 클러스터 확산에 대해 비교적 소수의 연구가 이루어졌기 때문에, TeCAN 기법이 적용될 수 있는 다양한 클러스터/기판 결합이 아직 분명하지 않다. 그러나, 갈륨 비화물 및 실리콘과 같은 반도체 시스템은 V 그루브의 형성에 적절한 것으로 알려져 있고, 기판에 강한 결합을 형성하지 않은 클러스터 물질이 가장 이동성일 것으로 예상된다. 상기 표면과 클러스터 온도 모두에 대한 변화를 사용하여, 예를 들어 상기 클러스터에 의한 표면 습윤성을 변화시킴으로써 상기 클러스터 이동성을 바꿀 수 있다.
하기 논의된 실험 결과들은 우세한 이동 형태는, 특히 V 그루브 패시트에 수직이 아닌 입사각(이는 항상 상기 V 그루브의 양면이 서로 비스듬하기 때문에 상기 V 그루브의 양면 중 하나 이상에 대한 경우이다)은 개선된 TeCAN 기법에서 상기 V-그루브(또는 다른 템플릿)의 정점에서의 와이어형 구조체의 형성을 지원하는데 중요한 경우, 클러스터들의 미끄러짐 또는 바운딩임을 지적한다.
결과에 영향을 미치는 인자들
변경 시 조어진 침착의 결과에 영향을 미칠 수 있는 인자 또는 변수들이 본 연구 내에 다수 존재한다. 이들 인자는 비 제한적으로 하기와 같다. 괄호안에 제공된 범위들은 제한적이지 않으며 단지 변수들이 전형적으로 놓일 수 있는 범위를 가리킨다. 이들 변수는 특정한 경우에 대해, 예를 들어 금속 클러스터의 정체에 대한 다수의 인자들에 따라 변할 것이다. 일부 상황들은 이들 범위 밖의 변수를 요구할 수도 있다.
·기체 유량(1-5000sccm)
·침착 프로세싱 시간(1-10000s)
·도가니 온도(300-2000K)
·V 그루브 폭(10㎚-100 ㎛)
·클러스터 크기(0.5-1000㎚)
·클러스터의 금속 정체
·기판 및/또는 기판의 패시베이션 층의 정체
·기판 템플릿의 유형 및/또는 기하학적 형태
·충돌/입사각(0-90°)
·표면의 평탄도(<100㎚ r.m.s. 조도)
·기판의 온도(<1000 K)
·소오스 압력(0.1-100 mbar)
·노즐 직경(0.1-10 ㎜)
·빔 스폿의 크기 및 프로파일
·침착 속도(0.001-1000 옹스트롬/s)
·클러스터 소오스의 유형(불활성 기체 또는 마그네트론 스퍼터 유형)
본 발명의 기판 표면을 가로지르는 클러스터들의 이동과 상기 이동에서 상기 클러스터들의 동력학적 에너지가 작용하는 역할에 대한 중요성을 고려하면, 상기 인자들 중 다수가 상기 시스템의 에너지학에 일부 영향을 미칠 것이라 예상된다.
C. 본 발명의 적용
본 발명의 방법에 의해 형성된 나노와이어의 중요한 특성은 이들이 일반적으로 (빛, 온도, 화학 물질, 자기장 또는 전기장과 같은) 다수의 상이한 외부 인자에 민감하여 다수의 적용을 발생하게 할 것이라는 것이다. 본 발명의 장치는 다수의 적용 중 임의의 적용에 사용될 수 있다. 장치의 적용은 이하를 포함하나 이에 국한되지 않는다:
- 트랜지스터 또는 다른 스위칭 장치
아래에 설명한 다수의 장치는 전계 효과 트랜지스터의 모드와 유사한 모드를 사용하여 스위칭을 허용한다. 도 18은 이러한 장치를 도시한다.
전자빔 리쏘그래피와, 전기 콘택트들 간의 (간단히 나노와이어처럼 동작하는) 단일 게이트 탄소 나노튜브의 배치의 결합으로 형성된 트랜지스터는 다수의 그룹(가령, 참고 문헌(1) 참조)으로써 제조되고 대부분의 집적 회로 내에 사용되는 실리콘 MOSFET 장치의 전달 컨덕턴스값에 가까운 전달 컨덕턴스값으로 수행하게 도시되었다. TeCAN 기술은 한 쌍의 콘택트 간에 등가의 도전 나노와이어를 형성하기 위해 사용될 수 있다. 이 와이어는 탄소 나노튜브 트랜지스터에서 탄소 나노튜브를 위한 직접 대체물로서 간주될 수 있다. 이들 장치를 형성하기 위해 TeCAN 기술을 사용하는 이점은, 이들 기술이 나노튜브를 배치하기 위해 느리고 번잡스런 조작을 사용할 필요를 없앤다는 것이다. TeCAN 기술을 사용하면, 나노와이어가 전기 콘택트에 자동으로 접속되고, TeCAN 기술의 경우에는 나노와이어의 배치가 사전결정된다.
모든 경우에, 제 3 (게이트) 콘택트가 나노와이어를 통한 전류 흐름을 제어하기 위해 제공되는 것이 중요하다. 스위칭을 하기 위해, 상단 게이트(도 18 참조) 및 하단 게이트 기술의 사용이 고려될 수 있다. 그러나, 바람직한 실시예는 나노와이어와 마찬가지로 동일한 평면 내 또는 동일한 평면 근처에 제 3 콘택트를 갖춘 TeCAN 장치를 사용한다. 이 경우에, TeCAN 기반 트랜지스터는 위에서 설명한 탄소 나노튜브 트랜지스터의 트랜지스터와 매우 흡사하다(참고문헌 1).
본 장치의 바람직한 실시예는, 게르마늄 클러스터와 같은 반도체 나노입자가 실리콘 또는 갈륨 비화물과 같은 상이한 반도체이거나, 반도체 기판으로부터 나노와이어를 절연시키기 위해 얇은 산화층을 갖춘 것만 제외하고 동일한 반도체일 수 있는 기판 내로 에칭된 V-그루브(또는 V-그루브들)의 정점으로 유도되는 실시예이다. 본 장치의 다른 바람직한 실시예는 비스무트 또는 니켈 나노와이어와 같은 금속 클러스터 와이어를 포함한다.
- 자기장 센서
자기장 센서는 다수의 산업용으로 요구되지만, 본 명세서에서는 고밀도 하드 디스크 드라이브 상에 저장되는 자기 정보, 또는 판독헤드(readheads)로서 적당히 작은 자기장 센서가 사용되어야 하는 다른 자기적으로 저장되는 정보를 위한 센서로서 그 특정 적용에 포커스를 맞춘다. 원리는, 판독헤드 내의 능동 부품이 작고 민감할수록, 하드 드라이브 상의 정보 비트가 더 작고 데이터 저장 밀도는 더 높게 하는 것이다.
일반적으로, 자기 저항은 0 자기장에서 저항의 백분률로서 표시되고, MR은 판독헤드의 유효성(effectiveness)을 정의하는 지수로서 사용된다. 적당한 나노와이어가 자기장에 고도로 민감하게 잘 설정되어, 즉, 큰 자기저항(MR)이 획득될 수 있다. 예를 들면, 근래에는, 니켈 나노와이어가 실온에서 3000 퍼센트를 넘는 MR을 가질 수 있다는 것이 보고되었다(참고 문헌 29). 이는, 현재 상업적으로 제작된 GMR 효과 판독 장치의 MR을 훨씬 초과한다.
TeCAN 기술에 기초한 판독헤드의 능동 부분은 예를 들면, (도 14 및 18에 도시한 것과 유사한) 적당한 콘택트들 간에 클러스트 침착에 의해 형성된 니켈 또는 비스무트 나노와이어일 것이다. 판독헤드의 해상도는 전체 장치 크기가 아니라 나노와이어의 크기에 의해 조정되어서(즉, 콘택트 크기가 반드시 중요하지는 않아서) PeCAN 기술에서도 고감도 판독헤드가 가능할 것이다. TeCAN 장치에서 판독헤드를 위해 요구되는 고자기 저항 조정 메카니즘은 와이어 내의 샤프 도메인 벽을 가로질러 스핀 의존 전자 전달하거나(참고 문헌 43), 강약 국부화(weak or strong localisation), 전자 포커싱 및 클러스터를 구성하는 물질의 기본 특성(가령, 비스무트 나노와이어는 큰 MR값을 갖는다고 보고되었음)과 같은 다수의 다른 효과들 중 하나(또는 이들 효과의 조합)일 수 있다.
또한, 적당하게 민감한 판독헤드를 형성하기 위해 잘 정의된 나노와이어가 필수적이지 않을 수 있다. 또한, 자기장에 의해 자기적으로 저장된 정보로부터 자기장에 의한 전자의 자기 포커싱의 가능성 또는 다른 자기-내성 효과들 때문에, 보다 복잡한 클러스터 네트워크를 갖는 장치가 유용할 수 있다. 소오스 및 드레인 이외의 전기 콘택트 및/또는 클러스터 네트워크 내의 종점(deadends) 내로 전자를 포커싱하는 경우에, 이는 일부 탄도 반도체 장치(ballistic semiconducting devices) 내에서 이루어지는 것과 유사한 (소오스 및 드레인 간에 측정되는) 자기 저항의 매우 큰 변동을 초래할 것이다.
- 화학 물질 센서
참고 문헌 6에 개시된 장치에 따르면, 화학적 센서용으로 좁은 와이어(narrow wire)가 이용될 수 있고, 본 발명의 장치의 가장 좁은 부분(the narrowest part of devices)에 형성된 좁은 와이어의 응답 때문에 화학적 감도가 유사할 수 있는 것이라 하였다. 매우 좁은, 즉, 나노미터 직경을 갖는 와이어의 컨덕턴스는, 양자 컨덕턴스(quantum conductance)를 나타내든 그렇지 않든 와이어 표면에 분자를 흡착시킴에 따라 크게 조정된 것 일 수 있다. 이는 파동 기능 스필(wave function spillage) 또는 와이어 표면의 화학 변동에 기인한 것이다. 와이어의 큰 컨던터스 조정은 화학적 감도를 높일 것이다.
TeCAN 장치에 형성된 나노 와이어 및 네트워크에서의 어떤 지점에서 임계 전류 경로를 갖는 보다 큰 네트워크는 화학적 감지용으로 유용할 수 있다. 이들 적용은 산업 프로세스 제어, 환경적 감지, 제품 테스팅 또는 다수의 다른 상업 환경 중 임의의 하나일 수 있다.
장치의 바람직한 실시예는 특정 화학 물질에 민감한 클러스터 물질을 사용하는 도 14에 도시한 장치와 유사하다. 배타성(exclusivity)이 유용할 수 있는데, 즉, 관심 있는 화학 물질만 감지하고 다른 물질은 감지하지 않는 물질을 사용하는 것이 이상적일 것이나, 이러한 물질은 드물다.
화학 물질 감지 장치의 바람직한 실시예는 각각이 상이한 물질로 형성되는 TeCAN 나노와이어의 어레이이다. 이 경우에 장치의 각각은 별도의 센서로 동작하고 센서의 어레이는 적당한 컴퓨터 제어 소프트웨어에 의해 판독되어 감지된 기체 또는 액체 물질의 화학 합성물을 판단한다. 본 장치의 바람직한 실시예는 금속 전기 콘택트들 간에 형성된 도전 폴리머 나노입자를 사용하지만 다수의 다른 물질들이 동등하게 잘 사용될 수 있을 것이다.
본 장치의 다른 바람직한 실시예는 그 자체가 화학적으로 민감한 절연 물질 내에 매립되는 TeCAN 형성 나노와이어이다. 절연 캐핑층에 대한 화학적 유도 변화는 그 후 나노와이어의 도전성의 변화를 가져올 것이다. 본 장치의 다른 바람직한 실시예는 나노와이어 위에서 화학적으로 민감한 층으로 나노와이어를 둘러싸는 절연 및 불활성(inert) 캐핑층, 가령, 적절한 도전 중합체 층(즉, 게이트가 화학적으로 민감한 중합체 층으로 대체된 것만 제외하고 도 18과 유사함)의 사용이다. 그 후, 도전 중합체 층은 적절한 화학 물질의 유입에 의해 영향을 받고 도전 중합체 층의 전기 특성의 변화는 게이트의 동작과 유사해서 나노와이어를 통한 전도의 변화를 야기할 수 있다. 현재 제조되는 이러한 장치를 CHEMFET이라 지칭한다.
- 발광 또는 검출 장치
위에서 설명한 장치(와 특히, 도 14에 개략적으로 도시한 유사 장치, 이때 상기 도면은 사이에 클러스터 체인(3)이 있는, 절연 기판(5) 상의 2 개의 콘택트(1,2)를 예시한다)는 나노입자의 광학적 특성을 이용하여 임의의 특정 파장이나, 자외선, 가시광선 또는 적외선을 포함하는 파장 범위의 광을 방출하여 광 탐지기 혹은 발광 다이오드, 레이저 또는 다른 전자발광(electroluminescent) 장치를 형성하는 장치를 달성할 수 있다.
실리콘 기술에 기반을 둔 CCD는 전자 촬영 시장에서 선두로서 굳혀져 있다. TeCAN 형성 나노와이어의 어레이는 동등하게 촬영을 위한 광 탐지기로서 잘 사용될 수 있다. 이러한 어레이는 디지털 카메라 및 다른 기술의 범위에서 적용을 찾을 수 있다.
TeCAN 광 탐지기의 바람직한 실시예는 반도체 나노와이어이고, 예컨대, 전기 컨덕턴스가 광에 의해 심하게 변조되고 실리콘 나노입자로 형성되는 와이어이다. 이러한 점에 있어서, 각각의 종단에서 저항 콘택트를 갖는 반도체 나노와이어가 적절할 수 있으나, 한 쌍의 반대로 도핑된 콘택트(a pair of oppositely doped contacts)에 접속된 와이어가 보다 효과적일 수 있다. 도 14는 바람직한 실시예 - 클러스터 체인에 기반을 둔 광 다이오드의 개략도를 도시한다. (저항 또는 쇼트키(Shottky)) 콘택트의 선택은 광에 대한 장치의 응답에 상당히 영향을 미칠 것이다. 장치가 응답하는 광의 파장은 클러스터 및/또는 클러스터 어셈블링된 와이어의 직경 선택에 의해 튜닝(tuned)될 수 있다. 이는 특히, 양자 제한 효과(quantum confinement effects)가 유효 밴드갭(bandgap)을 극적으로 시프트할 수 있는 반도체 나노입자의 경우에 그러하다. 유사한 장치가 광을 방출하도록 제조될 될 수 있다. p-n 접합부 내로 형성되는 반도체 양자 와이어(가령, p 및 n형으로 제조되는 콘택트(1) 및 (2))는 광을 방출할 수 있고, 적절한 구조로 형성되면, 레이징(lasing)이 이루어질 수 있다.
트랜지스터형 장치(위 참조)는 외부 또는 다른 온 칩(on-chip) 전자 회로로의 접속에 특히 적합하기 때문에 광 센서로서 최적일 수 있다.
장치가 응답하는 광의 파장은 클러스터 및/또는 클러스터 어셈블링된 와이어의 직경의 선택에 의해 튜닝될 수 있다. 이는 특히, 양자 제한 효과가 유효 밴드갭을 극적으로 시프트할 수 있는 반도체 나노입자의 경우에 그러하다.
위에서 설명한 장치와 유사한 장치는 광을 방출하게 제조될 수 있다. p-n 접합부 내로 형성된 반도체 양자 와이어(가령, p 및 n형으로 제조된 콘택트(1) 및 (2))는 광을 방출할 수 있고, 적절한 구조로 형성되면, 레이징이 이루어질 수 있다.
- 온도 센서
본 장치의 보기 드문 특성은 온도에 따른 급속한 또는 상당히 재생 가능한 도전성의 변동을 포함할 수 있고, 이는 온도 센서로서 유용할 수 있다. 이러한 점에 있어서 유용할 수 있는 장치의 개략도는 도 14 및 18에 도시되어 있다.
위에서 언급하고 열거한 가능한 적용은 다수의 상이한 방법으로 구현될 수 있고, 이들 특정 예는 (본 발명의 범위 내에 포함되는) 다음을 포함한다:
i) V 그루브 또는 다른 표면 템플릿된 구조체가, 침착된 나노입자들의 최종 위치를 조절하여 클러스터들의 체인 또는 클러스터들의 네트워크(이때 가장 좁은 포인트는 단일 클러스터 또는 클러스터들의 체인을 포함한다), 또는 직경이 개별적으로 침착된 클러스터의 직경보다 실질적으로 큰 와이어형 구조체를 달성하기 위해서, 적합한 반도체 물질, 예를 들어 실리콘 또는 GaAs(즉, 상이한 결정면에 대해 적합하게 상이한 에칭율을 갖는 물질)의 표면으로 한정된 장치. 나노클러스터는 기판을 가로질러 이동할 수 있고 그런 다음 소정의 표면 특징부로 정렬되어(참고 문헌 15,16) 나노스케일 와이어와 유사한 구조체를 생성한다. 나노스케일 표면 조직 기법(예를 들어, Si 웨이퍼(44)의 표면에 에칭된 v 그루브, 피라미드형 함몰부 또는 다른 표면 특징부)은 클러스터가 나노스케일 와이로 어셈블링되도록 강제할 것이다. v 그루브의 표면에서 이동가능한 클러스터의 이동은 정점에서 체인 또는 와이어의 형성을 야기해야 한다. 유사하게, 클러스터가 상기 표면에 입사하는 동력학적 에너지의 영향 하에서 상기 클러스터의 미끄러짐은 V 그루브의 정점을 향해 이동하게 할 것이며, 침착 각의 변화를 사용하여 상기 미끄러짐 정도에 영향을 미칠 수 있다. 이 개념은, 고가이고 저속의 나노리쏘그래피 프로세스('하향식' 접근방식)는 장치에 대해 비교적 크고 간단한 전기적 콘택트를 형성하는데, 그리고 가능하면 v 그루브의 형성을 위해 사용될 것이다. 나노스케일 입자의 자동 어셈블리('상향식' 접근방식)는 나노스케일 특징부를 제조하는데 사용된다. 그 장치의 핵심은 나노 기술의 '하향식' 및 '상향식' 접근방식을 결합하는 것이다. 앞서 논의된 바와 같이, 본 발명의 방법은 나노스케일 크기의 와이어로 제한되지 않으며, 또한 100 um 이하의 폭을 갖는 보다 큰 와이어의 형성에도 유용한 것으로 입증될 수 있다.
ii) 전기 콘택트가 템플릿 기법을 사용하여 달성된 클러스터 체인을 접촉하기 위한 것으로 한정되는 i)에 개시된 장치. 상기 장치 및 하기 개시되는 각각의 장치들은 AC 또는 DC 또는 펄스 모드로 작동할 수 있다.
iii) 보다 양호하거나 상이하게 작용하는 장치를 한정하거나, 또는 참고문헌 30에 개시된 형태의 삼투 장치를 포함시켜 상기 와이어의 두께를 조절하는, i) 및 ii)에 개시된 장치들 중 2 개 이상으로 이루어진 보다 큰 장치.
iv) 도전 개시를 모니터링함으로써 와이어형 구조체의 형성이 관찰되는 i) 또는 ii)에 개시된 바와 같은 장치.
v) 동일한 간격 또는 동일하지 않은 간격으로 분리된 두 개 이상의 콘택트가
임의의 패턴으로 정렬되고, 그 콘택트들이 깍지형, 규칙적인 또는 비규칙적인 구성을 포함하는 임의의 형태를 갖는 i) 또는 ii)에 개시된 바와 같은 장치.
vi) 도 13은 콘택트(1 및 3) 사이에서 이어지는 V 그루브(대개 골짜기에 축적되는 클러스터에 의해 덮혀짐)는 콘택트(1 및 3)가 형성되는 클러스터 와이어에 대한 오믹 콘택트(ohmic contacts)로서 동작하도록 하고, 콘택트(2 및 4)는 와이어로부터 격리되도록 하여 그들이 게이트로서 동작할 수 있게 하는 장치를 도시한다(V 그루브의 정점은 점선으로 표시되고, V 그루브의 골짜기는 실선으로 표시된다). 장치는 전계 효과 트랜지스터(FET)와 유사하다. 즉, 게이트에 인가된 전압은 접속된 경로로부터 전자를 끌어당기며(또는 물리치고) 그에 따라 클러스터 체인의 도전 성을 증가(또는 감소)되고 장치를 턴 온(또는 오프)시킨다.
vii) vi)에 설명한 장치의 또 다른 바람직한 실시예는 단일 V 그루브만을 포함하여, 단일 나노와이어를 생성한다(도 17).
viii) vi) 및 vii)에서 설명된 장치의 또 다른 바람직한 실시예는 V 그루브 또는 역 피라미드의 바닥에 형성되는 나노와이어에 대해 오믹 콘택트를 허용하는 콘택트 정렬을 갖는 장치를 포함한다. V 그루브의 종단에서의 단일 금속 콘택트(도 17), V 그루브에 대해 수직인 깍지형 콘택트 및 역 피라미드의 각 코너에서의 금속 콘택트(도 19)를 포함하는 다수의 구성이 고찰될 수 있다.
ix) 도 17에서, V 그루브로부터 떨어진, 상부 표면의 콘택트가 네트워크로의 옴(즉, 도전 콘택트)을 형성하지 않는 물질로 이루어지면, 이들 콘택트는 게이트로서 사전결정될 것이고, V 그루브의 정점과 만나는 콘택트는 소오스 및 드레인으로서 사전 결정될 것이다. 이 예에서, 측면 콘택트는 클러스터 네트워크에의 쇼트키 콘택트를 형성하는 것으로 알려진 물질, 또는 산화되어 터널 장벽을 형성하는 알루미늄 또는 실리콘계 물질로 이루어질 수 있다. 이 예에서, 콘택트 패드의 기능은 침착 전에 결정될 수 있다.
x) 기판에 산화물 또는 다른 절연층을 형성하여 리쏘그래피 기술을 사용해서 그 영역에 도착한 클러스터만 실질적으로 클러스터 네트워크를 형성하는 데 참여하게 될 수 있다. 윈도우(산화물로 코팅되지 않은 영역)에 도착한 클러스터 만 소오스 및 드레인 콘택트에 접속될 수 있다. 이 방법으로, 장치는 서로 격리될 수 있고, 콘택트의 기능이 사전 결정될 수 있다. 도 15에서, 절연 코팅은 게이트 콘택트를 커버하고, 게이트 콘택트는 클러스터 박막으로부터 그것을 격리시킨다. 콘택트의 격리는 자연적으로 산화되는 (알루미늄과 같은) 물질로 형성되게 함으로써 이루어질 수도 있다. 이 방법은 하나 이상의 콘택트의 기능을 게이트 또는 옴 콘택트로 사전 결정하기 위해 사용될 수 있다. 도 15는 게이트 콘택트(3)와 함께 소오스(1) 및 드레인(2) 콘택트를 나타낸다. 상기 콘택트들은 절연층(4)으로 코팅되어 있으며 이는 게이트 전극(3)을 콘택트(1)과 (2)(이들은 절연층(4) 중의 구멍에 기인하여 침착된 클러스터들에 노출된다) 사이에 있는 클러스터 어셈블리된 와이어로부터 분리시킨다.
xi) 산화물 또는 다른 절연층에 의해 전체 또는 부분적으로 커버되고 상부 게이트를 합체시켜 클러스터 어셈블링된 구조를 통해 전자의 흐름을 제어해서 전계 효과 트랜지스터 또는 도 18에 도시한 것과 같은 다른 증폭 또는 스위칭 장치를 달성하는 위에서 설명한 장치들 중 임의의 장치.
xii) 표면에 침착된 클러스터들의 확산 또는 미끄러짐 성질들을 변화시키거나 전기적 고립을 제공하기 위해서 템플릿의 상부에 성장시킨 SiOx 또는 SiN 등의 절연 층의 상부에 제조된 위에서 설명한 장치들 중의 임의의 장치.
xiii) 게이트로서 동작할 수 있는 도전층의 상부인 절연층의 상부에 제조되고, 클러스터 어셈블리 구조를 통해 전자의 흐름을 제어해서 전계 효과 트랜지스터 또는 다른 증폭 또는 스위칭 장치를 달성하는 위에서 설명한 장치들 중 임의의 장치.
xiv) 샘플의 일부(또는 부분들)에 대한 클러스터 미끄러짐, 바운딩 또는 점착 확률에 영향을 미치기 위해서 상기 샘플의 일부(또는 부분들)의 표면에 대한 클러스터들의 충돌 각을 선택하거나 조절하는 위에서 설명한 장치들 중 임의의 장치.
xv) 클러스터들의 동력학적 에너지를 조절하여 샘플의 일부 또는 부분들에 대한 클러스터 미끄러짐, 바운딩 또는 점착 확률에 영향을 미치는 위에서 설명한 장치들 중 임의의 장치.
xvi) 스핀 전달에 기초한 스위칭 또는 증폭이 달성되어서 스핀 밸브 트랜지스터가 되게 하는 위에서 설명한 장치들 중 임의의 장치.
xvii) 본 장치는 비스무트 클러스터 또는 동등하게는, 상당수의 나노입자 생성 기술 중 임의의 하나의 기술을 사용하여 형성될 수 있는 임의의 유형의 나노입자 또는 임의의 성분 또는 합금으로 제조될 수 있다. 비스무트 클러스터는 캐리어 농도가 낮고 및 벌크 물질에서의 전자의 평균 자유 경로가 길기 때문에 특히 관심을 끈다. 유용 장치를 위한 다른 알 수 있는 후보는 실리콘, 금, 은 및 백금 나노입자를 포함한다. 본 장치는 GaAs 및 CdSe와 같은 합금 나노입자로도 형성될 수 있다. 나노입자는 이들이 실온에서 그들의 벌크(마크로스코피) 형태로 초도전성, 반도전성, 세미 금속성 또는 금속성인지든 간에, 화학 성분들 중 임의의 성분 또는 이들 성분들의 임의의 합금으로 형성된다. 나노입자는 전기적으로 도전하는 도전 폴리머 또는 무기 또는 유기 화학 종(species)으로부터 형성될 수 있다. 이와 유사하게, 콘택트 및/또는 나노입자들 중 하나 또는 모두는 강자성체, 강자성 또는 반-강자성체일 수 있다. 둘 또는 그 이상의 유형의 나노입자가 사용되어, 순차적으로 또는 함께, 예를 들어, 반도체 및 금속 입자 또는 강자성체 및 비자기성 입자와 함께 침착된다. 자기 부품을 갖는 장치는 '스핀트로닉(spintronic)' 습성 즉, 스핀 전달(spin transport)로부터 야기되는 습성을 야기할 수 있다. 와이어 내의 또는 와이어와 콘택트 사이의 샤프 도메인 벽(참고 문헌 43)을 가로질러 스핀 의존형 전자가 운송되면 큰 저항의 생성될 수 있으며 이에 따라 하드 드라이브의 판독헤드와 같은 자기장 센서에 상업적으로 응용할 수 있게 된다.
xviii) 본 명세서에서 설명된 모든 다른 장치에서와 같이, 기판의 온도는 입자의 이동, 입자의 용해를 제어하기 위해 또는 임의의 다른 이유로 침착 프로세스 동안 제어될 수 있다. 일반적으로, 평탄한 표면 및 높은 기판 온도는 입자의 확산을 촉진할 것이지만, 거친 표면 및 낮은 온도 기판은 확산을 방해할 것이다. 나노 입자의 용해 및 이동은 물질에 따라 달라진다.
xix) 흐르는 전류가 입자의 접속성, 장치의 도전율 또는 필름의 지형적 구조를 변경하도록 침착 동안 콘택트 사이에 전압이 인가된 위에서 설명한 임의의 장치. 이러한 인가된 전압은, 도전 경로가 보통 연결이 존재하지 않는 표면 커버리지에서 콘택트 사이에 형성될 수 있도록 하거나(인가된 바이어스 하에 도전의 극적인 개시를 도시하는 참고문헌 30의 도 32를 참조), 또는 거꾸로 기존의 도전 경로를 방해하도록 할 수 있다. 저항, 다이오드 또는 장치와 직렬 또는 병렬로 연결된 다른 회로 소자는 필름 특성의 변경을 제어하기 위해 전류 흐름을 규칙적으로 하는데 사용될 수 있다.
xx) 필름이, 그것을 보호하기 위해 및/또는 예를 들어 장치의 유전 상수를 변경함으로써 그것의 특성을 강화하기 위해, 산화물 또는 다른 비금속 또는 반도전성 필름에 매립되는 위에서 설명한 임의의 장치. 이 캐핑 층은 장치의 도전율을 강화, 제어 또는 결정하기 위해 이온 주입에 의해 또는 이와 달리 도펀트의 침착에 도핑될 수 있다.
xxi) 침착된 입자의 합체를 달성하기 위해 또는 임의의 다른 이유로 필름이 어닐링된 위에서 설명한 임의의 장치.
xxii) 나노입자의 어셈블리는 침착 또는 집합 프로세스 이전 또는 이후에 그것이 노출, 현상 및 세척되는 여부에 따라, 저항 또는 다른 유기 성분에 의해 영향을 받는 위에서 설명한 임의의 장치.
xxiii) 나노 입자의 어셈블리가, 균일, 집속된, 비집속된 또는 방해 패턴의 형태에 따라 광원 또는 레이저 빔에 의한 조명에 의해 제어 또는 이와 달리 영향을 받는 위에서 설명한 임의의 장치.
xxiv) 입자가 유기 물질 또는 리간드로 코팅되는 경우를 포함하여 입자가 액체로부터 침착되는 위에서 설명한 임의의 장치.
xxv) 몇몇 콘택트 또는 포트를 구비하고 나노입자를 통한 탄도(ballistic) 또는 비탄도 전자 전달에 의존하고 0 자기장에서는 본래의 출력 포트가 아니었던 출력 포트에 전자를 전송하는 자기장의 영향에 의존하고, 또는 임의의 자기 집속 영향(any magnetic focussing effect)에 의존하는 장치.
xxvi) 크기 선택된 클러스터의 침착에 의해 형성된, 또는 이와 달리 크기 선택되지 않은 입자의 침착에 의해 형성된, 위에서 설명한 임의의 장치.
xxvii) 원자 증기, 또는 소형의 클러스터의 침착에 의해 형성되고, 나노입자, 클러스터, 필라멘트 또는 침착된 입자보다 큰 다른 구조체를 야기하는, 위에서 설명한 임의의 장치.
xxviii) 실질적으로 상기 항들 중 임의의 항에 개시된 바와 같이 제조되지만 콘택트 없이 제조된 임의의 클러스터 어셈블링된 장치. 예를 들어, 임의의 접촉되지 않은 템플릿 어셈블링된 와이어들을 와이어-그리드 편광자로서 사용할 수 있다.
D. 실험
후속하는 설명에는 특정 예에 따라 설정된 바람직한 실험을 개시한다.
a) 리쏘그래피
표준 광학 및 전자 빔 리쏘그래피는 실리콘 웨이퍼, 또는 SiOx 또는 SiN으로 코팅된 실리콘 웨이퍼 상에 V 그루브를 한정하고 또한 콘택트들이 상기 V 그루브와 교차하거나 교차하지 않는 방식으로 샘플 표면에 NiCr 및 Au 콘택트를 한정하는데 사용되었다. SiOx 또는 SiN 절연층이 있거나 없는 상업적인 실리콘 웨이퍼가 기판으로서 사용된다.
a)i) V 그루브 형성
하기는 실리콘상의 V 그루브 표면 템플릿의 형성을 다루지만, 유사한 접근방법들을 사용하여 다른 기판에 다른 구조물들을 형성시킬 수 있다.
샘플 프로세싱은 질화물 코팅된(층 두께가 전형적으로 100㎚) 실리콘 웨이퍼를 8ㅧ8mm 기판으로 주사위꼴로 만듦으로써 시작한다. <111> 평면의 배향을 정확하게 위치시키기 위해, 질화물 또는 산화물 층은 초기에 포토레지스터 마스크를 통해 건식 에칭되어 2ㅀ만큼 분리된 방사상의 슬롯을 형성한다. 이들 슬롯은 40%wt KOH 용액을 사용하여 기저 실리콘에서 V 그루브로 변형된다. 일단 완성되면, 테트스 슬롯에 대한 장치 V 그루브 어레이의 각도 정렬(가장 깔끔한 에칭된 프로파일을 이용하여 선택함)은 또 다른 포토리쏘그래피 및 건식 에칭 단계를 통해 수행된다. V 그루브 어레이는 동일한 KOH 용액을 사용하여 형성된다. 대략 5 um 폭의 실리콘 V 그루브가 40 중량%의 KOH 용액을 사용하여 초음파 교반하고 70 ℃로 가열하여 대략 5 분의 에칭 시간으로 실리콘 내에 생성된다.
이러한 방식으로 형성되고 원자력 마이크로스코피(atomic force microscopy)를 이용하여 이미지화된 V 그루브 및 관련 구조체의 예가 도 16, 17 및 18에 도시되어 있다. 도 16은 KOH를 사용하여 실리콘으로 에칭된 V 그루브의 원자력 마이크로그래프이다. V 그루브는 대략 5 미크론의 양단을 가지며 광학 리쏘그래피를 사용하여 형성된다. 본 기법의 매력 중에 하나는, 전자 빔 리쏘그래피를 사용하여 특징부가 크기 면에서 쉽게 스케일링 다운된다는 것이다.
사용되는 특정 클러스터/기판 쌍은 클러스터 어셈블링된 와이어와 기판 사이에 절연을 제공하기 위해 V 그루브의 표면이 절연 층으로 코팅될 필요가 있는지 없는지를 결정한다. 몇몇 클러스터/기판 결합에 대해, 쇼트키 콘택트가 형성되어, 기판으로부터 와이어의 제한된 격리가 불가능할 것이다. 몇몇 경우에서 기판의 본래의 산화물 층은 충분한 격리를 제공할 것이다. 필요한 경우, V 그루브의 패시베이션은 두가지 방식으로 수행될 수 있다. 현재, 바람직한 방법은 V 그루브 어레이를 형성한 후에 즉시 전체 기판을 열적으로 산화시키는 것이다. 1050 ℃의 산소 풍부 건식 노에서 산화를 수행한다. 1 시간의 산화 기간으로 120㎚ 두께의 필름이 생성된다. 이와 다른 패시베이션 방법은 스퍼터 코팅된 실리콘 질화물에 의존한다.
a)i) 콘택트 형성
본 발명의 대부분의 실시예에서, 콘택트가 형성될 것이다(그러나, 하기에 논의되는 바와 같이 포함시키지 않는 경우가 있을 수도 있다). 포함시키는 경우, 콘택트는 광학적 또는 결합된 전자-빔/광학 리쏘그래피 단계를 사용하여 형성되는 것이 바람직하지만, 당해 분야의 숙련가들에 의해 고려되는 다른 형성 방법들을 사용할 수도 있다. 광학적 포토레지스트 패턴을 사용한 초기의 증발 및 리프트 오프는 3ㅧ3mm 장치 영역을 가로지르며 연장하는 콘택트 및 장치 핑거(>1um 폭)를 야기한다. 장치 핑거는, 버니어 정렬 마크(vernier alignment marks)를 사용하여 달성된 서브-미크론 허용치를 갖는 단일 또는 다수의 V 그루브 위에 위치한다. 전자 빔 패터닝은 서브 미크론 핑거/갭 폭이 요구되고 이들 특징부가 제 1 광학 리쏘그래피 프로세스에서 생성된 패드와 정렬되는 경우 사용된다. 최종 증발 및 리프트 오프는 큰 스케일의 장치가 8ㅧ8mm 칩의 에지에 배치도록 허용한다. 도 17은 바람직한 실시예의 개략도를 도시한다. 그것은 V 그루브의 AFM 이미지를 사용하여 생성된 클러스터 어셈블링된 나노와이어의 개략도를 도시한다. 상단 및 하단 콘택트는, V 그루브의 평평한 표면을 따른 클러스터의 이동으로부터 야기되는 클러스터 어셈블링된 나노와이어와의 전기적 콘택트를 생성하기 위해 V 그루브의 정점과 정렬된다. 좌 및 우측 콘택트는 클러스터 어셈블링된 나노와이어와의 전기적 콘택트를 형성하지 않기 위해 V 그루브의 에지와 정렬되어, 이들 콘택트는 게이트로서 사용되도록 허용된다. 트랜지스터 구조체는 도 18에서와 같이, 와이어 위의 절연 층의 상단에 상단 게이트를 제조함으로써 달성될 수 있는데, 이 도면에는 클러스터 어셈블링된 나노와이어의 상단에 절연층의 제 1 침착에 이어 게이트 콘택트의 리쏘그래피 정의에 의해 제조된 FET 구조체의 측면도가 도시되어 있다. 도 18은 클러스터 체인(3)이 사이에 있는, 절연 기판(6) 상의 2 개의 콘택트(1,2)를 나타낸다. 절연층(5)이 게이트 콘택트(4)를 따라 예시되어 있다.
바람직한 실시예에서, 클러스터 침착 전에 기판은 장치를 서로 격리시키기 위해 패시베이팅될 것이다. 이것은 패터닝된 스퍼터 코팅된 실리콘 이산화물 층을 사용하여 달성될 수 있다. 건식 에칭이 이어지는 광학 리쏘그래피는 콘택트 핑거/V 그루브 영역 바로 위에서 실리콘 이산화물의 윈도우를 개방하는데 사용될 수 있다. 실리콘 V 그루브를 패시베이팅하는데 열 산화가 사용된 경우, 이 최종 건식 에칭은 베이스 산화물 층의 상당한 고갈을 피하기 위해 시간이 측정된다.
샘플은 이제 모든 필요한 장치 콘택트를 이용하여 PeCAN 장치(참고문헌 30)의 프로시저에서와 같이 의도한 목적으로 만들어진 샘플 지지대에 장착된다. 바람직한 실시예에서, 클러스터 침착 이후 그리고 고 진공 동안, 이 장치는 전자 빔 증발된 절연 필름(예로, SiOx)으로 밀봉될 수 있다. 이 층은 부가적인 리쏘그래피 및 금속 증발 단계를 통한 상단 게이트의 제조 이전에 클러스터의 산화를 방지하는데 사용될 수 있거나, 또는 절연 층으로서 사용될 수 있다. 도 18은 이러한 장치의 개략도(V 그루브는 도시되어 있지 않음)를 도시한다.
끝으로, TeCAN 장치는 여러 형태의 표면 조직을 이용할 수 있고 V 그루브에 제한되지 않는다. 도 19는 '역 피라미드'의 바닥의 두 개가 상이한 분해능에서 원자력 마이크로스코프 이미지를 도시한다. 역 피라미드는 KOH 및 원형 또는 정방형 기하학적 구조(위에서 설명한 슬롯보다)를 갖는 마스크 또는 윈도우를 사용하여 실리콘을 에칭하는 경우 형성된다. 매우 작은 크기 및 매우 평탄한 벽을 갖는 역 피라미드을 달성할 수 있다(도 19의 아래 이미지에서와 같이, 봉우리는 AFM 이미지의 품질에 대응하고, 표면의 평탄도를 나타내지는 않는다). 바람직한 실시예에서, 전자 빔 리쏘그래피는 역 피라미드의 네 개의 코너 각각에 전기적 콘택트를 정의하여, 패시트의 에지를 따라 형성된 클러스터 어셈블링된 와이어의 4 단자 측정을 허용하는데 사용된다. 이러한 4 단자 측정치는 예를 들어 자기장 또는 화학적 감지 적용에서 정확한 도전율 측정에 유용할 수 있다. 상단 및/또는 하단 게이트도 이들 구조체에 적용될 수 있다.
앞서 나타낸 바와 같이, 바람직한 실시예에서 콘택트들을 클러스터 침착 전에 형성시키나, 클러스터 침착 후의 콘택트의 형성도 또한 본 발명의 범위 내에 있다. 이 경우에 콘택트들을 와이어와 함께 정렬시킬 필요가 있으며, 따라서 정렬 및 접촉 전에 와이어의 일부 이미지형이 필요하다. 전자 빔 리쏘그래피는 표면의 이미지화와 콘택트의 고 선명 해상력을 모두 허용하기 때문에 상기를 달성하는데 적합한 방법이다.
더욱 또한, 콘택트가 전혀 사용되지 않는 경우도 있을 수 있다. 상기와 같은 경우는 와이어 그리드 편광자를 포함하는데, 상기는 본질적으로 와이어들의 어레이이다. 상기도 또한 본 발명의 범위 내에 있다.
b) 클러스터 형성 및 침착
본 발명의 바람직한 장치는 참고문헌 45에 설명되어 있는 실험 장치의 변형된 버전이다. 비스무트 클러스터는 불활성 기체 농축 소오스에서 생성된다. 소오스 챔버에서, 금속은 가열되고 섭씨 750 내지 850도에서 증발된다. 실온에서 아르곤 기체는 금속 증기와 혼합되고 클러스터는 응집되며 성장을 시작한다. 클러스터/기체 혼합물은 두 단계의 상이한 펌핑(소오스 챔버에서의 ~1 토르에서부터 메인 챔버에서의 ~10-6 토르까지)을 통과하여 대부분의 기체가 추출된다. 빔은 약 1mm의 직경과 약 0.5도의 개구 각도를 갖는 노즐을 통해 메인 챔버로 주입된다. 샘플에서 클러스터 빔의 직경은 약 4mm이다. 클러스터의 빔의 강도를 결정하기 위해, 석영 수정 침착 속도 모니터가 사용된다. 샘플은 이동가능한 막대(rod)에 장착되고 침착 동안 석영 침착 속도 모니터의 전면에 배치된다.
소오스 파라메터의 특정 범위는 중요하지 않은 것으로 나타내는데, 즉 클러스 터는 넓은 범위의 압력(0.01 토르에서 100 토르까지) 및 증발 온도에서 걸쳐 생성될 수 있고 1 토르에서 10-12 토르까지의 거의 임의의 압력에서 침착될 수 있다는 것을 이해해야 한다. 임의의 불활성 기체, 또는 불활성 기체의 혼합물은 집합체를 야기하는데 사용될 수 있고, 증발될 수 있는 임의의 물질은 클러스터를 형성하는데 사용될 수 있다. 클러스터 크기는 기체 압력, 기체 유형, 금속 증발 온도 및 압력이 감소하는 상이한 챔버에 연결하는데 사용되는 노즐 크기의 상호작용에 의해 결정된다. 이러한 인자들은 모두 생성되는 와이어/나노입자의 특정 형태를 변경시키기 위해 변경될 수 있다.
이온화된 클러스터 및/또는 매스(mass) 선택 시스템은 침착 시스템, 예를 들어 참고문헌 46의 설계의 매스 필터 및 표준 전자 빔 기법에 의한 클러스터 이온화에 사용될 수 있다. 본 발명자들은 이러한 특징들뿐만 아니라 보다 낮은 최종 압력과 마그네트론 스퍼터 헤드를 사용하는 클러스터 소오스의 부가된 이점들을 포함하는 신규의 초 고 진공 클러스터 침착 시스템을 제작하였다. 상기 기법을 사용하여 제조된 Si 클러스터 어셈블링된 와이어를 하기에 논의하며, 달리 본 원에서 논의된 모든 결과들은 원래의 고 진공 시스템을 사용하여 수득되었다.
본 발명의 침착 시스템(참고 문헌 27의 설계와 같은 거의 진공 침착 시스템에는 전형적으로 통합되지 않음)의 특징은 침착 챔버로의 전기적 피드스루를 사용하여 침착 동안 장치 상에서 수행될 전기적 측정을 허용한다. 이러한 피드스루는 진공 장비를 다루는 대부분의 회사에 의해 공급되는 표준 아이템이다.
c) 침착 동안의 측정
측정 회로의 코어는 10-15 A의 분해능을 갖는 키슬리 6514 전위계이었다. 따라서, 현재의 분해능의 제한 요소는 시스템의 노이즈이다. 5 mV 내지 5 V 범위의 고정된 출력 전압을 갖는 전류 독립적인 전압원이 필요한 안정 전위를 공급하였다.
침착 동안 장치에 흐르는 전류의 측정은 몇몇 장치 설계의 구현에 중요하다.
d) V 그루브 어셈블링된 와이어의 실험적인 실현
본 섹션은 실리콘 V 그루브의 기부에 침착되고 금속 클러스터로부터 어셈블링된 나노와이어의 실험적인 실현을 개시한다. 상기 클러스터를 고 진공 클러스터 발생 시스템에 형성시킨다. 클러스터를 형성시킬 금속 물질을 소오스 챔버 내의 도가니에 포함시킨다. 상기 도가니의 온도를 모니터하고 상기 도가니의 기부에 장착된 써모커플을 통해 조절한다. 일단 상기 도가니의 온도가 주 금속의 융점 이상으로 상승되면, 클러스터들이 상기 소오스 챔버 내의 금속 증기로부터 상장한다. 성장 프로세스는 불활성 기체의 존재에 의존하며 본 원에 개시된 비스무트, 안티몬 및 은 클러스터의 경우 아르곤 및/또는 헬륨이 사용된다. 불활성 기체를 흐름 조절기를 통해 공급하고 이어서 도가니에 근접한 소오스 챔버 내로 직접 공급한다. 소오스 출구 노즐은 불활성 기체/클러스터 출력 빔을 발생시키며 상기 빔은 노즐을 통해 2 개의 차동적인 펌핑 단으로 향하고 최종적으로 고 진공 챔버로 향한다. 상기 고 진공 챔버는 샘플 암/셔터 메커니즘 및 침착율 모니터를 수용한다.
상기 펌핑 순서가 시작되기 전에, 기판들을 상기 고 진공 챔버 중의 포트를 통해 샘플 암 상에 도입시킨다. 8 개 이하의 기판을 시스템을 배기시키는 동안 상기 샘플 상에 적재시킬 수 있다. 상기 멀티 샘플 능은 상이한 소오스 조건과 함께 기판 물질/토폴로지의 변화에 따라 클러스터 행동 양상을 실험적으로 빠르게 특성화할 수 있게 한다.
클러스터 물질의 침착율을 샘플 뒤에 클러스터 빔과 일렬로 적재된 진동 결정 필름 두께 모니터(FTM)를 통해 모니터한다. 침착 전에 FTM을 사용하여 적합한 속도를 확립시킨다. 이어서 기판 홀더를 침착을 시작하기 위해 개방시킨 셔터 뒤의 결정 전면으로 이동시킨다. 상기 침착율은 불활성 기체의 유량 및 용융된 금속 소트의 온도에 의해 영향을 받는다. 따라서 소정의 기체 유량의 침착율은 소오스의 온도를 통해 조절된다.
클러스터 크기는 또한 소오스 압력, 도가니 온도 및 기체 혼합물에 의해 영향을 받는다. 전계 방출 SEM 이미지(도 1) 및 AFM 이미지(도시 안됨)가 다양한 기판에 침착된 클러스터들의 크기를 평가하는데 사용되었다. TEM은 빔 중의 클러스터 크기 분포를 특성화하는데 독립적으로 사용되었다. 본 연구에서, 침착된 클러스터의 직경은 모두 Bi의 경우 5 내지 100㎚이고 Sb의 경우 5 내지 120㎚이었다. 하기 논의되는 바와 같이, V 그루브의 정점 및 그루브들 간의 평탄역 상의 구조체의 크기는 입자들의 응집에 기인하여 상이할 수 있다.
클러스터 빔은 평균 직경 3 내지 5 ㎜의 가우스 전속 특징을 갖는다(선택된 소오스 및 첫 번째 차동 펌핑 단 노즐 직경에 따름). 상기 가우스 프로파일을 활용하여 개별적인 기판에 침착된 상이한 필름 두께에 관한 정보를 제공할 수 있다. 예를 들어 환상 빔 스폿의 테두리에서의 단층 미만의 클러스터 커버리지 및 그의 중심에서의 다층 커버리지를 생산하도록 침착 시간을 선택할 수 있다. 이는 단일 샘플이 넓은 범위의 소오스 커버리지에 대한 조사를 허용하므로 침착된 클러스터의 신속한 조사 및 특성화뿐만 아니라 상이한 기판 표면에서의 이동을 허용하는 침착 프로세스의 특징이다.
하기 단락은 주요 유형의 침착 실험을 분류한다. 먼저 (패시베이팅되지 않은) 실리콘 V 그루브 기판의 응집된 비스무트 클러스터 나노와이어를 조사하기 위해 클러스터 침착 장치를 사용하였다. Bi 클러스터의 촉진된 이동이 실리콘 이산화물(패시베이팅된) V 그루브 기판에서 관찰된다. 실리콘 및 실리콘 이산화물 상의 안티몬 클러스터 나노와이어를 포함하는 실험들을 또한 수행하여, 패시베이팅된 실리콘 기판과 패시베이팅되지 않은 기판의 Ag 및 Si 클러스터에 대한 실험을 도출시켰다.
하기 실시예에서 본 발명을 Bi, Sb, Ag 및 Si 클러스터와 관련하여 예시하였다. 이들은 예시적이며 클러스터의 정체에 대한 제한은 아니고, 따라서 본 발명에 따라 형성된 와이어에 대한 제한이 아니다.
비스무트 클러스터
도 6(a)(i)는 30 sccm의 아르곤 유량을 사용하여 침착시킨 비스무트 클러스터를 갖는 V 그루브 실리콘 기판을 도시한다. 각각의 V 그루브의 정점을 향한 일부 클러스터의 이동이 본 실시예에서 자명하지만, 그 효과는 진정한 나노와이어를 생산할 정도로 충분히 현저하지는 않다. 도 6은 또한 보다 높은 아르곤 유량 하에서 비스무트 클러스터로 코팅되어, 도 6(a)(i)에 나타낸 것보다 정점에서 보다 좁고 훨씬 더 깨끗한 상부 V 그루브 벽이 생성된 기판을 나타낸다.
상기 비교는 비스무트 나노와이어가 형성되는 메커니즘을 예시한다. 상기 아르곤 기류(소오스 챔버로 도입되어 금속 증기의 응집을 촉진시킨다)는 V 벽의 기부로 클러스터들을 몰아가기에 충분한 모멘텀을 상기 클러스터에 제공한다. 유량이 증가됨에 따라, 평균 클러스터 모멘텀이 증가하여, 클러스터가 안착 시 기판에 들러붙을 가능성을 낮춘다. V 그루브는 클러스터가 정렬/응집하는 좁은 정점으로 바운딩되거나 미끄러져 향하여 와이어형 구조를 형성하는 경향을 이용한다.
도 25(a)는 빔 프로파일의 상이한 점에서의 상이한 침착율에 기인하여 침착된 필름 두께가 빠르게 변하는 90 sccm의 Ar 유량을 사용하여 침착된 V 그룹 기판의 영역을 나타낸다. 상기는 단일 기판의 상이한 커버리지에 대한 정보를 얻는 능력을 예시한다. 상기 도면은 또한 때때로 V 그루브의 기부에서 발생하는 보다 큰 입자로의 클러스터의 증가된 응집을 나타낸다. V 그루브 기판을 가로지른 평균 클러스터 크기의 FE-SEM을 사용하는 측정은 클러스터 크기가 주변의 평탄역 상에서보다 V 그루브의 기부에서 보다 높은 것을 지적한다. 이러한 효과는 V 그루브의 기부에서 발생하는 증가된 클러스터-클러스터 충돌에 기인한다. 짧은 침착 시간 및 높은 층착율로 제조된 샘플은 보다 긴 침착 시간 및 보다 낮은 클러스터 전속으로 제조된 것보다 더 큰 응집을 보인다.
도 25(a)(뿐만 아니라 본 원에 포함된 다른 도면들)에서 설명된 핵심 효과는 V 그루브의 특정 섹션에 형성된 와이어형 구조의 두께가 상기 섹션이 빔 스폿의 중심에 얼마나 가까우냐는 것에 따른다는 것이다. 중심에 가까울수록 상기 스폿에서 달성되는 침착율 및 전체 필름 두께는 커진다. 보다 많은 수의 클러스터들이 소정의 영역에 침착될 때 최종 와이어형 구조는 보다 넓어진다, 즉 클러스터들이 추가로 V 그룹의 상부를 향해 '백업'된다.
도 25(a)는 또한 V 그루브의 양면에 대한 충돌 각의 변화 효과를 나타낸다. 이 경우에 V 그루브들은 실리콘 웨이퍼 슬라이싱 프로세스에서의 일부 잘못된 정렬에 기인하여 대칭적이지 않으며, V 그룹의 양면은 클러스터들의 상이한 입사각들을 제공한다. 보다 얕은 각을 제공하는 면은 분명히 도착 후 클러스터들의 적은 이동을 나타내며; 같은 밀도의 입자를 갖는 영역에서 와이어는 보다 두껍고 V 그룹 표면 상부의 깨끗한 영역은 보다 작다. 도 25(b) 및 (c)는 같은 효과를 보다 상세히 나타내며, (b)에는 확대하여, (c)에는 보다 높은 전체 커버리지로 나타낸다.
도 3은 V 그루브 정점에서의 향상된 클러스터 응집 효과를 예시한다. 상기 이미지는 전계 방출 SEM 분석을 사용하여 얻었으며 90 sccm의 아르곤 유량 하에서 생성된 비스무트 클러스터로 코팅된 샘플을 나타낸다. 상기는 또한 특정 조건 하에서, 추정 상 충분히 높은 충돌이 일어날 때, 침착된 첫 번째 글러스터에 의해 미끄러지는 양이 제한되는 경우, 나중에 도달하는 클러스터들은 최종적으로 큰 응집 사태가 발생하기 전에 부분적으로 응집될 수 있음을 예시한다. V 그루브 및 주변 평탄역 상에서의 클러스터들의 커버리지 및 크기를 도 4에 나타낸다. 실험적인 증거는 V 그루브의 기부에서 나타나는 클러스터 응집의 정도가 커버리지 및 침착율에 의존함을 제시한다.
도 5는 패시베이팅된 실리콘(120㎚ 두께 실리콘 이산화물)과 패시베이팅되지 않은 실리콘 상에서의 비스무트 클러스터 이동의 비교를 나타낸다. 아르곤 유량과 도가니 온도는 이들 샘플에 대해 동일하였다(측정 가능한 편차 내에 있다). V 그루브 벽은 패시베이팅된 샘플상에서 현저히 더 깨끗하며, 이는 보다 낮은 클러스터 표면 마찰과 V 그루브 정점을 향한 향상된 이동을 가리킨다. 이러한 특징은 또한 보다 낮은 동일한 아르곤 유량 하에서 패시베이팅된 샘플과 패시베이팅되지 않은 샘플을 비교할 때 자명하다.
도 6은 아르곤 유량을 실리콘 이산화물 상의 비스무트 나노와이어의 폭을 조절하는데 어떻게 사용하는가를 예시한다. 상기 와이어의 폭과 V 벽 상부에서의 클러스터 밀도는 모두 아르곤 유량이 증가함에 따라 감소한다. V 그루브 벽 상부에서의 보다 낮은 클러스터 점유는 보다 높은 불활성 기체 유량(보다 큰 모멘텀 클러스터를 생성시킨다) 하에서 코팅된 샘플 상에서 특히 명백하다. 도 6은 180 sccm의 아르곤 유량 하에서 샘플에 대해 V 그루브 벽 상부에서 나타나는 클러스터 물질의 결여를 예시한다. 도 6(b)는 또한 V 그루브 벽의 디펙트에서 클러스터 축적이 발생하지 않았음을 나타낸다. 따라서 와이어의 정점과 주변 평탄역간에 접촉이 이루어지지 않았다. 모멘텀 구동된 어셈블링 방법은 실리콘 평탄역에 의해 격리된 나노와이어들을 확실히 생성시킨다. 더욱 또한 나노와이어의 제조에 필요한 낮은 총 커버리지로 인해, 그루브 사이의 기판의 평탄한 부분을 가로질러 접속이 확립되기 전에 V 그루브의 정점을 따라 접속이 이루어진다.
도 6은 Bi 클러스터가 침착되어 있는, ((i)-좌측)패시베이팅되지 않은 및 ((ii)-우측)패시베이팅된 V 그루브 Si 기판을 나타낸다. 침착 프로세스 시간을 예시된 모든 샘플들 상에 유사한 커버리지를 제공하도록 선택하였으며 아르곤 유량((a) 30, (b) 60, (c) 90 및 (d) 180 sccm)을 클러스터-온-V 그루브 실험의 재현 특징인 축적 효과를 입증하기 위해 선택하였다. 도 6-a는 클러스터 필름이 균일하게 보이는 저 유량의 경우이다(아르곤 유량은 30 sccm이었다). 도 6-b는 60 sccm의 아르곤 유량을 사용하여 클러스터를 침착시킨 유사한 V 그루브 샘플 쌍을 나타낸다. Si 및 SiO2 샘플 모두에 대한 클러스터 필름은 현저하게 더 낮은 밀도의 클러스터들을 갖는 V 그루브의 상부 근처 영역(각각 폭 1 ㎛ 및 1.5 ㎛를 가짐)을 특징으로 한다. 클러스터 무함유 영역을 또한 도 6-c에 나타내며, 이때 폭은 현재 Si 및 SiO2 V 그루브 각각에 대해 각각 1.5 ㎛ 및 2 ㎛이다. 도 6-d의 클러스터 무함유 영역의 폭(아르곤 유량 180 sccm으로 침착)은 Si 및 SiO2 V 그루브 각각에 대해 2 ㎛ 및 3 ㎛이다. (상기 클러스터 무함유 영역에 인용된 모든 폭은 연속적인 클러스터 필름과 V 그루브 상단 사이의 평균 거리(경사에 평행한)를 지칭한다).
클러스터 무함유 영역의 폭과 소오스 아르곤 흐름간에는 분명한 상관성이 있다, 즉 평균 클러스터 모멘텀은 소오스의 출구 노즐을 통한 기체 속도가 증가함에 따라 증가하며, 차례로 이는 클러스터들이 각각의 V 홈의 경사 벽에 미끄러지는 평균 거리의 증가를 야기한다(유사한 효과를 도 23의 Sb 클러스터에 대해 나타낸다). 아르곤 유량이 ∼150 sccm을 초과할 때, 4 내지 7 ㎛ 폭의 SiO2 V 그루브의 벽들은 전형적으로 0 클러스터 점유를 가지며(분명한 디펙트가 V 그루브 벽에 존재한다 하더라도), 상기 그루브의 정점에 잘 한정된 클러스터 어셈블링된 와이어가 존재한다(도 6-d). 상기 효과는 덜 극적이기는 하지만 패시베이팅되지 않은 샘플에 대해 분명하다.
V 그루브의 정점에서의 Bi 클러스터의 측정 크기는 클러스터 커버리지 및 침착율에 의존하는 것으로 밝혀졌다. 클러스터 빔 스폿의 테두리(낮은 커버리지)에서의 V 그루브 중의 클러스터들의 전계 방출 SEM 이미지를 빔 스폿의 중심(높은 커버리지)에서 취한 것과 비교하였으며, 평균 클러스터 크기가 침착된 클러스터 총수가 최대인 중간 빔 영역에서 가장 넓은 것으로 밝혀졌다. 이는 V 그루브의 정점에서 합체가 발생함을 암시한다. 추가의 실험들은 클러스터 합체 및 따라서 평균 클러스터/와이어 직경을 침착율을 감소시킴으로써 감소시킬 수 있음을 지적한다.
안티몬 클러스터
Bi 클러스터를 사용하여 수행한 실험을 Sb 클러스터를 사용하여 반복하였다. 도 7은 Si 및 SiO2 V 그루브에서의 Sb 클러스터 어셈블리를 예시한다. 도 7의 Si V 그루브 기판에 침착된 클러스터의 이미지와 도 6의 것의 이미지를 비교하면, Sb 클러스터가 Bi 클러스터와 같은 방식으로 어셈블링되지 않음이 명백하다. Sb 샘플이 침착된 Si 샘플(도 7-a(i), b(i), c(i))은 표면 커버리지에서 매우 높은 콘트라스트를 나타내었다, 즉 클러스터들의 현저한 축적이 V 그루브의 정점에서 일어난 반면 주변 평탄역은 거의 0의 커버리지를 나타낸다. 30 sccm의 아르곤 유량을 사용하는 경우, 주변 Si 평탄역의 현저한 점유 없이 클러스터들로 Si V 그루브를 완전히 충전시킬 수 있었다(도 10). Si 평탄역에서 나타나는 매우 낮은 클러스터 커버리지는 클러스터 빔에 수직인 Si 기판 표면으로부터의 클러스터 바운딩에 기여하였다. 50 sccm을 초과하는 아르곤 유량에서, 패시베이팅되지 않은 V 그루브의 정점에서 형성되는 와이어들은 종종 균열을 포함하였으며 더욱 또한 30 sccm을 초과하는 유량을 사용하여 제조된 와이어는 30 sccm에서 생성된 정도로 콤팩트하였다(도 7-a(i) 및 도 7-b(i)). 도 7-c(i)는 90 sccm의 소오스 아르곤 유량을 사용하여 Si V 그루브 상에 형성된 고립된 클러스터 응집을 나타낸다. 상기 유량을 사용하는 경우 V 그루브 자체보다 더 좁은 임의의 상당한 길이의 와이어를 제조하는 것은 불가능하였다.
대조적으로 SiO2 상의 Sb 클러스터의 행동 양상(도 7a(ii), b(ii), c(ii))은 SiO2 상의 Bi 클러스터의 행동 양상(도 6a(ii), b(ii), c(ii))과 일부 유사성을 나타내었다. 적당한 아르곤 유량 하에서조차도 V 그루브의 상부에서 간극을 분명히 식별할 수 있었으며(도 7a(ii), b(ii)), Bi의 경우에서와 같이 V 그루브 벽 상의 클러스터 무함유 영역의 폭은 소오스의 출구 노즐을 통한 기체 속도가 증가함에 따라 증가하였다(도 7c(ii)).
도 2는 4 ㎛ 폭의 V 그루브 및 클러스터 빔 스폿의 주변부에 형성된 100㎚ 미만(V 그루브 폭의 1/40)의 최소 폭을 갖는 Sb 클러스터 어셈블링된 와이어를 나타낸다. 불규칙한 모양과 크기(20 내지 100㎚)의 Sb 클러스터는 도 2에 나타낸 것을 제외하고(이 경우 클러스터들은 보다 통상적으로 접하게되는 구형 클러스터와 동일한 방식으로 V 그루브의 정점에서 어셈블링된다) 클러스터 빔 스폿의 주변부에서 발견되었다.
도 9는 안티몬 와이어가 형성되어 있는 전형적인 V 그루브 실리콘 기판을 나타낸다. V 그루부 정점에서의 클러스터 축적이 명백하다. V 그루브의 상부 벽 상에 클러스터가 존재하지 않지만 V 그루브들사이의 평탄역이 주로 코팅되지 않은 채로 있음이 또한 분명하다. 충분한 클러스터 모멘텀이 아르곤 스트립에 의해 부여되어 클러스터들이 평탄한 표면에서 바운딩되지 않게 하였다. 이러한 효과는 침착이 실리콘 V 그루브를 거의 완전히 채우는 매우 두꺼운 와이어를 생성시키기에 충분히 연장될 때 가장 분명하게 나타날 수 있다(도 10). 클러스터 응집이 평탄역 상의 디펙트에서 나타나지만, 클러스터 점유는 주변 V 그루브 상에서보다 상기 평탄역상에서 여러 번 더 낮다. 평탄역 상의 디펙트는 충돌 클러스터에 '유연한 안착 부위'로서 작용할 수 있으며 이어서 클러스터는 후속 클러스터들의 '유연한 안착 부위'로서 작용하는 것으로 여겨진다.
상이한 Ar 유량들을 사용하여 4 ㎛ 폭 그루브 상에 침착된 Sb 클러스터의 FE-SEM 이미지를 사용하여 낮은 커버리지 영역 Δ의 폭과 상기 낮은 커버리지 영역 내의 커버리지(단층의 백분율)를 측정하였다(도 23). 도 23은 상기 낮은 커버리지 영역의 폭이 클러스터 속도에 따라 어떻게 증가하는지와, 상기 낮은 커버리지 영역 내의 커버리지가 어떻게 감소하는지를 정량적으로 설명한다.
도 8은 고체 나노와이어가 V 그루브의 정점에 단지 형성되어 있는 위치에서 180 sccm으로 Sb 클러스터 침착 후, SiO2 코팅된 샘플 상의 평탄역(a)과 주변 V 그루브(b)를 나타낸다. 실리콘 평탄역상의 커버리지는 40% 미만이며 상기를 가로질러 접속이 가능하지 않다.
도 11은 2 개의 평평한 Au 콘택트 사이에 있는 6 ㎛ 폭의 SiO2 코팅된 V 그루브의 정점을 따라 있는 Sb 클러스터 어셈블링된 와이어를 나타낸다. 상기 V 그루브 방법은 도전 경로의 형성에 고 선택성을 제공하며 도 11-(a)는 대략 3 ㎛ 폭의 V 그루브 어셈블링된 와이어 조차도 상기 평면 상의 커버리지가 도전에 필요한 것보다 훨씬 낮음을 설명한다. 상기 와이어로부터 취한 I(V) 특징을 도 11-(b)에 나타낸다.
은 클러스터
Sb 및 Bi 클러스터-어셈블링된 와이어의 제조에 사용된 것과 동일한 기법을 사용하여 Ag 클러스터 어셈블링된 와이어를 제조하였다. Ag 클러스터를 불활성 기체 응집 소오스에서 제조하나, 상기 소오스는 보다 높은 온도에서 작용한다. SiO2 패시베이팅된 V 그루브 기판에 침착된 Ag 클러스터의 SEM 이미지를 도 21에 나타낸다. 유사하게 침착된 Sb 클러스터의 경우에서와 같이, Ag 클러스터는 V 그루브의 기부에 축적되며 V 그루브의 상부 및 평탄면 상에는 클러스터가 거의 완전히 존재하지 않는 것으로 보인다. 고배율 이미지(도 21 하부)는 클러스터들이 오직 제한된 합체 정도로 상기 표면에서 응집함을 보인다.
실리콘 클러스터
클러스터들을 또한 상술한 도가니 설비 대신 마그네트론 스퍼터링 유닛을 사용하는 소오스를 사용하여 제조하였다. UHV 적합한 전적으로 새로운 클러스터 침착 시스템을 또한 제작하였으며, 이는 결국 훨씬 더 낮은 압력에서 침착이 일어날 수 있게 할 것이고; 현재 상기 시스템은 상술한 고 진공 시스템의 압력에 필적할만한 압력에서만 침착을 가능하게 하는 배열에 사용된다. 도 22는 SiOx 코팅된 V 그루브 상의 Si 클러스터의 침착 결과를 나타낸다.
도 22는 본 원에 개시된 템플릿 기법의 유용성을 또한 예시한다. 반도전성 Si 클러스터들을 사용하여 대략 100㎚ 폭의 나노와이어를 성취하였다. V 그루브의 상부 부근 및 평탄한 표면에서 클러스터가 거의 완전히 존재하지 않는 것으로 나타났다. V 그루브 정점에서의 응집된 Si 클러스터의 현저한 합체는 매우 균일한 폭을 갖는 연속적인 Si 나노와이어가 형성되게 한다.
결론
상기 제공된 실시예들은 Bi, Sb, Ag 및 Si 클러스터들이 각각 어셈블링되어 와이어 및 나노와이어를 형성함을 설명한다. 세부에 걸쳐 일부 차이, 예를 들어 와이어를 성취하는데 필요한 크기 범위 및 유량이 존재하지만, V 그루브와 같은 템플릿이 적합한 클러스터 어셈블리 방법을 제공하는 일반적인 원리는 동일하다. 본 발명은 Bi, Sb, Ab 및 Si 클러스터들로 제한되지 않는다. 당해 분야의 숙련가들에 의해 고려되는 바와 같이, 다른 적합한 클러스터들도 사용할 수 있다. 본 발명을 클러스터가 템플릿된 기판 표면으로 이동할 수 있는 임의의 클러스터-기판 쌍에 적용시킬 수 있다.
통상적인 포토리쏘그래피 및 저 분해능 마스크를 사용하여 2 ㎛ 내지 10 ㎛의 폭을 가진 접촉 및 비 접촉 V 그루브를 모두 제조하였다. 1 ㎛ 폭의 V 그루브를 표준 고 분해능 광학 리쏘그래피를 사용하여 달성한 반면, 10㎚ 미만의 폭을 가진 V 그루브들은 전자 빔 한정된 마스크를 사용하여 제조할 수 있다. 규모를 축소시키는 능력은 장치 디자인을 콤팩트하게 만들고 장치 콘택트와 게이트의 근접도를 가깝게 할 것이다.
V 그루브의 폭이 와이어의 형성에 중요한 역할을 함에 주목한다. V 상부의 개방부는 콜렉터 영역으로서 작용하며, 그의 폭은 와이어의 형성에 이용할 수 있는 클러스터의 총 수(V 그루브의 단위 길이 당)를 결정한다. 명백히, 소정의 전체 침착된 표면 커버리지에 대해서, 큰 V 그루브 폭은 다수의 클러스터(V 그루브의 단위 길이 당)를 수거하며 따라서 와이어를 비교적 넓게 형성시킨다. 좁은 V 그루브는 비교적 좁은 와이어를 형성시킬 것이다.
바운딩 또는 미끄러짐 클러스터
도 5(b) 및 6(d)(ii)는 V 그루브 벽을 따라 정렬된 깨끗한 디펙트 라인을 갖는 V 그루브를 나타낸다. 이들 디펙트는 리쏘그래피에 사용된 마스크와 실리콘의 결정면 사이의 잘못된 정렬에 기인한다. 도 6(d)(ii)는 클러스터가 상기 디펙트에서 응집되지 않으며 따라서 바운딩 또는 미끄러짐(단순한 확산이라기 보다는)이 본 발명의 와이어의 형성에 핵심 메커니즘이라는 강력한 지표임을 분명히 나타낸다. 그라파이트상에서 확산하는 클러스터들이 (훨씬 더 작은) 원자 표면 단계에서 응집함(참고문헌 16)에 주목한다. V 홈들간의 SiO2 평탄역 상의 낮은 클러스터 커버리지는 상기 바운딩 클러스터 모델을 강하게 지지한다. 클러스터가 표면 확산으로 인해 상기 평탄역을 벗어날 가능성은 상기 평탄역의 넓은 폭(8 ㎛) 및 그의 RMS 표면 조도(5㎚ 이하)로 인해 무시될 수 있다.
추가적인 실험 관찰은 바운딩 클러스터 모델을 지지한다. 먼저, 다량의 후방 산란된 Sb 클러스터를 샘플의 전면에 놓인 구멍의 이면에 모았다. 두 번째로, 별도의 실험에서, 평탄한 표면의 리쏘그래피에 의해 한정된 콘택트들간의 Sb 및 Bi 클러스터의 침착을 비교하였다. 전기 도전(삼투) 필름의 형성에 걸린 시간은 달리 필적할만한 조건 하에서 Bi의 경우보다 Sb 클러스터 침착의 경우 ∼3.5 시간 더 길다. 이는 입사된 Sb 클러스터의 단지 ∼30%만이 상기 클러스터가 침착된 표면에 들러붙음을 가리킨다. 또한 디펙트에서의 응집 없이 V 그루브의 정점에 도달하는 Bi 클러스터와의 상기 비교는 Bi 클러스터가 '스티커'이다, 즉 상기 클러스터가 Sb 클러스터보다 덜 강하게 바운딩함(추정 상 왕성한 미끄러짐과 더 동등한 이동으로)을 제시한다.
기존 클러스터 문헌은 상기 바운딩 현상을 이해하는 얼개를 제공하지 않는 듯 하다. 클러스터 증착에 대한 상이한 가능한 결과들(유연한 안착, 단편화, 주입 및 스퍼터링을 포함함)에 대한 이해적 고찰(참고문헌 47)은 '단단한' 표면으로부터의 반사 가능성을 인식하지만, 이를 직접적으로 설명하는 선행 시뮬레이션이나 실험은 없는 듯 하다. 문헌 중의 다수의 단편화 연구를 고려할 때, 클러스터의 비교적 작은 크기 분포 및 단편화(도 2, 6 및 7)에 대한 증거의 부족은 매우 놀랍다. 이들 실험의 경우 큰(∼40㎚) 클러스터가 높은 총 동력학 에너지(>10 KeV)로 생산되었으나, 원자 당 매우 낮은 에너지(<0.01 eV/원자)는 선행 시뮬레이션 및 실험에서 고려된 것과 분명히 다른 체제이다.
클러스터 침착의 결과로서 박막 형성에 대한 시뮬레이션 연구(참고문헌 48)는 상이한 필름 형태가 상이한 입사 에너지에 대해 예상되지만, 클러스터들의 바운딩은 관찰되지 않았다. 흥미롭게도, 참고문헌 48은 유연한 안착 체제(<1 eV/원자)(참고문헌 47)에서 작은 클러스터들의 필름은 최소로 합체되면서, 즉 도 1b에 나타낸 것과 유사한 개방 구조로, 비교적 가볍게 충전되어야 함을 나타낸다.
그러나 바운딩(나노스케일) 클러스터 현상은 하기에 보다 상세히 논의되는 바와 같이 바운딩(마이크로스케일) 액체 소적의 것과 많은 유사성을 갖는 듯 하다.
본 발명을 하기의 실시예들에 의해 추가로 예시한다.
1. 리쏘그래피 프로세스
광학적 및 전자 빔 리쏘그래피의 조합 및 표면 특징부 및 콘택트의 형성에서의 그의 용도는 선행 특허 출원(참고문헌 30)에 개시되어 있으며 본 발명에 참고로 인용되어 있다.
2. 클러스터 침착 실험의 결과
평탄한 SiN 표면(또는 미리 한정한 전기 콘택트를 갖는 상기와 같은 표면) 상에의 비스무트 클러스터의 침착 및 원자력, 광학 및 전계 방출 주사 전자 현미경 검사(FE-SEM)을 사용한 상기와 같은 클러스터 필름의 영상화가 선행 특허 출원(참고문헌 30)에 개시되어 있으며 본 발명에 참고로 인용되어 있다. 상기 선행 연구에서 상기 FE-SEM 이미지는 클러스터들이 SiN 상에서 현저하게 확산되지 않고 합체되지 않음을 보인다, 즉 제한 량의 합체(클러스터들이 그들의 이웃과 매우 약하게 융합된다)가 존재하지만, 일반적으로는 상기 입자들은 여전히 식별이 가능하다. 본 연구에서(도 1 내지 12의 이미지 참조), V 그루브의 정점에서 보다 큰 정도의 입자들의 합체가 존재하며, 단일 와이어형 체인을 포함하는 장치 이외에 보다 큰 직경의 입자와 많은 입자들을 포함하는 직경의 와이어의 제작은 본 발명의 중요한 양태이다.
3. 클러스터 필름의 전기적 특성화
침착 도중 및 침착 후 모두에서 템플릿되지 않은 클러스터 필름 상에서의 전기적 측정이 앞서 개시되었으며(참고문헌 30), 본 발명에 참고로 인용되어 있다. 유사한 결과가 템플릿된 클러스터 장치에 대해서 수득될 것으로 예상된다.
4. 안착 후 클러스터들의 탈착에 대한 입사하는 동력학적 에너지의 영향
임의의 특정 이론에 얽매이는 것은 아니지만, 하기와 같은 결론을 내린다.
데이비스와 리디얼(Davies and Rideal)(참고문헌 49 중의 p 441 참조)은 액체 소적이 일정한 동력학적 에너지로 고체 표면에 충돌함을 고려하며, 구체적으로 이들은 상기 소적이 충돌 후 상기 표면으로부터 스스로 탈착될 가능성을 고려한다. 원리는 주로 액체/공기 계면의 표면 장력 및 상기 표면에 대한 접촉각에 의존하는, 상기 표면에 대한 부착 에너지가 입사하는 소적의 동력학적 에너지에 의해 극복될 수 있다는 것이다. 즉 부착 에너지는 상기 에너지를 갖는 소적을 상기 표면에 결합시켜 상기 소적이 '바운딩'하도록 하기에 불충분하다.
하기와 같이 가정하는 경우, 클러스터 크기의 함수로서 탈착 에너지에 대한 동력학적 에너지의 비를 계산할 수 있다:
1) 비스무트 클러스터가 액체이거나, 또는 고체 클러스터의 유효 표면 장력이 상기 액체의 장력과 유사하고, 동일한 원리가 적용된다.
2) 적용 가능한 표면 장력이 270 ℃(비스무트의 융점)에서의 벌크 비스무트의 표면 장력이다, 즉 γ=390 다인/㎝(참고문헌 50).
3) 접촉각이 ∼90 도이다.
4) 클러스터들이 수직으로 입사한다.
5) 이용할 수 있는 동력학적 에너지의 단지 50% 만이 클러스터의 탈착에 보내질 수 있다.
6) 입사하는 클러스터의 속도가 소오스 챔버의 노즐을 통해 흐르는 불활성 기체의 속도와 유사하다.
도 20은 클러스터 크기의 함수로서 계산된 비율을 나타낸다. 분명히, 클러스터가 바운딩하는 확률은 극적으로 그의 크기에 의존하며, 클러스터가 넓을수록 더 바운딩되는 듯 하며, 클러스터가 작을수록 더 점착되는 듯 하다(이어서 이동할 듯 하다). 선택된 실현 속도의 경우, 임계 크기는 기술적으로 중요한(즉 100㎚ 이하) 클러스터 크기의 범위 내에 있으며, 이는 상기 바운딩 양상은 V 그루브의 정점을 향하는 클러스터들의 관찰된 이동과, 또한 존재가 예상되는 일부 평탄한 기판 영역으로부터의 클러스터의 부재 모두에 대한 설명을 제공할 수 있다. 당해 분야의 숙련가들에게 자명한 바와 같이, 충돌각의 영향은 유사한 결론으로 고려될 수 있다.
클러스터 크기의 변화 영향에 대한 연구가 수행되었다. 도 24(a),(b) 및 (c)에 나타낸 Sb 클러스터를 동일한 Ar 유량, 따라서 유사한 속도로, 그러나 상이한 He 유량, 따라서 상이한 클러스터 크기(각각 40, 25 및 15㎚)로 침착시켰다. 평탄역 상의 커버리지에서 현저한 변화(<1% 내지 >100%)가 나타난 반면, V 그루브는 동일하게 채워진다. 상기 평탄역 상의 클러스터 점착에 있어서 이러한 차이는 침착된 클러스터의 질량 변화 및 따라서 동력학적 에너지(K.E)의 변화에 기인한다. 보다 큰 클러스터는 보다 큰 K.E.를 가지며 클러스터 빔에 수직인 실리콘 이산화물 표면으로부터 보다 더 반사되는 듯 하다.
Bi와 Sb 클러스터 모두에 의한 관찰된 표면 습윤화는 강한 클러스터-표면 상호작용의 증거이며, 이는 클러스터들이 소적으로서 다루어질 수 있음을 암시한다. Sb 및 Bi의 표면 장력(참고문헌 51) 및 응집 에너지(참고문헌 52)에 대해 공지된 값들은 매우 유사하며, 이는 표면의 습윤성이 중대함을 시사한다. SiOx 상의 Sb 클러스터에 대한 습윤각(θ)(θ=120 도)을 추정하기 위한 FE-SEM 사진을 사용하고 참고문헌 49에 따라, 도 26 및 27은 상기 연구(참고문헌 53)에 관련된 클러스터 크기와 속도의 범위에 대한 ξ를 나타낸다, 즉 직경이 ∼40㎚인 Sb 클러스터는 속도≥50 m/s에 대해 바운딩(ξ>1)되는 것으로 예상되며, 이는 본 실험에서 확실히 초과된다. 유사한 계산은 Bi 클러스터가 표면을 Sb 클러스터보다 현저하게 더(AFM 이미지는 어림잡아 θ∼30 도를 허용한다) 습윤시키고, 입사하는 동력학적 에너지가 Bi 클러스터의 바운딩에 ∼10 배 더 크게 필요함(즉 소정의 크기에 대해서 Bi 클러스터는 3 배 이상 더 빠르게 이동할 필요가 있다, 도 27 참조)을 암시한다. 이러한 예견된 행동 양상은 동등한 Sb 클러스터보다 현저하게 더 '스티커'인 것으로 나타난 Bi 클러스터에 대한 실험과 적어도 정성적으로 일치한다, 즉 고속(Ar 유량 150 sccm)으로 침착된 Bi 클러스터는 저속으로 형성된 Sb 와이어와 유사한 와이어 형태를 생성시킨다(도 1a 참조).
상기는 본 발명을 개시한다. 당해 분야의 숙련가들에게 명백한 변경과 변화들을 본 발명의 범위에 포함시키고자 한다.
참고문헌
1 S. Tans et al Nature 393,49 (1998).
2 See P. Collins et al, Science 292,706 (2001) and refs therein.
3 A. Rochefort et al. Appl. Phys. Lett. 78,2521 (2001).
4 V. Rodrigues et al, Phys. Rev. Lett. 85 4124 (2000).
5 A Morpurgo et al, Appl. Phys. Lett. 74,2084 (1999).
6 C. Li et al, Appl. Phys. Lett. 76, 1333 (2000).
7 P. A. Smith et al., Applied Physics Letters 77 (9), 1399 (2000).
8 Z. Zhang et al. , Journal of Materials Research 13 (7), 1745 (1998).
9 Y. -T. Cheng et al. , Applied Physics Letters 81 (17), 3248 (2002).
10 C. Z. Li et al. , Applied Physics Letters 76 (10), 1333 (2000).
11 R. Palmer, "Welcome to Clusterworld", New Scientist, 22 February 1997.
12 W. Chen et al, Appl. Phys. Lett. 66, 3383 (1995).
13 See, for example, I. M. Goldby et al, Rev. Sci. Inst. 68,3327 (1997), and refs therein.
14 See for example,; D. Klein et al, Appl. Phys. Lett. 68,2574 (1996); T. Tada et al, Micro. Eng. 35, 293 (1997); T. Tada et al, Appl. Phys. Lett. 70,2538 (1997); K. Seeger and R. Palmer, Appl. Phys. Lett. 73,2030 (1998).
15 I. M. Goldby et al, Appl. Phys. Lett. 69,2819 (1996).
16 G. M. Francis et al, J. Appl. Phys. 73,2942 (1996).
17 J. Liu et al, Appl. Phys. Lett. 74,1627 (1999).
18 S. J. Carroll et al, Appl. Phys. Lett. 72,305 (1998).
19 W. Chen and H. Ahmed, J. Vac. Sci. Technol. B 11,2519 (1993).
20 M. Hori et al, Appl. Phys. Lett. 73,3223 (1998).
21 D. Klein et al Appl. Phys. Lett. 68,2574 (1996).
22 L. Gurevich et al, Appl. Phys. Lett. 76, 384 (2000).
23 J. Park et. al. Nature 417,722 (2002); W. Liang et al. Nature 417,725 (2002).
24 S. Yamamuro et al, J. Phys. Soc. Jpn, 68,28 (1999).
25 R. Laibowitz et al, Phys Rev. B. 25,2965 (1982)
26 R. Voss et al, Phys Rev. Lett. 49,1441 (1982).
27 A. Kapitulnik and G. Deutshcer, Phys Rev. Lett. 49,1444 (1982).
28 P. Jensen et al, Phys Rev. B 47,5008 (1993).
29 P. Melinon et al, Phys Rev. B 44,12562 (1991).
30 International Patent Application number PCT/NZ02/00160; NZ Patent Application number 51367, "Nanoscale Electronic Devices and Fabrication Methods".
31 J. Jorritsma et al. , Applied Physics Letters 67 (10), 1489 (1995).
32 J. Jorritsma and J. A. Mydosh, IEEE Transactions on Magnetics 34 (4), 994 (1998).
33 J. Liu et al. , Applied Physics Letters, 73 (14), 2030 (1998).
34 F. J. Himpsel et al., Solid State Communications 117 149 (2001).
35 A. J. Parker et al. , Applied Physics Letters 74 (19), 2833 (1999).
36 M. P. Zach et al. , Science 290,2120 (2000).
37 F. Favier et al., Science 293,2227 (2001).
38 M. Batzill et al. , Nanotechnology 9,20 (1998).
39 D. A. Eastham et al. , Nanotechnology 13,51 (2002).
40 L. Bardotti et al., Applied Surface Science 191,205 (2002).
41 W. de Heer, Rev. Mod. Phys. 65,611 (1993).
42 I. M. Goldby et al, Rev. Sci. Inst. 68,3327 (1997).
43 H. Chopra and S. Hua, Phys. Rev. B 66,020403 (2002).
44 Similar etching techniques are used for a different type of device structure in H. Ishikuro and T. Hiramoto, Jap. J. Appl. Phys. 38,396 (1999).
45 B. D. Hall, PhD thesis, Ecole Polytechnique Federale de Laussanne, Switzerland (1991).
46 B. von Issendorf and R. Palmer, Rev. Sci. Inst. 70,4497 (1999).
47 W. Harbich, Ch. 4 in Meiwes-Broer K-H (Ed.) 2000 Metal Clusters at Surfaces (Springer: Berlin).
48 Haberland H, Insepov Z and Moseler M 1995 Phys. Rev. B. 51 11061. See also Moseler M, Rattunde O, Nordick J and Haberland H 1998 Coup. Mat. Sci. 10 452.
49 J. T. Davies and E. K. Rideal, Interfacial Phettometta, Academic Press, New York, 1961.
50 C. Smithells, Metals Refere7tce Book Vol III (4Th Ed), Butterworths, London, 1967.
51 γ(Bi) = 378 mN/m, γ(Sb) = 367 mN/m, data from Smithells C J 1976 Metals Reference Book, 5th Ed. (Butterworth-Heinemann)
52 Cohesive energies are 2.75eV/atom for Sb and 2.18eV/atom for Bi from Kittel C 1996 Introduction to Solid State Physics, 7th Ed. (Wiley: New York) 57
58 Following Ref. 49 it is assumed that Er/Ei=0.50, where Ei is the incident kinetic energy. The value of Ea is largely determined [See Hartley G S and Brunskill R T 1958 in Danielli J F, Pankhurst K G A and Riddiford A C (Eds.) Surface Phenomena in Chemistry and Biology (Pergamon: London) 214] by a multiplicative factor f(θ), where f(120°)=0.055, and f(30°)=0.75.

Claims (58)

  1. a. 기판 표면을 개질시켜 표면형태 특징부를 제공하거나, 또는 표면형태 특징부를 기판 표면에서 아이덴티파이닝(identifying)하는 단계;
    b. 복수의 입자들을 제조하는 단계;
    c. 복수의 입자들을 기판에 침착시키는 단계; 및
    d. 입자들의 도전 체인(conducting chain)을 형성하는 단계로 구성되거나 그 단계들을 포함하는, 기판에 입자들의 하나 이상의 단일 도전 체인을 형성하는 방법.
  2. 제 1 항에 있어서,
    i. - 단계 a.에 앞서서, 다음에 또는 동시에 실시되며 침착은 콘택트(contact)들 사이의 영역에서 있으며, 입자들의 도전 체인은 콘택트들 사이에 존재하거나, 또는
    - 단계 d. 다음에 실시하며 콘택트들은 입자들의 도전 체인이 그들 사이에 놓여서 그들 사이에서 전기적 도전을 제공하도록 배치될 수 있는, 둘 이상의 콘택트를 기판 표면에 형성하는 단계가 추가로 존재하는 방법.
  3. 제 2 항에 있어서,
    개질이 기판 표면에서 계단(step), 오목부 및 융기부의 형성을 포함하는 방법.
  4. 제 3 항에 있어서,
    개질이 실질적으로 콘택트들 사이에서 수행하는 실질적으로 V형인 횡단면을 갖는 그루브(groove) 또는 역 피라미드 구조의 형성을 포함하는 방법.
  5. 제 4 항에 있어서,
    표면 개질 단계가, 에칭의 사용을 포함하고 기판 물질에서 결정형태학 평면의 상이한 에칭 속도의 이점을 취하고/하거나, 리쏘그래피(lithography)를 포함하는 방법.
  6. 제 5 항에 있어서,
    입자들이 0.5㎚ 내지 100마이크론 크기로 사이징(sizing)되며 0.5㎚ 내지 100마이크론의 폭의 체인을 제공하는 방법.
  7. 제 6 항에 있어서,
    입자들이 나노입자(nanoparticle)이고 V형 그루브의 크기보다 작으며, 체인이 0.5㎚ 내지 100마이크론의 폭의 다수의 입자인 방법.
  8. 제 7 항에 있어서,
    입자들이 동일하거나 동일하지 않은 원소일 수 있는 둘 이상의 원자로 이루어진 방법.
  9. 제 8 항에 있어서,
    입자들의 도전 체인의 형성이, 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동(migration), 미끄러짐(sliding), 바운딩(bouncing) 또는 다른 운동에 의존하는 방법.
  10. 제 9 항에 있어서,
    100마이크론 미만 거리로 분리되는 2개의 콘택트가 있는 방법.
  11. 제 10 항에 있어서,
    콘택트가 1,000㎚ 미만의 거리로 분리되는 방법.
  12. 제 11 항에 있어서,
    와이어의 길이가 콘택트들 사이의 간격, V형 그루브의 길이 또는 기타 표면 개질에 의해 정의되는 방법.
  13. 제 12 항에 있어서,
    나노입자의 평균 직경이 0.5㎚ 내지 1,000㎚인 방법.
  14. 제 13 항에 있어서,
    나노입자 제조 및 침착 단계가 불활성 기체 집합체를 통해서이고 나노입자가 동일하거나 동일하지 않은 원소일 수 있는 복수의 원소로 구성된 원자 클러스터인 방법.
  15. 제 14 항에 있어서,
    기판이 절연물질 또는 반도체 물질이고, 보다 바람직하게는 기판이 규소, 질화규소, 산화규소, 산화알루미늄, 인듐 주석 산화물, 게르마늄, 비소화 갈륨 또는 기타 III 내지 V족 반도체, 수정 또는 유리로부터 선택되며; 나노입자들이 비스무트, 안티몬, 알루미늄, 규소, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터로부터 선택되는 방법.
  16. 제 15 항에 있어서,
    입자들의 체인의 성질이,
    ·기판의 부분(들) 내에서 또는 위에서 입자들의 밀도 또는 미끄러지거나 달라붙거나 또는 바운딩하는 능력에 영향을 주도록 기판으로의 클러스터의 침착 발생의 각도의 조절,
    ·기판의 부분(들) 내에서 또는 위에서 입자들의 밀도 또는 미끄러지거나 달라붙거나 또는 바운딩하는 능력에 영향을 주도록 기판의 표면형태 특징부의 각도의 조절,
    ·기체 압력 및/또는 불활성 기체 집합체 원천의 노즐 직경 및/또는 노즐로부터의 기체의 관련된 진공 시스템 및/또는 속도의 조절,
    ·기판온도의 조절,
    ·기판 표면 평활도의 조절, 및
    ·표면 유형 및/또는 아이덴티티(identity)의 조절
    중의 하나 이상에 의해 조절되는 방법.
  17. 제 16 항에 있어서,
    하나 이상의 단일 도전 체인의 형성이,
    i. 콘택트들 사이의 도전의 모니터링 및 도전의 설정시 또는 설정후 침착의 중지 및/또는
    ii. 원하는 와이어 두께를 달성하는 침착 속도 모니터
    중의 어느 하나에 의해서인 방법.
  18. 제 17 항에 있어서,
    침착 이전에 하기 공정단계 중 하나 이상이 일어날 수 있는 방법:
    · 입자의 이온화,
    · 입자의 크기 선택,
    · 클러스터의 가속화 및 집속,
    · V형 그루브(또는 다른 템플릿(template))의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
    · 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하도록 입자 및 기판 재료와 입자의 운동 에너지의 선택, 및
    · 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 따라 실질적으로 제조된 기판의 입자들의 단일 도전 체인.
  20. a. 기판에 콘택트를 형성하는 단계,
    b. 복수의 입자를 제조하는 단계,
    c. 적어도 콘택트 사이의 영역에서 기판에 복수의 입자를 침착시키는 단계, 및
    d. 2개의 콘택트 사이의 도전을 모니터링하여 도전 와이어의 형성을 모니터링하고, 도전 개시시 또는 개시후에 침착을 중지하는 단계로 구성되거나 그 단계들을 포함하되, 상기 콘택트가 100마이크론 미만의 거리로 분리되는, 기판 표면의 2개의 콘택트 사이에 도전 와이어를 형성하는 방법.
  21. 제 20 항에 있어서,
    입자들의 도전 체인의 형성이, 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존하는 방법.
  22. 제 21 항에 있어서,
    입자의 도전 체인의 형성이, 기판 표면에 형성된 표면형태 특징부내로의 또는 이 특징부에 인접한, 또는 기존의 표면형태 특징부내로의 또는 이 특징부에 인접한, 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존하는 방법.
  23. 제 22 항에 있어서,
    도전 와이어의 성질이,
    · 기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 클러스터 침착 입사각의 조절,
    ·기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 표면형태 특징부의 각도의 조절,
    · 불활성 기체 집합체 및/또는 관련 진공 시스템의 기체 압력 및/또는 노즐 직경 및/또는 노즐로부터의 기체 속도 조절에 의해 기판에 침착되는 입자의 운동 에너지의 조정 또는 조절,
    · 기판 온도의 조절,
    · 기판 표면 평활도의 조절, 및
    · 표면 유형 및/또는 아이덴티티의 조절
    중 하나 이상에 의해 조절되는 방법.
  24. 제 23 항에 있어서,
    단계 a) 또는 b) 전 또는 후에, 그러나 적어도 단계 c) 전에, 도전 경로를 형성하기 위해 침착 입자의 위치화를 표면형태적으로 조력하는 추가적인 단계가 존재하는 방법.
  25. 제 24 항에 있어서,
    표면 개질이 실직적으로 V형의 단면을 갖는 그루브 또는 실질적으로 콘택트 사이에 연장된 역 피라미드의 형성을 포함하는 방법.
  26. 제 25 항에 있어서,
    입자들이 0.5㎚ 내지 100마이크론 크기로 사이징되며, 둘 이상의 원자로 구성되고 0.5㎚ 내지 100마이크론의 치수의 체인을 제공하는 방법.
  27. 제 26 항에 있어서,
    입자 제조 및 침착 단계가 불활성 기체 집합체를 통해서인 방법.
  28. 제 27 항에 있어서,
    기판이 절연물질 또는 반도체 물질이고, 보다 바람직하게는 기판이 규소, 질화규소, 산화규소, 산화알루미늄, 인듐 주석 산화물, 게르마늄, 비소화 갈륨 또는 기타 III 내지 V족 반도체, 수정 또는 유리로부터 선택되며; 나노입자들이 비스무트, 안티몬, 알루미늄, 규소, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터로부터 선택되는 방법.
  29. 제 28 항에 있어서,
    침착 이전에 하기 공정단계 중 하나 이상이 일어날 수 있는 방법:
    · 입자의 이온화,
    · 입자의 크기 선택,
    · 클러스터의 가속화 및 집속,
    · V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
    · 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하도록 입자 및 기판 재료와 입자의 운동 에너지의 선택, 및
    · 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
  30. 제 20 항 내지 제 29 항 중 어느 한 항에 따라 실질적으로 제조된 기판의 2개의 콘택트 사이의 도전 와이어.
  31. a. 기판에 콘택트를 형성하는 단계,
    b. 복수의 입자를 제조하는 단계,
    c. 적어도 콘택트 사이의 영역에서 기판에 복수의 입자를 침착시키는 단계, 및
    d. 입자가 와이어를 형성하도록 하는 기존의 표면형태 특징부의 이점을 달성하거나 취하도록 기판을 개질시킴으로써 실질적으로 2개의 콘택트 사이에 연장된 단일 와이어를 수득하는 단계로 구성되거나 그 단계들을 포함하되, 상기 콘택트가 100마이크론 미만의 거리로 분리되는, 기판 표면의 2개의 콘택트 사이에 도전 와이어를 형성하는 방법.
  32. 제 31 항에 있어서,
    입자들이 0.5㎚ 내지 100마이크론 크기로 사이징되며, 0.5㎚ 내지 100마이크론의 치수의 체인을 제공하는 방법.
  33. 제 32 항에 있어서,
    입자들의 도전 체인의 형성이, 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존하는 방법.
  34. 제 33 항에 있어서,
    도전 와이어의 성질이,
    · 기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 클러스터 침착 입사각의 조절,
    ·기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 표면형태 특징부의 각도의 조절,
    · 불활성 기체 집합체 및/또는 관련 진공 시스템의 기체 압력 및/또는 노즐 직경 및/또는 노즐로부터의 기체 속도 조절에 의해 기판에 침착되는 입자의 운동 에너지의 조정 또는 조절,
    · 기판 온도의 조절,
    · 기판 표면 평활도의 조절, 및
    · 표면 유형 및/또는 아이덴티티의 조절
    중 하나 이상에 의해 조절되는 방법.
  35. 제 34 항에 있어서,
    콘택트가 100㎚ 미만의 거리로 분리되며 나노입자들의 평균직경이 0.5㎚ 내지 1,000㎚인 방법.
  36. 제 35 항에 있어서,
    나노입자 제조 및 침착 단계가 불활성 기체 집합체를 통해서이고 나노입자가 동일하거나 동일하지 않은 원소일 수 있는 복수의 원소로 구성된 원자 클러스터인 방법.
  37. 제 36 항에 있어서,
    기판이 규소, 질화규소, 산화규소, 산화알루미늄, 인듐 주석 산화물, 게르마늄, 비소화 갈륨 또는 기타 III 내지 V족 반도체, 수정 또는 유리로부터 선택되며; 나노입자들이 비스무트, 안티몬, 알루미늄, 규소, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터로부터 선택되는 방법.
  38. 제 37 항에 있어서,
    침착 이전에 하기 공정단계 중 하나 이상이 일어날 수 있는 방법:
    · 입자의 이온화,
    · 입자의 크기 선택,
    · 클러스터의 가속화 및 집속,
    · V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
    · 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하도록 입자 및 기판 재료와 입자의 운동 에너지의 선택, 및
    · 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
  39. 제 30 항 내지 제 38 항 중 어느 한 항에 따라 실질적으로 제조된 기판의 2개의 콘택트 사이의 도전 와이어.
  40. 기판에 형성된 2개의 콘택트 사이의 도전 경로를 포함하거나 요구하는 장치를 제조하는 방법으로서,
    a. 제 1 항, 제 18 항 및 제 29 항 중 어느 하나의 방법에 따르는 기판 표면의 2개의 콘택트 사이의 도전 와이어를 제조하는 단계, 및
    b. 콘택트 및 와이어를 장치 내에 통합시키는 단계
    를 포함하는 방법.
  41. 제 40 항에 있어서,
    장치가 둘 이상의 콘택트를 포함하고 입자들의 도전 와이어 또는 체인을 둘 이상 포함하는 방법.
  42. 제 41 항에 있어서,
    장치가 나노스케일(nanoscale) 장치이고, 와이어(들) 또는 체인(들)이 나노와이어(들)인 방법.
  43. 제 42 항에 있어서,
    통합 단계가
    a. 도전 나노와이어를 사이에 갖는 2개의 주요 콘택트, 및 상기 주요 콘택트에 전기적으로 연결되지 않음으로써 증폭 또는 스위칭 장치, 트랜지스터 또는 이의 등가물에서 게이트 또는 기타 소자로서 작용할 수 있는 기판의 하나 이상의 제 3 콘택트; 및/또는
    b. 도전 나노와이어를 사이에 갖는 2개의 주요 콘택트, 절연 물질의 상층 및 하층, 및 상기 주요 콘택트로부터 상기 상층 또는 하층의 먼 측면의 하나 이상의 제 3 콘택트(이 때, 제 3 콘택트는 스위칭 장치, 트랜지스트 또는 이의 등가물에서 게이트 또는 기타 소자로서 작용할 수 있다); 및/또는
    c. 콘택트 및/또는 나노와이어가 이를 보호하고/하거나 이의 특성을 향상시키는 산화물 또는 기타 나노금속성 또는 반도전 필름에 의해 보호됨; 및/또는
    d. 상기 3의 필름일 수도 있고 아닐 수도 있는 캡핑층(이는 도핑될 수도 있고 안될 수도 있음)이 콘택트 및 나노와이어와 함께 기판의 표면에 존재함;
    e. 나노입자가 기판의 표면에 어닐링됨;
    f. 나노입자의 위치가 기판에 적용되는 레지스트 또는 기타 유기 화합물, 또는 산화물 또는 기타 절연층에 의해 조절된 후, 리쏘그래피 및/또는 에칭을 사용하여 처리되어, 나노입자가 콘택트 사이의 전기적 도전에 관여할 수 있는 영역 또는 나노입자가 도전 네트워크로부터 절연될 또 다른 영역을 형성함 중 어느 하나 이상을 유발하는 방법.
  44. 제 43 항에 있어서,
    장치가 트랜지스터 또는 다른 스위칭 장치, 막 침착 조절 장치, 자기장 센서, 화학 센서, 발광 또는 검출 장치, 또는 온도 센서인 방법.
  45. 제 44 항에 있어서,
    침착 이전에 하기 공정단계 중 하나 이상이 일어날 수 있는 방법:
    · 입자의 이온화,
    · 입자의 크기 선택,
    · 클러스터의 가속화 및 집속,
    · V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
    · 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하도록 입자 및 기판 재료와 입자의 운동 에너지의 선택, 및
    · 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
  46. 실질적으로 제 40 항 내지 제 45 항 중 어느 한 항에 따라 제조된 기판에 형성된 2개의 콘택트 사이에 도전 경로를 포함하거나 요구하는 장치.
  47. a. 기판의 2개 이상의 콘택트, 및
    b. 콘택트 사이에 입자의 도전 체인 또는 경로를 형성하는 복수의 입자
    를 포함하고,
    상기 입자가 불활성 기체 집합체로부터 표면에 침착되고, 상기 입자의 도전 체인의 형성은 침착 전의 입자에 부여된 운동 에너지에 적어도 부분적으로 기인하는 기판 표면을 가로지르는 또는 기판 표면에서의 입자의 이동, 미끄러짐, 바운딩 또는 다른 운동에 의존하는,
    기판에 형성된 2개의 콘택트 사이의 도전 경로를 포함하거나 요구하는 나노- 내지 마이크론-스케일의 장치.
  48. 제 47 항에 있어서,
    입자들의 도전 체인 또는 경로의 성질이,
    · 기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 클러스터 침착 입사각의 조절,
    ·기판의 임의의 부분 내 또는 임의의 부분상의 입자의 밀도 또는 미끄러지거나 부착되거나 바운딩하는 입자의 능력에 영향을 미치도록 기판의 표면형태 특징부의 각도의 조절,
    · 불활성 기체 집합체 및/또는 관련 진공 시스템의 기체 압력 및/또는 노즐 직경 및/또는 노즐로부터의 기체 속도 조절에 의해 기판에 침착되는 입자의 운동 에너지의 조정 또는 조절,
    · 기판 온도의 조절,
    · 기판 표면 평활도의 조절, 및
    · 표면 유형 및/또는 아이덴티티의 조절
    중 하나 이상에 의해 조절되는 방법.
  49. 제 48 항에 있어서,
    장치가 나노 장치이고, 입자가 나노입자이며 콘택트가 1,000㎚ 미만의 거리로 분리되는 방법.
  50. 제 49 항에 있어서,
    나노입자가 동일하거나 동일하지 않은 원소일 수 있는 둘 이상의 원자로 이루어지고, 나노입자의 평균직경이 0.5㎚ 내지 1,000㎚인 방법.
  51. 제 50 항에 있어서,
    기판이 규소, 질화규소, 산화규소, 산화알루미늄, 인듐 주석 산화물, 게르마늄, 비소화 갈륨 또는 기타 III 내지 V족 반도체, 수정 또는 유리로부터 선택되는 방법.
  52. 제 51 항에 있어서,
    나노입자들이 비스무트, 안티몬, 알루미늄, 규소, 백금, 팔라듐, 게르마늄, 은, 금, 구리, 철, 니켈 또는 코발트 클러스터로부터 선택되는 방법.
  53. 제 52 항에 있어서,
    하나 이상의 단일 도전 체인이
    i. 콘택트 사이의 도전을 모니터링하고, 도전 개시시 또는 개시 후에 침착을 중지하고/하거나,
    ii. 기판 표면을 개질시키거나, 나노입자가 개질 영역 또는 표면형태 특징부에 침착될 때 나노입자를 형성하도록 하는 기존의 표면형태 특징부의 이점을 취함으로써
    형성되는 방법.
  54. 제 53 항에 있어서,
    침착 이전에 하기 공정단계 중 하나 이상이 일어날 수 있는 방법:
    · 입자의 이온화,
    · 입자의 크기 선택,
    · 클러스터의 가속화 및 집속,
    · V형 그루브(또는 다른 템플릿)의 표면을 산화시키거나 달리 부동화시켜 입사 입자의 후속 운동을 변화시키는 단계,
    · 입자가 기판의 일부(예컨대, 표면 개질부 사이의 비개질된 부위)를 바운딩하도록 하여 기판의 상기 부위에 도전 경로가 형성되는 것을 방지하도록 입자 및 기판 재료와 입자의 운동 에너지의 선택, 및
    · 형성되는 와이어의 두께를 조절하기 위해 표면 개질부의 크기(예컨대, V형 그루브의 폭)의 선택.
  55. 실질적으로 본원의 도면 및/또는 실시예 중 어느 하나 이상을 참조로 하여 기술된 것인 기판의 입자들의 단일 도전 체인.
  56. 실질적으로 본원의 도면 및/또는 실시예 중 어느 하나 이상을 참조로 하여 기술된 것인 기판 표면의 2개의 콘택트 사이의 도전 와이어.
  57. 실질적으로 본원의 도면 및/또는 실시예 중 어느 하나 이상을 참조로 하여 기술된 것인 기판의 다수의 콘택트 사이의 입자들의 단일 도전 체인의 제조방법.
  58. 실질적으로 본원의 도면 및/또는 실시예 중 어느 하나 이상을 참조로 하여 기술된 것인 기판 표면의 2개의 콘택트 사이의 도전 와이어의 제조방법.
KR1020057014581A 2003-02-07 2004-01-29 템플릿된 클러스터 어셈블링된 와이어 Withdrawn KR20050115861A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NZ524059 2003-02-07
NZ52405903 2003-02-07

Publications (1)

Publication Number Publication Date
KR20050115861A true KR20050115861A (ko) 2005-12-08

Family

ID=32844999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014581A Withdrawn KR20050115861A (ko) 2003-02-07 2004-01-29 템플릿된 클러스터 어셈블링된 와이어

Country Status (8)

Country Link
US (1) US20060258132A1 (ko)
EP (1) EP1597194A4 (ko)
JP (1) JP2006519493A (ko)
KR (1) KR20050115861A (ko)
CN (1) CN1768001A (ko)
AU (1) AU2004208967B2 (ko)
CA (1) CA2515105A1 (ko)
WO (1) WO2004069735A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736515B1 (ko) * 2005-12-01 2007-07-06 삼성전자주식회사 다공성 템플릿을 이용한 나노 와이어의 제조방법 및나노와이어 구조체
US11300837B2 (en) 2016-06-07 2022-04-12 Lg Chem, Ltd. Method of applying particles

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070051942A1 (en) * 2003-09-24 2007-03-08 Nanocluster Devices Limited Etch masks based on template-assembled nanoclusters
KR101138865B1 (ko) * 2005-03-09 2012-05-14 삼성전자주식회사 나노 와이어 및 그 제조 방법
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
WO2007008088A1 (en) * 2005-07-08 2007-01-18 Nano Cluster Devices Ltd Nanoscale and microscale lithography methods and resultant devices
US8110510B1 (en) * 2005-10-17 2012-02-07 Merck Patent Gmbh Low temperature synthesis of nanowires in solution
US20080283503A1 (en) * 2007-05-14 2008-11-20 Cheng-Yi Liu Method of Processing Nature Pattern on Expitaxial Substrate
KR100949375B1 (ko) * 2007-10-31 2010-03-25 포항공과대학교 산학협력단 미세 와이어 제조 방법, 그리고 미세 와이어를 포함하는 센서 제조 방법
FR2923646A1 (fr) * 2007-11-09 2009-05-15 Commissariat Energie Atomique Cellule memoire sram dotee de transistors a structure multi-canaux verticale
US8668833B2 (en) * 2008-05-21 2014-03-11 Globalfoundries Singapore Pte. Ltd. Method of forming a nanostructure
WO2010115178A1 (en) * 2009-04-03 2010-10-07 Board Of Trustees Of The University Of Arkansas Superhydrophobic surface and method of forming same
IT1399202B1 (it) 2010-03-30 2013-04-11 Corbelli Metodo per la produzione di manufatti elastomerici funzionalizzati e manufatti cosi' ottenuti
US9062952B2 (en) * 2011-08-08 2015-06-23 Lawrence Livermore National Security, Llc Methods and systems for electrophoretic deposition of energetic materials and compositions thereof
KR20140107384A (ko) * 2011-12-05 2014-09-04 와이즈 에스.알.엘. 신장 가능한 및 변형 가능한 광학 소자의 제조방법 및 이에 의해 얻어진 소자
WO2013094237A1 (ja) * 2011-12-23 2013-06-27 Watanabe Takaya 量子ナノ接合トムソン素子とその製造方法
NL2010199C2 (en) * 2013-01-29 2014-08-04 Univ Delft Tech Manufacturing a submicron structure using a liquid precursor.
US8826208B1 (en) * 2013-03-27 2014-09-02 International Business Machines Corporation Computational thermal analysis during microchip design
US11281968B2 (en) * 2015-07-01 2022-03-22 The University Of Canterbury Neuromorphic network
SE541166C2 (en) * 2016-12-12 2019-04-23 Nils Brenning Magnetic nanowires and process for their production
CN106935349A (zh) * 2017-02-21 2017-07-07 中国科学院宁波材料技术与工程研究所 一种稀土永磁纳米颗粒的制备方法
US11125620B2 (en) * 2017-05-25 2021-09-21 Samsung Electronics Co., Ltd. Substrate for sensing, a method of fabricating the substrate, and analyzing apparatus including the substrate
US11856877B2 (en) 2019-12-23 2023-12-26 The University Of Canterbury Electrical contacts for nanoparticle networks
US11923097B2 (en) * 2020-06-18 2024-03-05 Battelle Energy Alliance, Llc Sensors for passively measuring a maximum temperature of a nuclear reactor, and related methods
CN112071370B (zh) * 2020-07-15 2024-02-02 北京化工大学 一种金属纳米团簇结构的优化方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593952A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd アルミニウム配線層の形成方法
GB2258236B (en) * 1991-07-30 1995-03-22 Hitachi Europ Ltd Molecular synthesis
GB9213054D0 (en) * 1992-06-19 1992-08-05 Hitachi Europ Ltd Atomic scale devices
JP3560630B2 (ja) * 1994-02-09 2004-09-02 株式会社日立製作所 単一電子素子
US6156393A (en) * 1997-11-12 2000-12-05 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
JP2002305161A (ja) * 2001-04-05 2002-10-18 Ebara Corp 配線形成方法及びその装置
NZ513637A (en) * 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736515B1 (ko) * 2005-12-01 2007-07-06 삼성전자주식회사 다공성 템플릿을 이용한 나노 와이어의 제조방법 및나노와이어 구조체
US11300837B2 (en) 2016-06-07 2022-04-12 Lg Chem, Ltd. Method of applying particles

Also Published As

Publication number Publication date
US20060258132A1 (en) 2006-11-16
JP2006519493A (ja) 2006-08-24
EP1597194A4 (en) 2007-09-26
AU2004208967B2 (en) 2008-07-03
EP1597194A1 (en) 2005-11-23
AU2004208967A1 (en) 2004-08-19
CA2515105A1 (en) 2004-08-19
WO2004069735A1 (en) 2004-08-19
CN1768001A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
KR20050115861A (ko) 템플릿된 클러스터 어셈블링된 와이어
US7494907B2 (en) Nanoscale electronic devices and fabrication methods
US8039368B2 (en) Nanogaps: methods and devices containing same
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
KR100871582B1 (ko) Ac 필드들을 이용한, 나노미터-스케일 성분들의 선택적정렬
Krahne et al. Fabrication of nanoscale gaps in integrated circuits
US20070051942A1 (en) Etch masks based on template-assembled nanoclusters
Hashioka et al. Metal nanogap devices fabricated by conventional photolithography and their application to deoxyribose nucleic acid analysis
Gao et al. Three-terminal electric transport measurements on gold nano-particles combined withex situ TEM inspection
CN100521240C (zh) 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管
Lebreton et al. Coulomb Blockade effect through a 2D ordered array of Pd islands obtained by colloidal deposition
WO2008054832A2 (en) Nanowire device and method of making
Nishino et al. The fabrication and single electron transport of Au nano-particles placed between Nbnanogap electrodes
AU2002330793A1 (en) Nanoscale electronic devices &amp; fabrication methods
JP7790855B2 (ja) トンネルバリアを持つ半導体-超伝導体ハイブリッドデバイス
Ford et al. Fabrication of self-aligned metallic Coulomb blockade devices on Si nanowires
Sapkov et al. Method of creation of monomolecular transistor with overhanging electrodes
Choe et al. Fabrication and electrical characterization of graphene formed chemically on nickel nano electro mechanical system (NEMS) switch
US20240373762A1 (en) Semiconductor-superconductor hybrid device having a tunnel barrier
Chu et al. Fabrication of Nanoscale Trenches and Molecular Electronic Test-beds with Angled Metal Deposition
Partridge et al. Formation of electrically conducting mesoscale wires through self-assembly of atomic clusters
Purohit et al. Fabrication of nano-gap electrodes using a focused ion beam for measuring electrical properties of molecular scale transistors
Dayen et al. Nanotrenches: An Optical Lithography Process for High-Aspect-Ratio sub-100 nm Gaps

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050808

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid