KR20050031663A - Doherty power amplifying apparatus - Google Patents
Doherty power amplifying apparatus Download PDFInfo
- Publication number
- KR20050031663A KR20050031663A KR1020030067889A KR20030067889A KR20050031663A KR 20050031663 A KR20050031663 A KR 20050031663A KR 1020030067889 A KR1020030067889 A KR 1020030067889A KR 20030067889 A KR20030067889 A KR 20030067889A KR 20050031663 A KR20050031663 A KR 20050031663A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- peaking
- doherty
- power
- doherty power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000003321 amplification Effects 0.000 claims abstract description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 23
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 고출력 RF 도허티 전력 증폭기의 구현 시 단일의 푸쉬-풀 패키지 소자를 사용하여 종래의 2개의 싱글-엔디드 패키지 소자를 사용하는 구성보다 작은 사이즈로 제작할 수 있게 하며 최대 효율을 갖는 피킹점을 얻기 위해 피킹 증폭기의 게이트-소스 전압과 피킹 보상 선로의 길이를 최적화하여 높은 출력 전력에서 최대의 효율 특성을 얻을 수 있도록 한 도허티 전력 증폭 장치에 관한 것이다.According to the present invention, a single push-pull package device may be used to implement a high output RF Doherty power amplifier, which may be manufactured in a smaller size than a configuration using two conventional single-ended package devices, and the peak point may be obtained with maximum efficiency. The present invention relates to a Doherty power amplification device that optimizes the gate-source voltage of a peaking amplifier and the length of a peak compensation line to obtain maximum efficiency at high output power.
본 발명은 λ/4 임피던스변환기를 사용하여 주 증폭기와 피킹 증폭기를 병렬로 연결하여 이루어진 도어티 전력 증폭 장치에 있어서, 상기 주 증폭기와 상기 피킹 증폭기를 단일의 푸쉬-풀 패키지 타입의 전력 증폭 소자로 구성하고, 상기 주 증폭기와 상기 피킹 증폭기 출력단에 피킹 보상 선로를 개재시켜 이루어지되, 상기 피킹 보상 선로의 길이를 조절하여 최적화된 도허티 동작을 위한 피킹점을 얻도록 한 것을 특징으로 한다.The present invention is a door power amplification device formed by connecting a main amplifier and a peaking amplifier in parallel using a λ / 4 impedance converter, wherein the main amplifier and the peaking amplifier as a single push-pull package type power amplification device And a peaking compensation line is interposed between the main amplifier and the peaking amplifier output terminal, and the peaking point for the optimized Doherty operation is obtained by adjusting the length of the peaking compensation line.
Description
본 발명은 도허티 전력 증폭 장치에 관한 것으로, 특히 한 개의 푸쉬-풀(Push-pull) 패키지 타입의 전계효과 트랜지스터(FET; Feild Effect Transistor) 소자를 이용하여 각각 주 증폭기(Main amplifier)와 피킹 증폭기(Peaking amplifier)로 사용하고 입력/출력 임피던스 정합회로(Input/Output Impedence matching circuit), 피킹점(Peaking point)을 얻기 위한 피킹 보상 선로 (Peaking compensation line)의 길이와 마이크로스트립 λ/4 임피던스변환기(Microstrip λ/4 impedance transformer)를 이용하여 최적화된 도허티 동작을 얻을 수 있도록 한 도허티 전력 증폭 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Doherty power amplification device, and in particular, using a single push-pull package type field effect transistor (FET) element, a main amplifier and a peaking amplifier, respectively. Input / Output Impedence Matching Circuit, Peaking Compensation Line Length and Peaking Compensation Line for Peaking Point and Microstrip λ / 4 Impedance Converter The present invention relates to a Doherty power amplification device that can achieve optimized Doherty operation using a λ / 4 impedance transformer.
셀룰라, PCS와 W-CDMA 등의 CDMA 원천 기술을 활용하는 중계기 또는 기지국 내 전력 증폭기는 디지털 통신 서비스의 신뢰도를 높이기 위해 일반적으로 높은 선형화 특성이 요구되어 전력 증폭기 제조자들에게 정확한 선형화에 관한 규정을 제시하지만 효율에 관한 특성은 그렇지 못한 실정이다. 이는 신호의 포락선(Envelope)이 변하는 디지털 통신에 있어 중계기용이나 기지국용 전력증폭기가 수 dB의 Peak-to-Average Ratio를 가져야 하며 부가적인 선형화를 위한 회로와 복잡한 제어 회로의 요구에 의하여 매우 낮은 효율을 갖게 된다. 낮은 효율을 갖는 전력 증폭기는 시스템 전체의 과열을 야기하여 신뢰도를 저하시키며 과열의 방지를 위해 냉각기를 첨가하게 되면 가격이 비싸지는 단점이 있다. 따라서, 다양한 활용을 위해 전력 증폭기의 효율 개선은 필수적이며 간단한 방법을 통한 제조 기술이 필요한 실정이다.Power amplifiers in repeaters or base stations utilizing CDMA source technologies such as cellular, PCS, and W-CDMA generally require high linearization characteristics to increase the reliability of digital communications services, thus providing power amplifier manufacturers with rules for accurate linearization. However, the characteristics of efficiency are not so. This means that in digital communications where the envelope of the signal changes, the repeater or base station power amplifier should have a peak-to-average ratio of several dB and very low efficiency due to the requirement for additional linearization and complex control circuitry. Will have Low efficiency power amplifiers cause overheating of the entire system, reducing reliability and adding a cooler to prevent overheating is expensive. Therefore, it is essential to improve the efficiency of the power amplifier for various applications, and a situation in which a manufacturing technique is required through a simple method.
도허티 전력증폭기는 1930년대에 W.H. Doherty에 의해 개발되어 초기에 LF(Low frequencies), MF(Medium frequencies) 주파수 대역의 진행파관 전력증폭기(TWTA : Travelling wave tube amplifier)로 AM(Amplitude modulation)과 같은 진폭 변조 전송기에 주로 이용되었다. 이후 솔리드-스테이트(Solid-state) 도허티 전력 증폭기가 제안되었으나 주로 1와트 미만의 저 전력용으로 활용되어서 CDMA방식의 통신에 사용되는 중계기나 기지국용 고출력 전력 증폭기에 적용하기는 어려움이 많았다.Doherty power amplifiers used W.H. Developed by Doherty, it was initially used for amplitude modulation transmitters such as AM (Amplitude modulation) as traveling wave tube amplifiers (TWTAs) in the low frequencies (LF) and medium frequencies (MF) frequencies. Since then, a solid-state Doherty power amplifier has been proposed, but it is difficult to apply to a high output power amplifier for a repeater or a base station used for CDMA communication because it is mainly used for low power of less than 1 watt.
도 1a는 종래의 RF 도허티 증폭기의 개념을 설명하기 위한 구성도로, 주 증폭기(102)와 피킹 증폭기(103)로의 입력을 윌킨슨 전력분배기(101)를 이용하여 분배한 후 출력에서는 마이크로스트립 λ/4 임피던스변환기(105)를 이용하여 결합한다. 한편, 피킹 증폭기(103)의 입력단에 연결된 λ/4 마이크로스트립 선로(104)는 주 증폭기(102)와 피킹 증폭기(104) 사이의 위상을 동일하게 맞추기 위해 삽입된 것이다. 도 1a에서 'λ/4 @ Zp'는 피킹 증폭기(103)의 임피던스 ZP 에 대한 λ/4 임피던스 변환을 의미하고, 'λ/4 @ Zm'은 주 증폭기(102)의 임피던스 Zm에 대한 λ/4 임피던스 변환을 의미하고, 후술하는 'λ/4 @ ZO'는 특성 임피던스 Z0에 대한 λ/4 임피던스 변환을 의미한다.FIG. 1A is a block diagram illustrating the concept of a conventional RF Doherty amplifier. The input to the main amplifier 102 and the picking amplifier 103 is divided using the Wilkinson power divider 101, and the microstrip? / 4 at the output. Coupling is performed using an impedance converter 105. On the other hand, the λ / 4 microstrip line 104 connected to the input of the peaking amplifier 103 is inserted to equalize the phase between the main amplifier 102 and the peaking amplifier 104. In FIG. 1A, 'λ / 4 @ Z p ' denotes a lambda / 4 impedance conversion with respect to the impedance Z P of the peaking amplifier 103, and 'λ / 4 @ Z m ' denotes the impedance Z m of the main amplifier 102. Λ / 4 impedance conversion for, and λ / 4 @ Z O to be described later means λ / 4 impedance conversion for the characteristic impedance Z 0 .
도 1b는 도 1a에 도시된 종래의 도허티 증폭기에서 주 증폭기(102)와 피킹 증폭기(103) 출력 사이의 λ/4 임피던스 변환기(105)에 따른 임피던스 관계를 나타낸 스미스 챠트이다. 도 1b에 도시한 바와 같이, 낮은 전력의 신호가 입력되는 경우 주 증폭기(102)를 통과한 신호는 λ/4 임피던스 변환기(105)에 의해 피킹 증폭기(103)를 무한대 임피던스에 가까운 높은 임피던스로 바라보게 된다. 따라서 주 증폭기(102)를 통과한 모든 신호의 전력은 부하 저항(106)에 나타나게 된다.FIG. 1B is a Smith chart showing the impedance relationship according to the λ / 4 impedance converter 105 between the main amplifier 102 and the peaking amplifier 103 output in the conventional Doherty amplifier shown in FIG. 1A. As shown in FIG. 1B, when a low power signal is input, the signal passing through the main amplifier 102 causes the picking amplifier 103 to have a high impedance close to infinity impedance by the λ / 4 impedance converter 105. You see. Thus, the power of all signals passing through the main amplifier 102 will appear in the load resistor 106.
도 2는 도 1에 도시된 종래의 RF 도허티 증폭기의 이상적인 효율 특성의 일례를 도시한 그래프로서, 주 증폭기와 피킹 증폭기를 동일한 소자를 사용하여 Class B급으로 바이어스하면 백-오프(Back-Off) 양이 -6[dB] 지점에서 78.5 %의 효율을 갖는 최대 효율 피킹점(Peaking point)을 찾을 수 있다. 따라서 Class A와 Class B 방식보다 원하는 출력 전력의 백-오프 지점에서 높은 효율 특성을 얻을 수 있다.FIG. 2 is a graph showing an example of ideal efficiency characteristics of the conventional RF Doherty amplifier shown in FIG. 1, when the main amplifier and the peaking amplifier are biased to Class B class using the same device, and is back-off. We can find the maximum efficiency peaking point with an efficiency of 78.5% at the point where the amount is -6 [dB]. Therefore, higher efficiency characteristics can be obtained at the back-off point of desired output power than Class A and Class B methods.
도 3은 도 1에 도시된 도허티 증폭기를 싱글-엔디드(Single-ended) 패키지 소자를 이용하여 구성한 종래의 RF 도허티 증폭기의 구성도이다. 도 3에 도시한 바와 같이, 싱글-엔디드(Single-ended) 형태의 FET 2개를 각각 주 증폭기(210)와 피킹 증폭기(220)로 이용하고, 입력과 출력 정합 시 마이크로스트립 λ/4 임피던스변환기(204),(207)를 사용하여 입력 전력에 따른 피킹 증폭기(220)의 동작으로 출력 임피던스를 변환시키고 있다. 도 3에서, 참조 부호 201은 윌킨슨 전력 분배기를, 202 및 203은 각각 주 증폭기(210) 및 피킹 증폭기(220)에 대한 입력임피던스 매칭회로를, 205 및 206은 각각 주 증폭기(210) 및 피킹 증폭기(220)에 대한 출력임피던스 매칭회로를, 208은 λ/4 전력 결합기를, 209는 부하 저항을 각각 나타낸다.3 is a block diagram of a conventional RF Doherty amplifier in which the Doherty amplifier illustrated in FIG. 1 is configured using a single-ended package device. As shown in FIG. 3, two single-ended FETs are used as the main amplifier 210 and the peaking amplifier 220, respectively, and the microstrip λ / 4 impedance converter is used for input and output matching. Using 204 and 207, the output impedance is converted by the operation of the picking amplifier 220 according to the input power. In Fig. 3, reference numeral 201 denotes a Wilkinson power divider, 202 and 203 denote input impedance matching circuits for the main amplifier 210 and the peaking amplifier 220, respectively, and 205 and 206 denote the main amplifier 210 and the peaking amplifier, respectively. An output impedance matching circuit for 220, 208 denotes a λ / 4 power coupler, and 209 denotes a load resistance.
도 4는 종래의 푸쉬-풀 패키지 소자를 이용한 일반적인 RF 전력 증폭기의 구성도인 바, 다른 선형화 방법들에 비해 우수한 선형성을 갖기 때문에 이동 통신 중계기나 기지국에서 주로 사용되고 있다. 도 4의 구성에서는 동일한 특성을 갖는 2개의 FET 소자를 하나의 패키지(250)로 구성하여 Class AB급으로 푸쉬-풀 동작을 하도록 하고 있다. 나아가, 입력과 출력에는 각각 정합을 위한 입력임피던스 매칭회로(235)와 출력임피던스 매칭회로(236)를 개재시키고 180°의 푸쉬-풀 동작을 위해 λ/2의 마이크로스트립 선로(231),(232)를 삽입하고 있다. 또한 입력과 출력의 부하 임피던스(260)와의 사이에서 손실이 없는 결합을 위해 λ/4 임피던스변환기(230),(240)를 개재시키고 있다.4 is a block diagram of a conventional RF power amplifier using a conventional push-pull package device, and is mainly used in a mobile communication repeater or a base station because it has excellent linearity compared to other linearization methods. In the configuration of FIG. 4, two FET devices having the same characteristics are configured as one package 250 to perform push-pull operation in a Class AB class. Further, the input and output are respectively interposed with an input impedance matching circuit 235 and an output impedance matching circuit 236 for matching, and the microstrip lines 231 and 232 of λ / 2 for a 180 ° push-pull operation. ) Is being inserted. In addition, λ / 4 impedance converters 230 and 240 are interposed for a lossless coupling between the input and output load impedances 260.
그러나, 도 3에 도시한 바와 같이 2개의 동일한 싱글-엔디드(Single-Ended) 트랜지스터를 이용하는 방법에 따르면 도허티 동작의 특징인 효율의 최대점을 갖는 피킹점(Peaking Point)을 얻기 위한 방법이 명백히 제시되지 못하고 있고, 다수의 다른 트랜지스터를 가지고 병렬 접속하는 방법들은 트랜지스터의 개수 증가로 인하여 장치가 차지하는 용적이 커지기 때문에 실제 제작하여 적용하기에는 어려움이 많다는 문제점이 있다.However, according to the method using two identical single-ended transistors as shown in Fig. 3, a method for obtaining a peaking point having a maximum point of efficiency characteristic of the Doherty operation is clearly presented. In the case of parallel connection with a plurality of different transistors, the volume occupied by the device is increased due to the increase in the number of transistors, and thus there is a problem in that it is difficult to manufacture and apply.
나아가, 도 4에 도시한 바와 같은 피드포워드 선형 전력 증폭기는 구조적으로 Class AB급으로 동작되는 주 증폭기와 에러 증폭기를 동시에 사용함으로 전체적인 효율이 저하되는 단점을 가지고 있다.Furthermore, the feedforward linear power amplifier as shown in FIG. 4 has a disadvantage in that the overall efficiency is lowered by simultaneously using the main amplifier and the error amplifier which are structurally operated in Class AB class.
본 발명은 전술한 문제점들을 해결하기 위한 것으로, 고출력 RF 도허티 전력 증폭기의 구현 시 단일의 푸쉬-풀 패키지 소자를 사용하여 종래의 2개의 싱글-엔디드 패키지 소자를 사용하는 구성보다 작은 사이즈로 제작할 수 있게 하며 최대 효율을 갖는 피킹점을 얻기 위해 피킹 증폭기의 게이트-소스 전압과 피킹 보상 선로의 길이를 최적화하여 높은 출력 전력에서 최대의 효율 특성을 얻을 수 있도록 한 도허티 전력 증폭 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, and when implementing a high power RF Doherty power amplifier, a single push-pull package device can be used to fabricate a smaller size than a configuration using two conventional single-ended package devices. The purpose of the present invention is to provide a Doherty power amplification device that can obtain the maximum efficiency characteristics at high output power by optimizing the gate-source voltage of the picking amplifier and the length of the peak compensation line to obtain the peaking point with maximum efficiency. .
전술한 목적을 달성하기 위한 본 발명은 λ/4 임피던스변환기를 사용하여 주 증폭기와 피킹 증폭기를 병렬로 연결하여 이루어진 도어티 전력 증폭 장치에 있어서, 상기 주 증폭기와 상기 피킹 증폭기를 단일의 푸쉬-풀 패키지 타입의 전력 증폭 소자로 구성하고, 상기 주 증폭기와 상기 피킹 증폭기 출력단에 피킹 보상 선로를 개재시켜 이루어지되, 상기 피킹 보상 선로의 길이를 조절하여 최적화된 도허티 동작을 위한 피킹점을 얻도록 한 것을 특징으로 한다.According to an aspect of the present invention, there is provided a door-to-door power amplification apparatus in which a main amplifier and a peaking amplifier are connected in parallel using a λ / 4 impedance converter, wherein the main amplifier and the peaking amplifier are a single push-pull. Comprising a package type power amplification element, and the peak compensation line is interposed between the main amplifier and the peaking amplifier output terminal, the peaking point for the optimized Doherty operation by adjusting the length of the peaking compensation line It features.
전술한 구성에서, 상기 주 증폭기와 상기 피킹 증폭기의 입력단에서 입력 전력을 분배해주며 상기 피킹 증폭기의 위상이 상기 주 증폭기의 위상보다 90°지연되도록 하는 90° 하이브리드 결합기를 더 구비하는 것이 바람직하고, 상기 90° 하이브리드 결합기는 표면 장착 패키지 타입인 것이 바람직하다.In the above configuration, it is preferable to further include a 90 ° hybrid coupler for distributing input power at the input terminals of the main amplifier and the peaking amplifier and allowing the phase of the peaking amplifier to be delayed by 90 ° from the phase of the main amplifier, The 90 ° hybrid coupler is preferably a surface mount package type.
나아가, 상기 증폭 장치 2개를 평형 병렬 형태로 결합시켜서 사용하게 되면, 보다 높은 출력과 효율을 얻을 수가 있다.Furthermore, when the two amplification apparatuses are combined and used in parallel parallel fashion, higher output and efficiency can be obtained.
이하에는 첨부한 도면을 참조하여 본 발명의 도허티 전력 증폭 장치의 바람직한 실시예에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the Doherty power amplification device of the present invention.
도 5는 본 발명의 바람직한 실시예에 따른 도허티 전력 증폭 장치의 블록 구성도인 바, 본 발명의 도허티 전력 증폭 장치에서는 도 3에 도시한 바와 같은 도허티 전력 증폭기에서 사이즈를 크게 차지하던 두 개의 싱글-엔디드 소자(210),(220)를 도 4에 도시된 종래의 Class AB급 푸쉬-풀로 동작하도록 제작된 푸쉬-풀 패키지 소자로 대치시켜 구성하고 있다. 즉, 푸쉬-풀 패키지 타입의 소자 한 개(310)를 이용하여 주 증폭기(310m)와 피킹 증폭기(310p)로 사용하며, 이들 각각의 전단에 입력임피던스 정합회로(303),(304)를 연결한다. 한편, 입력 신호(RFin)를 주 증폭기(310m)와 피킹 증폭기(310p)로 분배하기 위해 전력 분배기로, 예를 들어 표면 장착 패키지(Surface Mount Package) 타입으로 제작된 90°하이브리드 결합기(Quadrauture Hybrid Coupler)(301)를 채택하고 있다. 이는 도 3에 도시된 종래의 윌킨슨 전력 분배기(201) 및 90°위상차를 위한 마이크로스트립 선로(204)를 대치시킨 것으로 사이즈 축소를 가능하게 하며 저 손실과 높은 아이솔레이션(Isolation)을 갖게 된다.FIG. 5 is a block diagram of a Doherty power amplifier according to a preferred embodiment of the present invention. In the Doherty power amplifier of the present invention, two single-sized devices occupy large sizes in the Doherty power amplifier as shown in FIG. The end elements 210 and 220 are replaced by a push-pull package device manufactured to operate as a conventional Class AB push-pull shown in FIG. 4. That is, a single push-package type device 310 is used as the main amplifier 310m and the peaking amplifier 310p, and the input impedance matching circuits 303 and 304 are connected to the front end of each of them. do. On the other hand, a 90 ° hybrid coupler (Quadrauture Hybrid) made of a surface mount package, for example, as a power divider to distribute the input signal RF in to the main amplifier 310m and the peaking amplifier 310p. Coupler 301 is adopted. This replaces the conventional Wilkinson power divider 201 and the microstrip line 204 for the 90 ° phase difference shown in FIG. 3, which allows for size reduction and has low loss and high isolation.
다음으로, 출력단에는 입력단과 마찬가지로 출력임피던스 정합회로(305),(306)를 각각 연결하여 최적화된 전력을 얻으며, 도허티 동작을 위해 주 증폭기(310m)와 피킹 증폭기(310p) 사이에 특성 임피던스(Z0) 대한 λ/4 임피던스변환기(309)를 삽입한다. 또한, 주 증폭기(310m)와 피킹 증폭기(310p)의 출력임피던스 정합회로(305),(306) 후단에 각각 피킹 보상 선로(307)를 삽입한 후 그 길이를 조절하여 원하는 백-오프 출력 전력에서 최대의 피킹점을 찾도록 한다. 그리고, 피킹 증폭기(310p)에 입력되는 전력 신호와 RF 초크 코일(311)을 통하여 인가되는 게이트-소스 전압(Vgs)을 조절하게 되면 도허티 전력 증폭 장치의 피킹점을 적절히 찾을 수 있도록 피킹 증폭기(310p)의 동작점을 최적화 할 수 있다. 미설명 부호 302는 아이솔레이션을 위한 Z0, 예를 들어 50옴 종단 저항을 나타낸다.Next, output impedance matching circuits 305 and 306 are respectively connected to the output stage to obtain optimized power, and a characteristic impedance Z between the main amplifier 310m and the peaking amplifier 310p for the Doherty operation is obtained. 0 ) is inserted into the λ / 4 impedance converter 309. In addition, the peak compensation line 307 is inserted after the output impedance matching circuits 305 and 306 of the main amplifier 310m and the peaking amplifier 310p, respectively, and the length thereof is adjusted to adjust the length at the desired back-off output power. Find the maximum picking point. Then, if the power signal input to the peaking amplifier 310p and the gate-source voltage Vgs applied through the RF choke coil 311 are adjusted, the peaking amplifier 310p may be appropriately located so that the peaking point of the Doherty power amplification device can be found. You can optimize the operating point of). Reference numeral 302 denotes Z 0 , for example a 50 Ohm termination resistor, for isolation.
도 6은 도 5에 도시된 실시예에서 주 증폭기와 피킹 증폭기 출력 사이의 λ/4 임피던스변환기와 피킹 보상 선로의 길이에 따른 임피던스 관계를 보인 스미스차트인 바, 피킹 보상 선로(λ2m)의 길이에 의해 주 증폭기(310m)와 피킹 증폭기(310p)의 임피던스는 도 1b와 같은 관계를 유지할 수 있다. 본 발명에서 사용되는 통상의 고출력 FET는 낮은 드레인 임피던스를 가지므로 임피던스 매칭회로(305),(306)와 피킹 보상 선로(λ2m)(307)의 길이에 의해 이와 같은 주 증폭기(310m)와 피킹 증폭기(310p)의 출력 임피던스 관계가 형성되지 않으면 완벽한 도허티 동작인 피킹점을 얻을 수 없다.FIG. 6 is a Smith chart showing the impedance relationship according to the length of the λ / 4 impedance converter and the peaking compensation line between the main amplifier and the peaking amplifier output in the embodiment shown in FIG. 5, and the length of the peaking compensation line λ 2m . As a result, the impedance of the main amplifier 310m and the peaking amplifier 310p can maintain the relationship as shown in FIG. 1B. Since the conventional high output FET used in the present invention has a low drain impedance, the main amplifier 310m and the peaking by the lengths of the impedance matching circuits 305 and 306 and the peak compensation line λ 2m 307 are peaked. If the output impedance relationship of the amplifier 310p is not established, the peaking point, which is a perfect Doherty operation, cannot be obtained.
도 6에서 주 증폭기(310m)의 출력 임피던스(Zm)는 출력임피던스 정합회로(305)와 피킹 보상 선로(307)를 거쳐서 적절하게 증가되고(B점), 주 증폭기(301m)를 통과한 신호는 λ/4 임피던스변환기(309)에 의해 피킹 증폭기(310p)를 무한대 임피던스에 가까운 높은 임피던스(Zp)로 바라보게 된다. 따라서 주 증폭기(310)를 통과한 모든 신호의 전력은 부하 임피던스(Z0)에 나타나게 된다.In FIG. 6, the output impedance Z m of the main amplifier 310m is appropriately increased through the output impedance matching circuit 305 and the peaking compensation line 307 (point B), and the signal passed through the main amplifier 301m. Is viewed by the λ / 4 impedance converter 309 to the peaking amplifier 310p with a high impedance Z p close to infinity impedance. Therefore, the power of all the signals passing through the main amplifier 310 is shown in the load impedance (Z 0 ).
도 7은 도 5에 도시된 실시예를 주파수 2.140[GHz] 대역에서 동작하도록 설계한 상태에서 그 효율 특성을 시뮬레이션한 결과를 보인 그래프로서, 주 증폭기(310m)는 Class AB급으로 동작시키고 피킹 증폭기(310p)는 게이트-소스 전압(Vgs)을 조절하여 Class C급으로 동작시키고 있다. 도 7에서 알 수 있는 바와 같이, 피킹 증폭기(310p)의 게이트-소스 전압(Vgs)과 피킹 보상 선로(307)의 길이를 최적화하여 얻은 도허티 A(Doherty A)의 효율 특성은 도 2에 도시된 종래의 방법(Doherty B)이나 Class AB급 전력 증폭기(Class AB)보다 높다.FIG. 7 is a graph showing the results of simulating the efficiency characteristics of the embodiment shown in FIG. 5 designed to operate in the frequency 2.140 [GHz] band. The main amplifier 310m operates in a class AB class and is a peaking amplifier. (310p) operates the Class C class by adjusting the gate-source voltage (Vgs). As can be seen in FIG. 7, the efficiency characteristic of Doherty A obtained by optimizing the gate-source voltage Vgs of the peaking amplifier 310p and the length of the peaking compensation line 307 is shown in FIG. 2. It is higher than the conventional method (Doherty B) or Class AB power amplifier (Class AB).
도 8a는 도 5에 도시된 피킹 보상 선로의 길이 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프이며, 도 8b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프이다. 도 8a에서 알 수 있는 바와 같이, 최적화된 피킹 보상 선로의 길이(그래프 A)에서 효율의 피킹점을 얻을 수 있으며 최적화된 길이와의 편차가 심해질수록 그 효율 특성이 그래프 A→B→C→D와 같이 저하되어 피킹점이 사라지게 된다. 한편, 도 8b에서 알 수 있는 바와 같이, Class C급 바이어스로 최적화된 피킹 증폭기(310p)의 게이트-소스 전압(Vgs)인 경우 그래프 A와 같이 최대 효율의 피킹점을 찾을 수 있으나 바이어스점이 Class B급인 E에 가까이 갈수록 그 효율 특성이 그래프 A→B→C→D→E와 같이 저하되어 피킹점이 사라지게 된다.FIG. 8A is a graph illustrating a simulation result of a change in efficiency characteristics according to the length adjustment of the peaking compensation line shown in FIG. 5, and FIG. 8B is a change in efficiency characteristics according to the adjustment of the gate-source voltage of the peaking amplifier shown in FIG. 5. This graph shows the simulation results for. As can be seen in FIG. 8A, the peaking point of the efficiency can be obtained from the length of the optimized peak compensation line (graph A), and the efficiency characteristic is increased as the deviation from the optimized length increases. It is lowered as shown and the picking point disappears. On the other hand, as can be seen in Figure 8b, in the case of the gate-source voltage (Vgs) of the peaking amplifier 310p optimized with Class C bias, the peaking point can be found as shown in graph A, but the bias point is Class B The closer to the rapid E, the lower the efficiency characteristic as in the graph A → B → C → D → E and the peaking point disappears.
도 9는 도 5에 도시된 실시예의 효율 특성에 대한 측정 결과를 보인 그래프로 도 5에 도시된 실시예에 따른 도허티 전력 증폭 장치를 주파수 2.140 GHz 대역에서 동작하도록 설계한 상태에서 그 효율 특성을 측정한 그래프이다. 도 9에서 알 수 있는 바와 같이, 출력 전력이 대략 -6[dB] 백-오프 된 지점에서 피킹점을 얻어서 일반적인 Class AB 보다 높은 효율 특성을 얻었다. FIG. 9 is a graph showing the measurement results of the efficiency characteristics of the embodiment shown in FIG. 5. The efficiency characteristics of the Doherty power amplification device according to the embodiment shown in FIG. 5 are designed to operate at a frequency of 2.140 GHz. One graph. As can be seen in Fig. 9, the peaking point was obtained at the point where the output power was approximately -6 [dB] back-off, thereby obtaining higher efficiency characteristics than the general Class AB.
도 10a는 도 5에 도시된 실시예의 피킹 보상 길이의 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프이며, 도 10b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프이다. 먼저 도 10a에 도시된 바와 같이, 최적화된 길이에서는 그래프 A와 같이 최대 효율을 갖는 피킹점을 얻을 수 있었으며, 도 8a의 시뮬레이션 결과와 마찬가지로 최적화된 길이에서 편차가 발생할수록 그래프 A→B→C→D와 같이 피킹점이 사라지며 효율 특성이 저하되었다. 한편, Class C급 바이어스로 최적화된 피킹 증폭기(310p)의 게이트-소스 전압(Vgs)인 경우 그래프 A와 같이 최대 효율의 피킹점을 찾을 수 있으나 도 8b의 시뮬레이션 데이터인 경우와 같이 바이어스점이 Class B급인 그래프 E로 가까이 갈수록 그래프 A→B→C→D→E와 같이 효율이 저하되어 도허티 동작의 특징인 피킹점이 사라짐을 알 수 있었다.FIG. 10A is a graph illustrating measurement results of changes in efficiency characteristics according to the adjustment of the peaking compensation length of the example illustrated in FIG. 5, and FIG. 10B is an efficiency characteristic according to the adjustment of the gate-source voltage of the peaking amplifier illustrated in FIG. 5. This graph shows the measurement result of change. First, as shown in FIG. 10A, at the optimized length, the peaking point having the maximum efficiency can be obtained as shown in graph A. As in the simulation result of FIG. 8A, as the deviation occurs in the optimized length, the graph A → B → C → As in D, the peaking point disappears and the efficiency characteristic is lowered. On the other hand, in the case of the gate-source voltage (Vgs) of the peaking amplifier 310p optimized with a Class C bias, the peaking point of maximum efficiency can be found as shown in Graph A, but the bias point is Class B as shown in the simulation data of FIG. 8B. As the graph E moves closer to the rapid graph E, the efficiency decreases as shown in the graph A → B → C → D → E, and the peaking point characteristic of the Doherty operation disappears.
도 11은 도 5에 도시된 실시예를 평형 병렬 형태로 결합하여 보다 높은 출력을 얻기 위한 평형 병렬 도허티 전력 증폭 장치의 구성도로서, 이동통신 중계기 및 기지국과 같은 보다 높은 전력에 적용하기 위한 예를 도시하고 있다. 도 11의 실시예에서는 도 5에 도시된 전력 증폭 장치의 입력단과 출력단에 각각 표면 장착 패키지(Surface Mount Package) 타입으로 제작된 90°하이브리드 결합기(401),(402)를 이용하여 결합한다.FIG. 11 is a configuration diagram of a balanced parallel Doherty power amplifying apparatus for obtaining a higher output by combining the embodiment shown in FIG. 5 in a balanced parallel form, and an example for applying to higher power such as a mobile communication repeater and a base station. It is shown. In the embodiment of FIG. 11, the input and output terminals of the power amplifier shown in FIG. 5 are coupled to each other using 90 ° hybrid couplers 401 and 402 manufactured in a surface mount package type.
본 발명의 도허티 전력 증폭 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다.The Doherty power amplification apparatus of the present invention is not limited to the above-described embodiment, and can be modified in various ways within the scope of the technical idea of the present invention.
전술한 바와 같은 본 발명의 도허티 전력 증폭 장치에 따르면, 한 개의 푸쉬-풀 패키지 타입 소자를 사용하여 작은 사이즈로 이동통신을 위한 중계기나 기지국에서 이용 가능한 고출력/고효율 RF 도허티 전력 증폭 장치를 제공할 수 있으며, 나아가 주 증폭기와 피킹 증폭기 사이의 피킹 보상 선로의 길이를 조절하여 최대의 피킹점을 찾음으로써 도허티 동작을 최적화시킬 수가 있다.According to the Doherty power amplification apparatus of the present invention as described above, it is possible to provide a high power / high efficiency RF Doherty power amplification apparatus that can be used in a repeater or a base station for mobile communication in a small size using one push-pull package type device. Furthermore, Doherty operation can be optimized by finding the peaking point by adjusting the peak compensation line length between the main amplifier and the peaking amplifier.
따라서, 본 발명의 도허티 전력 증폭 장치를 이용하여 피드포워드 전력 증폭기를 구성하면, 이동통신 중계기나 기지국에서 사용되던 종래의 Class AB급의 피드포워드 선형 전력 증폭기와 동일한 선형성을 가지면서 개선된 효율 특성을 얻을 수 있다. 또한, 피드포워드 선형 전력 증폭기로의 응용과 마찬가지로 디지털 전치 왜곡 기술과 결합하여 피드포워드 선형 전력 증폭기보다 효율이 우수한 디지털 전치 왜곡 전력 증폭기를 제작 할 수 있다. 디지털 전치 왜곡 전력 증폭기는 Class AB급의 전력 증폭기 전단에서 전력 증폭기와 반대되는 크기와 위상 성분을 디지털 신호로 생성하여 입력시켜 선형화하는 방법으로 여기에 본 발명의 도허티 전력증폭기를 사용, 디지털 전치왜곡기로 선형화하면 보다 높은 효율과 선형성을 갖는 전력 증폭기를 얻을 수 있다.Therefore, when the feedforward power amplifier is configured using the Doherty power amplification device of the present invention, the feedforward power amplifier has the same linearity as the conventional Class AB class feedforward linear power amplifier used in the mobile communication repeater or the base station, and has improved efficiency characteristics. You can get it. In addition, as in the application of a feedforward linear power amplifier, it can be combined with digital predistortion technology to produce a digital predistortion power amplifier that is more efficient than the feedforward linear power amplifier. The digital predistortion power amplifier is a digital predistorter which uses the Doherty power amplifier of the present invention to generate and input a digital signal of the magnitude and phase components opposite to the power amplifier in front of a class AB power amplifier. Linearization results in a power amplifier with higher efficiency and linearity.
결과적으로 이동통신 중계기나 기지국에 사용되는 종래의 본 발명의 도허티 전력 증폭 장치로 대치하여 효율을 증가시킬 수 있으며, 전술한 종래의 고출력 도허티 전력 증폭기의 단점인 사이즈 문제를 개선시킬 수 있어서 전체적인 시스템의 소형화가 가능하다. 또한, 고출력에서 고효율을 갖기 때문에 증폭기에 의해 소모되는 전류를 줄일 수 있는 바, 이에 따라 전체적인 시스템 내의 냉각 장치의 수와 비용을 줄일 수 있어서 이동 통신 중계기와 기지국 시스템의 제조 및 운용 업체에 전기 사용 비용 절감과 제조 비용 절감 등의 장점을 제공할 수가 있다. 그리고, 궁극적으로는 시스템의 신뢰도를 더욱 향상시켜 이동 통신 가입자에게 품질이 우수한 통신 서비스를 제공할 수 있다.As a result, the efficiency can be increased by replacing the Doherty power amplifier of the present invention used in a mobile communication repeater or a base station, and the size problem, which is a disadvantage of the conventional high power Doherty power amplifier, can be improved. Miniaturization is possible. In addition, the high efficiency at high power can reduce the current consumed by the amplifier, thereby reducing the number and cost of cooling devices in the overall system, thereby reducing the cost of electricity for manufacturers and operators of mobile repeaters and base station systems. Benefits include savings and manufacturing costs. Ultimately, the reliability of the system can be further improved to provide a high quality communication service to a mobile subscriber.
도 1a는 종래의 RF 도허티 증폭기의 구성도이고, 도 1b는 종래의 RF 도허티 증폭기에서 주 증폭기와 피킹 증폭기 출력 사이의 λ/4 임피던스 변환기에 따른 임피던스 관계를 나타낸 스미스 차트.1A is a block diagram of a conventional RF Doherty amplifier, and FIG. 1B is a Smith chart showing an impedance relationship according to a λ / 4 impedance converter between a main amplifier and a peaking amplifier output in a conventional RF Doherty amplifier.
도 2는 도 1에 도시된 종래의 RF 도허티 증폭기의 이상적인 효율 특성의 일례를 도시한 그래프.2 is a graph showing an example of ideal efficiency characteristics of the conventional RF Doherty amplifier shown in FIG.
도 3은 도 1에 도시된 도허티 증폭기를 싱글-엔디드(Single-ended) 패키지 소자를 이용하여 구성한 종래의 RF 도허티 증폭기의 구성도.3 is a block diagram of a conventional RF Doherty amplifier in which the Doherty amplifier shown in FIG. 1 is configured using a single-ended package device.
도 4는 종래의 푸쉬-풀 패키지 소자를 이용한 일반적인 RF 전력 증폭기의 구성도.4 is a block diagram of a typical RF power amplifier using a conventional push-pull package device.
도 5는 본 발명의 바람직한 실시예에 따른 도허티 전력 증폭 장치의 블록 구성도.5 is a block diagram of a Doherty power amplification apparatus according to a preferred embodiment of the present invention.
도 6은 도 5에 도시된 실시예에서 주 증폭기와 피킹 증폭기 출력 사이의 λ/4 임피던스변환기와 피킹 보상 선로의 길이에 따른 임피던스 관계를 나타낸 스미스 차트.FIG. 6 is a Smith chart showing an impedance relationship according to a length of a λ / 4 impedance converter and a peak compensation line between a main amplifier and a picking amplifier output in the embodiment shown in FIG. 5; FIG.
도 7은 도 5에 도시된 실시예의 효율 특성에 대한 시뮬레이션 결과를 보인 그래프.FIG. 7 is a graph showing simulation results for efficiency characteristics of the embodiment shown in FIG. 5; FIG.
도 8a는 도 5에 도시된 피킹 보상 선로의 길이 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프이며, 도 8b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 시뮬레이션 결과를 보인 그래프.FIG. 8A is a graph illustrating a simulation result of a change in efficiency characteristics according to the length adjustment of the peaking compensation line shown in FIG. 5, and FIG. 8B is a change in efficiency characteristics according to the adjustment of the gate-source voltage of the peaking amplifier shown in FIG. 5. Graph showing simulation results for.
도 9는 도 5에 도시된 실시예의 효율 특성에 대한 측정 결과를 보인 그래프.9 is a graph showing measurement results for efficiency characteristics of the example illustrated in FIG. 5.
도 10a는 도 5에 도시된 실시예의 피킹 보상 선로의 길이 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프이며, 도 10b는 도 5에 도시된 피킹 증폭기의 게이트-소스 전압의 조절에 따른 효율 특성 변화에 대한 측정 결과를 보인 그래프.FIG. 10A is a graph illustrating measurement results of changes in efficiency characteristics according to length adjustment of a peaking compensation line of the embodiment illustrated in FIG. 5, and FIG. 10B is efficiency of adjustment of a gate-source voltage of the peaking amplifier illustrated in FIG. 5. Graph showing measurement results for characteristic changes.
도 11은 도 5에 도시된 실시예를 평형 병렬 형태로 결합하여 보다 높은 출력을 얻기 위한 평형 병렬 도허티 전력 증폭 장치의 구성도.11 is a configuration diagram of a balanced parallel Doherty power amplification apparatus for obtaining a higher output by combining the embodiment shown in FIG. 5 in a balanced parallel form.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
101, 201: 윌킨슨 전력 분배기(Wilkinson power divider)101, 201: Wilkinson power divider
102, 210, 310m: 주 증폭기(Main amplifier)102, 210, 310m: Main amplifier
103, 220, 31p: 피킹 증폭기(Peaking amplifier)103, 220, 31p: Peaking amplifier
104: λ/4 마이크로스트립 라인 (λ/4 microstrip line)104: λ / 4 microstrip line
105: λ/4 임피던스변환기 (λ/4 impedance transformer)105: λ / 4 impedance transformer
106, 209, 260, 312: 부하 저항 (Load resistor)106, 209, 260, 312: Load resistor
202, 203, 235, 303, 304: 입력임피던스 정합회로202, 203, 235, 303, 304: input impedance matching circuit
205, 206, 236, 305, 306: 출력임피던스 정합회로205, 206, 236, 305, 306: output impedance matching circuit
301, 401, 402: 90°하이브리드 결합기(90°Hybrid coupler)301, 401, 402: 90 ° Hybrid Coupler
305: 피킹 보상 선로(Peaking compensation line)305: Peaking compensation line
310: 푸쉬-풀 패키지 타입 FET310: Push-Pull Package Type FET
311: RF 쵸크 코일311: RF choke coil
Vgs: 게이트-소스 전압Vgs: Gate-Source Voltage
Claims (6)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030067889A KR20050031663A (en) | 2003-09-30 | 2003-09-30 | Doherty power amplifying apparatus |
| PCT/KR2004/001870 WO2005031967A1 (en) | 2003-09-30 | 2004-07-26 | Doherty power amplifying apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030067889A KR20050031663A (en) | 2003-09-30 | 2003-09-30 | Doherty power amplifying apparatus |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2003-0031079U Division KR200338863Y1 (en) | 2003-10-02 | 2003-10-02 | Doherty Power Amplifying Apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050031663A true KR20050031663A (en) | 2005-04-06 |
Family
ID=34386649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030067889A Ceased KR20050031663A (en) | 2003-09-30 | 2003-09-30 | Doherty power amplifying apparatus |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20050031663A (en) |
| WO (1) | WO2005031967A1 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830527B1 (en) * | 2003-09-17 | 2008-05-21 | 닛본 덴끼 가부시끼가이샤 | Amplifier |
| WO2009020325A3 (en) * | 2007-08-06 | 2009-04-02 | Wipam Inc | Broadband power amplifier |
| KR101021471B1 (en) * | 2008-12-08 | 2011-03-15 | 광운대학교 산학협력단 | Dynamic Doherty Power Amplifiers |
| KR20110111937A (en) * | 2010-04-06 | 2011-10-12 | 삼성전자주식회사 | Combined Doherty Power Amplifier |
| WO2015176077A3 (en) * | 2014-05-13 | 2016-01-14 | Skyworks Solutions, Inc. | Systems and methods related to linear and efficient broadband power amplifiers |
| US9450541B2 (en) | 2014-05-13 | 2016-09-20 | Skyworks Solutions, Inc. | Systems and methods related to linear and efficient broadband power amplifiers |
| US9467115B2 (en) | 2014-05-13 | 2016-10-11 | Skyworks Solutions, Inc. | Circuits, devices and methods related to combiners for Doherty power amplifiers |
| US9712119B2 (en) | 2014-10-25 | 2017-07-18 | Skyworks Solutions, Inc. | Doherty power amplifier with tunable input network |
| US9800207B2 (en) | 2014-08-13 | 2017-10-24 | Skyworks Solutions, Inc. | Doherty power amplifier combiner with tunable impedance termination circuit |
| US9912298B2 (en) | 2014-05-13 | 2018-03-06 | Skyworks Solutions, Inc. | Systems and methods related to linear load modulated power amplifiers |
| KR20200043803A (en) | 2018-10-18 | 2020-04-28 | 광운대학교 산학협력단 | Three-Stage Unbalanced Doherty Power Amplifier and Design Method thereof |
| KR20230095294A (en) * | 2021-12-22 | 2023-06-29 | 성균관대학교산학협력단 | Doherty power amplifier |
| KR20240087952A (en) * | 2022-12-13 | 2024-06-20 | 고려대학교 산학협력단 | Input/output matching circuit and broadband amplifier including the same |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362170B2 (en) | 2005-12-01 | 2008-04-22 | Andrew Corporation | High gain, high efficiency power amplifier |
| US7831221B2 (en) | 2005-12-13 | 2010-11-09 | Andrew Llc | Predistortion system and amplifier for addressing group delay modulation |
| KR100749870B1 (en) * | 2006-06-07 | 2007-08-17 | (주) 와이팜 | Doherty power amplifier |
| FR2904481A1 (en) * | 2006-07-31 | 2008-02-01 | Thomson Licensing Sas | SLOT-TYPE ANTENNA WITH INTEGRATED AMPLIFIERS |
| WO2008062371A2 (en) * | 2006-11-23 | 2008-05-29 | Nxp B.V. | Integrated doherty type amplifier arrangement with high power efficiency |
| CN101803181A (en) | 2007-09-03 | 2010-08-11 | Nxp股份有限公司 | multi-way doherty amplifier |
| WO2011046031A1 (en) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | Power amplifier and method for operating same |
| EP2393201A1 (en) | 2010-06-02 | 2011-12-07 | Nxp B.V. | Two stage doherty amplifier |
| DE102010034067A1 (en) * | 2010-08-12 | 2012-02-16 | Rohde & Schwarz Gmbh & Co. Kg | High frequency power amplifier with Doherty extension |
| US8193857B1 (en) * | 2011-03-01 | 2012-06-05 | Infineon Technologies Ag | Wideband doherty amplifier circuit |
| CN102158184A (en) * | 2011-04-29 | 2011-08-17 | 中兴通讯股份有限公司 | Power amplifier tube and power amplification method |
| CN102170271A (en) * | 2011-04-29 | 2011-08-31 | 中兴通讯股份有限公司 | Power amplification device and power amplification circuit |
| EP2608400B1 (en) | 2011-12-20 | 2014-08-13 | Nxp B.V. | N way Doherty amplifier |
| CN103580612A (en) * | 2012-08-10 | 2014-02-12 | 中兴通讯股份有限公司 | Power amplification tube device, multi-channel radio-frequency power amplification circuit and implementation method thereof |
| US8779856B2 (en) * | 2012-10-31 | 2014-07-15 | Infineon Technologies Ag | Doherty amplifier circuit with phase-controlled load modulation |
| WO2015037033A1 (en) * | 2013-09-12 | 2015-03-19 | 日本電気株式会社 | Power amplifier and transmission apparatus |
| JP6273741B2 (en) * | 2013-09-25 | 2018-02-07 | 日本電気株式会社 | Power amplifier and control method using power amplifier |
| CN104579178A (en) * | 2015-01-19 | 2015-04-29 | 东南大学 | Broadband input matching based improved doherty power amplifier |
| EP3054589B1 (en) * | 2015-02-04 | 2018-07-04 | Ampleon Netherlands B.V. | Doherty amplifier |
| EP3121960B1 (en) * | 2015-07-22 | 2019-10-23 | Ampleon Netherlands B.V. | Amplifier assembly |
| WO2019103899A1 (en) | 2017-11-27 | 2019-05-31 | Skyworks Solutions, Inc. | Wideband power combiner and splitter |
| US10554177B2 (en) | 2017-11-27 | 2020-02-04 | Skyworks Solutions, Inc. | Quadrature combined doherty amplifiers |
| CN109302151B (en) * | 2018-10-30 | 2023-04-07 | 新华三技术有限公司成都分公司 | Method for determining electric length of compensation line and Doherty power amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002510927A (en) * | 1998-04-02 | 2002-04-09 | エリクソン インコーポレイテッド | Power waveform synthesis of CHIREIX / DOHERTY hybrid amplifier |
| KR100546491B1 (en) * | 2001-03-21 | 2006-01-26 | 학교법인 포항공과대학교 | Output Matching Device for Microwave Doherty Amplifiers |
-
2003
- 2003-09-30 KR KR1020030067889A patent/KR20050031663A/en not_active Ceased
-
2004
- 2004-07-26 WO PCT/KR2004/001870 patent/WO2005031967A1/en not_active Ceased
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830527B1 (en) * | 2003-09-17 | 2008-05-21 | 닛본 덴끼 가부시끼가이샤 | Amplifier |
| WO2009020325A3 (en) * | 2007-08-06 | 2009-04-02 | Wipam Inc | Broadband power amplifier |
| US8198938B2 (en) | 2007-08-06 | 2012-06-12 | Wipam, Inc. | Broadband power amplifier |
| KR101021471B1 (en) * | 2008-12-08 | 2011-03-15 | 광운대학교 산학협력단 | Dynamic Doherty Power Amplifiers |
| KR20110111937A (en) * | 2010-04-06 | 2011-10-12 | 삼성전자주식회사 | Combined Doherty Power Amplifier |
| US9912298B2 (en) | 2014-05-13 | 2018-03-06 | Skyworks Solutions, Inc. | Systems and methods related to linear load modulated power amplifiers |
| US9450541B2 (en) | 2014-05-13 | 2016-09-20 | Skyworks Solutions, Inc. | Systems and methods related to linear and efficient broadband power amplifiers |
| US9467115B2 (en) | 2014-05-13 | 2016-10-11 | Skyworks Solutions, Inc. | Circuits, devices and methods related to combiners for Doherty power amplifiers |
| KR20180018984A (en) * | 2014-05-13 | 2018-02-22 | 스카이워크스 솔루션즈, 인코포레이티드 | Systems and methods related to linear and efficient broadband power amplifiers |
| US9912299B2 (en) | 2014-05-13 | 2018-03-06 | Skyworks Solutions, Inc. | Architectures and devices related to Doherty amplifiers |
| WO2015176077A3 (en) * | 2014-05-13 | 2016-01-14 | Skyworks Solutions, Inc. | Systems and methods related to linear and efficient broadband power amplifiers |
| KR20230005441A (en) * | 2014-05-13 | 2023-01-09 | 스카이워크스 솔루션즈, 인코포레이티드 | Systems and methods related to linear and efficient broadband power amplifiers |
| KR20230007556A (en) * | 2014-05-13 | 2023-01-12 | 스카이워크스 솔루션즈, 인코포레이티드 | Systems and methods related to linear and efficient broadband power amplifiers |
| US9800207B2 (en) | 2014-08-13 | 2017-10-24 | Skyworks Solutions, Inc. | Doherty power amplifier combiner with tunable impedance termination circuit |
| US9712119B2 (en) | 2014-10-25 | 2017-07-18 | Skyworks Solutions, Inc. | Doherty power amplifier with tunable input network |
| KR20200043803A (en) | 2018-10-18 | 2020-04-28 | 광운대학교 산학협력단 | Three-Stage Unbalanced Doherty Power Amplifier and Design Method thereof |
| KR20230095294A (en) * | 2021-12-22 | 2023-06-29 | 성균관대학교산학협력단 | Doherty power amplifier |
| KR20240087952A (en) * | 2022-12-13 | 2024-06-20 | 고려대학교 산학협력단 | Input/output matching circuit and broadband amplifier including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005031967A1 (en) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050031663A (en) | Doherty power amplifying apparatus | |
| CN106537769B (en) | Systems and methods related to linear and efficient broadband power amplifiers | |
| Van Der Heijden et al. | A 19W high-efficiency wide-band CMOS-GaN class-E Chireix RF outphasing power amplifier | |
| CN109951159B (en) | Doherty power amplifier based on transformer | |
| US8154339B2 (en) | V-band high-power transmitter with integrated power combiner | |
| Lv et al. | A fully integrated 47.6% fractional bandwidth GaN MMIC distributed efficient power amplifier with modified input matching and power splitting network | |
| US11201591B2 (en) | Asymmetric Doherty amplifier circuit with shunt reactances | |
| US11271527B2 (en) | Broadband harmonic load modulation doherty amplifiers | |
| Lv et al. | A highly linear GaN MMIC Doherty power amplifier based on phase mismatch induced AM–PM compensation | |
| US11949390B2 (en) | Load modulated balanced power amplifier integrated circuits including transformer-based hybrid splitter/combiner circuits | |
| Tsai et al. | A 38–46 GHz MMIC Doherty power amplifier using post-distortion linearization | |
| Jundi et al. | An 85-W multi-octave push–pull GaN HEMT power amplifier for high-efficiency communication applications at microwave frequencies | |
| Zhou et al. | Broadband highly efficient Doherty power amplifiers | |
| Lv et al. | A fully integrated 3.5-/4.9-GHz dual-band GaN MMIC Doherty power amplifier based on multi-resonant circuits | |
| CN113659938A (en) | Analog predistorter | |
| Grebennikov | Multiband Doherty amplifiers for wireless applications | |
| Dietrich et al. | Load and frequency independent Doherty power amplifier back-off extension | |
| CN116647199B (en) | Tuning transformer and Doherty power amplifier comprising same | |
| Pham et al. | A 5.8 GHz, 47% efficiency, linear outphase power amplifier with fully integrated power combiner | |
| KR200338863Y1 (en) | Doherty Power Amplifying Apparatus | |
| CN107276541A (en) | Variable vector mixes superposing type distortion linearizing method | |
| Luong et al. | An Independently Biased 3-stacked GaN HEMT Power Amplifier for Next-Generation Wireless Communication Systems. | |
| Park et al. | An mm-wave multi-mode asymmetric power amplifier with back-off efficiency enhancement | |
| Dang et al. | A Novel Gan Hemt Cascode Microwave Power Amplifier for Wireless Communications. | |
| Saurabh et al. | Architectures for Efficiency Enhancement in Power Amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030930 |
|
| PA0201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20040507 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050531 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20050831 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20050531 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |