KR20050027323A - Method of forming common source line in flash memory devices - Google Patents
Method of forming common source line in flash memory devices Download PDFInfo
- Publication number
- KR20050027323A KR20050027323A KR1020030063549A KR20030063549A KR20050027323A KR 20050027323 A KR20050027323 A KR 20050027323A KR 1020030063549 A KR1020030063549 A KR 1020030063549A KR 20030063549 A KR20030063549 A KR 20030063549A KR 20050027323 A KR20050027323 A KR 20050027323A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- common source
- source line
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리소자의 공통소스라인 형성방법에 관한 것이고, 본 발명의 사상은 반도체 기판에 DSL용 게이트전극 패턴, 다수의 워드라인용 게이트전극 패턴 및 서로 이웃한 두 개 이상의 SSL용 게이트전극 패턴을 각각 형성하는 단계, 상기 서로 이웃한 두 개의 SSL용 게이트전극 패턴을 이온주입용 마스크로 이온 주입하여 SSL용 게이트 전극 패턴 사이의 상기 반도체 기판 내부 영역에 공통 소스라인을 형성하는 단계 및 상기 결과물 전면에 절연막을 형성하고 상기 절연막을 패터닝한 후 도전물질을 매립하여 상기 공통소스라인과 접촉하는 콘택 플러그를 형성하는 단계를 포함한다. 따라서 서로 이웃한 SSL용 게이트전극 패턴들을 이온주입용 마스크로 이온 주입하여 공통소스라인을 형성함으로써, 공정단계가 축소되고, 수율이 증가하게 되는 효과가 있다. The present invention relates to a method of forming a common source line of a flash memory device, and the idea of the present invention is a DSL gate electrode pattern, a plurality of word line gate electrode patterns, and two or more adjacent SSL gate electrode patterns on a semiconductor substrate. Forming a common source line in an area within the semiconductor substrate between the SSL gate electrode patterns by ion implanting two adjacent SSL gate electrode patterns with an ion implantation mask, respectively; Forming an insulating film in the insulating film, patterning the insulating film, and filling a conductive material to form a contact plug in contact with the common source line. Therefore, by forming a common source line by ion implanting adjacent SSL gate electrode patterns with the ion implantation mask, the process step is reduced, and the yield is increased.
Description
본 발명은 플래쉬 메모리소자의 제조방법에 관한 것으로, 더욱 상세하게는 플래쉬 메모리소자의 공통 소스라인의 형성방법에 관한 것이다. The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of forming a common source line of a flash memory device.
플래쉬 메모리 소자는 메모리에 데이터를 기입과 소거 및 독출하는 동작을 할 수 있는 데, 독출 모드에서는 기능을 발휘하기 위해 기준전위를 잡아주기 위한 공통 소스 라인(common source line: CSL)을 필요로 한다.The flash memory device can operate to write, erase, and read data in the memory. In the read mode, a common source line (CSL) is required to hold a reference potential to function. .
종래 기술에 따라 형성된 플래쉬 메모리소자의 공통 소스라인(CSL)은 도 1a 및 도 1b(도 1a는 비트라인 방향(비트라인 방향 중 액티브 영역)으로 절단한 단면도, 도 1b는 워드라인 방향으로 절단한 단면도)에 도시되어 있는 데, 이를 참조하면, 소자분리막(STI)이 구비된 반도체 기판(sub) 상부에 DSL(drain select line)용 게이트전극 패턴, W/L(Word line)용 게이트전극 패턴(W/L), SSL(source select line)용 게이트전극 패턴을 각각 형성하고, 이 결과물 전면에 층간 절연막(8)을 형성한 후, 공통 소스라인이 형성될 영역만을 패터닝하여 트렌치를 형성하고, 이 트렌치에 도전 물질을 증착한 후 평탄화하여 공통 소스라인(CSL)의 형성을 완료한다.A common source line CSL of a flash memory device formed according to the prior art is shown in FIGS. 1A and 1B (FIG. 1A is a cross-sectional view cut in the bit line direction (the active region in the bit line direction), and FIG. A cross-sectional view of the gate electrode pattern for the drain select line (DSL) and the gate electrode pattern for the word line (W / L) on the semiconductor substrate (sub) having the device isolation film (STI) W / L) and a gate electrode pattern for SSL (source select line) are formed, and an interlayer insulating film 8 is formed on the entire surface of the resultant. Then, only a region where a common source line is to be formed is formed to form a trench. The conductive material is deposited in the trench and then planarized to complete the formation of the common source line CSL.
그러나 종래의 공통 소스라인의 형성은 층간 절연막의 패터닝, 도전 물질의 증착, 평탄화 공정과 같은 다단계의 공정을 통해 형성되어 이에 따른 공정부담을 커지게 하여 수율을 저하시키는 문제점이 있다. However, the conventional common source line is formed through a multi-step process such as patterning of an interlayer insulating film, deposition of a conductive material, and planarization process, thereby increasing the process burden and decreasing yield.
상술한 문제점을 설명하기 위한 본 발명의 목적은 플래쉬 메모리소자의 공통 소스라인의 형성시 공정 단계를 단순화하여 공정부담을 감소시켜 수율을 증가시키는 방법을 제공함에 있다. An object of the present invention for explaining the above-described problem is to provide a method for increasing the yield by reducing the process burden by simplifying the process step in forming a common source line of the flash memory device.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판에 DSL용 게이트전극 패턴, 다수의 워드라인용 게이트전극 패턴 및 서로 이웃한 두 개 이상의 SSL용 게이트전극 패턴을 각각 형성하는 단계, 상기 서로 이웃한 두 개의 SSL용 게이트전극 패턴을 이온주입용 마스크로 이온 주입하여 SSL용 게이트 전극 패턴 사이의 상기 반도체 기판 내부 영역에 공통 소스라인을 형성하는 단계 및 상기 결과물 전면에 절연막을 형성하고 상기 절연막을 패터닝한 후 도전물질을 매립하여 상기 공통소스라인과 접촉하는 콘택 플러그를 형성하는 단계를 포함한다. The idea of the present invention for achieving the above object is to form a DSL gate electrode pattern, a plurality of word line gate electrode patterns and at least two neighboring SSL gate electrode patterns on the semiconductor substrate, respectively, Ion implanting one or two SSL gate electrode patterns with an ion implantation mask to form a common source line in the region inside the semiconductor substrate between the SSL gate electrode patterns and to form an insulating film on the entire surface of the resultant and pattern the insulating film And embedding a conductive material to form a contact plug in contact with the common source line.
상기 DSL용 게이트전극 패턴은 제1 도전층막, 유전체막, 제2 도전체막 및 금속실리사이드막을 순차적으로 형성하여 패터닝한 후 형성하는 것이 바람직하다. The gate electrode pattern for the DSL is preferably formed after the first conductive layer film, the dielectric film, the second conductor film, and the metal silicide film are sequentially formed and patterned.
상기 두 개 이상의 SSL용 게이트전극 패턴은 제1 도전층막, 유전체막, 제2 도전체막 및 금속실리사이드막을 순차적으로 형성하여 패터닝한 후 형성하는 것이 바람직하다.The two or more SSL gate electrode patterns may be formed after sequentially patterning and patterning a first conductive layer film, a dielectric film, a second conductor film, and a metal silicide film.
상기 다수의 워드라인용 게이트전극 패턴은 제1 도전층막, 유전체막, 제2 도전체막 및 금속실리사이드막을 순차적으로 형성하여 패터닝한 후 형성하는 것이 바람직하다. The plurality of word line gate electrode patterns may be formed after sequentially forming and patterning a first conductive layer film, a dielectric film, a second conductor film, and a metal silicide film.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, although the embodiments of the present invention may be modified in many different forms, the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Therefore, the thickness of the film and the like in the drawings are exaggerated to emphasize a more clear description, the elements denoted by the same reference numerals in the drawings means the same elements. In addition, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.
도 2는 본 발명에 따른 플래쉬 메모리소자의 레이아웃도이고, 도 3a 내지 도 5a는 본 발명에 따른 플래쉬 메모리소자의 공통 소스라인 형성방법을 설명하기 위한 도 2의 A-A' 절단면에 대한 단면도들이고, 도 3b 내지 도 5b는 본 발명에 따른 플래쉬 메모리소자의 공통 소스라인 형성방법을 설명하기 위한 도 2의 B- B' 절단면에 대한 단면도들이고, 도 3c 내지 도 5c는 본 발명에 따른 플래쉬 메모리소자의 공통 소스라인 형성방법을 설명하기 위한 도 2의 C- C' 절단면에 대한 단면도들이다. FIG. 2 is a layout view of a flash memory device according to the present invention, and FIGS. 3A to 5A are cross-sectional views taken along line AA ′ of FIG. 2 for explaining a method of forming a common source line of the flash memory device according to the present invention. 3B to 5B are cross-sectional views taken along line B-B 'of FIG. 2 to illustrate a method of forming a common source line of a flash memory device according to the present invention, and FIGS. 3C to 5C are common to the flash memory device according to the present invention. 2 are cross-sectional views taken along line C-C 'of FIG. 2 for explaining a method of forming a source line.
도 3a, 도 3b 및 도 3c를 참조하면, 반도체 기판(10)상에 터널 산화막(미도시), 플로팅 게이트 전극용 제1 폴리실리콘막(미도시) 및 패드 질화막(미도시)을 순차적으로 형성한다. 이 패드 질화막(미도시)의 소정영역에 소자분리영역을 정의할 포토레지스트 패턴(미도시)을 형성한 후 이를 식각마스크로 패드 질화막(미도시), 제1 폴리실리콘막 (미도시), 터널 산화막(미도시) 및 반도체 기판(10)의 소정 깊이를 식각하여 트렌치를 형성한다. 이 트렌치에 산화막을 매립하여 평탄화 공정을 수행한 후 포토레지스트 패턴(미도시) 및 패드 질화막(미도시)을 제거함으로써 소자 분리막(12)의 형성을 완료한다. 이 소자 분리막(12)은 도 3a에 도시된 공통 소스라인이 형성될 영역(CSL) 및 도 3b에 도시된 게이트 전극 패턴들이 형성될 영역에는 형성되지 않고, 도 3c에 도시된 바와 같이 필드영역 중 워드라인 게이트전극 패턴(W/L)들이 형성되는 영역에만 형성된다. 종래 기술에서는 공통소스라인(CSL)이 형성될 영역에 불필요한 소자분리막(12)의 형성으로 공정과정의 효율이 저하되었지만, 본 발명에서는 소자분리막(12)이 형성되지 않아도 되는 영역 즉, 필드영역 중 공통 소스라인이 형성되는 영역에서의 형성은 방지하게 되어, 공정 과정의 효율이 증가시켰다.3A, 3B, and 3C, a tunnel oxide film (not shown), a first polysilicon film (not shown), and a pad nitride film (not shown) are sequentially formed on the semiconductor substrate 10. do. After forming a photoresist pattern (not shown) to define a device isolation region in a predetermined area of the pad nitride film (not shown), the pad nitride film (not shown), the first polysilicon film (not shown), and the tunnel are used as an etching mask. The trench is formed by etching a predetermined depth of the oxide film (not shown) and the semiconductor substrate 10. After the oxide film is embedded in the trench to perform the planarization process, the formation of the device isolation film 12 is completed by removing the photoresist pattern (not shown) and the pad nitride film (not shown). The device isolation layer 12 is not formed in the region CSL in which the common source line shown in FIG. 3A is to be formed and in the region in which the gate electrode patterns shown in FIG. 3B are formed, and is shown in FIG. 3C. It is formed only in the region where the word line gate electrode patterns W / L are formed. In the related art, the efficiency of the process is reduced by forming an unnecessary device isolation film 12 in a region where a common source line CSL is to be formed. Formation in the region where the common source line is formed is prevented, increasing the efficiency of the process.
도 4a, 도 4b 및 도 4c를 참조하면, 상기 결과물에 플로팅 게이트전극용 제2 폴리 실리콘막(14), ONO 유전체막(16) 및 콘트롤 게이트 전극용 제3 폴리 실리콘막(18) 및 텅스텐 실리사이드막(20)을 순차적으로 형성한다. 이 텅스텐 실리사이드막(20)의 소정 영역에 포토레지스트 패턴(미도시)을 형성한 후 이를 식각 마스크로 식각하면, 워드 라인용 게이트전극 패턴(W/L), DSL용 게이트 전극 패턴(DSL) 및 SSL용 게이트 전극 패턴(SSL)이 각각 형성된다. 한편, SSL용 게이트전극 패턴(SSL) 사이에는 공통 소스라인(CSL)이 형성될 영역을 확보해두어야 한다. 이어서 서로 이웃한 SSL용 게이트전극 패턴(SSL)들을 이온 주입용 마스크로 하여 이온주입공정을 실시하여 공통 소스라인(CSL, 22)을 형성한다. 본 발명에 따른 공통 소스라인(CSL, 22)은 종래 기술과 같이 공통 소스 라인(CSL)이 형성될 영역을 패터닝하여 트렌치로 형성한 후 도전물질의 매립, 평탄화공정의 진행과 같은 공정의 진행없이, 형성되어 있는 SSL용 게이트전극 패턴(SSL)들을 이온주입용 마스크로 이온 주입하여 공통 소스 라인(CSL, 22)을 형성함으로써, 3단계 정도의 단계가 축소되어 공정이 단순화되고 수율이 증가하게 된다. 4A, 4B and 4C, the second polysilicon film 14 for the floating gate electrode 14, the ONO dielectric film 16, the third polysilicon film 18 for the control gate electrode and tungsten silicide are shown in the resultant product. The film 20 is formed sequentially. When a photoresist pattern (not shown) is formed in a predetermined region of the tungsten silicide layer 20 and then etched with an etching mask, the gate electrode pattern W / L for a word line, the gate electrode pattern DSL for a DSL, and SSL gate electrode patterns SSL are formed, respectively. Meanwhile, an area in which the common source line CSL is to be formed must be secured between the SSL gate electrode patterns SSL. Next, a common source line CSL 22 is formed by performing an ion implantation process using adjacent SSL gate electrode patterns SSL as an ion implantation mask. The common source line CSL 22 according to the present invention is formed as a trench by patterning a region where the common source line CSL is to be formed, as in the prior art, and then proceeding without filling the conductive material and proceeding the planarization process. In addition, by forming the common source line CSL 22 by ion implanting the formed gate electrode patterns SSL for the ion implantation mask, three steps are reduced to simplify the process and increase the yield. .
도 5a, 도 5b 및 도 5c를 참조하면, 상기 결과물 전면에 층간 절연막(24)을 형성하고, 이 층간 절연막(24)의 소정 영역에 사진 식각공정을 수행하여 공통소스라인(CSL, 22)과 접촉하는 콘택홀을 형성한다. 이 콘택홀에 도전물질을 매립한 후 평탄화 공정을 수행하여 콘택 플러그(26)를 형성한다. 이 콘택 플러그(26)는 층간절연막(24) 하부에 형성된 공통 소스 라인(CSL)을 외부와 접촉시키기 위해 형성한다. 상기 결과물에 금속배선(28)을 형성한 후 본 공정을 완료한다. 5A, 5B, and 5C, an interlayer insulating film 24 is formed on the entire surface of the resultant, and a photolithography process is performed on a predetermined region of the interlayer insulating film 24 to form a common source line (CSL, 22). A contact hole is formed in contact. The contact plug 26 is formed by filling a conductive material in the contact hole and performing a planarization process. The contact plug 26 is formed to contact the outside with the common source line CSL formed under the interlayer insulating film 24. After the metal wiring 28 is formed on the resultant, the present process is completed.
본 발명에 의하면, 서로 이웃한 두 개의 SSL용 게이트전극 패턴을 이온 주입용 마스크로 이온 주입하여 공통소스 라인을 형성함으로써, 공정 단계가 축소되고, 수율이 증가하게 된다. According to the present invention, by implanting two neighboring SSL gate electrode patterns with the ion implantation mask to form a common source line, the process step is reduced, and the yield is increased.
이상에서 살펴본 바와 같이 본 발명에 의하면, 서로 이웃한 SSL용 게이트전극 패턴들을 이온주입용 마스크로 이온 주입하여 공통소스라인을 형성함으로써, 공정단계가 축소되고, 수율이 증가하게 되는 효과가 있다. As described above, according to the present invention, by forming a common source line by ion implanting adjacent SSL gate electrode patterns with an ion implantation mask, the process step is reduced and the yield is increased.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.
도 1은 종래 기술에 따라 형성된 플래쉬 메모리소자의 공통소스라인을 도시한 단면도이다. 1 is a cross-sectional view showing a common source line of a flash memory device formed according to the prior art.
도 2는 본 발명에 따른 플래쉬 메모리소자의 레이아웃도이다. 2 is a layout diagram of a flash memory device according to the present invention.
도 3a 내지 도 5a는 본 발명에 따른 플래쉬 메모리소자의 공통 소스라인 형성방법을 설명하기 위한 도 2의 A-A' 절단면에 대한 단면도들이다. 3A to 5A are cross-sectional views taken along line AA ′ of FIG. 2 to illustrate a method of forming a common source line of a flash memory device according to the present invention.
도 3b 내지 도 5b는 본 발명에 따른 플래쉬 메모리소자의 공통 소스라인 형성방법을 설명하기 위한 도 2의 B- B' 절단면에 대한 단면도들이다. 3B to 5B are cross-sectional views taken along line B-B 'of FIG. 2 to illustrate a method of forming a common source line of a flash memory device according to the present invention.
도 3c 내지 도 5c는 본 발명에 따른 플래쉬 메모리소자의 공통 소스라인 형성방법을 설명하기 위한 도 2에 대한 C- C' 절단면에 대한 단면도들이다. 3C to 5C are cross-sectional views taken along line C-C 'of FIG. 2 for explaining a method of forming a common source line of a flash memory device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 반도체기판 12: 소자분리막10: semiconductor substrate 12: device isolation film
14: 제2 폴리실리콘막 16: ONO 유전체막14: second polysilicon film 16: ONO dielectric film
18: 제3 폴리실리콘막 20: 텅스텐 실리사이드막18: third polysilicon film 20: tungsten silicide film
CSL: 공통소스라인 24: 층간절연막CSL: Common Source Line 24: Interlayer Insulation
26: 콘택 플러그 28: 금속배선26: contact plug 28: metal wiring
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0063549A KR100538076B1 (en) | 2003-09-15 | 2003-09-15 | Method of forming common source line in flash memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0063549A KR100538076B1 (en) | 2003-09-15 | 2003-09-15 | Method of forming common source line in flash memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050027323A true KR20050027323A (en) | 2005-03-21 |
| KR100538076B1 KR100538076B1 (en) | 2005-12-20 |
Family
ID=37384589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0063549A Expired - Fee Related KR100538076B1 (en) | 2003-09-15 | 2003-09-15 | Method of forming common source line in flash memory devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100538076B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827490B1 (en) * | 2007-05-18 | 2008-05-06 | 주식회사 동부하이텍 | Manufacturing Method of Semiconductor Device |
| KR100861833B1 (en) * | 2007-05-25 | 2008-10-07 | 주식회사 동부하이텍 | Manufacturing Method of Semiconductor Memory Device |
| US9082865B2 (en) | 2012-03-13 | 2015-07-14 | Samsung Electronics Co., Ltd. | Split-gate type nonvolatile memory device, semiconductor device having split-type nonvolatile memory device embedded therein, and methods of forming the same |
-
2003
- 2003-09-15 KR KR10-2003-0063549A patent/KR100538076B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827490B1 (en) * | 2007-05-18 | 2008-05-06 | 주식회사 동부하이텍 | Manufacturing Method of Semiconductor Device |
| KR100861833B1 (en) * | 2007-05-25 | 2008-10-07 | 주식회사 동부하이텍 | Manufacturing Method of Semiconductor Memory Device |
| US9082865B2 (en) | 2012-03-13 | 2015-07-14 | Samsung Electronics Co., Ltd. | Split-gate type nonvolatile memory device, semiconductor device having split-type nonvolatile memory device embedded therein, and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100538076B1 (en) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376876B1 (en) | NAND-type flash memory devices and methods of fabricating the same | |
| JP2009010326A (en) | Method for manufacturing flash memory device | |
| US7601998B2 (en) | Semiconductor memory device having metallization comprising select lines, bit lines and word lines | |
| JP2005175420A (en) | Method of manufacturing nand flash element | |
| KR100461665B1 (en) | Method of manufacturing a flash memory device | |
| KR100660543B1 (en) | NAND flash memory device and manufacturing method thereof | |
| US6528841B2 (en) | NAND type flash memory device having dummy region | |
| US6890820B2 (en) | Method of fabricating FLASH memory devices | |
| US7041555B2 (en) | Method for manufacturing flash memory device | |
| KR100538076B1 (en) | Method of forming common source line in flash memory devices | |
| KR100694973B1 (en) | Manufacturing Method of Flash Memory Device | |
| KR20020062435A (en) | Flash memory device and method of fabricating the same | |
| US7553719B2 (en) | Flash memory device and method for fabricating the same | |
| US8119475B2 (en) | Method of forming gate of semiconductor device | |
| JP2006253643A (en) | Method of forming gate electrode pattern of semiconductor element | |
| KR100671615B1 (en) | Manufacturing Method of NAND Flash Memory Device | |
| KR20040036311A (en) | Method for forming gate electrode of nand flash memory device | |
| KR20050086293A (en) | Method of manufacturing nand flash memory device | |
| KR100825770B1 (en) | Self-aligned Common Source Line Fabrication Method in NAND Flash Memory Devices | |
| KR20050112990A (en) | Method of manufacturing nand flash memory device | |
| KR20060054576A (en) | Nonvolatile Memory Device and Manufacturing Method Thereof | |
| KR20060111221A (en) | Gate pattern formation method of flash memory device | |
| KR20090009392A (en) | Manufacturing Method of Semiconductor Device | |
| JP2008192890A (en) | Semiconductor device and manufacturing method thereof | |
| KR20060093160A (en) | Manufacturing method of NAND flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20111215 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20111215 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |