KR20040015607A - Film substrate for semiconductor package and method for manufacturing the same - Google Patents
Film substrate for semiconductor package and method for manufacturing the same Download PDFInfo
- Publication number
- KR20040015607A KR20040015607A KR1020020047891A KR20020047891A KR20040015607A KR 20040015607 A KR20040015607 A KR 20040015607A KR 1020020047891 A KR1020020047891 A KR 1020020047891A KR 20020047891 A KR20020047891 A KR 20020047891A KR 20040015607 A KR20040015607 A KR 20040015607A
- Authority
- KR
- South Korea
- Prior art keywords
- base film
- metal layer
- metal
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 22
- 239000002184 metal Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 71
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 팩키지용 필름 및 이의 제조 방법을 개시한다. 본 발명에 따르면, 베이스 필름과; 상기 베이스 필름 상에 형성되어 반도체 칩과 연결되기 위한 금속 패턴과; 상기 금속 패턴을 소정부분 보호하는 보호층과; 상기 베이스 필름의 저면의 일부에 형성되어 외부와의 전기적 연결을 제공하고 상기 베이스 필름의 강도를 보강하는 금속층을 구비하는 반도체 팩키지용 필름 기판과 이의 제조 방법이 제공된다.The present invention discloses a film for a semiconductor package and a method of manufacturing the same. According to the invention, the base film; A metal pattern formed on the base film and connected to the semiconductor chip; A protective layer protecting a predetermined portion of the metal pattern; A film substrate for a semiconductor package and a method of manufacturing the same are provided on a portion of the bottom surface of the base film, the metal layer providing an electrical connection with the outside and reinforcing the strength of the base film.
Description
본 발명은 반도체 팩키지용 필름 기판 및 이의 제조 방법에 관한것으로, 더욱 상세하게는 뒤틀림 특성 등이 개선된 반도체 팩키지용 필름 기판 및 이의 제조 방법에 관한 것이다.The present invention relates to a film substrate for a semiconductor package and a method for manufacturing the same, and more particularly, to a film substrate for a semiconductor package and a method for manufacturing the same having improved distortion characteristics.
통상적으로, 칩 스케일 반도체 팩키지의 발전 방향은 반도체 팩키지의 경박 단소화를 위해서 초소형 칩 스케일 구조를 지향하고 있다. 리이드 프레임을 활용한 칩 스케일 반도체 팩키지의 예를 들면, 팩키지의 외부로 연장되는 아우터 리이드 대신에 반도체 칩의 저부에 배치된 범프 또는 랜드가 외부 단자의 역할을 한다. 이와 같이 제작된 칩 스케일 반도체 팩키지는 동박 패턴이 형성된 필름 기판 상에 접합됨으로써 외부 회로에 연결될 수 있다. 즉, 소위 칩 온 필름(chip on film) 상에 반도체 칩을 접합시킴으로써 외부 회로와의 접속을 구현할 수 있는 것이다.In general, the direction of development of chip scale semiconductor packages has been directed toward ultra-compact chip scale structures in order to reduce the thickness and thinness of semiconductor packages. For example of a chip scale semiconductor package utilizing a lead frame, bumps or lands disposed at the bottom of the semiconductor chip serve as external terminals instead of the outer leads extending out of the package. The chip scale semiconductor package manufactured as described above may be connected to an external circuit by being bonded on a film substrate on which a copper foil pattern is formed. That is, by bonding a semiconductor chip on a so-called chip on film, a connection with an external circuit can be realized.
도 1에 도시된 것은 반도체 칩이 필름 기판 상에 범프를 통해서 접합되는 것을 개략적으로 도시한 사시도이다.1 is a perspective view schematically showing that a semiconductor chip is bonded through a bump on a film substrate.
도면을 참조하면, 필름(11)은 소정의 형상을 가지며, 그 위에 동박 패턴(12)이 형성되어 있다. 동박 패턴(12)의 일 단부는 반도체 칩(13)의 저면에 형성된 전극패드(미도시) 또는 범프(14)와 리이드 프레임의 단자가 접속되기 위한 본딩부(15)에 해당되며, 동박 패턴(12)의 타 단부는 다른 외부 회로에 연결되기 위한 접속 단자(16)의 역할을 하며, 기판의 검사시에 검사 카드(probe card)와 연결되게 된다.Referring to the drawings, the film 11 has a predetermined shape, and a copper foil pattern 12 is formed thereon. One end of the copper foil pattern 12 corresponds to an electrode pad (not shown) formed on the bottom surface of the semiconductor chip 13 or a bonding portion 15 to which the bump 14 and the terminal of the lead frame are connected. The other end of 12 serves as a connection terminal 16 for connecting to another external circuit, and is connected to a probe card during inspection of the substrate.
도 2a 내지 도 2c에 도시된 것은 도 1에 도시된 필름 기판을 형성하는 공정을 개략적으로 도시한 단면도이다.2A to 2C are cross-sectional views schematically illustrating a process of forming the film substrate shown in FIG. 1.
도 2a를 참조하면, 필름 기판의 베이스 재료로 사용되는 폴리이미드 필름(21)의 구리층(22)이 형성된 것이 도시되어 있다. 구리층(22)은 폴리이미드 필름(21)의 일 표면상의 전면에 걸쳐서 형성된다. 통상 원재료에는 상기 폴리이미드 필름의 저면을 보호하는 PET 필름이 부착되어 있으나 이는 제조 공정 과정에서 제거되고 최종적으로는 구리층(22)과 폴리이미드 필름(21)만이 남게 된다.Referring to FIG. 2A, the copper layer 22 of the polyimide film 21 used as the base material of the film substrate is formed. The copper layer 22 is formed over the entire surface on one surface of the polyimide film 21. Usually, the PET film is attached to the raw material to protect the bottom of the polyimide film, but this is removed during the manufacturing process, and finally only the copper layer 22 and the polyimide film 21 remain.
상기 폴리이미드 필름(21)의 두께는 약 0.038mm 이며, 구리층(22)와 PET 필름의 두께는 약 0.008mm로 상기 구리층(22) 얇은 포일(foil)의 형태를 가진다.The polyimide film 21 has a thickness of about 0.038 mm, and the copper layer 22 and the PET film have a thickness of about 0.008 mm, and have a thin foil of the copper layer 22.
도 2b에 도시된 것은 폴리이미드 필름(21)상의 동박을 소정의 패턴으로 에칭한 것을 도시한 것이다. 도 2a의 구리층(22)은 동박 패턴(22a)만을 남겨두고 모두 제거된다. 이러한 에칭은 에칭용 마스크를 구리층(22)의 표면에 덮어씌운 상태에서 에칭액을 분사함으로써 이루어진다.2B shows that the copper foil on the polyimide film 21 was etched in a predetermined pattern. The copper layer 22 of FIG. 2A is all removed except the copper foil pattern 22a. Such etching is performed by spraying etching liquid in a state where the etching mask is covered on the surface of the copper layer 22.
도 2c에 도시된 것은 동박 패턴(22a)을 보호하기 위해서 솔더 레지스트층(23)을 동박 패턴(22a)상에 도포된 것을 나타낸다. 솔더 레지스트층(23)은 도 1에서 본딩부(15)와 접속 단자(16)를 제외한 모든 부분의 상부에 형성됨으로써 동박 패턴(22a)을 보호한다.2C shows that the solder resist layer 23 is applied on the copper foil pattern 22a in order to protect the copper foil pattern 22a. The solder resist layer 23 is formed on the upper portions of all portions except the bonding portion 15 and the connecting terminal 16 in FIG. 1 to protect the copper foil pattern 22a.
상술한 바와 같이 필름 기판을 제조하는 과정에서 구리층과 폴리이미드의 열팽창계수의 차이로 인하여 뒤틀리는 현상(warpage)이 발생하게 되는 문제점이 있다.As described above, there is a problem in that warpage occurs due to a difference in thermal expansion coefficient between the copper layer and the polyimide in the process of manufacturing the film substrate.
또한 폴리이미드의 유연성으로 인하여 구리층이 형성되어 있는 부분과 형성되어 있지 않은 부분간에 요철이 발생하게 되며, 이는 원하는 치수를 맞추는데 어려움을 가중하게 된다.In addition, due to the flexibility of the polyimide, unevenness occurs between the portion where the copper layer is formed and the portion that is not formed, which adds difficulty in adjusting the desired dimensions.
그리고 기판의 형상이 변경되게 되면, 변경되는 형상에 맞추어서 검사 카드를 신규로 제작하여야 하며, 검사 공정을 진행할 때 마다 검사 카드의 정렬(align)을 조정하여야 하고, 작업진행 중에서 정기적으로 체크를 하여야 하는 문제가 있다.And when the shape of the board is changed, a new inspection card must be manufactured according to the changed shape, and every time the inspection process is carried out, the alignment of the inspection card must be adjusted, and the check must be performed regularly during the operation. there is a problem.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 베이스 필름의 저면에 형성된 금속층을 이용하여 기판의 뒤틀림과 요철을 방지하고 검사 공정을 개선할 수 있는 반도체 팩키지용 필름 기판 및 이의 제조 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the problems as described above, by using a metal layer formed on the bottom surface of the base film to provide a semiconductor package film substrate and a manufacturing method thereof that can prevent distortion and irregularities of the substrate and improve the inspection process For the purpose of
도 1은 종래 기술에 있어서 반도체 칩이 필름 기판상에 범프를 통해서 접합되는 것을 도시한 사시도,1 is a perspective view showing that a semiconductor chip is bonded through a bump on a film substrate in the prior art;
도 2a 내지 도 2c에는 도 1의 필름 기판을 형성하는 공정을 도시한 단면도,2A to 2C are cross-sectional views illustrating a process of forming the film substrate of FIG. 1,
도 3은 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예를 도시한 사시도,3 is a perspective view showing an embodiment of a film substrate for a semiconductor package according to the present invention;
도 4는 도 3의 단면 AA를 도시한 단면도,4 is a cross-sectional view showing a cross-section AA of FIG.
도 5a 내지 도 5j는 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예의 제조 공정을 도시한 단면도,5A to 5J are cross-sectional views illustrating a manufacturing process of an embodiment of a film substrate for a semiconductor package according to the present invention;
도 6은 도 3의 단면 BB를 도시한 단면도.FIG. 6 is a cross-sectional view illustrating the section BB of FIG. 3. FIG.
< 도면의 주요부분에 대한 부호의 간단한 설명.><Brief description of symbols for the main parts of the drawings.>
11; 필름 기판 12; 동박 패턴11; Film substrate 12; Copper foil pattern
13; 반도체 칩 14; 범프13; Semiconductor chip 14; Bump
15; 본딩부 16; 접속단자15; Bonding unit 16; Connection terminal
31,51,61; 베이스 필름 32,52,62; 금속 패턴31,51,61; Base films 32,52,62; Metal pattern
33,53,63 ; 금속층33,53,63; Metal layer
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 팩키지용 필름 기판은, 베이스 필름과, 상기 베이스 필름 상에 형성되어 반도체 칩과 연결되기 위한 금속 패턴과, 상기 금속 패턴을 소정부분 보호하는 보호층과, 상기 베이스 필름의 저면의 일부에 형성되어 외부와의 전기적 연결을 제공하고 상기 베이스 필름의 강도를 보강하는 금속층을 구비한다.In order to achieve the above object, a film substrate for a semiconductor package according to the present invention includes a base film, a metal pattern formed on the base film and connected to a semiconductor chip, a protective layer protecting a predetermined portion of the metal pattern; And a metal layer formed on a portion of the bottom surface of the base film to provide an electrical connection with the outside and reinforce the strength of the base film.
본 발명의 상기 금속 패턴과 상기 금속층은 적어도 구리(Cu)를 포함하는 금속인 것이 바람직하다.The metal pattern and the metal layer of the present invention is preferably a metal containing at least copper (Cu).
본 발명의 상기 금속층과 상기 금속 패턴이 전기적으로 연결되어질 수 있다.The metal layer and the metal pattern of the present invention may be electrically connected.
또한 상기 금속층과 상기 금속 패턴이 초음파 용접에 의해 연결되어질 수 있다.In addition, the metal layer and the metal pattern may be connected by ultrasonic welding.
본 발명의 상기 베이스 필름은 소정의 위치에 복수개의 개구가 형성되고 상기 금속 패턴과 상기 금속층은 상기 베이스 필름에 형성된 개구를 통해서 전기적으로 연결될 수 있다.The base film of the present invention may be a plurality of openings are formed in a predetermined position and the metal pattern and the metal layer may be electrically connected through the opening formed in the base film.
본 발명에 있어서, 상기 금속 패턴과 상기 금속층의 연결은 도금에 의하는 것이 바람직하다.In the present invention, the connection between the metal pattern and the metal layer is preferably by plating.
또한 반도체 팩키지용 필름 기판의 제조 방법은, 베이스 필름의 상면에 금속 패턴을 형성하는 단계와, 상기 금속 패턴의 일부 표면에 보호층을 도포하는 단계와, 상기 베이스 필름의 하면에 금속층을 형성하는 단계를 구비한다.In addition, the method for manufacturing a film substrate for a semiconductor package includes the steps of forming a metal pattern on the upper surface of the base film, applying a protective layer on a portion of the surface of the metal pattern, and forming a metal layer on the lower surface of the base film. It is provided.
본 발명의 상기 금속층의 형성은 별도로 가공된 금속층을 상기 베이스 필름의 저면에 부착함으로써 형성하는 것이 바람직하다.It is preferable to form the said metal layer of this invention by attaching a separately processed metal layer to the bottom face of the said base film.
이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3에는 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예의 사시도가 도시되어 있다.Figure 3 is a perspective view of one embodiment of a film substrate for a semiconductor package according to the present invention.
도면을 참조하면, 필름 기판(30)은 베이스 필름(31)과 상기 베이스 필름 상에 형성된 소정 형상의 패턴을 갖는 금속 패턴(32)과, 상기 베이스 필름의 저면에형성된 금속층(도 4,33)을 구비한다.Referring to the drawings, the film substrate 30 includes a base film 31, a metal pattern 32 having a predetermined shape pattern formed on the base film, and a metal layer formed on the bottom surface of the base film (FIGS. 4 and 33). It is provided.
도 4에는 도 3의 단면 AA의 단면도가 도시되어 있다.4 is a cross-sectional view of section AA of FIG. 3.
도면을 참조하면, 그 상면에 금속 패턴(32)을 갖는 베이스 필름(31)의 저면에 금속층(33)이 형성되어 있다. 상기 금속층(33)은 유연성을 갖는 베이스 필름(31)을 보강하여 기판 제조 공정 중의 금속 패턴(32)과 베이스 필름(31)간의 열팽창 계수의 차이에 따른 변형과 요철현상을 방지하기 위한 것이다. 통상 금속층은 구리(Cu)외에 어떠한 금속이라고 가능하나 금속 패턴(32)과 같은 재질인 구리로 하는 것이 바람직하다.Referring to the drawings, the metal layer 33 is formed on the bottom of the base film 31 having the metal pattern 32 on the top surface. The metal layer 33 is intended to prevent deformation and irregularities caused by a difference in thermal expansion coefficient between the metal pattern 32 and the base film 31 during the substrate manufacturing process by reinforcing the base film 31 having flexibility. Usually, the metal layer may be any metal other than copper (Cu), but it is preferable to use copper, which is the same material as the metal pattern 32.
금속층(33)의 평면 형상은 베이스 필름(31)의 저면 전체를 도포하도록 형성될 수도 있으나, 일부만을 도포하도록 형성될 수도 있으며, 이의 선택은 베이스 필름에 형성되는 금속 패턴(33)의 형상 등의 요인을 고려하여 결정될 수 있을 것이다.The planar shape of the metal layer 33 may be formed to apply the entire bottom surface of the base film 31, but may be formed to apply only a part thereof. The selection thereof may be performed by the shape of the metal pattern 33 formed on the base film. This may be determined by considering factors.
또한 통상적으로 금속 패턴(32)은 구리로 이루어지며, 상기 금속 패턴(32)과 상기 금속층(33)은 솔더 리지스트에 의해 보호되는 것이 바람직하다.In general, the metal pattern 32 is made of copper, and the metal pattern 32 and the metal layer 33 are preferably protected by a solder resist.
상기 금속층(33)은 구리층과 폴리이미드로 이루어진 2레이어 원재료의 저면에 미리 부착하고 가공함으로써 형성할 수도 있지만, 먼저 금속층(33)의 형상을 가공하여 차후에 부착할 수도 있을 것이다.The metal layer 33 may be formed by attaching to a bottom surface of a two-layer raw material made of a copper layer and polyimide in advance, and may be formed by first processing the shape of the metal layer 33 later.
도 5a 내지 도 5k에는 상기와 같이 구성된 반도체 팩키지용 필름 기판을 제조하는 공정을 도시한다.5A to 5K show a process of manufacturing a film substrate for semiconductor package configured as described above.
도 5a에는 본 발명에 따른 반도체 팩키지용 필름 기판을 일 실시예를 구현하기 위해 소요되는 원재료를 도시하고 있다. 원재료는 3-레이어의 구조로서 베이스 필름인 폴리이미드층(51)과 상기 폴리이미드층(51)의 상면에 형성되고 금속 패턴을 형성하는 구리 패턴층(52)과, 상기 폴리이미드층(51)의 저면에 형성되는 금속층(53)으로 구성된다. 상기 금속층(53)은 전술한 바와 같이 구리외에 어떠한 금속이라도 가능하다.Figure 5a shows the raw material required to implement an embodiment of the film substrate for a semiconductor package according to the present invention. The raw material is a three-layered structure of a polyimide layer 51, which is a base film, a copper pattern layer 52 formed on an upper surface of the polyimide layer 51, and forming a metal pattern, and the polyimide layer 51. It is composed of a metal layer 53 formed on the bottom surface. As described above, the metal layer 53 may be any metal other than copper.
도 5b에는 상기 원재료의 구리 패턴층(52)의 상면에 소정 형상의 패턴을 형성하기 위하여 포토 리지스트(photo resist)층(54)을 형성한 것을 도시하고 있다.FIG. 5B shows that a photoresist layer 54 is formed to form a predetermined pattern on the upper surface of the copper pattern layer 52 of the raw material.
도 5c에는 상기 포토 리지스트층을 노광하여 소정형상의 막(55)을 형성시키고 금속층의 저면을 에칭으로부터 보호하기 위하여 백코팅(56)을 형성한 것을 도시하고 있다.FIG. 5C shows that the photoresist layer is exposed to form a film 55 of a predetermined shape and a back coating 56 is formed to protect the bottom of the metal layer from etching.
도 5d에는 에칭 공정을 통해 구리 패턴(52a)이 형성된 상태를 도시하고 도 5e에는 스트리핑 공정을 통해 상기 구리 패턴(52a) 상에 형성된 막을 제거한 상태를 도시하고 있다.5D illustrates a state in which the copper pattern 52a is formed through an etching process, and FIG. 5E illustrates a state in which a film formed on the copper pattern 52a is removed through a stripping process.
도 5f에는 금속층(53)의 에칭 공정에서 구리 패턴(52a)를 보호하기 위해 백코팅(56)을 도포하고 금속층(53)의 저면에 포토 리지스트층(57)을 형성한 상태를 도시하고 있다.FIG. 5F illustrates a state in which the back coating 56 is applied to protect the copper pattern 52a in the etching process of the metal layer 53 and the photoresist layer 57 is formed on the bottom surface of the metal layer 53. .
도 5g에는 노광을 통해 소정 형상의 막(58)이 금속층(53)의 저면에 형성된 것을 도시하고 있으며, 도 5h에는 에칭을 통해 금속층(53a)이 형성된 것을 도시하고 있다. 또한 도 5j에는 스트리핑 공정을 통해 상기 막(58)을 제거한 상태를 도시한다.FIG. 5G illustrates that a film 58 having a predetermined shape is formed on the bottom surface of the metal layer 53 through exposure, and FIG. 5H illustrates that the metal layer 53a is formed through etching. 5J also shows a state in which the film 58 is removed through a stripping process.
상술한 바와 같이 형성된 필름 기판의 구리 패턴(52a)의 표면에 보호층을 형성하여 보호하는 것이 바람직하며, 솔더 리지스트 또는 주석 도금을 수행할 수 있다. 또한 상기 금속층(53a)의 재료의 종류에 따라 필요할 경우 금속층(53a)에도 보호층을 형성할 수 있다.It is preferable to form and protect a protective layer on the surface of the copper pattern 52a of the film substrate formed as mentioned above, and it can perform solder resist or tin plating. In addition, if necessary according to the type of material of the metal layer 53a, a protective layer may be formed on the metal layer 53a.
전술한 실시예에서는 미리 금속층을 원재료에 부착하여 최종적인 형상의 금소층을 형성하는 방법을 설명하였으나, 최종형상이 갖추어진 금속층을 마지막에 부착하는 것도 가능할 것이다.In the above-described embodiment, a method of forming a final layer of a gold layer by attaching a metal layer to a raw material has been described in advance, but it may be possible to attach a metal layer having a final shape at the end.
도 6에는 도 3의 단면 BB를 도시하고 있다.FIG. 6 shows the section BB of FIG. 3.
도면을 참조하면, 베이스 필름(61)은 복수의 개구를 가지고 있으며, 상기 베이스 필름(61)상에는 금속 패턴(62)이 형성된다. 또한 상기 베이스 필름(61)의 저면에는 금속층(63)이 구비되는데, 상기 금속 패턴(62)과 상기 금속층(63)은 상기 베이스 필름(61)에 형성된 개구를 통해서 전기적으로 연결되게 된다. 이러한 연결은 도금을 통해서 이룰 수 있으며, 스퍼터링을 통해서도 수행할 수 있다.Referring to the drawings, the base film 61 has a plurality of openings, and a metal pattern 62 is formed on the base film 61. In addition, the bottom surface of the base film 61 is provided with a metal layer 63, the metal pattern 62 and the metal layer 63 is electrically connected through the opening formed in the base film 61. This connection can be achieved by plating, and also by sputtering.
상기 개구는 레이저 가공이나, 플라즈마 가공 또는 에칭을 통해서 형성할 수 있다. 상기 금속 패턴(62)는 필요한 형태의 패턴으로 형성되고, 상기 금속층(63)은 검사 카드(미도시)와 접촉하는 검사 패드로 작용하게끔 설계된다. 즉 검사 카드의 일정 부분을 표준화하고 이에 대응하여 검사 패드를 설계하면 검사에 소요되는 비용과 시간을 절감할 수 있다. 또한 베이스 필름(61)의 저면에 설치된 금속층(63)은 베이스 필름(61)의 강도를 보충하는 역할을 하므로 변형이나 요철 등을 방지할 수 있다.The opening can be formed through laser processing, plasma processing or etching. The metal pattern 62 is formed in a pattern of a required shape, and the metal layer 63 is designed to act as an inspection pad in contact with an inspection card (not shown). In other words, standardizing a portion of an inspection card and designing an inspection pad accordingly can reduce the cost and time required for inspection. In addition, the metal layer 63 provided on the bottom surface of the base film 61 serves to supplement the strength of the base film 61, thereby preventing deformation, irregularities, and the like.
또한 상기의 베이스 필름상의 상기 금속 패턴(62)과 상기 금속층(63)의 전기적 연결은 상기 베이스 필름에 개구를 부가적으로 하지 않고 초음파 용접을 통하여 전기적으로 연결이 가능하게 할 수도 있다. 이러한 경우는 상기 금속 패턴(62)과 상기 금속층(63)이 상기 베이스 필름상에 형성 된 상태에서 예칭을 통하여 소정의 회로와 형상을 형성하고 다음 공정에서 초음파 용접을 실시 함으로써 얻어질 수 있다.In addition, the electrical connection between the metal pattern 62 and the metal layer 63 on the base film may be electrically connected through ultrasonic welding without additionally opening the base film. In this case, the metal pattern 62 and the metal layer 63 may be obtained by forming a predetermined circuit and a shape through a preliminary step in the state formed on the base film, and performing ultrasonic welding in the next step.
상술한 바와 같이, 베이스 필름의 저면에 금속층을 형성함으로써 필름 기판의 제조 과정에서 발생하는 변형이나 요철등을 방지할 수 있으며, 금속층에 형성된 검사 패드를 이용한 검사를 가능하게 함으로써 검사에 필요한 시간이나 비용 등을 절감하고 필름 기판의 품질을 향상시킬 수 있다.As described above, by forming a metal layer on the bottom surface of the base film, it is possible to prevent deformation or irregularities generated during the manufacturing process of the film substrate, and to enable inspection using an inspection pad formed on the metal layer, thereby requiring time and cost for inspection. Etc., and improve the quality of the film substrate.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020047891A KR100891650B1 (en) | 2002-08-13 | 2002-08-13 | Film substrate for semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020047891A KR100891650B1 (en) | 2002-08-13 | 2002-08-13 | Film substrate for semiconductor package and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040015607A true KR20040015607A (en) | 2004-02-19 |
| KR100891650B1 KR100891650B1 (en) | 2009-04-02 |
Family
ID=37321852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020047891A Expired - Lifetime KR100891650B1 (en) | 2002-08-13 | 2002-08-13 | Film substrate for semiconductor package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100891650B1 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244580B1 (en) * | 1997-06-24 | 2000-02-15 | 윤종용 | Method for manufacturing circuit board having matal bump and semiconductor chip package |
| KR200179419Y1 (en) * | 1997-06-30 | 2000-05-01 | 김영환 | Semiconductor package |
| KR200278534Y1 (en) * | 1997-12-12 | 2002-09-19 | 주식회사 하이닉스반도체 | Chip size package |
| KR100266138B1 (en) * | 1998-06-24 | 2000-09-15 | 윤종용 | Method for manufacturing chip scale package |
| KR100388291B1 (en) * | 1999-06-08 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | Structure of semiconductor package |
-
2002
- 2002-08-13 KR KR1020020047891A patent/KR100891650B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100891650B1 (en) | 2009-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7101735B2 (en) | Manufacturing method of semiconductor device | |
| KR100268608B1 (en) | Manufacturing Method of Semiconductor Device and Semiconductor Device | |
| US6979592B2 (en) | Method for fabricating a semiconductor apparatus including a sealing member with reduced thermal stress | |
| US6258631B1 (en) | Semiconductor package and the manufacturing method | |
| US6627994B2 (en) | Semiconductor device and film carrier tape | |
| US7825514B2 (en) | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device | |
| JP3494593B2 (en) | Semiconductor device and substrate for semiconductor device | |
| US20070145603A1 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US20070210458A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US6936922B1 (en) | Semiconductor package structure reducing warpage and manufacturing method thereof | |
| JP2005079581A (en) | Tape substrate, semiconductor chip package using the tape substrate, and LCD device using the semiconductor chip package | |
| US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| JP5164362B2 (en) | Semiconductor embedded substrate and manufacturing method thereof | |
| JP4963989B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
| JPH1092865A (en) | Semiconductor device and its manufacture | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JP3281591B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4506168B2 (en) | Semiconductor device and its mounting structure | |
| KR100891650B1 (en) | Film substrate for semiconductor package and manufacturing method thereof | |
| US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
| JP2009135241A (en) | Circuit board, manufacturing method thereof, and semiconductor device using the same | |
| KR100343454B1 (en) | Wafer level package | |
| JP3271500B2 (en) | Semiconductor device | |
| KR100919985B1 (en) | Film substrate for semiconductor package and semiconductor package using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020813 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20070727 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20020813 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080822 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20090223 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20090327 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20090330 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20120227 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130304 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140227 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160304 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170302 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180222 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190225 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190225 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200225 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210225 Start annual number: 13 End annual number: 13 |
|
| PC1801 | Expiration of term |
Termination date: 20230213 Termination category: Expiration of duration |