KR20040003961A - Imase sensor and method for fabricating of the same - Google Patents
Imase sensor and method for fabricating of the same Download PDFInfo
- Publication number
- KR20040003961A KR20040003961A KR1020020038994A KR20020038994A KR20040003961A KR 20040003961 A KR20040003961 A KR 20040003961A KR 1020020038994 A KR1020020038994 A KR 1020020038994A KR 20020038994 A KR20020038994 A KR 20020038994A KR 20040003961 A KR20040003961 A KR 20040003961A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- semiconductor layer
- ion implantation
- photodiode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8033—Photosensitive area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드 형성 영역 표면에서의 데미지를 최소화할 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 배치된 필드절연막; 상기 필드절연막과 이격된 상기 반도체층 상에 배치된 게이트전극; 상기 반도체층 내부에 배치되며, 상기 게이트전극의 일측 및 상기 필드절연막에 접하는 포토다이오드용 제2도전형의 제1불순물영역; 상기 제1불순물영역의 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물영역; 및 상기 제2불순물영역 표면에서의 데미지를 제거하기 위해 상기 제2불순물영역과 상기 반도체층의 접촉 계면에 배치된 제1도전형의 제3불순물영역을 포함하는 이미지센서를 제공한다.The present invention is to provide an image sensor and a method of manufacturing the same that can minimize the damage on the surface of the photodiode forming region, the present invention comprises a first conductive semiconductor layer; A field insulating film disposed locally on the semiconductor layer; A gate electrode on the semiconductor layer spaced apart from the field insulating layer; A first impurity region of a second conductive type for a photodiode disposed in the semiconductor layer and in contact with one side of the gate electrode and the field insulating layer; A second impurity region of a first conductivity type for a photodiode in contact with a surface of the semiconductor layer of the first impurity region; And a third impurity region of a first conductivity type disposed at a contact interface between the second impurity region and the semiconductor layer to remove damage on the surface of the second impurity region.
또한, 본 발명은, 이미지센서 제조방법에 있어서, 제1도전형의 반도체층에 국부적으로 필드절연막을 형성하는 단계; 상기 반도체층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계; 이온주입을 실시하여 상기 게이트전극의 일측 및 상기 필드절연막에 접하는 포토다이오드용 제2도전형의 제1불순물영역을 형성하는 단계; 이온주입을 실시하여 상기 제1불순물영역의 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물영역을 형성하는 단계; 및 상기 제2불순물영역 표면에서의 데미지를 제거하기 위해 이온주입을 실시하여 상기 제2불순물영역과 상기 반도체층의 접촉 계면에 제1도전형의 제3불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.The present invention also provides a method of manufacturing an image sensor, comprising: forming a field insulating film locally on a semiconductor layer of a first conductivity type; Forming a gate electrode on the semiconductor layer at intervals from the field insulating film; Performing ion implantation to form a first impurity region of a second conductivity type for a photodiode in contact with one side of said gate electrode and said field insulating film; Performing ion implantation to form a second impurity region of a first conductivity type for a photodiode in contact with a surface of the semiconductor layer of the first impurity region; And performing ion implantation to remove damage on the surface of the second impurity region to form a third impurity region of a first conductivity type at a contact interface between the second impurity region and the semiconductor layer. It provides a manufacturing method.
Description
본 발명은 이미지센서에 관한 것으로, 더욱 상세하게는 포토다이오드(Photo diode) 표면의 데미지 영역을 제거시켜 포토다이오드에서 생성된 전하의 효율을 향상시킬 수 있는 이미지센서 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor and a method for manufacturing the same that can improve the efficiency of the charge generated in the photodiode by removing the damage area of the photodiode (Photo diode) surface.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electric signal, and a charge coupled device (CCD) has individual metal-oxide-silicon (MOS) capacitors that are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being in close proximity, and a CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).
도 1a 내지 도 1h는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도로서, 이를 참조하여 종래의 이미지센서 제조 공정을 살펴보는 바, 후술하는 반도체층(10)은 고농도인 P++ 층 및 P형 에피층 즉, P-Epi층이 적층된 것을 이용한다.1A to 1H are cross-sectional views illustrating an image sensor manufacturing process according to the prior art. Referring to the conventional image sensor manufacturing process with reference to this, the semiconductor layer 10 to be described later has a high concentration of a P ++ layer and a P-type epi. A layer, that is, a laminate of P-Epi layers is used.
P-Epi층은 주지된 바와 같이 크로스토크 감소와 감광특성의 향상을 위해 사용하는 바, 이하 도면의 간략화를 위해 반도체층(10)으로 칭한다.As is well known, the P-Epi layer is used for reducing crosstalk and improving photosensitive characteristics, which is referred to as a semiconductor layer 10 for the sake of simplicity.
먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.First of all, the drive gate (Dx) serving as a source follower and the switching gate (addressing) can be addressed by switching. A step of forming a P-well (not shown) is carried out so as to contain (Select Gate, Sx).
이어서, 소자가 형성될 지역을 확보하고자 도 1a에 도시된 바와 같이 필드절연막을 형성한다.Subsequently, a field insulating film is formed as shown in FIG. 1A to secure a region where the device is to be formed.
구체적으로, 반도체층(10) 상에 패드산화막(도시하지 않음)을 증착한 다음, 패드산화막 상에 트렌치 형성용 포토레지스트 패턴(도시하지 않음)을 형성한다. 이어서, 포토레지스트 패턴을 식각마스크로 하여 패드산화막 및 반도체층(10)을 선택적으로 식각하여 트렌치를 형성한 다음, 산화막 또는 질화막 계열의 물질을 증착하여 트렌치를 충분히 매립하도록 한 다음, 반도체층(10) 표면이 노출될 때까지 화학 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 등을 이용하여 평탄화함으로써, 반도체층(10)에 국부적으로 STI 구조의 필드절연막(11)을 형성한다.Specifically, a pad oxide film (not shown) is deposited on the semiconductor layer 10, and then a photoresist pattern (not shown) for trench formation is formed on the pad oxide film. Subsequently, the pad oxide film and the semiconductor layer 10 are selectively etched to form a trench by using the photoresist pattern as an etch mask, and then the oxide layer or the nitride-based material is deposited to sufficiently fill the trench, and then the semiconductor layer 10 ) And planarization using chemical mechanical polishing (hereinafter referred to as CMP) until the surface is exposed, thereby forming the field insulating film 11 of the STI structure locally on the semiconductor layer 10.
즉, 버즈비크(Bird's beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬 수 있는 STI 공정기술을 적용하였다.In other words, STI process technology is applied to reduce the area of electrical separation between devices due to the high integration of the device because there is little Bird's beak.
이어서 도 1b에 도시된 바와 같이, 이온주입 마스크(12)를 형성하고 이를 통해 게이트전극 즉, 트랜스터 게이트를 갖는 트랜스퍼 트랜지스터의 문턱전압(Vt) 조절 공정을 실시한다.Subsequently, as illustrated in FIG. 1B, an ion implantation mask 12 is formed and a threshold voltage Vt adjusting process of the transfer transistor having the gate electrode, that is, the transfer gate is performed.
특정소자 즉, 문턱전압이 거의 "0"의 값을 갖는 네이티브 트랜지스터(Native trsnsistor) 소자를 구현하기 위해 P웰(P-well) 또는 문턱전압 조절용 이온주입 공정을 진행한다. 이 소자는 NMOSFET(N-type Metal Oxide Semiconductor Field Effect Transistor) 소자이며, 소자 옆에 형성되어 있는 포토다이오드에 생성된 전하를 손실없이 전달하는 역할을 하기에 문턱전압이 거의 "0"에 가깝게 만들어져야 한다. 따라서, 웰의 경우 대부분 기판농도(P-type)를 이용하며 추가로 매우작은 농도의 이온주입을 이용하여 문턱전압 및 숏채널효과(Short channel effect)를 최소화시키게 된다.In order to implement a specific device, that is, a native trsnsistor device having a threshold voltage of about zero, a P-well or an ion implantation process for adjusting the threshold voltage is performed. This device is an N-type Metal Oxide Semiconductor Field Effect Transistor (NMOSFET) device, and the threshold voltage should be made close to "0" because it serves to transfer the generated charge to the photodiode formed next to the device without loss. do. Therefore, in the case of the well, the substrate concentration (P-type) is mostly used, and in addition, a very small concentration of ion implantation minimizes the threshold voltage and the short channel effect.
이어서, 필드 절연막(11)과 떨어진 영역에 게이트산화막(13)과 전도막(14)이 적층된 구조의 게이트전극 예컨대, 트랜스퍼 게이트를 형성하는 바, 이는 포토다이오드에서 센싱확산노드로 광전자를 운반하기 위한 역할을 한다.Subsequently, a gate electrode having a structure in which the gate oxide film 13 and the conductive film 14 are stacked is formed in a region separated from the field insulating film 11, for example, a transfer gate, which transfers photoelectrons from the photodiode to the sensing diffusion node. Play a role.
구체적으로, 게이트산화막(13)과 폴리실리콘과 텅스텐 등을 단독 또는 적층하여 전도막(14)을 증착한 다음 패턴을 형성함으로써, MOSFET의 게이트로서 이용한다. 여기서, 게이트의 도핑은 후속 공정인 센싱확산노드 즉, 고농도 N형의 소스/드레인 접합 형성 공정시 동시에 도핑되거나 추가적인 도핑 필요시 게이트 패턴 형성 전에 이온주입하는 경우도 있다.Specifically, the gate oxide film 13, polysilicon, tungsten, or the like is deposited alone or stacked to deposit the conductive film 14, and then a pattern is formed to be used as the gate of the MOSFET. Here, the doping of the gate may be doped at the same time during the subsequent process of forming a sensing diffusion node, that is, a high concentration N-type source / drain junction, or may be ion implanted before forming the gate pattern if additional doping is required.
도 1d에서는 이온주입 마스크(15)를 이용하여 필드절연막(11)과 게이트전극에 접하는 포토다이오드용 N형 불순물영역(n-, 16)을 반도체층(10) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한다. N형 불순물영역(n-, 16)은 빛의 조사에 의해 생성되는 전하를 집적시키는 역할을 하며, N형 불순물영역(n-, 16)의 깊이는 붉은색 계통의 빛에 대한 효율을 증가시킬 수 있도록 약 0.5㎛ ∼ 수㎛ 정도의 범위를 갖게 한다.In FIG. 1D, N-type impurity regions n- and 16 for photodiode contacting the field insulating film 11 and the gate electrode are formed to a predetermined depth in the semiconductor layer 10 using the ion implantation mask 15. Doping with low energy using high energy. The n-type impurity regions (n-, 16) serve to accumulate charges generated by irradiation of light, and the depth of the n-type impurity regions (n-, 16) increases the efficiency of light of a red color system. The range of about 0.5 micrometer-about several micrometers is made so that it may be carried out.
이어서, 피알 스트립을 통해 이온주입 마스크(15)를 제거한 다음, 도 1e에 도시된 바와 같이, 산화막 또는 질화막 등을 이용하여 전면에 증착한 후 전면식을 통해 게이트전극 측벽에 스페이서(17, 18)를 형성한다. 여기서, 스페이서(17, 18)는 후속 이온주입을 통한 LDD를 형성하여 핫 캐리어 효과를 억제하기 위한 것이다.Subsequently, the ion implantation mask 15 is removed through the PAL strip, and then deposited on the entire surface using an oxide film or a nitride film, as shown in FIG. 1E, and then the spacers 17 and 18 are formed on the sidewalls of the gate electrodes through the front surface. To form. Here, the spacers 17 and 18 form LDD through subsequent ion implantation to suppress the hot carrier effect.
이어서 도 1f에 도시된 바와 같이, 센싱확산노드 형성을 위한 이온주입 마스크(19)를 형성한 다음, 고농도의 N형 불순물의 이온주입을 실시하여 센싱확산노드(n+, 20)를 형성한다.Subsequently, as illustrated in FIG. 1F, an ion implantation mask 19 for forming a sensing diffusion node is formed, followed by ion implantation of a high concentration of N-type impurities to form the sensing diffusion nodes n + and 20.
센싱확산노드(n+, 20)는 포토다이오드에서 생성된 전하량 변화 정도를 그대로 전달해주는 역할을 하는 소자인 트랜스퍼 트랜지스터의 소스/드레인 접합이기도 하다.The sensing diffusion node (n +, 20) is also a source / drain junction of the transfer transistor, which is a device that transfers the amount of charge change generated in the photodiode as it is.
이온주입 마스크(19)를 제거한 다음, 도 1g에 도시된 바와 같이 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역(16)의 상부와 반도체층(10) 표면에 접하는 P형 불순물영역(P0, 22)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성된다.After removing the ion implantation mask 19, ion implantation is performed to form a P-type electrode for a photodiode, as shown in FIG. 1G, to contact the upper portion of the n- region 16 and the surface of the semiconductor layer 10. By forming the impurity regions P0 and 22, the photodiode is formed while the depletion region is formed by the P / N / P junction.
여기서, P형 불순물영역(P0, 22)의 깊이는 푸른색 계통의 파장이 짧은 빛에대한 효율을 증가시킬 수 있도록 저에너지를 이용하여 0.5㎛ 이하의 깊이로 형성한다. 한편, 여기서는 별도의 이온주입 마스크(21)를 사용하였으나, P형 불순물영역(P0, 22)은 저에너지를 사용하므로 마스크없이 진행할 수도 있다.Herein, the depths of the P-type impurity regions P0 and 22 are formed to a depth of 0.5 μm or less using low energy so as to increase the efficiency for light having a short blue wavelength. On the other hand, although a separate ion implantation mask 21 is used here, since the P-type impurity regions P0 and 22 use low energy, it may proceed without a mask.
다음으로, 도 1h에 도시된 바와 같이 이온주입마스크(21)를 제거하고 열처리를 통해 이온주입된 P형 불순물영역(P0, 22)의 불순물들이 확산되어 접합을 이루도록 한다.Next, as shown in FIG. 1H, the ion implantation mask 21 is removed and impurities in the P-type impurity regions P0 and 22 implanted through the heat treatment are diffused to form a junction.
한편, 전술한 바와 같이 이루어지는 종래의 이미지센서의 제조시 포토다이오드가 형성될 지역은 포토다이오드 형성 공정 진행전 여러 식각 공정을 진행하게 되어 표면에 많은 데미지를 받게되어 포토다이오드 형성 후 전하의 생성 및 지역의 효율을 크게 감소시키는 결과를 갖게 된다. 따라서, 이의 문제점 해결이 시급하다.On the other hand, the area where the photodiode is to be formed in the manufacturing of the conventional image sensor as described above is subjected to various etching processes before the photodiode forming process is subjected to a lot of damage on the surface to generate a charge and a region after the photodiode formation It will have a result of greatly reducing the efficiency of. Therefore, it is urgent to solve the problem.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 포토다이오드 형성 영역 표면에서의 데미지를 최소화할 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the problems of the prior art as described above, an object thereof is to provide an image sensor and a method of manufacturing the same that can minimize the damage on the surface of the photodiode forming region.
도 1a 내지 도 1h는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도.1A to 1H are cross-sectional views illustrating an image sensor manufacturing process according to the prior art.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.2A to 2H are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.
도 3은 본 발명에 따른 이미지센서의 단위화소를 개략적으로 도시한 단면도.3 is a cross-sectional view schematically showing a unit pixel of the image sensor according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30 : 반도체층31: 필드절연막30 semiconductor layer 31 field insulating film
33 : 게이트산화막34 : 전도막33: gate oxide film 34: conductive film
37, 38 : 스페이서36 : 제1불순물영역37, 38: spacer 36: first impurity region
40 : 센싱확산노드42 : 제2불순물영역40: sensing diffusion node 42: second impurity region
43 : 제3불순물영역43: third impurity region
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 배치된 필드절연막; 상기 필드절연막과 이격된 상기 반도체층 상에 배치된 게이트전극; 상기 반도체층 내부에 배치되며, 상기 게이트전극의 일측및 상기 필드절연막에 접하는 포토다이오드용 제2도전형의 제1불순물영역; 상기 제1불순물영역의 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물영역; 및 상기 제2불순물영역 표면에서의 데미지를 제거하기 위해 상기 제2불순물영역과 상기 반도체층의 접촉 계면에 배치된 제1도전형의 제3불순물영역을 포함하는 이미지센서를 제공한다.In order to achieve the above object, the present invention, the first conductive semiconductor layer; A field insulating film disposed locally on the semiconductor layer; A gate electrode on the semiconductor layer spaced apart from the field insulating layer; A first impurity region of a second conductivity type for a photodiode disposed in the semiconductor layer and in contact with one side of the gate electrode and the field insulating layer; A second impurity region of a first conductivity type for a photodiode in contact with a surface of the semiconductor layer of the first impurity region; And a third impurity region of a first conductivity type disposed at a contact interface between the second impurity region and the semiconductor layer to remove damage on the surface of the second impurity region.
또한, 상기 목적을 달성하기 위한 본 발명은, 이미지센서 제조방법에 있어서, 제1도전형의 반도체층에 국부적으로 필드절연막을 형성하는 단계; 상기 반도체층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계; 이온주입을 실시하여 상기 게이트전극의 일측 및 상기 필드절연막에 접하는 포토다이오드용 제2도전형의 제1불순물영역을 형성하는 단계; 이온주입을 실시하여 상기 제1불순물영역의 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물영역을 형성하는 단계; 및 상기 제2불순물영역 표면에서의 데미지를 제거하기 위해 이온주입을 실시하여 상기 제2불순물영역과 상기 반도체층의 접촉 계면에 제1도전형의 제3불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.In addition, the present invention for achieving the above object, in the image sensor manufacturing method, the step of forming a field insulating film locally on the semiconductor layer of the first conductivity type; Forming a gate electrode on the semiconductor layer at intervals from the field insulating film; Performing ion implantation to form a first impurity region of a second conductivity type for a photodiode in contact with one side of said gate electrode and said field insulating film; Performing ion implantation to form a second impurity region of a first conductivity type for a photodiode in contact with a surface of the semiconductor layer of the first impurity region; And performing ion implantation to remove damage on the surface of the second impurity region to form a third impurity region of a first conductivity type at a contact interface between the second impurity region and the semiconductor layer. It provides a manufacturing method.
본 발명은 포토다이오드의 P형 불순물영역 중 반도체층 표면에 열처리에 따른 확산이 매우 적은 인듐(Indium, In) 등의 불순물영역을 형성함으로써, 식각 등에 의해 입은 포토다이오드 펴면의 데미지를 제거함으로써, 표면의 데미지 개선을 통한 포토다이오드에서 생성되는 전하의 효율을 증가시킬 수 있어 저전력 이미지센서의 개발을 이룰 수 있도록 한다.According to the present invention, an impurity region such as indium (In), which has a very small diffusion due to heat treatment, is formed on a surface of a semiconductor layer of a P-type impurity region of a photodiode, thereby removing damage on the surface of the photodiode spread caused by etching or the like. By improving the damage of the photodiode can increase the efficiency of the charge generated in the photodiode to enable the development of low-power image sensor.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3은 본 발명에 따른 이미지센서의 단위화소를 개략적으로 도시한 단면도인 바, 반도체층(30)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 반도체층(30)으로 칭한다.3 is a cross-sectional view schematically showing a unit pixel of an image sensor according to the present invention. The semiconductor layer 30 is formed by stacking a high concentration of a P ++ layer and a P-Epi layer. It is called.
도 3을 참조하면, 본 발명의 이미지센서는, P형의 반도체층(30)과, 반도체층(30)에 국부적으로 배치된 필드절연막(31)과, 필드절연막(31)과 이격된 반도체층(30) 상에 배치되며 게이트산화막(33)과 적층된 전도막(34) 및 그 측벽에 스페이서(37, 38)를 포함하는 게이트전극과, 반도체층(30) 배치되며, 게이트전극의 일측 및 필드절연막(31)에 접하는 포토다이오드용 N형의 제1불순물영역(n-, 36)과, 제1불순물영역(n-, 36)의 반도체층(30) 표면에 접하는 포토다이오드용 P형의 제2불순물영역(P0, 42)와, 제2불순물영역(42) 표면에서의 데미지를 제거하기 위해 제2불순물영역(42)과 반도체층(30)의 접촉 계면에 배치된 P형의 제3불순물영역(P, 43)과, 게이트전극의 타측에 접하며 반도체층(30) 표면으로부터 확장되어 형성된 N형의 센싱확산노드(n+)를 구비하여 구성된다.Referring to FIG. 3, the image sensor of the present invention includes a P-type semiconductor layer 30, a field insulating film 31 disposed locally on the semiconductor layer 30, and a semiconductor layer spaced apart from the field insulating film 31. A gate electrode including spacers 37 and 38 on the sidewalls of the conductive film 34 stacked on the gate oxide film 33 and the gate oxide film 33, and a semiconductor layer 30 disposed on one side of the gate electrode; N-type first impurity regions n- and 36 for photodiodes in contact with the field insulating film 31 and P-type photodiode in contact with the surface of the semiconductor layer 30 in the first impurity regions n- and 36. P-type third disposed at the contact interface between the second impurity region 42 and the semiconductor layer 30 to remove the damage on the surfaces of the second impurity regions P0 and 42 and the second impurity region 42. And impurity regions P and 43 and an N-type sensing diffusion node n + formed in contact with the other side of the gate electrode and extending from the surface of the semiconductor layer 30.
여기서, P형의 제3불순물영역(P, 43)은 열처리에 의한 확산 거리가 짧은 인듐을 이온주입하여 형성한 것으로 다수의 식각 공정 등에 의해 데미지가 가해진 포토다이오드 표면의 데미지를 보상하기 위한 것으로, 이를 통해 포토다이오드 표면결함에 의한 전하의 효율을 극대화시킬 수 있다.Here, the P-type third impurity regions P and 43 are formed by ion implantation of indium having a short diffusion distance by heat treatment, and are used to compensate for damage on the surface of the photodiode damaged by a plurality of etching processes. This can maximize the efficiency of the charge due to the photodiode surface defects.
이하, 전술한 구성을 갖는 본 발명의 이미지센서 제조 공정을 살펴보는 바, 도 2a 내지 도 2h는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.Hereinafter, looking at the image sensor manufacturing process of the present invention having the above-described configuration, Figures 2a to 2h is a cross-sectional view showing an image sensor manufacturing process according to an embodiment of the present invention.
후술하는 반도체층(30)은 고농도인 P++ 층 및 P형 에피층 즉, P-Epi층이 적층된 것을 이용한다.The semiconductor layer 30, which will be described later, uses a highly stacked P ++ layer and a P-type epi layer, that is, a P-Epi layer.
P-Epi층은 주지된 바와 같이 크로스토크 감소와 감광특성의 향상을 위해 사용하는 바, 이하 도면의 간략화를 위해 반도체층(30)으로 칭한다.As is well known, the P-Epi layer is used for reducing crosstalk and improving photosensitive characteristics, which is referred to as a semiconductor layer 30 for simplicity of the following drawings.
먼저, 이후 열공정에 의한 측면 확산을 통해 소스 팔로워 역할을 하는 드라이브 게이트와 스위칭 역할로 어드레싱을 할 수 있도록 하는 셀렉트 게이트를 내포할 수 있도록 P웰(도시하지 않음)을 형성시키는 공정을 실시한다.First, a process of forming a P well (not shown) may be included to include a drive gate serving as a source follower and a select gate capable of addressing a switching role through lateral diffusion by a thermal process.
이어서, 소자가 형성될 지역을 확보하고자 도 2a에 도시된 바와 같이 필드절연막을 형성한다.Subsequently, a field insulating film is formed as shown in FIG. 2A to secure a region where the device is to be formed.
구체적으로, 반도체층(30) 상에 패드산화막(도시하지 않음)을 증착한 다음, 패드산화막 상에 트렌치 형성용 포토레지스트 패턴(도시하지 않음)을 형성한다. 이어서, 포토레지스트 패턴을 식각마스크로 하여 패드산화막 및 반도체층(30)을 선택적으로 식각하여 트렌치를 형성한 다음, 산화막 또는 질화막 계열의 물질을 증착하여 트렌치를 충분히 매립하도록 한 다음, 반도체층(30) 표면이 노출될 때까지 CMP 등의 공정을 통해 평탄화함으로써, 반도체층(30)에 국부적으로 STI 구조의 필드절연막(31)을 형성한다.Specifically, a pad oxide film (not shown) is deposited on the semiconductor layer 30, and then a photoresist pattern (not shown) for trench formation is formed on the pad oxide film. Subsequently, the pad oxide film and the semiconductor layer 30 are selectively etched using the photoresist pattern as an etching mask to form a trench, and then an oxide film or a nitride-based material is deposited to sufficiently fill the trench, and then the semiconductor layer 30 The planarization is performed through a process such as CMP until the surface is exposed, thereby forming a field insulating film 31 having an STI structure locally on the semiconductor layer 30.
즉, 버즈비크가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬 수 있는 STI 공정기술을 적용하였다.In other words, the STI process technology is applied to reduce the area of electrical separation between the devices due to the high integration of the device because there is little Burj beak.
이어서 도 2b에 도시된 바와 같이, 이온주입 마스크(32)를 형성하고 이를 통해 게이트전극 즉, 트랜스터 게이트를 갖는 트랜스퍼 트랜지스터의 문턱전압(Vt) 조절 공정을 실시한다.Subsequently, as illustrated in FIG. 2B, the ion implantation mask 32 is formed, and a threshold voltage Vt adjusting process of the transfer transistor having the gate electrode, that is, the transfer gate is performed.
특정소자 즉, 문턱전압이 거의 "0"의 값을 갖는 네이티브 트랜지스터 소자를 구현하기 위해 P웰 또는 문턱전압 조절용 이온주입 공정을 진행한다. 이 소자는 NMOSFET 소자이며, 소자 옆에 형성되어 있는 포토다이오드에 생성된 전하를 손실없이 전달하는 역할을 하기에 문턱전압이 거의 "0"에 가깝게 만들어져야 한다. 따라서, 웰의 경우 대부분 기판농도를 이용하며 추가로 매우작은 농도의 이온주입을 이용하여 문턱전압 및 숏채널효과를 최소화시키게 된다.In order to implement a specific device, that is, a native transistor device having a threshold voltage of almost “0”, an ion implantation process for adjusting P well or threshold voltage is performed. This device is an NMOSFET device, and the threshold voltage should be made close to "0" because it serves to transfer the generated charge to the photodiode formed next to the device without loss. Therefore, in the case of the well, the substrate concentration is mostly used, and in addition, a very small concentration of ion implantation is used to minimize the threshold voltage and the short channel effect.
이어서, 필드 절연막(31)과 떨어진 영역에 게이트산화막(33)과 전도막(34)이 적층된 구조의 게이트전극 예컨대, 트랜스퍼 게이트를 형성하는 바, 이는 포토다이오드에서 센싱확산노드로 광전자를 운반하기 위한 역할을 한다.Subsequently, a gate electrode having a structure in which the gate oxide film 33 and the conductive film 34 are stacked in a region away from the field insulating film 31, for example, a transfer gate, is formed to transport the photoelectrons from the photodiode to the sensing diffusion node. Play a role.
구체적으로, 게이트산화막(33)과 폴리실리콘과 텅스텐 등을 단독 또는 적층하여 전도막(34)을 증착한 다음 패턴을 형성함으로써, MOSFET의 게이트로서 이용한다. 여기서, 게이트의 도핑은 후속 공정인 센싱확산노드 즉, 고농도 N형의 소스/드레인 접합 형성 공정시 동시에 도핑되거나 추가적인 도핑 필요시 게이트 패턴 형성 전에 이온주입하는 경우도 있다.Specifically, the gate oxide film 33, polysilicon, tungsten, or the like is deposited alone or stacked to deposit the conductive film 34, and then a pattern is formed to be used as the gate of the MOSFET. Here, the doping of the gate may be doped at the same time during the subsequent process of forming a sensing diffusion node, that is, a high concentration N-type source / drain junction, or may be ion implanted before forming the gate pattern if additional doping is required.
도 2d에서는 이온주입 마스크(35)를 이용하여 필드절연막(31)과 게이트전극에 접하는 포토다이오드용 N형의 제1불순물영역(n-, 36)을 반도체층(10) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한다. 제1불순물영역(n-, 36)은 빛의 조사에 의해 생성되는 전하를 집적시키는 역할을 하며, 제1불순물영역(n-, 36)의 깊이는 붉은색 계통의 빛에 대한 효율을 증가시킬 수 있도록 약 0.5㎛ ∼ 수㎛ 정도의 범위를 갖게 한다.In FIG. 2D, the N-type first impurity regions n- and 36 for photodiode contacting the field insulating layer 31 and the gate electrode using the ion implantation mask 35 are formed to a predetermined depth in the semiconductor layer 10. When formed, it is doped at low concentration using high energy. The first impurity regions n- and 36 serve to integrate charges generated by irradiation of light, and the depth of the first impurity regions n- and 36 may increase the efficiency of light of a red system. The range of about 0.5 micrometer-about several micrometers is made so that it may be carried out.
구체적으로, N형 불순물인 인(P)을 이용하여 이온주입 공정을 실시하는 바, 이 때 인의 농도를 1.0E11 atoms/㎠ ∼ 1.0E13 atoms/㎠로 하고 이온주입 에너지를 100KeV ∼ 180KeV 사용한다.Specifically, an ion implantation step is performed using phosphorus (P) which is an N-type impurity. At this time, the concentration of phosphorus is 1.0E11 atoms / cm 2 to 1.0E13 atoms / cm 2 and ion implantation energy is used at 100 KeV to 180 KeV.
이 때, 이온주입시의 틸트(Tilt) 즉, 경사각은 0°∼ 60°의 범위로 하고, 트위스트(Twist)의 경우 0°∼ 360°의 범위로 진행하는 것이 바람직하다.At this time, it is preferable that the tilt at the time of ion implantation, that is, the inclination angle, is in the range of 0 ° to 60 °, and in the case of twist, it is in the range of 0 ° to 360 °.
이어서, 피알 스트립을 통해 이온주입 마스크(35)를 제거한 다음, 도 2e에 도시된 바와 같이, 산화막 또는 질화막 등을 이용하여 전면에 증착한 후 전면식각을 통해 게이트전극 측벽에 스페이서(37, 38)를 형성한다. 여기서, 스페이서(37, 38)는 후속 이온주입을 통한 LDD를 형성하여 핫 캐리어 효과를 억제하기 위한 것이다.Subsequently, the ion implantation mask 35 is removed through the PAL strip, and as shown in FIG. 2E, the deposition is performed on the entire surface using an oxide film or a nitride film, and then the spacers 37 and 38 are formed on the sidewalls of the gate electrode through the entire surface etching. To form. Here, the spacers 37 and 38 form LDD through subsequent ion implantation to suppress the hot carrier effect.
이어서 도 2f에 도시된 바와 같이, 센싱확산노드 형성을 위한 이온주입 마스크(39)를 형성한 다음, 고농도의 N형 불순물의 이온주입을 실시하여 센싱확산노드(n+, 40)를 형성한다.Subsequently, as illustrated in FIG. 2F, an ion implantation mask 39 for forming a sensing diffusion node is formed, followed by ion implantation of a high concentration of N-type impurities to form the sensing diffusion nodes n + and 40.
센싱확산노드(n+, 40)는 포토다이오드에서 생성된 전하량 변화 정도를 그대로 전달해주는 역할을 하는 소자인 트랜스퍼 트랜지스터의 소스/드레인 접합이기도하다.The sensing diffusion node (n +, 40) is also a source / drain junction of a transfer transistor, which is a device that transfers the amount of change in charge generated in the photodiode as it is.
이온주입 마스크(39)를 제거한 다음, 도 2g에 도시된 바와 같이 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 제1불순물영역(36)의 상부와 반도체층(30) 표면에 접하는 포토다이오드용 P형 제2불순물영역(P0, 42)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성된다.After removing the ion implantation mask 39, as shown in FIG. 2G, ion implantation is performed to form a P-type electrode for a photodiode to contact the upper portion of the first impurity region 36 and the surface of the semiconductor layer 30. By forming the P-type second impurity regions P0 and 42 for the diode, the photodiode is formed while the depletion region is formed by the P / N / P junction.
여기서, 제2불순물영역(P0, 42)의 깊이는 푸른색 계통의 파장이 짧은 빛에 대한 효율을 증가시킬 수 있도록 저에너지를 이용하여 0.5㎛ 이하의 깊이로 형성한다. 한편, 여기서는 별도의 이온주입 마스크(41)를 사용하였으나, 제2불순물영역(P0, 22)은 저에너지를 사용하므로 마스크없이 진행할 수도 있다.Here, the depths of the second impurity regions P0 and 42 are formed to a depth of 0.5 μm or less using low energy so as to increase the efficiency of light having a short wavelength in the blue system. Meanwhile, although a separate ion implantation mask 41 is used here, since the second impurity regions P0 and 22 use low energy, it may proceed without a mask.
구체적으로, P형 불순물인 보론(Boron)이나 BF2를 이용하여 이온주입 공정을 실시하는 바, 이 때 도즈(Dose)량은 1.0E12 atoms/㎠ ∼ 5.0E13 atoms/㎠로 하고 이온주입 에너지를 보론의 경우 1KeV ∼ 10KeV, BF2의 경우 10KeV ∼ 40KeV 사용한다.Specifically, an ion implantation process is performed using boron or BF 2 , which is a P-type impurity, wherein the dose is 1.0E12 atoms / cm 2 to 5.0E13 atoms / cm 2 and the ion implantation energy is in the case of boron 1KeV ~ 10KeV, BF 2 is used 10KeV ~ 40KeV.
이 때, 이온주입시의 틸트(Tilt)는 0°즉, 수직으로하고, 트위스트의 경우 0°∼ 360°의 범위로 진행하는 것이 바람직하다.At this time, it is preferable that the tilt at the time of ion implantation is 0 °, that is, vertical, and in the case of twist, the tilt is in the range of 0 ° to 360 °.
다음으로 도 2h에 도시된 바와 같이, 제2불순물영역(P0, 42) 표면에 열처리에 따른 확산이 매우 작은 P형인 인듐(Indium) 이온을 국부적으로 이온주입한다.Next, as illustrated in FIG. 2H, ion implantation is performed locally on the surfaces of the second impurity regions P0 and 42 with P-type indium ions having a very small diffusion due to heat treatment.
인듐 이온 또한 P형 불순물로 P형 접합을 이루는 이온이나 접합의 농도를 표면지역에 국부적으로 높여주게 되어 포토다이오드는 농도가 낮아지는 표면 밑부분에 형성되게 된다. 이 때 인듐은 같은 P형인 보론과 달리 후속 열처리에 따른 확산속도가 매우 낮아 표면부분만 국부적으로 농도를 높힐 수 있어 표면뷰뷴의 포토다이오드 지역으로의 배제에 따른 전하 집적 지역의 감소를 최대한 억제할 수 있기에 선명한 이미지를 얻을 수 있게 된다.Indium ions also increase the concentration of ions or junctions forming P-type junctions locally at the surface region with P-type impurities, so that photodiodes are formed at the bottom of the surface where the concentration is lowered. In this case, unlike in the same P-type boron, indium has a very low diffusion rate due to the subsequent heat treatment, so that only the surface portion can be locally increased, so that the reduction of the charge accumulation region due to the exclusion of the photodiode into the photodiode region can be suppressed as much as possible. As a result, a clear image can be obtained.
구체적으로, P형 불순물인 인듐을 이용하여 이온주입 공정을 실시하는 바, 이 때 도즈량은 1.0E12 atoms/㎠ ∼ 1.0E13 atoms/㎠로 하고 이온주입 에너지를 1KeV ∼ 15KeV 사용한다.Specifically, an ion implantation step is performed using indium, which is a P-type impurity, wherein the dose is 1.0E12 atoms / cm 2 to 1.0E13 atoms / cm 2 and ion implantation energy is used at 1 KeV to 15 KeV.
이 때, 이온주입시의 틸트는 3°∼ 45°로하고, 트위스트의 경우 0°∼ 360°의 범위로 진행하며, 2회 또는 4회 등 다수회 반복하여 실시하는 것이 바람직하다.At this time, the tilt at the time of ion implantation is 3 ° to 45 °, and in the case of a twist, the tilt is progressed in the range of 0 ° to 360 °, and it is preferable to repeatedly carry out a plurality of times such as two or four times.
다음으로, 이온주입마스크(41)를 제거하고 열처리를 통해 이온주입된 제3불순물영역(P, 43)과 제2불순물영역(P0, 42)의 불순물들이 확산되어 접합을 이루도록 하는 바, 도 3은 이러한 공정에 의해 완성된 이미지센서의 단면도이다.Next, the ion implantation mask 41 is removed and impurities of the third impurity regions P and 43 and the second impurity regions P0 and 42 implanted through the heat treatment are diffused to form a junction. Is a cross-sectional view of the image sensor completed by this process.
전술한 바와 같이 이루어지는 본 발명은, 이미지센서의 포토다이오드용 P형 불순물영역에 열확산이 잘 이루어지지 않는 인듐을 이온주입하여 포토다이오드 표면의 데미지를 보상함으로써, 이미지센서의 포토다이오드에서 생성되는 전하의 효율을 증가시킬 수 있음을 실시예를 통해 알아 보았다.According to the present invention made as described above, by injecting indium that is not thermally diffused into the P-type impurity region for the photodiode of the image sensor to compensate for the damage on the surface of the photodiode, the charge generated in the photodiode of the image sensor It was found through the examples that the efficiency can be increased.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은, 이미지센서의 포토다이오드에서 생성되는 전하의 효율을 증가시킬 수 있어, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above can increase the efficiency of the charge generated in the photodiode of the image sensor, it can be expected to have an excellent effect that can ultimately greatly improve the performance of the image sensor.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038994A KR100870823B1 (en) | 2002-07-05 | 2002-07-05 | Image sensor and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038994A KR100870823B1 (en) | 2002-07-05 | 2002-07-05 | Image sensor and manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040003961A true KR20040003961A (en) | 2004-01-13 |
| KR100870823B1 KR100870823B1 (en) | 2008-11-27 |
Family
ID=37314921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020038994A Expired - Fee Related KR100870823B1 (en) | 2002-07-05 | 2002-07-05 | Image sensor and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100870823B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994551B2 (en) | 2006-09-07 | 2011-08-09 | Samsung Electronics Co., Ltd. | Image sensor and method of fabricating the same |
| CN115726314A (en) * | 2022-11-02 | 2023-03-03 | 中山大学 | A coastal wave dissipation device and system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| KR100198622B1 (en) * | 1995-12-11 | 1999-06-15 | 구본준 | Solid-state image sensing device and manufacturing method thereof |
| KR100293718B1 (en) * | 1998-12-22 | 2001-07-12 | 박종섭 | Improved manufacturing method of image sensor |
-
2002
- 2002-07-05 KR KR1020020038994A patent/KR100870823B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994551B2 (en) | 2006-09-07 | 2011-08-09 | Samsung Electronics Co., Ltd. | Image sensor and method of fabricating the same |
| CN115726314A (en) * | 2022-11-02 | 2023-03-03 | 中山大学 | A coastal wave dissipation device and system |
| CN115726314B (en) * | 2022-11-02 | 2023-09-12 | 中山大学 | Coast wave eliminating device and system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100870823B1 (en) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100619396B1 (en) | CMOS Image sensor and its fabricating method | |
| US6545302B2 (en) | Image sensor capable of decreasing leakage current between diodes and method for fabricating the same | |
| KR101069103B1 (en) | Image Sensor and Manufacturing Method for Improving Charge Transport Efficiency | |
| KR101115092B1 (en) | Image sensor with improved charge transfer efficiency and method for fabrication thereof | |
| KR100893054B1 (en) | Image sensor and its manufacturing method that can prevent crosstalk | |
| KR100748323B1 (en) | Image sensor manufacturing method | |
| KR100873288B1 (en) | Image sensor and manufacturing method | |
| KR100790208B1 (en) | Image sensor manufacturing method | |
| KR100870823B1 (en) | Image sensor and manufacturing method | |
| KR20030001116A (en) | Image sensor and fabricating method of the same | |
| KR100720505B1 (en) | CMOS image sensor and its manufacturing method | |
| KR100776151B1 (en) | Highly integrated image sensor manufacturing method | |
| KR100790287B1 (en) | Image sensor manufacturing method | |
| KR100619408B1 (en) | Image sensor and its manufacturing method that can prevent crosstalk | |
| KR100677044B1 (en) | Image sensor manufacturing method | |
| KR100790286B1 (en) | Image sensor manufacturing method | |
| KR100730470B1 (en) | Manufacturing Method of Image Sensor | |
| KR100838466B1 (en) | Highly integrated image sensor manufacturing method | |
| KR20070029369A (en) | Image sensor manufacturing method that can suppress the generation of dark current | |
| KR100700266B1 (en) | Image sensor manufacturing method | |
| KR20070071018A (en) | Image sensor and its manufacturing method | |
| KR100644523B1 (en) | Manufacturing method of image sensor that can reduce dark signal | |
| KR100749254B1 (en) | Manufacturing method of image sensor to improve charge transport efficiency | |
| KR20040059759A (en) | CMOS image sensor with new shape isolation layer and method for fabricating the same | |
| KR20060010903A (en) | Image sensor and its manufacturing method for improving charge transport efficiency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R19-X000 | Request for party data change rejected |
St.27 status event code: A-3-3-R10-R19-oth-X000 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20121121 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20121121 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |