KR20030087677A - Method and apparatus for measuring resistance of semiconductor film - Google Patents
Method and apparatus for measuring resistance of semiconductor film Download PDFInfo
- Publication number
- KR20030087677A KR20030087677A KR1020020025528A KR20020025528A KR20030087677A KR 20030087677 A KR20030087677 A KR 20030087677A KR 1020020025528 A KR1020020025528 A KR 1020020025528A KR 20020025528 A KR20020025528 A KR 20020025528A KR 20030087677 A KR20030087677 A KR 20030087677A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- semiconductor thin
- current
- probe
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 반도체 박막 저항 측정 방법 및 이를 이용한 반도체 박막 저항 측정 장치에 관한 것으로, 보다 상세하게는 반도체 박막에 조사된 광에 의하여 반도체 박막에서 형성된 광 전류에 의하여 반도체 박막의 박막 저항을 측정하는 방법및 이를 이용한 반도체 박막 저항 측정 장치에 관한 것이다.The present invention relates to a semiconductor thin film resistance measuring method and a semiconductor thin film resistance measuring apparatus using the same, and more particularly, a method for measuring the thin film resistance of a semiconductor thin film by the optical current formed in the semiconductor thin film by the light irradiated to the semiconductor thin film; The present invention relates to a semiconductor thin film resistance measuring apparatus using the same.
일반적으로, "반도체 박막(semiconductor film)"은 외부로부터 (+) 극성을 갖는 강한 전기장이 가해질 경우 도체 특성을 갖고, 외부로부터 (+) 극성을 갖는 전기장이 중단될 경우 부도체 특성을 갖는 박막을 의미한다. 이와 같은 반도체 박막은 박막 형태의 다이오드 및 스위칭 소자로써 사용되는 박막 트랜지스터의 채널층으로 주로 사용된다.In general, a "semiconductor film" means a thin film having conductor characteristics when a strong electric field having a positive polarity is applied from the outside and having a non-conducting characteristic when an electric field having a positive polarity from the outside is interrupted. do. Such a semiconductor thin film is mainly used as a channel layer of a thin film transistor used as a thin film type diode and a switching element.
이와 같은 특성을 갖는 반도체 박막은 아몰퍼스 실리콘, 폴리 실리콘 및 단결정 실리콘으로 구현할 수 있다. 이들 중, 전기적 특성은 단결정 실리콘이 가장 우수하며, 폴리 실리콘 및 아몰퍼스 실리콘의 순서를 갖는다.The semiconductor thin film having such characteristics may be implemented with amorphous silicon, polysilicon, and single crystal silicon. Among them, the electrical properties are the best with single crystal silicon, and have the order of polysilicon and amorphous silicon.
즉, 매우 뛰어난 동작 특성을 갖는 박막 트랜지스터 또는 박막 다이오드를 제작하기 위해서는 전기적 특성이 우수한 폴리 실리콘 또는 단결정 실리콘을 사용한다.That is, in order to fabricate a thin film transistor or a thin film diode having very excellent operating characteristics, polysilicon or single crystal silicon having excellent electrical characteristics is used.
그러나, 아몰퍼스 실리콘에 비하여 전기적 특성이 우수한 폴리 실리콘 또는 단결정 실리콘을 사용하는 박막 트랜지스터를 제작하기 위해서는 매우 높은 공정 온도가 요구된다.However, very high process temperatures are required to fabricate thin film transistors using polysilicon or single crystal silicon, which have superior electrical properties as compared to amorphous silicon.
이와 같은 이유로 폴리 실리콘 또는 단결정 실리콘이 사용된 박막 트랜지스터는 최근 급속한 개발이 진행되고 있는 액정표시장치에서와 같이 융점이 낮은 유리 기판 상에서 제조하기 매우 어려운 문제점을 갖는다.For this reason, a thin film transistor using polysilicon or single crystal silicon has a problem that it is very difficult to manufacture on a glass substrate having a low melting point as in a liquid crystal display device which has been rapidly developed recently.
반면, 아몰퍼스 실리콘의 경우 전기적 특성은 폴리 실리콘 및 단결정 실리콘에 비하여 좋지 않지만 낮은 공정 온도, 예를 들면, 유리의 용융점 아래에서 박막형태로 구현이 가능한 장점을 갖는다. 최근에는 공정 온도가 낮은 아몰퍼스 실리콘의 전기적 특성을 보다 향상시키기 위해서 아몰퍼스 실리콘에 n+이온을 이온 주입한 n+아몰퍼스 실리콘이 개발된 바 있다.On the other hand, in the case of amorphous silicon, the electrical property is not as good as that of polysilicon and single crystal silicon, but has an advantage that it can be realized in a thin film form at a low process temperature, for example, below the melting point of glass. Recently, a process temperature of n + amorphous silicon by implanting ions into the n + amorphous silicon in order to improve the electrical properties of amorphous silicon low development bar.
실제 이와 같은 특성을 갖는 아몰퍼스 실리콘으로 박막 다이오드 또는 박막 트랜지스터를 제작할 때 아몰퍼스 실리콘의 저항은 매우 중요하다. 예를 들어, 아몰퍼스 실리콘의 저항이 허용치보다 높을 경우, 지정된 전기장이 가해지더라도 박막 트랜지스터가 작동하지 않을 수 있고, 아몰퍼스 실리콘의 저항이 허용치보다 낮을 경우, 지정된 전기장보다 낮은 전기장이 가해지더라도 박막 트랜지스터가 오작동 될 수 있다.In fact, the resistance of amorphous silicon is very important when fabricating a thin film diode or a thin film transistor with amorphous silicon having such characteristics. For example, if the resistance of amorphous silicon is higher than the allowable value, the thin film transistor may not operate even if the specified electric field is applied. If the resistance of amorphous silicon is lower than the allowable value, the thin film transistor may malfunction even if an electric field lower than the specified electric field is applied. Can be.
따라서, 아몰퍼스 실리콘으로 박막을 형성한 후, 아몰퍼스 실리콘 박막의 박막 저항이 얼마인지를 측정하는 것은 매우 중요하다. 이때, 아몰퍼스 실리콘의 박막 저항은 단위 면적 당 1014Ω정도이다.Therefore, after forming a thin film from amorphous silicon, it is very important to measure what the thin film resistance of an amorphous silicon thin film is. At this time, the thin film resistance of amorphous silicon is about 10 14 Ω per unit area.
지금까지 널리 알려진 반도체 박막 저항 측정 방법은 4 포인트 프로브 방식(4 point probe type)이 대표적이다. 첨부된 도 1에는 4 포인트 프로브 방식으로 반도체 박막의 저항을 측정하는 종래 반도체 박막 저항 측정장치가 개념적으로 도시되어 있다.A well-known method for measuring semiconductor thin film resistance so far is a four point probe type. 1 is a conceptual diagram illustrating a conventional semiconductor thin film resistance measuring apparatus for measuring the resistance of a semiconductor thin film by a 4-point probe method.
4 포인트 프로브 방식에 의한 반도체 박막 저항 측정장치(100)는 일정한 간격으로 고정된 4 개의 제 1 프로브(10), 제 2 프로브(20), 제 3 프로브(30) 및 제 4 프로브(40)들을 갖는다. 이 제 1 내지 제 4 프로브(10, 20, 30, 40)의 간격은 일반적으로 1mm이다. 이때, 제 1 내지 제 4 프로브(10, 20, 30, 40)들 중 안쪽에는 제 2 프로브(20) 및 제 3 프로브(30)가 배치된다.The semiconductor thin film resistance measuring apparatus 100 using the four-point probe method includes four first probes 10, second probes 20, third probes 30, and fourth probes 40 fixed at regular intervals. Have The spacing of these first to fourth probes 10, 20, 30, 40 is generally 1 mm. In this case, the second probe 20 and the third probe 30 are disposed inside the first to fourth probes 10, 20, 30, and 40.
이때, 미설명 도면부호 1은 반도체 박막이고, 미설명 도면부호 3은 반도체 박막이 형성된 베이스 기판이다.In this case, reference numeral 1 denotes a semiconductor thin film, and reference numeral 3 denotes a base substrate on which a semiconductor thin film is formed.
반면, 바깥쪽에 위치한 제 1 프로브(10) 및 제 4 프로브(40)는 반도체 박막(1)중 제 1 프로브(10) 및 제 4 프로브(40) 사이에 지정된 전류를 인가한다.On the other hand, the first probe 10 and the fourth probe 40 positioned outside apply a specified current between the first probe 10 and the fourth probe 40 of the semiconductor thin film 1.
이를 구현하기 위하여, 제 2 프로브(20) 및 제 3 프로브(30)에는 전압을 측정하는 전압측정장치(50)가 연결되고, 제 1 프로브(10) 및 제 4 프로브(40)에는 지정된 전류가 인가될 수 있도록 전원 인가 장치(60)가 연결된다.In order to implement this, a voltage measuring device 50 for measuring a voltage is connected to the second probe 20 and the third probe 30, and a specified current is supplied to the first probe 10 and the fourth probe 40. The power applying device 60 is connected so that it can be applied.
결국, 전압, 전류 및 저항의 관계에 따라서 반도체 박막(1)에 흐르는 전류의 세기 및 측정된 전압에 의하여 반도체 박막(1)의 저항을 정밀하게 산출할 수 있다.As a result, the resistance of the semiconductor thin film 1 can be accurately calculated by the intensity of the current flowing through the semiconductor thin film 1 and the measured voltage according to the relationship between the voltage, the current, and the resistance.
이와 같은 종래 4 포인트 프로브 방식을 이용한 반도체 박막 저항 측정 장치의 측정 범위는 수 mΩ에서 1011Ω정도이다. 이와 같은 측정 한계는 프로브와 전압측정장치의 임피던스에 의하여 결정된다.The measurement range of the semiconductor thin film resistance measuring apparatus using the conventional four-point probe method is about a few mΩ to about 10 11 Ω. This measurement limit is determined by the impedance of the probe and the voltage measurement device.
그러나, 반도체 박막 중 하나인 아몰퍼스 실리콘은 박막 저항이 통상 1014Ω이상이기 때문에 실제 4 포인트 프로브 방식을 사용하여 아몰퍼스 실리콘의 박막 저항을 측정하기 매우 어려움으로 4 포인트 프로브 방식은 아몰퍼스 실리콘 보다 박막 저항이 낮은 n+아몰퍼스 실리콘을 측정하는데 주로 사용된다.However, amorphous silicon, one of the semiconductor thin films, has a thin film resistance of more than 10 14 Ω. Therefore, it is very difficult to measure the thin film resistance of amorphous silicon using a real 4-point probe method. It is mainly used to measure low n + amorphous silicon.
4 포인트 프로브 방식으로 저항을 측정하기 어려운 아몰퍼스 실리콘의 저항은 전압, 전류를 인가하는 C-V 메타(Capacitance-Voltage meter)를 이용하여 측정된다. 이때, C-V 메타를 이용하여 아몰퍼스 실리콘의 저항을 측정하기 위해서는 아몰퍼스 실리콘의 표면에 수은을 처리한 콘택부를 형성한 후 아몰퍼스 실리콘의 저항을 측정한다.The resistance of amorphous silicon, which is difficult to measure the resistance by a four-point probe method, is measured using a C-V capacitance-voltage meter (C-V meta) that applies voltage and current. In this case, in order to measure the resistance of amorphous silicon using C-V meta, a contact portion treated with mercury is formed on the surface of the amorphous silicon, and then the resistance of the amorphous silicon is measured.
이와 같은 C-V 메타를 이용할 경우, 측정된 저항 값의 신뢰성은 높지만 수은 처리로 인하여 시료를 사용하기 어려우며, 시료의 전체에 걸쳐 저항의 분포를 알기 어려운 또 다른 문제점을 갖는다.In the case of using the C-V meta, the reliability of the measured resistance value is high, but it is difficult to use the sample due to mercury treatment, and there is another problem that it is difficult to know the distribution of resistance throughout the sample.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 아몰퍼스 실리콘 박막에 광 전류를 형성하여 아몰퍼스 실리콘 박막의 저항 값을 측정할 수 있도록 한 반도체 박막 저항 측정 방법을 제공함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and a first object of the present invention is to provide a semiconductor thin film resistance measuring method capable of measuring a resistance value of an amorphous silicon thin film by forming a photocurrent in the amorphous silicon thin film. have.
본 발명의 제 2 목적은 아몰퍼스 실리콘 박막에 광 전류를 형성하여 아몰퍼스 실리콘 박막의 저항 값을 측정할 수 있도록 한 반도체 박막 저항 측정 장치를 제공함에 있다.A second object of the present invention is to provide a semiconductor thin film resistance measuring apparatus capable of measuring a resistance value of an amorphous silicon thin film by forming a photocurrent in the amorphous silicon thin film.
도 1은 종래 4 포인트 프로브 방식 반도체 박막 저항 장치의 일부를 도시한 개념도이다.1 is a conceptual diagram showing a part of a conventional four-point probe type semiconductor thin film resistor device.
도 2는 본 발명의 일실시예에 의한 반도체 박막 저항 측정 장치의 블록도이다.2 is a block diagram of a semiconductor thin film resistance measuring apparatus according to an embodiment of the present invention.
도 3은 본 발명의 일실시예에 의한 프로브 하우징을 도시한 개념도이다.3 is a conceptual diagram illustrating a probe housing according to an embodiment of the present invention.
도 4는 본 발명의 일실시예에 의한 반도체 박막 저항 측정 장치의 단면도이다.4 is a cross-sectional view of a semiconductor thin film resistance measuring apparatus according to an exemplary embodiment of the present invention.
도 5는 본 발명의 다른 실시예에 의한 반도체 박막 저항 측정 장치의 단면도이다.5 is a cross-sectional view of a semiconductor thin film resistance measuring apparatus according to another exemplary embodiment of the present invention.
이와 같은 본 발명의 제 1 목적을 구현하기 위한 반도체 박막 저항 측정 방법은 광에 의하여 광 전류가 발생하는 반도체 박막 시료의 제 1 위치 및 제 2 위치가 포함되도록 측정용 광을 조사하여 반도체 박막 시료에 기 설정된 광 전류를 발생시키는 단계, 제 1 위치 및 제 2 위치 사이에 측정용 전류를 인가하는 단계, 제 1 위치 및 제 2 위치의 사이에 해당하는 제 3 위치 및 제 4 위치에서 전압을 측정하는 단계 및 측정용 전류 및 측정된 전압에 의하여 반도체 박막 시료의 저항을 산출한다.The semiconductor thin film resistance measuring method for implementing the first object of the present invention is irradiated with the measurement light so that the first position and the second position of the semiconductor thin film sample in which the photocurrent is generated by light to the semiconductor thin film sample Generating a preset photocurrent, applying a current for measurement between the first position and the second position, measuring voltage at a third position and a fourth position corresponding between the first position and the second position The resistance of the semiconductor thin film sample is calculated by the step and the measurement current and the measured voltage.
또한, 본 발명의 제 2 목적을 구현하기 위한 반도체 박막 저항 측정 장치는 내부에 수납공간을 갖는 하우징, 하우징에 설치되며, 광에 의하여 광 전류가 발생하는 반도체 박막 시료의 제 1 위치 및 제 2 위치가 포함되도록 광을 조사하여 반도체 박막 시료에 광 전류를 발생시키는 광 전류 발생 장치, 하우징에 설치되며, 제 1 위치 및 제 2 위치 사이에 측정용 전류를 인가하는 전류인가장치, 하우징에 설치되며, 제 1 위치 및 제 2 위치의 사이인 제 3 위치 및 제 4 위치에서 전압을 측정하는 전압측정 장치, 전류 및 측정된 전압에 의하여 반도체 박막 시료의 저항을 산출하는 전압 산출 수단 및 광 전류 발생 장치, 상기 전류인가장치, 상기 전압 산출 장치를 제어하는 제어 유닛을 포함한다.In addition, the semiconductor thin film resistance measuring apparatus for implementing the second object of the present invention is installed in the housing, the housing having a storage space therein, the first position and the second position of the semiconductor thin film sample in which photocurrent is generated by light Is installed in the photocurrent generator for generating a photocurrent to the semiconductor thin film sample by irradiating light so as to include a, a current applying device for applying a current for measurement between the first position and the second position, the housing, A voltage measuring device for measuring a voltage at a third position and a fourth position between the first position and the second position, a voltage calculating means for calculating a resistance of the semiconductor thin film sample by the current and the measured voltage, and a photocurrent generator; And a control unit for controlling the current application device and the voltage calculation device.
이하, 본 발명의 바람직한 일실시예에 의한 반도체 박막 저항 측정 방법 및 박막 저항 측정 장치의 구성, 구성에 따른 독특한 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a unique operation and effects of the semiconductor thin film resistance measuring method and the thin film resistance measuring apparatus according to the preferred embodiment of the present invention will be described with reference to the accompanying drawings.
이하, 반도체 박막 저항 측정 방법을 설명한 후, 반도체 박막 저항 측정 장치를 설명하기로 한다.Hereinafter, after describing the semiconductor thin film resistance measuring method, a semiconductor thin film resistance measuring apparatus will be described.
먼저, 선행 공정으로 화학 기상 증착 등의 반도체 박막 형성 공정에 의하여 기판에 아몰퍼스 실리콘 박막 시료를 형성하는 공정이 수행된다. 물론, 실제 제품에 적용될 기판에 형성된 아몰퍼스 실리콘 박막 역시 측정 가능함으로 이를 사용하여도 무방하다.First, a process of forming an amorphous silicon thin film sample on a substrate is performed by a semiconductor thin film forming process such as chemical vapor deposition as a prior step. Of course, the amorphous silicon thin film formed on the substrate to be applied to the actual product can also be used as it can be measured.
측정될 아몰퍼스 실리콘 박막 시료가 준비된 상태에서 아몰퍼스 실리콘 박막 시료중 임의의 제 1 위치 및 제 1 위치에 대하여 소정 거리 이격된 곳에 형성된 제 2 위치가 포함된 영역에 광 전류를 발생시키는 단계가 수행된다.In the state where the amorphous silicon thin film sample to be measured is prepared, generating a photocurrent in an area including an arbitrary first position and a second position formed at a predetermined distance apart from the first position in the amorphous silicon thin film sample.
아몰퍼스 실리콘 박막 시료의 제 1 위치 및 제 2 위치가 포함된 영역에 광 전류를 발생시키는 단계는 보다 구체적으로 다시 측정 부위에 도달하는 외부광을 차단하는 단계 및 외부광이 차단된 상태에서 아몰퍼스 실리콘 박막 시료의 제 1 위치 및 제 2 위치가 포함된 영역에 일정한 조도를 갖는 광을 주사하는 단계로 이루어진다.The generating of the photocurrent in the region including the first position and the second position of the amorphous silicon thin film sample may more particularly include blocking external light reaching the measurement site again and removing the amorphous silicon thin film while the external light is blocked. And scanning light having a constant illuminance in the region including the first position and the second position of the sample.
이처럼 아몰퍼스 실리콘 박막에 광 전류를 발생시키는 단계에서 외부광을 차단하는 것은 외부광이 아몰퍼스 실리콘 박막에 도달할 경우 외부광에 의하여 광 전류의 세기가 달라지고 이로 인해 이후 측정될 전압이 가변 될 수 있기 때문이다.As described above, blocking the external light in the step of generating the photocurrent in the amorphous silicon thin film may cause the intensity of the light current to be changed by the external light when the external light reaches the amorphous silicon thin film, thereby changing the voltage to be measured later. Because.
이때, 외부광을 차단한 상태에서 아몰퍼스 실리콘 박막 시료에 공급되는 광은 조도가 항상 일정하며 국부적으로 집중 조명이 가능하도록 한다.At this time, the light supplied to the amorphous silicon thin film sample in a state in which the external light is blocked so that the illuminance is always constant and localized illumination is possible.
한편, 아몰퍼스 실리콘 박막의 제 1 위치 및 제 2 위치가 포함된 영역에 광 전류를 발생시킨 상태에서 아몰퍼스 실리콘 박막의 제 1 위치에서 제 2 위치를 향하는 방향으로 측정용 전류를 인가하는 단계가 수행된다.Meanwhile, a step of applying a measurement current in a direction from the first position to the second position of the amorphous silicon thin film while generating a photocurrent in a region including the first position and the second position of the amorphous silicon thin film is performed. .
아몰퍼스 실리콘 박막의 제 1 위치로부터 제 2 위치를 향하는 방향으로 전류를 인가한 상태에서 제 1 위치 및 제 2 위치의 사이에 해당하는 제 3 위치 및 제 4 위치에서는 전압을 측정하는 단계가 수행된다.In a state where a current is applied in a direction from the first position to the second position of the amorphous silicon thin film, a step of measuring a voltage is performed at third and fourth positions corresponding to the first and second positions.
이처럼 제 3 위치 및 제 4 위치에서 전압이 측정된 상태에서 전압, 전류 및저항의 관계에 의하여 박막의 저항을 산출하는 단계가 연이어 수행된다.As described above, the step of calculating the resistance of the thin film by the relationship between the voltage, the current, and the resistance in the state where the voltage is measured at the third position and the fourth position is sequentially performed.
이와 같은 방법에 의하여 측정된 박막의 저항 값은 광 전류에 의하여 영향 받아 광이 전혀 없는 곳에서 산출된 저항 값과 다소 다르다. 그러나, 이와 같은 방법은 액정표시장치에서와 같이 광을 필요로 하는 곳에 사용되는 박막 트랜지스터의 채널층으로 사용되는 아몰퍼스 실리콘의 저항을 측정하는데 특히 유용하게 사용될 수 있다.The resistance value of the thin film measured by this method is somewhat different from the resistance value calculated in the absence of light at all due to the influence of photocurrent. However, such a method may be particularly useful for measuring the resistance of amorphous silicon used as a channel layer of a thin film transistor used in a place requiring light, such as in a liquid crystal display.
이하, 첨부된 도면을 참조하여 반도체 박막 저항 측정 장치를 첨부된 도면을 참조하여 설명하면 다음과 같다. 첨부된 도 2에는 본 발명의 일실시예에 의한 반도체 박막 저항 측정 장치의 구성을 나타낸 개념도가 도시되어 있다.Hereinafter, a semiconductor thin film resistance measuring apparatus will be described with reference to the accompanying drawings. 2 is a conceptual diagram showing the configuration of a semiconductor thin film resistance measuring apparatus according to an embodiment of the present invention.
첨부된 도 2 또는 도 3을 참조하면, 반도체 박막 저항 측정 장치(900)는 다시 제어 유닛(200), 프로브 전류인가 장치(400)와 전압 측정 장치(300), 프로브가 설치된 프로브 하우징(500, 도 3 참조), 광 전류 발생 유닛(600), 데이터 저장 유닛(700) 및 데이터 처리 유닛(800)으로 구성된다.Referring to FIG. 2 or FIG. 3, the semiconductor thin film resistance measuring apparatus 900 is again a control unit 200, a probe current applying device 400, a voltage measuring device 300, and a probe housing 500 in which a probe is installed. 3), a photocurrent generating unit 600, a data storage unit 700, and a data processing unit 800.
이때, 제어 유닛(200)과 프로브 전류인가 장치(400), 전압 측정 장치(300), 광 전류 발생 유닛(600), 데이터 저장 유닛(700), 데이터 처리 유닛(800)은 데이터 버스(210)에 의해서 데이터가 입출입 되고, 컨트롤 버스(220)에 의하여 제어 신호가 입출입 된다.In this case, the control unit 200, the probe current applying device 400, the voltage measuring device 300, the photocurrent generating unit 600, the data storage unit 700, and the data processing unit 800 are the data bus 210. Data is input and output by the control bus, and the control signal is input and output by the control bus 220.
이들 중 데이터 저장 유닛(700)은 반도체 박막에 인가된 전류의 세기, 측정된 전압의 크기 및 연산 프로그램을 포함하며, 데이터 처리 유닛(800)은 데이터 저장 유닛(700)에 저장된 전류 데이터 및 전압 데이터에 의하여 반도체 박막의 저항을 산출하는 역할을 한다. 이때, 반도체 박막은 일실시예로 광에 의하여 광 전류가 발생하는 아몰퍼스 실리콘 박막이다.Among them, the data storage unit 700 includes the strength of the current applied to the semiconductor thin film, the magnitude of the measured voltage, and a calculation program. The data processing unit 800 includes the current data and the voltage data stored in the data storage unit 700. Thereby calculating the resistance of the semiconductor thin film. At this time, the semiconductor thin film is an amorphous silicon thin film in which a photocurrent is generated by light in one embodiment.
첨부된 도 3에는 프로브 전류인가 장치(400)로부터 공급된 전류를 반도체 박막에 인가 및 반도체 박막의 전압을 측정하는 프로브 하우징(500)이 도시되어 있다.FIG. 3 shows a probe housing 500 for applying a current supplied from the probe current applying device 400 to the semiconductor thin film and measuring the voltage of the semiconductor thin film.
프로브 하우징(500)은 속이 빈 파이프 형상을 갖으며, 단부에는 다시 제 1 프로브 결합공(510), 제 2 프로브 결합공(520), 제 3 프로브 결합공(530) 및 제 4 프로브 결합공(540)이 형성된다. 한편, 프로브 하우징(500)에는 반도체 박막에 입사되는 외부광을 차단하는 외부광 차단 캡(550)이 형성된다.The probe housing 500 has a hollow pipe shape, and at the end thereof, the first probe coupling hole 510, the second probe coupling hole 520, the third probe coupling hole 530, and the fourth probe coupling hole ( 540 is formed. On the other hand, the probe housing 500 is formed with an external light blocking cap 550 to block external light incident on the semiconductor thin film.
한편, 프로브 전류 측정 장치(400)는 다시 도 4에 도시된 바와 같이 제 1 프로브(410), 제 2 프로브(420) 및 전류인가장치(430)로 구성된다. 이때, 전류인가장치(430)는 제 1 프로브(410)로부터 제 2 프로브(420)로 측정용 전류의 흐름이 발생하도록 하는 역할을 한다.Meanwhile, as illustrated in FIG. 4, the probe current measuring apparatus 400 may include a first probe 410, a second probe 420, and a current applying device 430. In this case, the current applying device 430 serves to generate a flow of the measurement current from the first probe 410 to the second probe 420.
이와 같은 구성을 갖는 프로브 전류 측정 장치(400)의 제 1 프로브(410)는 다시 프로브 하우징(500)의 제 1 프로브 결합공(510)에 결합되어 프로브 하우징(500)의 외부로 돌출 된다. 제 2 프로브(420)는 다시 프로브 하우징(500)의 제 2 프로브 결합공(520)에 결합되어 프로브 하우징(500)의 외부로 돌출 된다.The first probe 410 of the probe current measuring device 400 having such a configuration is again coupled to the first probe coupling hole 510 of the probe housing 500 to protrude out of the probe housing 500. The second probe 420 is again coupled to the second probe coupling hole 520 of the probe housing 500 to protrude out of the probe housing 500.
한편, 전압 측정 장치(300)는 다시 도 4에 도시된 바와 같이 제 3 프로브(310), 제 4 프로브(320) 및 전압 측정기(330)로 구성된다.On the other hand, the voltage measuring device 300 is composed of a third probe 310, the fourth probe 320 and the voltage meter 330 as shown in FIG.
제 3 프로브(310)는 다시 프로브 하우징(500)의 제 3 프로브 결합공(530)에결합되고, 제 4 프로브(320)는 다시 프로브 하우징(500)의 제 4 프로브 결합공(540)에 결합된다. 이때, 제 3 프로브(310) 및 제 4 프로브(320), 제 1 프로브(410) 및 제 2 프로브(420)의 높이는 모두 동일하게 세팅된다.The third probe 310 is again coupled to the third probe coupling hole 530 of the probe housing 500, and the fourth probe 320 is again coupled to the fourth probe coupling hole 540 of the probe housing 500. do. In this case, the heights of the third probe 310 and the fourth probe 320, the first probe 410, and the second probe 420 are all set the same.
한편, 프로브 하우징(500)의 단부 부분에 형성된 외부광 차단 캡(550)은 도 3 또는 도 4에 도시된 바와 같이 외부광이 도면부호 120으로 도시된 반도체 박막에 도달되는 것을 차단하도록 오목한 볼(bowl) 형상으로 형성된다. 이때, 반도체 박막은 일실시예로 아몰퍼스 실리콘 박막이다. 또한, 미설명 도면부호 130은 반도체 박막이 형성된 기판이다.On the other hand, the external light blocking cap 550 formed on the end portion of the probe housing 500 is a concave ball (block 3) to block external light from reaching the semiconductor thin film shown by reference numeral 120 as shown in FIG. bowl) is formed. At this time, the semiconductor thin film is an amorphous silicon thin film in one embodiment. In addition, reference numeral 130 is a substrate on which a semiconductor thin film is formed.
한편, 광 전류 발생 유닛(600)은 다시 광을 발생시키는 광 발생 유닛(미도시) 및 광 발생 유닛에서 발생한 광을 전송하는 매개체인 광섬유(610)로 구성된다.On the other hand, the photocurrent generating unit 600 is composed of a light generating unit (not shown) for generating light again and the optical fiber 610 which is a medium for transmitting the light generated in the light generating unit.
이때, 광섬유(610)를 사용하는 것은 일정한 조도를 갖는 광을 반도체 박막(120)에 공급할 수 있도록 함과 동시에 물론 좁은 면적에 국부적으로 공급할 수 있도록 하기 위함이다.In this case, the use of the optical fiber 610 is to be able to supply light having a constant illuminance to the semiconductor thin film 120 and at the same time to be locally supplied to a narrow area.
일실시예로, 이와 같은 역할을 수행하는 광섬유(610)의 단부는 외부광 차단 캡(550)에 형성된 관통공(555)을 통하여 외부광 차단 캡(550)의 내부 중 지정된 위치에 설치된다.In one embodiment, the end of the optical fiber 610 to perform such a role is installed at a designated position of the interior of the external light blocking cap 550 through the through hole 555 formed in the external light blocking cap 550.
이와 달리 광섬유(610)는 도 5에 도시된 바와 같이 프로브 하우징(500)을 통하여 반도체 박막(120)에 공급될 수 있다. 이를 구현하기 위해서 일실시예로 프로브 하우징(500) 중 제 2 프로브(310)와 제 3 프로브(320)의 사이에는 광섬유 삽입홀(560)이 형성되고, 광섬유 삽입홀(560)에는 광섬유(610)가 삽입되어 반도체박막(120)에 광을 공급한다.Alternatively, the optical fiber 610 may be supplied to the semiconductor thin film 120 through the probe housing 500 as shown in FIG. In order to implement this, an optical fiber insertion hole 560 is formed between the second probe 310 and the third probe 320 of the probe housing 500, and the optical fiber 610 is formed in the optical fiber insertion hole 560. ) Is inserted to supply light to the semiconductor thin film 120.
<표 1>은 C-V 방식 및 본 발명에 의한 방법 및 장치로 두께 4000Å을 갖는 아몰퍼스 실리콘 박막의 저항을 측정한 것이다.<Table 1> measures the resistance of the amorphous silicon thin film which has a thickness of 4000 kPa by the C-V system and the method and apparatus by this invention.
실험 조건을 동일하게 하기 위하여 C-V 방식에서도 아몰퍼스 실리콘에 광 전류를 발생시킨 상태에서 측정하였고, 본 발명에서는 4 회 반복하여 사용하였다.In order to make the experimental conditions the same, the photocurrent was measured in the amorphous silicon in the C-V method, and in the present invention, it was used four times.
실험 결과 표 1에 도시된 바와 같이 C-V 방식과 본 발명에 있어서 아몰퍼스 박막의 저항이 거의 유사하게 측정되었다.Experimental results As shown in Table 1, the resistance of the amorphous thin film in the C-V method and the present invention was measured almost similarly.
앞서 설명한 바에 의하면, 저항이 1011Ω이상으로 매우 높은 반도체 박막, 예를 들면 아몰퍼스 실리콘 박막에 광을 조사하여 아몰퍼스 실리콘 박막에 지정된 광 전류가 흐르도록 하여 아몰퍼스 실리콘 박막의 저항을 측정할 수 있도록 하는 효과를 갖는다.As described above, the semiconductor thin film having a high resistance of 10 11 Ω or more, for example, an amorphous silicon thin film, is irradiated with light so that a specified light current flows in the amorphous silicon thin film so that the resistance of the amorphous silicon thin film can be measured. Has an effect.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the present invention.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020025528A KR100828505B1 (en) | 2002-05-09 | 2002-05-09 | Semiconductor thin film resistance measuring method and semiconductor thin film resistance measuring device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020025528A KR100828505B1 (en) | 2002-05-09 | 2002-05-09 | Semiconductor thin film resistance measuring method and semiconductor thin film resistance measuring device using same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030087677A true KR20030087677A (en) | 2003-11-15 |
| KR100828505B1 KR100828505B1 (en) | 2008-05-13 |
Family
ID=32382138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020025528A Expired - Fee Related KR100828505B1 (en) | 2002-05-09 | 2002-05-09 | Semiconductor thin film resistance measuring method and semiconductor thin film resistance measuring device using same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100828505B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9464991B2 (en) | 2013-06-04 | 2016-10-11 | Samsung Display Co., Ltd. | Method for inspecting polysilicon layer |
| CN111141784A (en) * | 2018-11-05 | 2020-05-12 | 亚威科股份有限公司 | Oxide semiconductor thin film detection device and oxide semiconductor thin film detection method |
| CN112824883A (en) * | 2019-11-21 | 2021-05-21 | 亚威科股份有限公司 | Oxide semiconductor thin film testing device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102202198B1 (en) * | 2019-06-20 | 2021-01-13 | 주식회사 아바코 | Apparatus and Method for Testing Oxide Semiconductor Thin Film |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442297A (en) * | 1994-06-30 | 1995-08-15 | International Business Machines Corporation | Contactless sheet resistance measurement method and apparatus |
| JPH1187451A (en) * | 1997-09-08 | 1999-03-30 | Mitsubishi Electric Corp | Semiconductor device inspection method and semiconductor device inspection device |
| JP2001221819A (en) * | 2000-02-08 | 2001-08-17 | Mitsubishi Rayon Co Ltd | Method and apparatus for measuring electric resistance of conductive fiber |
-
2002
- 2002-05-09 KR KR1020020025528A patent/KR100828505B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9464991B2 (en) | 2013-06-04 | 2016-10-11 | Samsung Display Co., Ltd. | Method for inspecting polysilicon layer |
| CN111141784A (en) * | 2018-11-05 | 2020-05-12 | 亚威科股份有限公司 | Oxide semiconductor thin film detection device and oxide semiconductor thin film detection method |
| CN111141784B (en) * | 2018-11-05 | 2022-08-02 | 亚威科股份有限公司 | Oxide semiconductor thin film detection device and oxide semiconductor thin film detection method |
| CN112824883A (en) * | 2019-11-21 | 2021-05-21 | 亚威科股份有限公司 | Oxide semiconductor thin film testing device |
| CN112824883B (en) * | 2019-11-21 | 2024-07-16 | 亚威科股份有限公司 | Oxide semiconductor film testing device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100828505B1 (en) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661408A (en) | Real-time in-line testing of semiconductor wafers | |
| US7893703B2 (en) | Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer | |
| Schroder | Contactless surface charge semiconductor characterization | |
| US5977788A (en) | Elevated temperature measurement of the minority carrier lifetime in the depletion layer of a semiconductor wafer | |
| JPH07240447A (en) | Semiconductor wafer testing device and its method | |
| US6911350B2 (en) | Real-time in-line testing of semiconductor wafers | |
| US20030037590A1 (en) | Method of self-testing a semiconductor chemical gas sensor including an embedded temperature sensor | |
| US7403023B2 (en) | Apparatus and method of measuring defects in an ion implanted wafer by heating the wafer to a treatment temperature and time to substantially stabilize interstitial defect migration while leaving the vacancy defects substantially unaltered. | |
| KR100828505B1 (en) | Semiconductor thin film resistance measuring method and semiconductor thin film resistance measuring device using same | |
| US20020055272A1 (en) | Method and apparatus for controlling material removal from a semiconductor substrate using induced current endpointing | |
| US7119569B2 (en) | Real-time in-line testing of semiconductor wafers | |
| US6066952A (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| JP2001267384A (en) | Measurement method of pseudo-mosfet | |
| KR100191347B1 (en) | Microwire Control Samples for Scanning Electron Microscopy in Semiconductor Processes | |
| KR200169585Y1 (en) | Temperature testing apparatus for semiconductor device | |
| JP2005331241A (en) | Conductive sample evaluation method and conductive sample evaluation apparatus | |
| KAPOOR | a Photocurrent Spectroscopic Method for Determination of Trapping State Distributions in Silicon-Dioxide Thin Films. | |
| JPH0521576A (en) | Liquid crystal analysis method of semiconductor | |
| Da Cunha | Processing and characterization of contacts on MBE-grown gallium nitride | |
| KR20040044725A (en) | Sample for measuring a resistance of lightly doped silicon and method for fabricating thereof | |
| Xu | Fluctuations and spatio-temporal chaos in electroconvection of nematic liquid crystals | |
| Ismet et al. | Boron diffusion in silicon using B+ solid source | |
| JP2004241571A (en) | Method of detecting defects in soi wafer box layer | |
| KR20030056703A (en) | Method for the probe test pad on the semiconductor | |
| JPH05113420A (en) | Semiconductor device testing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120416 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20130503 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20130503 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |