KR20030081594A - Method for growing Crystal of Nitride chemical semiconductor - Google Patents
Method for growing Crystal of Nitride chemical semiconductor Download PDFInfo
- Publication number
- KR20030081594A KR20030081594A KR1020020019903A KR20020019903A KR20030081594A KR 20030081594 A KR20030081594 A KR 20030081594A KR 1020020019903 A KR1020020019903 A KR 1020020019903A KR 20020019903 A KR20020019903 A KR 20020019903A KR 20030081594 A KR20030081594 A KR 20030081594A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- nitride
- window
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000013078 crystal Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000126 substance Substances 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000002109 crystal growth method Methods 0.000 claims description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 29
- 230000007547 defect Effects 0.000 description 19
- 239000010408 film Substances 0.000 description 18
- 229910002601 GaN Inorganic materials 0.000 description 17
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 230000035515 penetration Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001510 metal chloride Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
본 발명은 질화물 반도체의 결정 성장 방법에 관한 것으로서, 더욱 상세하게는 질화물 결정형과 같은 특정 형태의 마스크 패턴을 이용해 질화물 박막 전체의 결정 결함을 감소시키도록 한 질화물 반도체 결정 성장 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystal growth method of a nitride semiconductor, and more particularly, to a nitride semiconductor crystal growth method for reducing crystal defects in an entire nitride thin film by using a mask pattern of a specific type such as a nitride crystal form.
일반적으로 질화물 반도체 소자는 넓은 밴드 갭을 이용해 단파장 영역의 광을 낼 수 있는 광 소자에 응용될 수 있으며 높은 전자 포화 속도와 큰 항복 전압, 높은 열전도도 등의 우수한 특성으로 인해 고온, 고주파, 고전력 전자소자에의 응용을 위한 연구가 활발히 진행되고 있다.In general, nitride semiconductor devices can be applied to optical devices that can emit light in a short wavelength region using a wide band gap, and high temperature, high frequency, and high power electronics due to excellent characteristics such as high electron saturation speed, large breakdown voltage, and high thermal conductivity. Research for the application to the device is actively progressing.
종래에는 질화물 반도체 소자를 제작하기 위한 반도체 박막을 성장할 때 울츠(wurtzite) 구조의 성장에 적합하도록 이종 물질인 사파이어 기판 상부에 직접 성장을 하는 것이 일반적이었다.Conventionally, when growing a semiconductor thin film for fabricating a nitride semiconductor device, it was common to grow directly on top of a sapphire substrate, which is a heterogeneous material, to be suitable for growth of a wurtzite structure.
이는 사파이어 기판이 다른 기판에 비해 구하기 쉽고 기판 전처리 과정이 간단하며 질화물 반도체 성장시 고온에서 안정하다는 장점을 가지고 있기 때문이다.This is because the sapphire substrate has advantages of being easier to obtain than other substrates, simple process of substrate pretreatment, and stable at high temperature during nitride semiconductor growth.
하지만 질화물 반도체 박막과의 열팽창 계수 및 격자 상수에 있어 큰 차이를 가지고 있기 때문에 결정 결함을 감소시켜 고품위의 박막을 얻는 데는 근본적인 한계가 있다.However, since there is a big difference in the coefficient of thermal expansion and lattice constant with the nitride semiconductor thin film, there is a fundamental limitation in obtaining a high quality thin film by reducing crystal defects.
즉, 이종 기판 상부에 박막을 성장할 때 기판과 박막간의 열팽창 계수와 격자 상수에 있어서 차이가 나기 때문에 관통 전위 등의 결함이 많이 발생한다.In other words, when the thin film is grown on the dissimilar substrate, the thermal expansion coefficient and lattice constant between the substrate and the thin film are different, so that defects such as penetration dislocations are generated.
이를 위해 이종 기판과 질화물 반도체 박막사이에 완충막을 형성하여, 이종 기판에서 질화물 반도체 박막으로 관통 전위가 이동, 전파되는 구동력을 줄이는 방법과, 완충막에 큰 응력을 건 다음 열처리 과정을 통해 관통 전위 등의 결함을 외부로 제거해버리는 방법이 있지만 이러한 방법 역시 결함을 줄이는데는 한계가 있다.To this end, a buffer film is formed between the dissimilar substrate and the nitride semiconductor thin film to reduce the driving force through which the penetration potential is transferred and propagated from the dissimilar substrate to the nitride semiconductor thin film, and through the heat treatment process after applying a large stress to the buffer film. Although there are ways to remove the defects from the outside, these methods also have limitations in reducing the defects.
따라서 사파이어 기판 상부에 직접적으로 질화물 반도체 소자를 성장하지 않고, 먼저 광 소자의 후속 성장을 위한 모재로서의 일차적인 질화물 기판을 성장하는 것이 필요한데 이에 대한 연구가 현재 활발히 이루어지고 있다.Therefore, without growing a nitride semiconductor device directly on top of the sapphire substrate, it is necessary to first grow a first nitride substrate as a base material for subsequent growth of the optical device, and research on this is being actively conducted.
최근 펜디오 에피택시(Pendeoepitaxy)와 LEO(Lateral Epitaxial Overgrowth)라는 측면 성장 방법을 통해 결정 결함 밀도를 줄였다는 보고가 이루어지고 있는데, 이 두 가지 방법에 대해 간략히 설명한다.Recently, lateral growth methods such as Pendeoepitaxy and Lateral Epitaxial Overgrowth (LEO) have been reported to reduce the density of crystal defects. The two methods are briefly described.
먼저 펜디오 에피택시 방법을 도 1a 내지 도 1c를 참조하여 설명한다.First, the pendio epitaxy method will be described with reference to FIGS. 1A to 1C.
상기 펜디오 에피택시 방법은 우선 사파이어 기판(10) 상부에 질화물층(11)을 성장시키고(도 1a), 마스크 패턴을 형성한 후 그 질화물층과 사파이어의 일부까지 식각하여 스트라이프 형태의 질화물 패턴을 다수 형성한다(도 1b).In the Pendo epitaxy method, the nitride layer 11 is first grown on the sapphire substrate 10 (FIG. 1A), a mask pattern is formed, and then the nitride layer and a portion of the sapphire are etched to form a stripe-shaped nitride pattern. Many are formed (FIG. 1B).
이어 마스크 패턴을 제거하여 사파이어 기판(10)의 일부가 식각된 표면에서부터 질화물을 측면 결정 성장시키고, 성장시킨 질화물 결정이 합체(Coalescence)하여 결정 성장이 이루어진다(도 1c).Subsequently, the mask pattern is removed to grow nitrides laterally from the surface where a portion of the sapphire substrate 10 is etched, and the grown nitride crystals coalesce to form crystal growth (FIG. 1C).
이와 같이 펜디오 에피택시 방법은 질화물층을 다수의 스트라이프 형태로 형성한 후, 이 부분(Island)을 모재로 측면 성장이 이루어지도록 하는 방식이다.As described above, the Pendo epitaxy method forms a nitride layer in a plurality of stripe forms, and then laterally grows the substrate (Island) as a base material.
하지만 이러한 방법은 측면 성장이 일어난 부분의 결함 밀도는 낮지만 측면 성장의 모재가 되는 부분(Island)의 결함 밀도는 변화시킬 수 없다는 문제점이 있어 전체적인 평균 결함 밀도를 어느 이상 줄일 수 없으며, 또한 모재가 되는 부분(Island)의 결함이 많을 경우 측면 성장되는 부분의 결정성도 우수하지 못하게 된다.However, this method has a problem that the defect density at the side where the lateral growth occurs is low, but the defect density of the island which is the base material of the side growth cannot be changed, so that the overall average defect density cannot be reduced any more. If there are many defects of the part (Island), the crystallinity of the side-grown part is also not excellent.
다음으로는 LEO 성장법을 도 2a 내지 도 2c를 참조하여 설명한다.Next, the LEO growth method will be described with reference to FIGS. 2A to 2C.
상기 LEO성장법은 우선 이종 기판 상부(20)에 모재인 제 1 질화물 박막(21)을 성장하고, 성장한 제 1 질화갈륨 박막(21)의 상부에 유전막(22)으로 직선형의 반복적인 마스크 패턴을 증착한다(도 2a).In the LEO growth method, first, a first nitride thin film 21 as a base material is grown on a heterogeneous substrate 20, and a linear repetitive mask pattern is formed on the grown first gallium nitride thin film 21 with a dielectric film 22. Deposit (FIG. 2A).
마스크 패턴을 증착한 후에 제 2 질화물 박막을 기상 성장법 등으로 측면 성장시키면(도 2b), 마스크 패턴이 존재하지 않는 노출된 제 1 질화물 박막의 표면에서는 상방향으로 성장이 이루어지고, 상기 마스크 패턴에서는 측면 성장이 이루어지는데 이 때 관통 전위 등의 결함도 함께 성장되며 도 2b의 점선은 이러한 결함을 표시하고 있다.When the second nitride thin film is laterally grown by vapor phase growth or the like after the deposition of the mask pattern (FIG. 2B), growth is performed upward on the surface of the exposed first nitride thin film in which the mask pattern does not exist. In side growth, defects such as through dislocations are also grown, and a dotted line in FIG. 2B indicates such a defect.
이어 측면 성장한 질화물들간에 가로방향으로 합체가 이루어져 전체적으로 평탄한 표면을 갖는 제 2 질화물 박막이 형성된다(도 2c).Subsequently, the laterally grown nitrides are formed in the transverse direction to form a second nitride thin film having an overall flat surface (FIG. 2C).
이러한 LEO 성장법은 결함밀도가 작은 영역을 부분적으로 얻는데는 효과적이지만, 마스크 상부로 측면 성장하면서 마스크와의 반응에 의해 응력이 발생하고, 성장시 상기 도 2b에 도시한 바와 같이 관통 전위 등의 결함도 함께 성장된다.Although the LEO growth method is effective for partially obtaining a region having a small defect density, stress is generated by the reaction with the mask while growing laterally on the mask, and defects such as penetration dislocations as shown in FIG. Is also growing together.
따라서 마스크 패턴을 통해 측면 성장되는 부분은 결함 밀도가 감소하나 마스크 패턴으로 가려지지 않은 부분은 하부 모재인 제 1 질화물 박막의 결함이 그대로 전달되어 결정성이 우수하지 못하게 된다.Therefore, the portion of the side growth through the mask pattern decreases the defect density, but the portion of the first nitride thin film, which is the lower base material, is transferred as it is, so that the defect is not excellent in crystallinity.
아울러 국부적으로 결함 밀도가 높은 부분과 낮은 부분이 일정한 주기를 가지고 존재하게 되어 결함 밀도의 평균적 감소에 있어서도 어느 정도 한계가 있게 된다.In addition, the parts with high and low defect densities are present at regular intervals, so that there is a limit in the average reduction of the defect densities.
일본 도쿠시마 대학의 연구 결과에 의하면 질화물 박막 성장시 함께 성장되는 관통 전위가 비발광성 결합 센터로 작용하여 소자의 발광 효율을 저하시킨다는 것을 알 수 있는데, 도 3은 이러한 관통 전위와 발광 효율의 관계를 실험적으로 측정한 것으로, 정공 확산 길이를 50nm로 했을 때 n형 질화갈륨에서의 전위 밀도와 발광 효율의 관계를 측정한 도면이다.According to the research results of the University of Tokushima, Japan, it can be seen that the penetration potential that grows together when the nitride thin film grows acts as a non-luminescent bonding center, thereby lowering the luminous efficiency of the device. It is a figure which measured the relationship between the dislocation density and luminous efficiency in n-type gallium nitride when the hole diffusion length is 50 nm.
이에 도시한 바와 같이 전위 밀도가 108/cm-2일 때는 발광 효율이 0.5에 달하지만 전위밀도가 109/cm-2일때는 발광 효율이 0.95로 떨어진다.As shown in the figure, the luminous efficiency reaches 0.5 when the dislocation density is 10 8 / cm -2 , but the luminous efficiency drops to 0.95 when the dislocation density is 10 9 / cm -2 .
또한, 전위밀도가 1010/cm-2일때는 평균 전위 거리가 100nm에 해당하게 되는데 이는 평균 확산 길이의 두 배에 해당하는 것으로 모든 캐리어들이 그 전위에 도달할 수 있게 되면 발광 효율은 영으로 떨어진다는 것을 의미한다.In addition, when the dislocation density is 10 10 / cm -2, the average dislocation distance corresponds to 100 nm, which is twice the average diffusion length. When all the carriers can reach the dislocation, the emission efficiency drops to zero. Means that.
이러한 결과는 실제의 광 소자 제작에 있어서도 적용이 되는데, 전위 밀도가 109~ 1010cm-2정도의 결정질을 갖는 박막으로 발광 다이오드를 제작할 경우에 비해전위 밀도 108cm-2이하의 결정질을 갖는 박막으로 발광 다이오드를 제작했을 때 광 출력이 크게 개선됨을 알 수 있다.This result is also applied to the fabrication of the actual optical device, and compared with the case of manufacturing a light emitting diode with a thin film having a dislocation density of about 10 9 to 10 10 cm -2 , the crystalline having a dislocation density of 10 8 cm -2 or less It can be seen that the light output is greatly improved when the light emitting diode is manufactured from the thin film.
이와 같은 이유로 인해 질화물 박막의 전위 밀도를 낮추는 것이 중요하며 전위 밀도가 낮은 영역의 비율이 늘어날수록 전체 소자의 발광 효율은 개선된다.For this reason, it is important to lower the dislocation density of the nitride thin film, and as the ratio of the regions having lower dislocation densities increases, the luminous efficiency of the entire device is improved.
따라서 안정적이고 우수한 성능의 소자를 제작할 수 있도록 전위 밀도가 낮은 영역의 비율을 늘릴 수 있는 방법이 모색되어야만 한다.Therefore, it is necessary to find a way to increase the ratio of regions with low dislocation densities so that a stable and high-performance device can be manufactured.
이에 본 발명은 상기한 문제점을 해소시키기 위한 것으로, 질화물 결정 성장시 전위 밀도가 낮은 영역의 비율을 크게 늘려 소자의 발광 효율을 향상시키도록 한 질화물 반도체 결정 성장 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a nitride semiconductor crystal growth method for improving the light emitting efficiency of a device by greatly increasing the ratio of a region having a low dislocation density during nitride crystal growth.
이를 위해 본 발명은 이종 기판 상부에 제 1 질화물 반도체 층을 형성하고, 형성한 제 1 질화물 반도체층 상부에 마스크 재료를 도포하여 정삼각형 형상의 윈도우가 지그재그로 규칙적으로 다수 형성된 마스크 패턴을 이용해 질화물을 측면 성장시키도록 한다.To this end, the present invention forms a first nitride semiconductor layer on the dissimilar substrate, and a mask material is applied on the formed first nitride semiconductor layer, so that the surface of the nitride is formed using a mask pattern in which a regular number of regular triangular windows are zigzag-shaped. Let it grow.
그리고, 또 다른 본 발명은 이종 기판 상부에 질화물 반도체 층을 형성하고, 형성한 질화물 반도체 층과 기판의 일부를 식각하여 정삼각형의 윈도우가 규칙적으로 다수 형성된 질화물 패턴을 형성한 후 이를 이용해 질화물 반도체 결정을 성장시키도록 한다.Another embodiment of the present invention is to form a nitride semiconductor layer on the dissimilar substrate, the nitride semiconductor layer and a portion of the substrate are etched to form a nitride pattern in which a regular number of regular triangular windows are formed, and then use the nitride semiconductor crystal Let it grow.
도 1a 내지 도 1c는 일반적인 펜디오 에피택시(Pendeoepitaxy) 성장법에 따른 질화물 반도체 결정 성장의 공정 모식도이고,1A to 1C are process schematic diagrams of nitride semiconductor crystal growth according to a general peneoepitaxy growth method,
도 2a 내지 도 2c는 일반적인 LEO(Lateral Epitaxial Overgrowth)성장법에 따른 질화물 반도체 결정 성장의 공정 모식도이고,2A to 2C are process schematic diagrams of nitride semiconductor crystal growth according to a typical latent epitaxial overgrowth (LEO) growth method.
도 3은 질화물 반도체 결정 성장시 발생되는 관통 전위와 발광 효율의 관계를 실험적으로 측정한 도면이고,3 is an experimental measurement of the relationship between the penetration potential generated during the growth of nitride semiconductor crystals and the luminous efficiency.
도 4는 종래의 질화물 반도체 결정 성장시 사용되는 마스크 패턴을 도시한 도면이고,4 is a view showing a mask pattern used in the growth of a conventional nitride semiconductor crystal,
도 5는 본 발명의 질화물 반도체 결정 성장시 사용되는 마스크 패턴을 도시한 도면이고,5 is a view showing a mask pattern used in the growth of the nitride semiconductor crystal of the present invention,
도 6a는 기판 상부에 마스크 윈도우의 배치를 표시한 마스크 패턴의 일부 평면도이고,FIG. 6A is a partial plan view of a mask pattern showing an arrangement of a mask window on a substrate;
도 6b는 질화물 결정이 정육각형상으로 마스크 윈도우의 상부까지 측면 성장한 것을 보인 도면이고,6B is a view showing that the nitride crystals are laterally grown to the top of the mask window in a regular hexagonal shape.
도 6c는 정육각형의 질화물 결정이 인접하는 결정과 접촉해서 마스크를 다메우는 것을 보인 도면이다.FIG. 6C shows that regular hexagonal nitride crystals fill the mask in contact with adjacent crystals.
이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
먼저 본 발명을 LEO 성장법에 적용한 제 1 실시예에 관해 설명한다.First, the first embodiment to which the present invention is applied to the LEO growth method will be described.
<제 1 실시예><First Embodiment>
상기 제 1 실시예에서는 우선 이종 기판 상부에 염화물 기상 성장법(Halide Vapor Phase Epitaxy), 유기 금속 염화물 기상 성장법(Metal Organic Chloride Vapor Phase Epitaxy)나 유기 금속 기상 성장법(Metal Organic Chemical Vapor Phase Deposition)등을 이용해 제 1 질화 갈륨 박막을 성장한다.In the first embodiment, first, a chloride vapor growth method (Halide Vapor Phase Epitaxy), an organic metal chloride vapor deposition method (Metal Organic Chloride Vapor Phase Epitaxy) or an organic metal vapor deposition method (Metal Organic Chemical Vapor Phase Deposition) And the like to grow a first gallium nitride thin film.
이 때 상기 기판은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘과 갈륨비소(GaAs)등의 이종 기판을 사용한다.At this time, the substrate uses a heterogeneous substrate such as sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon and gallium arsenide (GaAs).
이어 상기 제 1 질화 갈륨 박막 상부에 마스크로 사용하기 위한 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4)등의 유전체막 또는 W나 Ta 및 Pt등의 금속 박막을 증착한다.Subsequently, a dielectric film such as a silicon oxide film (SiO 2 ), a silicon nitride film (Si 3 N 4 ), or a metal thin film such as W, Ta, or Pt is deposited on the first gallium nitride thin film.
다음, 증착한 유전체막 또는 금속 박막을 포토 리쏘그래피를 이용해 유각 형상의 윈도우가 규칙적으로 형성된 마스크 패턴을 형성한다.Next, the deposited dielectric film or the metal thin film is formed using photolithography to form a mask pattern in which regular windows having a rectangular shape are formed.
특히, 모재인 제 1 질화갈륨의 결정형이 육방 정계이기 때문에 도 5에서 도시된 바와 같이 상기 유각 형상은 정삼각형이 되도록 하고, 이러한 정삼각형 형상의 윈도우가 지그재그로 다수 형성된 마스크 패턴을 형성하는 것이 가장 바람직하다.In particular, since the crystal form of the first gallium nitride, which is a base material, is hexagonal, it is most preferable that the angular shape is an equilateral triangle as shown in FIG. 5, and a mask pattern in which a large number of such equilateral triangular windows are zigzag is formed. .
즉, 도 6a에 도시된 바와 같이 정육각형군을 상정하고 상정한 정육각형군의꼭지점 위치를 중심으로 정삼각형의 윈도우가 형성되도록 마스크 패턴을 형성하는 것이 가장 바람직하다.That is, as illustrated in FIG. 6A, it is most preferable to form a mask pattern so that a regular triangular window is formed centering on the vertex position of the regular hexagon group.
그리고, 형성한 정삼각형의 1 변인 폭 W1은 수㎛정도로 하며, 그 범위는 1㎛<W1<30㎛ 정도로 하며, 정삼각형들간의 거리인 폭 W2는 1㎛<W2<30㎛ 정도로 하는 것이 가장 바람직하다.The width W1 of one side of the formed equilateral triangle is about several μm, and the range thereof is about 1 μm <W1 <30 μm, and the width W2 that is the distance between the equilateral triangles is most preferably about 1 μm <W2 <30 μm. .
다음 이렇게 형성한 정삼각형의 윈도우를 통해서 모재인 제 1 질화갈륨을 측면 성장시킨다.Next, the first gallium nitride as a base material is laterally grown through the window of the equilateral triangle thus formed.
그러면 윈도우에 의해 고립된 질화갈륨 결정의 핵이 형성되고, 질화갈륨 결정이 형성된 핵으로부터 마스크 패턴 상부를 따라 표면 방향으로 확대되어간다.Then, a nucleus of gallium nitride crystals isolated by the window is formed, and the nucleus of gallium nitride crystals is expanded from the nucleus on which the gallium nitride crystal is formed to the surface direction along the upper portion of the mask pattern.
이 때, 질화갈륨의 경우 육방 정계의 결정형을 가지기 때문에 600씩 회전하는 방향으로 대칭성(symmetry)을 가지게 되고, 이러한 결정의 대칭성에 따라 유각형상으로 결정이 확대되어 가며 결정의 방위는 윈도우의 결정 방위에 일치하게 된다.At this time, since gallium nitride has a hexagonal crystal form, it has symmetry in the direction of rotation by 60 0. According to the symmetry of the crystal, the crystal is enlarged into a pyramidal shape, and the orientation of the crystal is determined by the window crystal. Will match the orientation.
따라서, [0001]방위의 질화갈륨층에 마스크 패턴을 형성했을 경우 [11-20]방위에 수직한 방향으로 측면 성장이 일어날 뿐만 아니라, 이로부터 좌우로 각기 60도씩 회전한 [2-1-10]방위에 수직한 방향과, [-12-10]방위에 수직한 방향으로도 측면 성장이 이루어진다.Therefore, when the mask pattern is formed on the [0001] -orientation gallium nitride layer, not only side growth occurs in a direction perpendicular to the [11-20] orientation, but also [2-1-10 rotated by 60 degrees each from side to side. Side growth also occurs in a direction perpendicular to the direction and in a direction perpendicular to the [-12-10] direction.
상기 결정 방위의 마이너스량에 대해서는 숫자의 위에 -를 붙여 표시하나 특허명세서에서는 그와 같은 표현을 할 수 없음으로 인해 숫자의 앞에 -를 붙인다.The negative amount of the crystallographic orientation is indicated by adding-above the number, but in front of the number because the expression cannot be expressed in the patent specification.
상기와 같이 측면 성장이 이루어져서 질화갈륨이 윈도우의 두께만큼 성장되면 상기 윈도우의 위로 돌아들어가 가로방향으로 결정 성장이 진행되고, 점차적으로 최근접 윈도우를 향해 등속도로 결정성장이 이루어져 육각형의 결정이 형성된다(도 6b).As described above, when the side growth is performed and the gallium nitride is grown to the thickness of the window, the crystals are returned to the upper side of the window and the crystal growth proceeds in the transverse direction. (FIG. 6B).
이어 육각형의 결정들이 합체(Coalescence)하여 벌집과 같은 육각 형상의 결정이 반복적으로 이루어지게 되는데(도 6c) 이 때 거의 동시 접촉이 이루어지는 것이 중요하며, 접촉이 이루어지고 나서는 상방향으로 두께를 증가하도록 결정 성장한다.Then, the hexagonal crystals are coalesced and the hexagonal crystals such as honeycomb are repeatedly formed (FIG. 6c). At this time, it is important to make almost simultaneous contact, and then increase the thickness in the upward direction after the contact is made. Crystal grows.
상기와 같은 결정 성장 방법을 기존의 LEO 결정 성장법과 비교해보면 다음과 같은 장점이 있다.Comparing the above crystal growth method with the conventional LEO crystal growth method has the following advantages.
기존의 LEO 결정 성장법은 도 4에 도시된 바와 같이 유전막이 있는 부분은 측면 성장이 이루어지기 때문에 유전막 하부에 위치한 관통 전위가 위로 전달되지 않아 상대적으로 전위밀도가 낮다.In the conventional LEO crystal growth method, as shown in FIG. 4, since the portion where the dielectric film is located is laterally grown, the penetration potential located at the lower portion of the dielectric film is not transferred upward, and thus the dislocation density is relatively low.
하지만 유전막이 없는 윈도우 부분은 하부에 위치한 제 1 질화갈륨 박막으로부터 관통전위가 그대로 전달되기 때문에 전위밀도가 높아 소자의 전체 성능이 양호하지 못하게 된다.However, in the window part without the dielectric film, since the through potential is transferred directly from the first gallium nitride thin film, the dislocation density is high and the overall performance of the device is not good.
또한 유전막 폭(W1)과 윈도우 폭(W2)을 조절하여 유전막 폭의 상대적인 비율(전위 밀도가 상대적으로 낮게 성장되는 부분의 비율)을 높이는데는 한계가 있다.In addition, there is a limit in increasing the relative ratio of the dielectric film width (the ratio of the portion where the dislocation density grows relatively low) by adjusting the dielectric film width W1 and the window width W2.
즉, 유전막 폭(W1)을 지나치게 증가시키게 되면 측면 성장을 통해 유전막 위부분을 모두 채울수 있도록 성장하기 어렵고, 윈도우 폭(W2)을 지나치게 줄이게 되면 측면 성장을 해야 되는 부분이 상대적으로 늘어나기 때문에 성장 조건을 확보하는 것이 어렵게 된다.In other words, if the dielectric film width W1 is excessively increased, it is difficult to grow to fill all of the upper part of the dielectric film through lateral growth, and if the window width W2 is excessively reduced, the parts that need to be laterally grown are relatively increased. It will be difficult to secure.
반면에 도 5에 도시된 바와 같이, 본 발명에 따라 결정성장을 할 경우 유전막 상부에 측면 성장된 영역의 비율이 도 4에 나타난 기존의 LEO방법에 비해 상대적으로 매우 높아 전체 전위 밀도가 크게 낮아지게 되고 이는 소자의 발광 효율을 향상시키게 된다.On the other hand, as shown in FIG. 5, in the case of crystal growth according to the present invention, the ratio of the region grown on the top of the dielectric layer is relatively very high compared to the conventional LEO method shown in FIG. This improves the luminous efficiency of the device.
다음으로는 본 발명을 펜디오 에피택시(Pendeoepitaxy)성장법에 적용한 제 2 실시예를 설명한다.Next, a second embodiment in which the present invention is applied to the Pendeoepitaxy growth method will be described.
< 제 2 실시예>Second Embodiment
먼저, 사파이어, 실리콘 카바이드와 실리콘 등의 이종 기판 상부에 질화 갈륨 박막을 성장한다.First, a gallium nitride thin film is grown on dissimilar substrates such as sapphire, silicon carbide and silicon.
그리고 나서 상기 제 1 질화 갈륨 박막 상부에 마스크로 사용하기 위한 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4)등의 유전체막 또는 W나 Ta 및 Pt등의 금속 박막을 증착한다.Then, a dielectric film such as silicon oxide film (SiO 2 ), silicon nitride film (Si 3 N 4 ), or a metal thin film such as W, Ta, or Pt is deposited on the first gallium nitride thin film.
증착한 유전체막 또는 금속 박막을 포토 리쏘그래피로 패터닝하여 마스크 패턴을 형성한 후, 형성한 마스크 패턴을 이용해 질화 갈륨 박막과 기판의 일부까지 식각하여 질화물 패턴을 형성한다.After the deposited dielectric film or metal thin film is patterned by photolithography to form a mask pattern, the nitride pattern is formed by etching the gallium nitride thin film and a part of the substrate using the formed mask pattern.
이 때, 상기 마스크 패턴은 유각 형상의 윈도우가 규칙적으로 다수 형성되도록 하는 것이 바람직한데, 특히 정삼각형의 윈도우가 지그재그로 다수 형성된 마스크 패턴을 이용하는 것이 가장 바람직하며 이는 질화물 반도체의 결정이 육방정계형태를 가지고 60도씩 회전하는 방향으로 대칭성(symmetry)을 가지기 때문이다. 또한, 상기 정삼각형 1 변의 길이 W1은 수㎛정도로 하는데, 1㎛<W1<30㎛ 정도의 범위를 갖도록 하고, 정삼각형들의 변간 거리인 W2는 1㎛<W2<30㎛ 정도의 범위를 갖는 것이 가장 바람직하다.In this case, it is preferable that the mask pattern is formed so that a regular number of windows having a angular shape is formed. In particular, it is most preferable to use a mask pattern in which a large number of equilateral triangle windows are zigzag, and the crystal of the nitride semiconductor has a hexagonal system shape. This is because it has symmetry in the direction of rotation by 60 degrees. In addition, the length W1 of the one side of the equilateral triangle is about several μm, and has a range of about 1 μm <W1 <30 μm, and the distance W2 between the equilateral triangles is most preferably in the range of about 1 μm <W2 <30 μm. Do.
이어 상기 마스크 패턴을 제거한 후, 정삼각형의 윈도우를 이용해 질화갈륨을 측면 성장시키며 그 성장 과정은 전술한 LEO를 이용한 측면 성장과정과 동일하다.Subsequently, after removing the mask pattern, the gallium nitride is laterally grown using a window of an equilateral triangle, and the growth process is the same as that of the side growth using the above-described LEO.
이상에서 상세히 설명한 바와 같이 본 발명에 따른 질화물 결정 성장 방법은 질화물 결정 성장시 전위 밀도가 낮은 영역의 비율을 늘려 질화물 박막 전체의 결정 결함을 감소시킴으로써 광소자나 고출력, 고전력 전자 소자에 사용되는 질화물 반도체 소자의 발광 효율을 향상시킬 수 있는 효과가 있다.As described in detail above, the nitride crystal growth method according to the present invention increases the ratio of regions having low dislocation densities during nitride crystal growth to reduce crystal defects in the entire nitride thin film, thereby being used in optical devices, high output, and high power electronic devices. There is an effect that can improve the luminous efficiency.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to the specific examples described, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020019903A KR20030081594A (en) | 2002-04-12 | 2002-04-12 | Method for growing Crystal of Nitride chemical semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020019903A KR20030081594A (en) | 2002-04-12 | 2002-04-12 | Method for growing Crystal of Nitride chemical semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030081594A true KR20030081594A (en) | 2003-10-22 |
Family
ID=32378694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020019903A Ceased KR20030081594A (en) | 2002-04-12 | 2002-04-12 | Method for growing Crystal of Nitride chemical semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030081594A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115513137A (en) * | 2022-08-18 | 2022-12-23 | 福建中晶科技有限公司 | Method for stripping sapphire and gallium nitride substrate |
-
2002
- 2002-04-12 KR KR1020020019903A patent/KR20030081594A/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115513137A (en) * | 2022-08-18 | 2022-12-23 | 福建中晶科技有限公司 | Method for stripping sapphire and gallium nitride substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368733B1 (en) | ELO semiconductor substrate | |
| US9752252B1 (en) | Cubic phase, nitrogen-based compound semiconductor films | |
| US7790489B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| EP1367150B1 (en) | Production method for semiconductor crystal and semiconductor luminous element | |
| US6964705B2 (en) | Method for producing semiconductor crystal | |
| CN1147921C (en) | Method for growing nitride semiconductor, semiconductor device and method for manufacturing the same | |
| KR100512580B1 (en) | Method of growing nitride semiconductor thin film having small defects | |
| CN1143363C (en) | Method for fabricating gallium nitride semiconductor layer by mask lateral sprawl and gallium nitride semiconductor structure fabricated thereby | |
| JP4651207B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| CN1305639A (en) | Fabrication of gallium nitride semiconductor layers by lateral growth from treach sidewalls | |
| JP2002334845A (en) | Pendeoepitaxial method for manufacturing gallium nitride semiconductor layer on sapphire substrate, and gallium nitride semiconductor structure manufactured by the same | |
| JPH02285631A (en) | Methods and corresponding products for the directed modification of the composition or doping of semiconductors, especially for the production of monolithic electronic components of planar type | |
| EP4053881B1 (en) | Semiconductor element and method for producing semiconductor element | |
| KR100878512B1 (en) | BANN semiconductor substrate manufacturing method | |
| JPH06140346A (en) | Manufacture of heteroepitaxial thin layer and of electronic device | |
| KR20120004159A (en) | Substrate Structure and Manufacturing Method | |
| JP2003282551A (en) | Single crystal sapphire substrate and manufacturing method thereof | |
| US20070224784A1 (en) | Semiconductor material having an epitaxial layer formed thereon and methods of making same | |
| KR100357116B1 (en) | Growing Method for Nitride Semiconductor Film | |
| KR20030081594A (en) | Method for growing Crystal of Nitride chemical semiconductor | |
| KR100454907B1 (en) | Nitride Semiconductor substrate and method for manufacturing the same | |
| JP3826581B2 (en) | Semiconductor substrate and method for manufacturing semiconductor substrate | |
| KR20050029735A (en) | Method for manufacturing thick gan layer capable of reducing defects and easily separating | |
| KR20030061317A (en) | Method of producing 3-5 group compound semiconductor and semiconductor element | |
| KR100437775B1 (en) | Fabrication Method for Nitride Semiconductor Substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020412 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20070404 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20020412 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080403 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20080625 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20080403 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |