KR20030069521A - 컴퓨터 저장장치 - Google Patents

Abstract

본 발명은 컴퓨터의 저장장치에 관한 것이다. 특히, 기존의 하드디스크 드라이브(HDD) 보다 훨씬 빠른 액세스 타임(access time)을 갖는 컴퓨터 저장장치에 관한 것이다.

본 발명에 따르면, 복수의 어드레스 위치에 데이터를 저장하기 위한 랜덤 액세스 메모리수단과; 컴퓨터 통제시스템으로부터 수신된 데이터와 데이터 전송 명령에 기초하여 지정된 어드레스 위치에 데이터를 저장하고 재생하기 위한 데이터 전송수단과; 상기 데이터 전송수단과 컴퓨터 통제 시스템간의 데이터 및 데이터 전송 명령을 전송하기 위한 표준 하드디스크 드라이브 인터페이싱 역할을 하는 인터페이스수단을 포함하는 컴퓨터 저장장치가 제시된다.

따라서, 본 발명에 의한 컴퓨터 저장장치는 기존의 하드디스크 드라이브와 같은 방법으로 컴퓨터에 설치됨으로서 컴퓨터가 하드디스크 드라이브를 인식하게 되며, 메모리 장치는 데이터에 접근하기 위해 움직이는 부속을 따로 이용하지 않기 때문에 사용조건에 따라 변하기는 하지만, 아주 빠른 속도로 동작 될 수 있다.

Description

컴퓨터 저장장치{Computer storage appapatus}

본 발명은 컴퓨터의 저장장치에 관한 것이다. 특히, 기존의 하드디스크 드라이브(HDD) 보다 훨씬 빠른 액세스 타임(access time)을 갖는 컴퓨터 저장장치에 관한 것이다.

일반적으로, 하드디스크 드라이브는 거의 모든 개인용 컴퓨터에서 주된 자료 저장 매체로 사용된다. 하드디스크 드라이브는 자기물질로 박막이 된 회전하는 플래터와, 디스크에 데이터를 저장하고 저장된 데이터를 재생하기 위해 디스크 표면을 탐색하면서 읽기와 쓰기를 하는 헤드로 구성되어 있다.

하드디스크 드라이브의 액세스 타임은 헤드가 자료를 저장하거나 재생하기 위해 요구되는 위치로 이동하는 시간에 의해 결정된다. 전형적으로 하드디스크 드라이브는 다수의 플래터로 구성되며, 데이터는 다른 플래터의 각각의 트랙에 분리 저장된다. 이러한 경우 특정한 실린더로부터 데이터를 재생하기 위한 액세스 타임은 헤드의 초기 위치와 실린더 하나에 모든 데이터가 있는지의 여부에 따라 결정된다.

예를 들어, 10MB 정도의 대용량 데이터가 재생될 경우에는 데이터가 서로 다른 실린더에 분산되어 저장되어 있어 저용량 데이터가 같은 실린더로부터 재생될경우에 비해서 상대적으로 전송 속도가 늦다. 이것은 총 데이터 재생시간의 대부분이 헤드가 한 지점으로부터 재생되는 데이터가 저장되어 있는 실린더의 위치로 움직이는 시간에 따라 결정된다는 것을 의미한다고 볼 수 있다.

하드디스크 드라이브에는 데이터의 저장과 재생의 성능을 높이기 위해 임시적인 데이터 저장장치로 전형적으로 2MB 까지의 캐시메모리가 제공된다. 이러한 캐시메모리는 단기간의 느린 데이터 접근 속도라는 보완하는데 도움은 되지만, 디스크 상에서 서로 다른 지점들을 움직여야 하는 헤드 때문에 액세스 타임의 제한을 받게 되는 단점이 있다. 또한, 정적 상태의 메모리인 플래시 메모리에 임시로 데이터를 저장하기 위해서는 저장된 데이터에 접근하기 위해 어떤 기계적 부분도 필요 없다는 것은 공지의 사실이다.

따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서 본 발명의 목적은 빠른 데이터 저장장치에 이용될 수 있을 뿐만 아니라 기존의 하드디스크 드라이브 보다 휠씬 빠른 액세스 타임을 갖는 컴퓨터 저장장치를 제공하는데 있다.

상기한 본 발명의 목적을 달성하기 위한 기술적 사상으로써 본 발명은

복수의 어드레스 위치에 데이터를 저장하기 위한 랜덤 액세스 메모리수단과; 컴퓨터 통제시스템으로부터 수신된 데이터와 데이터 전송 명령에 기초하여 지정된 어드레스 위치에 데이터를 저장하고 재생하기 위한 데이터 전송수단과; 상기 데이터 전송수단과 컴퓨터 통제 시스템간의 데이터 및 데이터 전송 명령을 전송하기 위한 표준 하드디스크 드라이브의 인터페이싱 역할을 하는 인터페이스수단을 포함하는 컴퓨터 저장장치가 제공된다.

도 1은 본 발명에 따른 컴퓨터 저장장치의 내부 블럭 구성도이다.

도 2는 본 발명에 따른 복합 프로그래밍 논리소자(CPLD)의 내부 구조도이다.

도 3은 본 발명에 따른 컴퓨터 저장장치의 동작 과정을 나타낸 순서도이다.

< 도면의 주요부분에 대한 부호의 설명 >

100 : 인쇄회로기판(PCB)102 : 메인콘트롤장치(MCU)

104 : IDE 버스 콘트롤러(IDE BUS Controller)

106 : 클럭 제너레이터(Clock Generator)

108 : SDRAM 컨트롤러110 : SDRAM 칩

112 : 백업 하드디스크 드라이브(BACK-UP HDD)

114 : 전원제어회로(Power control circuit)

116 : 백업 축전지(BACK-UP Accumulator)

202 : 마이크로프로세서 장치(Micro Processor Unit)

204 : MPU 인터페이스206 : IDE 인터페이스

208 : IDE 버스210 : 데이터 버퍼(Data Buffer)

212 : 어드레스 카운터(Address Counter)

214 : SDRAM 컨트롤러216 : SDRAM 어레이

218 : 전원제어/변환회로(Power control and conversion circuit)

220 : 전원관리장치(Power management)

이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.

도 1은 본 발명에 따른 컴퓨터 저장장치의 내부 블럭 구성도이다. 도 2는 본 발명에 따른 CPLD의 내부 구조도이다. 도 3은 본 발명에 따른 컴퓨터 저장장치의 동작 과정을 나타낸 순서도이다.

도 1을 살펴보면, 인쇄회로기판(PCB; 100)과; 메인콘트롤장치(Main Control Unit; 102)와 연결된 IDE 버스 콘트롤러(IDE BUS Controller; 104); 클럭 제너레이터(Clock Generator; 106)에 의해 클럭펄스가 제공된 SDRAM 컨트롤러(108); 그리고 시스템의 필요용량에 따라 결정되는 다수개(1,2,3...n)의 SDRAM 칩(Chip; 110)을 포함하고 있다. 그밖에 백업 하드디스크 드라이브(BACK-UP HDD; 112)와; 전원제어회로(Power control circuit; 114) 및; 백업 축전지(BACK-UP Accumulator; 116)를 구비하고 있다.

다수개의 SDRAM 칩(110)은 필요한 부품들과 콘트롤 명령, 어드레스, 그리고 데이터신호를 전송하기 위해 인쇄회로기판(100)의 전선에 의하여 모든 부품들과 상호 연결되어 있다.

IDE 버스 컨트롤러(104)는 예컨대 Xilinx사의 XC95288 프로그램가능한 주문 논리장치(CPLD)로 구성되고, SDRAM 콘트롤러(108)은 IDE 버스 콘트롤러(104)와 동일한 칩으로 구성될 수 있다.

SDRAM 칩(110)은 각각의 칩이 2mA 전류만을 소모하는 특별한 저에너지 소모 모드(self refresh mode)를 갖고 있다. 이러한 16개의 칩들이 인쇄회로기판(100)에 설치되고, 각각의 칩은 64MB의 용량을 갖게 되어 총 메모리 용량을 1GB가 된다. 메인콘트롤장치(102)는 ASIC으로 구현할 수 있다.

SDRAM 콘트롤러(108)는 클럭 제너레이터(106)에 의해 클럭이 제공된다. 클럭 제너레이터(106)는 예컨대 Motorola의 PLL 제너레이터로서 주파수를 맞추기 위해 수정진동자를 사용하며, 정확한 SDRAM 콘트롤러 작동을 위해 요구되는 상이한 클럭 주파수를 발생시키기 위해 수정된다.

그리고, 표준 IDE버스 커넥터를 사용하여 컴퓨터 버스에 연결되는 IDE BUS 즉, 컴퓨터 버스와 연결된 IDE 버스 컨트롤러(104)는 인쇄회로기판(100)의 전선을 통해 하드디스크 드라이브 대신에 IDE 버스나 EIDE 버스에 연결되기 위해 수정되었다.

또한, IDE 버스 컨트롤러(104)의 아래 화살표는 표준 IDE 커넥터를 사용하여 백업 하드디스크 드라이브(112)에 연결하기 위해 정렬된 인쇄회로기판(100)의 전선을 표시한다.

이 때, 백업 하드디스크 드라이브(112)는 저장용량이 SDRAM 칩(110)과 동등하거나 더 커야 한다.

인쇄회로기판(100)은 전원조절 기술을 사용하여 12.5V의 외부 전원을 IDE 버스 콘트롤러(104) 및 SDRAM 콘트롤러(108)에 필요한 5V와, SDRAM 칩(110)에 필요한 3.3V로 변환하는 전원제어회로(114)를 포함하고 있다.

전원제어회로(114)에는 전압감지회로를 더 포함하고 있으며, 이는 예컨대 컴퓨터가 오랫동안 전원이 차단되어 공급되는 전력이 허용할 수 있는 수준 미만으로 떨어지는 것을 감지하기 위해서다. 이러한 수준 미만으로 전압이 떨어질 경우에 재충전배터리 등의 백업 축전지(116)로부터 전력을 공급 받기 위한 것이다. 백업 축전지(116)는 전형적으로 한 달 이상(이 기간은 축전지의 용량에 따라 가변적이다) 데이터의 신뢰성을 유지하기에 충분하다.

이어서, 도 2에 도시된 CPLD(IDE 버스 컨트롤러와 SDRAM 콘트롤러에 내장됨)의 내부 구조도를 살펴보면, 마이크로프로세서 장치(Micro Processor Unit; 202)와; MPU 인터페이스(204); IDE 인터페이스(206); IDE 버스(208); 데이터 버퍼(Data Buffer; 210); 어드레스 카운터(Address Counter; 212); SDRAM 콘트롤러(214); SDRAM 어레이(216); 전원제어/변환회로(Power control and conversion circuit; 218) 및; 전원관리장치(Power management; 220)로 구성되어 있다.

마이크로프로세서 장치(202)는 IDE 인터페이스(206)와 어드레스 카운터(212)로 가는 신호를 통제할 수 있게 해 주는 MPU 인터페이스(204)를 통하여, SDRAM 어레이(216)와 IDE 버스(208) 사이의 데이터 전송을 통제할 수 있게 해 준다.

어드레스 카운터(212)는 SDRAM 콘트롤러(214) 내의 어드레스를 선택할 수 있게 해 주며, SDRAM 콘트롤러(214)는 필요한 데이터의 저장이나 재생을 불러오게 한다.

이 때, 저장되거나 재생되는 데이터는 저장되거나 재생되는 것에 따라 IDE 인터페이스(206)나 SDRAM 콘트롤러(214)를 통과하기 전에 데이터 버퍼(210)에 머무르게 된다.

IDE 인터페이스(206)는 컴퓨터가 하드디스크 드라이브와 상호 작용하기 위해 사용하는 표준 프로토콜인 ATA4를 사용하므로 컴퓨터는 이 장치를 하드디스크드 라이브로 인식한다. 그리하여 이 장치에는 기존의 하드디스크 드라이브가 평소 사용되듯이 어떤 응용프로그램도 설치될 수 있다.

또한, ATA 프로토콜4의 사용은 하드디스크 드라이브가 연결되는 것과 정확히 같은 방법으로, 이 장치로 하여금 컴퓨터의 메인 인쇄회로기판에 연결될 수 있도록 한다. 이는 이 장치가 컴퓨터 내부에 장착되기 위해서 어떠한 특별한 장치도 필요하지 않다는 것을 의미한다.

IDE 인터페이스(206)는 IDE 버스(208)로부터 어드레스 신호를 받아들이고 IDE 버스(208)와 데이터 및 통제 신호들을 교환하여 컴퓨터로부터의 데이터 저장이나 재생 명령이 마이크로프로세서 장치(202)의 통제 하에 실행된다.

이 때, SDRAM 콘트롤러(214)를 통하여 데이터 전송이 가능하게 해 준다. IDE 인터페이스(206)는 예컨대 IDE-XOCTOM과 함께 작동하는데 ATA, ATAPI-4 규격에 따라 필요한 모든 기능을 포함하고 있다.

상기의 장치가 ATA 4 프로토콜에 적합하게 프로그램된 프로그램이 가능한 논리장치(PLD)를 사용하여 인터페이스를 구성한다는 것은 엑세스 타임이 70배에서 100배까지 향상되듯이 이 장치가 월등한 성능 향상을 제공하면서도, 관련된 소프트웨어를 변경할 필요없이 어떤 응용프로그램도 기존의 하드디스크 드라이브에서 사용되듯이 사용될 수 있다는 것을 의미한다.

게다가 DRAM이 데이터 저장에 사용된다는 것은 재충전 배터리가 데이터의 신뢰성을 유지하는 한 기억 수명에 실질적으로 제한이 없다는 것을 의미한다.

한편, 내부 IDE의 사용은 백업 하드디스크 드라이브(도 1의 112)가 이 장치에 연결되고, 데이터가 하드디스크로 전송되어 전원이 백업이 필요한 것으로 감지되거나 사용자의 통제에 의해 데이터가 하드디스크로 백업될 수 있도록 해 준다. 이러한 내부 연결선의 사용은 컴퓨터가 이 하드디스크 드라이브의 존재를 인식하지 못한다는 것을 확실하게 한다.

이어서, 도 3에 도시된 컴퓨터 저장장치의 동작 과정을 살펴보면 시스템을 리셋(reset)한 후 초기화로 시작하는 마이크로프로세서 장치내에서 실행되는 프로그램의 운영 절차를 설명하고 있다.

일단 시스템이 리셋(S300)되고 초기화(S310)되면, 마이크로프로세서 장치(202)에서는 데이터를 저장하고 재생할 명령을 받을 상태(S320)가 된다.

만약, 그런 명령을 받지 못하면 명령을 받을지 여부를 결정(S330)하기 위해 더 많은 검사를 하게 된다.

상기의 결정에 의해 재생할 명령을 받으면(S340) 마이크로프로세서 장치(202)는 명령을 분석하고 실행을 준비하게 된다. 이 때, 표준 ATA 규격에는 고유의 코드를 담은 명령어들이 많다.

그 후, 컴퓨터는 정보의 저장이나 재생 또는 다른 타당한 명령들을 마이크로프로세서 장치(202)로 보내게 된다(S350). 컴퓨터는 마이크로프로세서 장치(202)의 명령 레지스터에 명령코드를 써서 요구되는 명령들을 내리게 된다.

이 때, 컴퓨터가 명령 파라미터를 기록하는 커맨드 블록 레지스터라고 불리는 약간의 다른 레지스터도 있다. 컴퓨터는 요구되는 위치와 데이터의 양을 그러한 파라미터를 통해 알려준다.

이어, IDE 버스 콘트롤러(104)와 SDRAM 콘트롤러(108)는 필요한 데이터 전송 작용에 맞도록 수정된다, 마지막으로 명령은 실행(S360)되어 SDRAM 칩(110)으로 또는 SDRAM 칩(110)에서 전송되게 한다.

예를 들면, 컴퓨터가 데이터 재생 명령을 내리는 경우 마이크로프로세서 장치(202)는 컴퓨터가 내린 명령의 파라미터들을 읽고 IDE 버스 콘트롤러(104)의 하드웨어를 조정함으로서 요구되는 데이터가 SDRAM 칩(110)의 요구되는 위치에서 IDE 버스로 흐를 수 있게 해 준다, 기록 과정에서는 그 역으로 성립한다. 이러한 마이크로프로세서 장치(202)는 각종 장치의 상태를 표시하는 레지스터에 " 준비 " 를 표시를 하면, 컴퓨터는 요구되는 데이터를 읽고 쓰기 시작한다.

이상에서와 같이 본 발명에 의한 컴퓨터 저장장치는 기존의 하드디스크 드라이브와 같은 방법으로 컴퓨터에 설치됨으로서 컴퓨터가 하드디스크 드라이브를 인식하게 되며, 메모리장치는 데이터에 접근하기 위해 움직이는 부속을 따로 이용하지 않기 때문에 사용조건에 따라 변하기는 하지만, 아주 빠른 속도로 동작 될 수 있다.

즉, 빠른 데이터 저장장치에 이용될 수 있을 뿐만 아니라 기존의 하드디스크 드라이브 보다 휠씬 빠른 액세스 타임을 갖게 된다. 예를 들어, 비슷한 조건에서는기존의 하드디스크 드라이브를 사용하여 얻어진 속도의 70배에서 100배의 향상된 속도로 데이터를 저장하고 재생할 수 있다.

Claims (8)

1. 복수의 어드레스 위치에 데이터를 저장하기 위한 랜덤 액세스 메모리수단과;

   컴퓨터 통제시스템으로부터 수신된 데이터와 데이터 전송 명령에 기초하여 지정된 어드레스 위치에 데이터를 저장하고 재생하기 위한 데이터 전송수단과;

   상기 데이터 전송수단과 컴퓨터 통제 시스템간의 데이터 및 데이터 전송 명령을 전송하기 위한 표준 하드디스크 드라이브 인터페이싱 역할을 하는 인터페이스수단을 포함하는 것을 특징으로 하는 컴퓨터 저장장치.
2. 청구항 1에 있어서, 상기 인터페이스 수단에는 IDE와 EIDE 버스를 연결하기 위해 IDE 또는 EIDE 인터페이스를 구비하는 것을 특징으로 하는 컴퓨터 저장장치.
3. 청구항 1 또는 청구항 2에 있어서, 상기 인터페이스 수단에는 컴퓨터 통제 시스템으로부터 데이터 전송명령을 받고 명령들을 실행하기 위한 마이크로프로세서 장치(MPU)가 더 구비되어 있는 것을 특징으로 하는 컴퓨터 저장장치.
4. 청구항 1에 있어서, 상기 랜덤 액세스 메모리 수단에는 DRAM와 SDRAM을 구비하며, 인쇄회로기판(PCB) 상에 복수의 RAM 칩들로 구성되어 있는 것을 특징으로 하는 컴퓨터 저장장치.
5. 청구항 1에 있어서, 상기 데이터 전송 수단에는 랜덤 액세스 메모리 수단에 어드레싱을 위한 어드레스 카운터가 더 구비되어 있는 것을 특징으로 하는 컴퓨터 저장장치.
6. 청구항 1에 있어서, 상기 데이터 전송장치에는 컴퓨터 제어 시스템간의 전송되는 데이터를 일시적으로 보관하기 위해 데이터 버퍼가 더 구비되어 있는 것을 특징으로 하는 컴퓨터 저장장치.
7. 청구항 1에 있어서, 상기 컴퓨터 저장장치에는 미리 결정된 수준 이하로 전원이 감소되는 것을 탐지하고, 이에 반응하여 랜덤 액세스 메모리수단에서 데이터를 백업하기 위한 백업 하드디스크 드라이브를 구비하고, 상기 백업하드디스크 드라이브와 연결하기 위해 내부 IDE 또는 EIDE 연결 장치를 더 구비하고 있는 것을 특징으로 하는 컴퓨터 저장장치.
8. 청구항 1에 있어서, 상기 랜덤 액세스 메모리수단의 데이터 신뢰성을 유지하기 위해 전원제어회로 및 백업 축전지를 더 구비하고, 상기 백업 축전지에는 재충전 배터리가 사용되는 것을 특징으로 하는 컴퓨터 저장장치.