KR20030058165A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- KR20030058165A KR20030058165A KR1020010088557A KR20010088557A KR20030058165A KR 20030058165 A KR20030058165 A KR 20030058165A KR 1020010088557 A KR1020010088557 A KR 1020010088557A KR 20010088557 A KR20010088557 A KR 20010088557A KR 20030058165 A KR20030058165 A KR 20030058165A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- liquid crystal
- pixel electrode
- substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
Abstract
본 발명은 액정 도메인의 안정화를 이룰 수 있는 액정표시장치에 관한 것으로, 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 각각의 단위 화소 영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 데이터 배선과 연결되고, 상기 게이트 배선 위에 형성되어 비디오 신호를 스위칭하는 박막 트랜지스터와, 상기 박막 트랜지스터와 연결되며, 빛을 투과하는 영역이 사각형 형상을 갖도록 형성된 화소전극과, 상기 제 2 기판 하부에 형성된 블랙 매트릭스와, 상기 각각의 화소 영역과 대응하는 컬러 필터와, 상기 컬러 필터 하부에 형성된 공통전극을 포함하는 것을 특징으로 한다.The present invention relates to a liquid crystal display device capable of stabilizing a liquid crystal domain, comprising: a gate wiring and a data wiring defining a first pixel and a second substrate, each unit pixel region crossing each other on the first substrate; A thin film transistor connected to the data line and configured to switch a video signal on the gate line, a pixel electrode connected to the thin film transistor and having a rectangular shape to transmit light, and a lower portion of the second substrate; And a black matrix formed on the substrate, a color filter corresponding to each pixel area, and a common electrode formed under the color filter.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정 도메인의 안정화를 이룰 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of stabilizing the liquid crystal domain.
근래 퍼스널 컴퓨터나 텔레비젼 등의 경량화, 박형화에 따라 디스플레이 장치도 경량화, 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(CRT) 대신에 액정 표시 장치(LCD)와 같은 평판형 디스플레이(flat panel display)가 개발되고 있으며, 다양한 분야에서 실용화되고 있다.Recently, display devices are also required to be lighter and thinner in accordance with lighter and thinner personal computers, televisions, and the like, and according to such demands, flat panel displays such as liquid crystal displays (LCDs) instead of cathode ray tubes (CRTs) are required. Is being developed and put into practical use in various fields.
액정표시장치(이하, LCD)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 분자에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다. 이러한 LCD는 휴대가 간편한 평판형 디스플레이 장치 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.A liquid crystal display (hereinafter, LCD) applies an electric field to liquid crystal molecules having an anisotropic dielectric constant injected between two substrates, and adjusts the intensity of the electric field to adjust the amount of light transmitted through the substrate to obtain a desired image signal. It is a display device. Such LCDs are typical of portable flat panel display devices. Among them, TFT-LCDs using thin film transistors (TFTs) as switching elements are mainly used.
이러한 LCD는 하부 기판에 화소 전극이 형성되어 있고, 상부 기판에 공통전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다.The LCD has a structure in which a pixel electrode is formed on a lower substrate and a common electrode is formed on an upper substrate, and the liquid crystal molecules are driven by an electric field perpendicular to the substrate applied between the two electrodes.
이때, 액정 분자는 그 형태가 봉상인 관계로, 장축과 단축의 굴절율, 유전율등이 서로 상이하다. 이에 따라, 액정 분자들을 보는 방향에 따라 굴절율이 상이하게 되어, 결국 화면의 정면에서 볼 때와 측면에서 볼 때의 시야각의 차가 발생된다. 따라서, 이러한 문제점을 해결하고자, 종래에는 하나의 단위 픽셀내에서도 상판에 슬릿을 형성하고, 하판의 액정 구동 전극을 슬릿 형상으로 형성하여, 전계형성시 2중 도메인을 형성한다. 즉, 화소 전극과 공통 전극 사이에 전계 형성시, 액정 분자들의 틀어지는 방향을 달리하도록 하여, 액정 분자의 장축과 단축에 대한 이방성을 보상하였다.At this time, since the liquid crystal molecules are rod-shaped, the refractive index and the dielectric constant of the long axis and the short axis are different from each other. Accordingly, the refractive indices are different depending on the direction in which the liquid crystal molecules are viewed, resulting in a difference in viewing angle between the front and the side views of the screen. Therefore, in order to solve this problem, conventionally, a slit is formed on the upper plate even in one unit pixel, and the liquid crystal driving electrode of the lower plate is formed in a slit shape, thereby forming a double domain when forming an electric field. That is, when the electric field is formed between the pixel electrode and the common electrode, the direction in which the liquid crystal molecules are distorted is changed to compensate for the anisotropy of the long and short axes of the liquid crystal molecules.
이하, 첨부된 도면을 통하여 종래의 수직 배향 모드의 액정표시장치를 예를 들어 간략히 설명한다.Hereinafter, a liquid crystal display of a conventional vertical alignment mode will be briefly described with reference to the accompanying drawings.
도 1에 도시된 바와같이, 종래의 액정표시장치의 어레이 기판(10) 상에는 주사 신호를 전송하는 다수의 게이트 라인(11)과, 게이트 라인(11)과 교차하여 화상 신호를 전송하는 다수의 데이터 라인(12)과, 게이트 라인(11) 및 데이터 라인(12)에 의해 둘러싸인 영역에 형성되어 상기 각각의 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭소자(13)와, 스위칭소자(13)에 연결되어 상기 스위칭소자의 동작에 응답하는 화소전극(15)을 구비한다. 이때, 화소전극(15)은 다수 개의 슬릿(15a) 형상을 갖도록 패턴화된 화소전극으로서, 전계를 형성하여 액정을 구동시킨다. 미도시 설명 부호 25는 이하에서 설명되는 공통전극에 형성되는 저유전막이다.As shown in FIG. 1, on the array substrate 10 of the conventional liquid crystal display device, a plurality of gate lines 11 transmitting scan signals and a plurality of data intersecting the gate lines 11 transmit image signals. A switching element 13 formed in an area surrounded by the line 12 and the gate line 11 and the data line 12 and connected to the respective gate lines and the data lines, and connected to the switching element 13. And a pixel electrode 15 which responds to the operation of the switching element. In this case, the pixel electrode 15 is a pixel electrode patterned to have a plurality of slits 15a, and forms an electric field to drive the liquid crystal. 25 is a low dielectric film formed on the common electrode described below.
다음, 도 2에 도시된 바와 같이, 종래의 액정표시장치용 컬러필터 기판(20)에서는 블랙 매트릭스(21)가 도 1의 화소전극(15)에 대응하는 부분에 개구부(21a)를 가지고 기판 전면에 걸쳐 형성되어 있고, 적, 녹, 청의 색을 가지는 컬러필터(22)가 하나의 색이 하나의 개구부(21a)와 대응하도록 형성되어 있다. 도시하지 않았지만, 컬러필터 기판은 기판 전면에 투명한 공통전극을 형성하고, 공통전극 상부에 화소전극(15) 각각에 대응하는 돌기형상의 저유전막(25)을 슬릿(15a) 패턴 사이에 형성한다.Next, as shown in FIG. 2, in the conventional color filter substrate 20 for a liquid crystal display, the black matrix 21 has an opening 21a at a portion corresponding to the pixel electrode 15 of FIG. 1. And a color filter 22 having red, green, and blue colors, so that one color corresponds to one opening 21a. Although not shown, the color filter substrate forms a transparent common electrode on the entire surface of the substrate, and a protrusion-like low dielectric film 25 corresponding to each of the pixel electrodes 15 is formed on the common electrode between the slit 15a patterns.
이러한 어레이 기판(10)과 컬러필터 기판(20)을 배치하였을 때의 단면도를 도 3에 도시하였는데, 도 3은 도 1 및 도 2의 V-V'선을 따라 자른 단면에 해당한다. 여기서, 도면은 어레이 기판에 형성된 화소 전극과 컬러필터 기판에 형성된 공통전극 및 액정 배향에 관련하여 설명하고, 나머지 구성에 대해서는 생략하였다.3 is a cross-sectional view when the array substrate 10 and the color filter substrate 20 are disposed, which corresponds to a cross section taken along the line VV ′ of FIGS. 1 and 2. Here, the drawings are described with reference to the pixel electrode formed on the array substrate, the common electrode formed on the color filter substrate, and the liquid crystal alignment, and the rest of the configuration is omitted.
도시한 바와 같이, 어레이 기판(미도시)상에 슬릿(15a) 형상을 구비하는 화소전극(15)이 구비되며, 그와 대향하는 컬러필터 기판(미도시) 상의 공통전극(24)상에는 돌기형상을 갖는 저유전막(25)이 형성되어 있다. 이때, 컬러필터 기판상의 저유전막(25)은 상기 화소전극(15)에 형성된 슬릿(15a) 사이의 중간 위치에 형성되어 있고, 상기 어레이 기판 및 컬러필터 기판 사이에는 수직 배향된 액정층(30)이 개재되어 있다. 상기 액정층(30)은 수직 배향막의 영향으로 액정 분자들이 기판에 수직으로 배열된다. 이때, 일부 액정분자들은 저유전막(25)의 영향으로 그 표면에대해 수직방향으로 배열된다.As shown, a pixel electrode 15 having a slit 15a shape is provided on an array substrate (not shown), and a projection shape is formed on a common electrode 24 on a color filter substrate (not shown) opposite thereto. A low dielectric film 25 having a structure is formed. In this case, the low dielectric film 25 on the color filter substrate is formed at an intermediate position between the slits 15a formed on the pixel electrode 15, and the liquid crystal layer 30 vertically aligned between the array substrate and the color filter substrate. Is interposed. The liquid crystal layer 30 is arranged in the liquid crystal molecules perpendicular to the substrate under the influence of the vertical alignment layer. At this time, some liquid crystal molecules are arranged in a vertical direction with respect to the surface under the influence of the low dielectric film 25.
한편, 상기 화소전극(15) 및 공통전극(24) 사이에 소정의 전압이 인가되면, 도 4에 도시된 바와 같이, 저유전막(24)의 꼭지점을 중심으로, 각각의 빗면에 각각 직교를 이루는 법선 전계가 형성되고, 슬릿(15a) 패턴에 의해 전기장이 왜곡되어, 상기 액정 분자들은 그 전계와 수직으로 배열된다. 이에 따라, 저유전막(24)의 꼭지점을 기준으로 대칭하는 멀티 도메인이 형성된다.On the other hand, when a predetermined voltage is applied between the pixel electrode 15 and the common electrode 24, as shown in FIG. A normal electric field is formed, and the electric field is distorted by the slit 15a pattern, so that the liquid crystal molecules are arranged perpendicular to the electric field. As a result, a multi-domain that is symmetrical with respect to the vertex of the low dielectric film 24 is formed.
그러나, 종래의 액정표시장치는 다음과 같은 문제점이 있었다.However, the conventional liquid crystal display has the following problems.
상기 멀티 도메인을 이루기 위한 전기장 왜곡이 저유전막(24) 및 슬릿(15a) 패턴에 의해 대칭적으로 이루어지지만, 기존의 비대칭적인 스위칭 소자(13)를 사용하여 상기 구조를 갖는 액정표시장치를 구동하면, 스위칭 소자(13)의 비대칭 부분에 기인한 전기장 왜곡 현상의 불일치가 발생하였다.The electric field distortion for forming the multi-domain is symmetrically by the low dielectric film 24 and the slit 15a pattern. However, when the liquid crystal display device having the above structure is driven using the existing asymmetric switching element 13, Inconsistency in the electric field distortion caused by the asymmetrical portion of the switching element 13 occurred.
즉, 도 5는 중간계조에 있어서의 현미경 사진을 나타낸 것으로, 스위칭 소자(13) 주변에서 전기장 왜곡 현상의 불일치가 발생하여 액정 도메인의 불안정한 부분이 발생하고 있음을 확인할 수 있다.That is, FIG. 5 shows a micrograph in halftone, and it can be seen that an inconsistency in the liquid crystal domain occurs due to an inconsistency in the electric field distortion phenomenon around the switching element 13.
따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 스위칭 소자를 게이트 배선 상부에 형성하여 안정적인 멀티 도메인을 이룰 수 있는 액정표시장치를 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of forming a stable multi-domain by forming a switching element on the gate wiring.
도 1은 종래의 액정표시장치용 어레이 기판의 레이아웃도.1 is a layout diagram of a conventional array substrate for a liquid crystal display device.
도 2는 종래의 액정표시장치용 컬러필터 기판의 레이아웃도.2 is a layout diagram of a conventional color filter substrate for a liquid crystal display device.
도 3 및 도 4는 도 1 및 도 2를 합착한 단면도.3 and 4 are cross-sectional views of the combination of Figs.
도 5는 중간계조에 있어서의 현미경 사진.5 is a micrograph in halftone.
도 6은 본 발명의 실시예에 따른 액정표시장치를 설명하기 위한 레이아웃도.6 is a layout diagram illustrating a liquid crystal display device according to an exemplary embodiment of the present invention.
도 7, 도 8a, 도 9a, 도 10 및 도 11은 도 6의 구조를 이용한 다양한 실시예를 설명하기 위한 레이아웃도.7, 8A, 9A, 10, and 11 are layout views illustrating various embodiments using the structure of FIG. 6.
도 8b는 도 8a의 단면도.8B is a sectional view of FIG. 8A.
도 9b는 도 9a의 단면도.9B is a sectional view of FIG. 9A;
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
30 : 어레이 기판 31 : 게이트 배선30 array board 31 gate wiring
34 : 반도체층 40 : 데이터 배선34 semiconductor layer 40 data wiring
41 : 소오스 전극 42 : 드레인 전극41 source electrode 42 drain electrode
45 : 콘택홀 47 : 보호층45: contact hole 47: protective layer
50 : 화소전극 50a : 요철부50: pixel electrode 50a: uneven portion
51, 52, 90 : 슬릿 패턴 54 : 주변전극51, 52, 90: Slit pattern 54: Peripheral electrode
60 : 액정층 70 : 컬러필터 기판60: liquid crystal layer 70: color filter substrate
72 : 블랙 매트릭스 72a : 개구부72: black matrix 72a: opening
73 : 컬러필터 74 : 오버코트막73: color filter 74: overcoat film
75 : 공통전극 80 : 슬릿 또는 저유전막75 common electrode 80 slit or low dielectric film
82, 92 : 저유전막 T : 박막 트랜지스터82, 92: low dielectric film T: thin film transistor
상기 목적 달성을 위한 본 발명의 액정표시장치는, 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 각각의 단위 화소 영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 데이터 배선과 연결되고, 상기 게이트 배선 위에 형성되어 비디오 신호를 스위칭하는 박막 트랜지스터와, 상기 박막 트랜지스터와 연결되며, 빛을 투과하는 영역이 사각형 형상을 갖도록 형성된 화소전극과, 상기 제 2 기판 하부에 형성된 블랙 매트릭스와, 상기 각각의 화소 영역과 대응하는 컬러 필터와, 상기 컬러 필터 하부에 형성된 공통전극을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a first wiring, a second wiring, a gate wiring and a data wiring crossing each other on the first substrate to define respective unit pixel regions; A thin film transistor connected to the thin film transistor formed on the gate line to switch a video signal, a pixel electrode connected to the thin film transistor, and configured to have a rectangular shape for transmitting light, and a black matrix formed under the second substrate; And a color filter corresponding to each pixel area and a common electrode formed under the color filter.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 6은 본 발명의 실시예에 따른 액정표시장치를 설명하기 위한 레이아웃도이고, 도 7, 도 8a, 도 9a, 도 10 및 도 11은 도 6의 구조를 이용한 다양한 실시예를 설명하기 위한 레이아웃도이며, 도 8b는 도 8a의 단면도이고, 도 9b는 도 9a의 단면도이다.6 is a layout for explaining a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 7, 8A, 9A, 10, and 11 are layouts for describing various embodiments using the structure of FIG. 6. 8B is a sectional view of FIG. 8A, and FIG. 9B is a sectional view of FIG. 9A.
먼저, 도 6에 도시된 바와 같이, 투명성 유리 기판인 액정표시장치용 어레이 기판(30)이 제공된다. 상기 기판(30)상에 가로 방향으로 다수 개의 게이트 배선(31)을 형성하는데, 기존과 같이 게이트 배선(31)에서 연장된 게이트 전극을 형성하지 않고, 게이트 배선(31)의 일측부를 오목하게 형성한다. 이어, 도면에는 도시하지 않았지만, 게이트 배선(31)이 형성된 기판(30) 전면에 절연막을 형성한다.First, as shown in FIG. 6, an array substrate 30 for a liquid crystal display device, which is a transparent glass substrate, is provided. A plurality of gate wirings 31 are formed on the substrate 30 in the horizontal direction, and one side of the gate wiring 31 is concave without forming a gate electrode extending from the gate wiring 31 as before. do. Next, although not shown in the figure, an insulating film is formed over the entire surface of the substrate 30 on which the gate wiring 31 is formed.
그 다음, 상기 절연막 상에 박막 트랜지스터 형성영역을 예정하는 반도체층(34)을 형성한다. 상기 반도체층(34)은 일반적으로 비정질 실리콘막을 형성한 다음, 이후 형성되는 데이터 배선과의 오믹 콘택(Ohmic contact) 및 상기 데이터 배선에서 연장된 드레인 및 소오스 전극 형성시의 식각 방지 역할을 수행하도록 불순물을 도핑함으로써, 상기 비정질 실리콘막 표면에 형성된 오믹콘택층(34b)을 포함하여 구성한다.Next, a semiconductor layer 34 that defines a thin film transistor formation region is formed on the insulating film. The semiconductor layer 34 generally forms an amorphous silicon film, and then performs an ohmic contact with a subsequent data line and an etch preventing role during formation of an extended drain and source electrode in the data line. Is doped to include an ohmic contact layer 34b formed on the surface of the amorphous silicon film.
다음, 반도체층(34) 및 상기 절연막(미도시) 상에 게이트 배선(31)과 교차되도록 세로 방향으로 다수 개의 데이터 배선(40)을 형성하여 각각의 화소 영역을 정의하며, 데이터 배선(40)에서 연장된 소오스 전극(41)과 소오스 전극(41) 맞은 편의 드레인 전극(42)을 게이트 배선(31) 상부에 중첩하도록 하여 박막 트랜지스터(T)를 형성한다. 즉, 박막 트랜지스터(T)는 게이트 배선(31) 위에 형성된다. 이에 의해, 이후 형성되는 화소전극에서 빛이 투과되는 영역을 사각형 형상으로 형성할 수 있어, 종래의 박막 트랜지스터로 인한 전기장 왜곡 현상의 불일치를 억제함으로써, 전기장에 의한 액정 도메인의 안정성을 부여할 수 있다.Next, a plurality of data lines 40 are formed on the semiconductor layer 34 and the insulating layer (not shown) to cross the gate lines 31 in the vertical direction to define respective pixel regions, and the data lines 40 are formed. The thin film transistor T is formed by overlapping the source electrode 41 and the drain electrode 42 opposite to the source electrode 41 on the gate wiring 31. That is, the thin film transistor T is formed on the gate wiring 31. As a result, a region through which light is transmitted from the pixel electrode to be formed later can be formed into a quadrangular shape, and the stability of the liquid crystal domain due to the electric field can be imparted by suppressing a mismatch in electric field distortion caused by a conventional thin film transistor. .
이어, 데이터 배선(40) 및 박막 트랜지스터(T)가 형성된 전체구조 상에 보호막(도시되지 않음)을 형성한다. 그런 다음, 상기 보호막 소정부분을 식각하여 드레인 전극(42)을 일부 노출시키는 콘택홀(45)을 형성한다.Subsequently, a protective film (not shown) is formed on the entire structure in which the data line 40 and the thin film transistor T are formed. Next, a predetermined portion of the passivation layer is etched to form a contact hole 45 partially exposing the drain electrode 42.
그런 다음, 상기 보호막(미도시)상의 화소 영역내에 투명 도전성 물질인 화소전극(50)을 형성한다. 이러한 화소전극(50)은 드레인 전극(42)과 일부 중첩되도록 하단부에 요철 형상(50a)을 형성하여 콘택홀(45)을 통하여 박막 트랜지스터(T)와 연결하면서, 어레이 기판(30) 하면에 있는 백라이트(도시되지 않음)에 의해 빛이 투과되는 영역을 사각형 형상으로 형성한다.Then, a pixel electrode 50 made of a transparent conductive material is formed in the pixel area on the passivation layer (not shown). The pixel electrode 50 is formed at the lower end of the pixel electrode 50 to partially overlap with the drain electrode 42 and is connected to the thin film transistor T through the contact hole 45. A region through which light is transmitted by the backlight (not shown) is formed in a square shape.
그 다음, 도 7에 도시된 바와 같이, 액정표시장치용 컬러필터 기판(70)에서는 화소전극(50)의 가장자리에서 빛이 새는 것을 방지하기 위한 목적으로, 블랙 매트릭스(72)가 도 6의 화소전극(50)에 대응하는 부분에 개구부(72a)를 가지고 기판 전면에 걸쳐 형성되어 있고, 적, 녹, 청의 색을 가지는 컬러필터(73)가 하나의 색이 하나의 개구부(72a)와 대응하도록 형성되어 있다. 이때, 개구부(72a)는 화소전극(50)과 같이 사각형 형상으로 되어 있다. 다음, 도시하지 않았지만, 컬러필터 기판은 기판 전면에 투명한 공통전극이 형성되어 있다.Next, as shown in FIG. 7, in the color filter substrate 70 for the liquid crystal display device, the black matrix 72 includes the pixel of FIG. 6 for the purpose of preventing light leakage from the edge of the pixel electrode 50. A color filter 73 having an opening 72a in a portion corresponding to the electrode 50 is formed over the entire surface of the substrate and has a color of red, green, and blue so that one color corresponds to one opening 72a. Formed. At this time, the opening 72a has a rectangular shape like the pixel electrode 50. Next, although not shown, the transparent common electrode is formed on the entire surface of the color filter substrate.
이와 같이 형성된 액정표시장치의 어레이 기판(30) 및 컬러필터 기판(70)을 합착한 후, 그 사이에 액정층을 주입하여 액정 셀을 형성한다.After the array substrate 30 and the color filter substrate 70 of the liquid crystal display device thus formed are bonded together, a liquid crystal layer is injected therebetween to form a liquid crystal cell.
이하, 도 6 및 도 7에 도시된 구조를 갖는 본 발명의 액정표시장치를 이용하여 액정 분자의 배열 방향이 다른 두 영역을 형성할 수 있는 다중 영역 기술을 이용한 다양한 실시예를 설명하면 다음과 같다. 여기서, 동일 구성은 동일 부호로 나타낸다.Hereinafter, various embodiments using a multi-domain technology capable of forming two regions having different arrangement directions of liquid crystal molecules using the liquid crystal display of the present invention having the structures shown in FIGS. 6 and 7 will be described. . Here, the same structure is shown with the same code | symbol.
먼저, 도 8a에 도시된 바와 같이, 화소전극(50)에 세로 방향으로 연장된 슬릿(52)을 더 포함한다. 그리고, 화소전극(50)의 슬릿(52) 하부, 예컨데, 데이터 배선(40)과 동일한 층에 화소전극과 좌, 우로 약 2㎛의 폭(a) 정도 중첩되도록 주변전극(54)을 형성한다. 상기 주변전극(54)은 액정층을 구동시킬 때 프린지 필드(fringe field)를 강화하는 역할을 하기 위한 것으로, 불투명한 도전 물질로 이루어지며, 특히 비저항이 비교적 작은 알루미늄이나 알루미늄 합금과 같은 물질로 이루어질 수 있다. 도면에는 도시되지 않았지만, 주변전극(54)은 상기 공통전극에 연결되어 공통전압을 동시에 인가 받는다. 이러한 주변전극(54)과 화소전극(50) 사이에는 절연막(도시되지 않음)이 형성되어 있기 때문에, 셀 전압을 유지하기 위한 스토리지 전극으로도 사용할 수 있다. 이와 같이 구성된 어레이 기판(30)상의 화소전극(50)과 도 7의 공통전극(미도시)을 이용하여 전계를 형성하면, 박막 트랜지스터(T) 부분이 대칭성을 갖게 되어 전기장에 의한 액정 도메인의 안정성이 부여된다.First, as shown in FIG. 8A, the pixel electrode 50 further includes a slit 52 extending in the vertical direction. In addition, the peripheral electrode 54 is formed under the slit 52 of the pixel electrode 50, for example, on the same layer as the data line 40 so as to overlap the pixel electrode with a width a of about 2 μm. . The peripheral electrode 54 serves to reinforce the fringe field when driving the liquid crystal layer. The peripheral electrode 54 is made of an opaque conductive material, and is made of a material such as aluminum or an aluminum alloy having a relatively low specific resistance. Can be. Although not shown in the drawing, the peripheral electrode 54 is connected to the common electrode and simultaneously receives a common voltage. Since an insulating film (not shown) is formed between the peripheral electrode 54 and the pixel electrode 50, it can be used as a storage electrode for maintaining the cell voltage. When the electric field is formed using the pixel electrode 50 on the array substrate 30 configured as described above and the common electrode (not shown) of FIG. 7, the thin film transistor T is symmetrical and thus stability of the liquid crystal domain due to the electric field. Is given.
도 8b는 도 8a의 액정표시장치를 A-A' 단면으로 자른 단면도를 도시한 것이다.FIG. 8B is a cross-sectional view of the liquid crystal display of FIG. 8A taken along the line A-A '.
도시된 바와 같이, 어레이 기판(30) 상에 게이트 절연막(미도시) 및 반도체층(미도시)이 형성되어 있고, 그 상부에 데이터 배선(40)과 데이터 배선과 일정 간격 이격되어 있는 주변전극(54)이 형성되어 있다. 데이터 배선(40) 및 주변전극(54) 상부에는 BCB 또는 포토 아크릴(photo acrylate)과 같은 유기 절연 물질로 이루어진 보호층(47)이 형성되어 있으며, 보호층(47) 상부에는 투명 도전 물질로 이루어진 화소 전극(50)이 소정의 슬릿(52)을 구비하여 형성되어 있다. 이때, 화소 전극(50)의 슬릿(52) 하부에는 주변전극(54)이 소정의 폭(a)으로 일부 중첩되어 있다. 상기 보호층(47)은 산화실리콘(SiO2)이나 질화실리콘(SiNx)으로 형성할 수도 있다.As illustrated, a gate insulating film (not shown) and a semiconductor layer (not shown) are formed on the array substrate 30, and a peripheral electrode spaced apart from the data line 40 and the data line by a predetermined distance thereon. 54) is formed. A protective layer 47 made of an organic insulating material such as BCB or photo acrylate is formed on the data line 40 and the peripheral electrode 54, and a transparent conductive material is formed on the protective layer 47. The pixel electrode 50 is formed with predetermined slits 52. In this case, the peripheral electrode 54 is partially overlapped with the predetermined width a under the slit 52 of the pixel electrode 50. The protective layer 47 may be formed of silicon oxide (SiO 2 ) or silicon nitride (SiNx).
그 다음, 화소 전극(50) 상부에 일정 간격 이격되어 컬러필터 기판(70)이 배치되어 있고, 컬러필터 기판(70) 하부에는 블랙 매트릭스(72)가 형성되어 있는데,블랙 매트릭스(72)는 화소 전극(50)의 가장자리를 덮고 있다. 다음, 블랙 매트릭스(72) 하부에는 적, 녹, 청의 컬러필터(73)가 각각 형성되어 있으며, 그 하부에 오버코트층(74)이 형성되어 있다. 오버코트층(74) 하부에는 투명한 공통 전극(75)이 형성되어 있다.Next, the color filter substrate 70 is disposed on the pixel electrode 50 at regular intervals, and a black matrix 72 is formed below the color filter substrate 70, and the black matrix 72 is a pixel. The edge of the electrode 50 is covered. Next, red, green, and blue color filters 73 are formed under the black matrix 72, and an overcoat layer 74 is formed under the black matrix 72. A transparent common electrode 75 is formed below the overcoat layer 74.
다음, 화소 전극(50)과 공통 전극(75) 사이에는 액정층(60)이 위치한다.Next, the liquid crystal layer 60 is positioned between the pixel electrode 50 and the common electrode 75.
이러한 액정표시장치에서는 화소 전극(50)에 슬릿(52)이 형성되어 있어, 공통 전극(75)과 화소 전극(50)에 전압이 인가될 경우, 두 전극 사이에는 프린지 필드(fringe field)가 형성된다. 이때, 사각 형상의 화소 전극(70)으로 인하여, 슬릿 패턴(52)을 중심으로 액정층(60)의 액정분자들이 서로 다른 배열 형태를 가질 때, 액정 도메인의 안정성이 부여되어, 러빙을 두 번 이상 하지 않더라도 액정분자의 배열 방향이 다른 멀티 도메인을 형성할 수 있다. 상기한 액정층(60)은 유전율 이방성이 양 또는 음인 액정을 사용할 수 있으며, 카이랄 도펀트를 포함할 수도 있다. 상기한 실시예는 TN 모드에 적용하는 것일 바람직하며, VA 모드에 적용할 수도 있다.In the liquid crystal display, the slit 52 is formed on the pixel electrode 50, and when a voltage is applied to the common electrode 75 and the pixel electrode 50, a fringe field is formed between the two electrodes. do. At this time, when the liquid crystal molecules of the liquid crystal layer 60 have different arrangements around the slit pattern 52 due to the square pixel electrode 70, stability of the liquid crystal domain is provided, thereby rubbing twice. Even if it is not abnormal, it is possible to form multi-domains having different alignment directions of the liquid crystal molecules. The liquid crystal layer 60 may use a liquid crystal having a positive or negative dielectric anisotropy, and may include a chiral dopant. The above embodiment is preferably applied to the TN mode, it may be applied to the VA mode.
또한, 도 9a에 도시된 바와같이, 컬러필터 기판(미도시)상의 공통전극에 화소전극(50)과 각각 대응하는 부분에 슬릿 또는 저유전막(80)을 형성하고, 상기 주변전극(54)을 화소전극(50)의 가장자리와 일부 중첩되도록 데이터 배선(40) 상부에 형성한다. 이때, 상기 슬릿 또는 저유전막(80)은 화소전극(50)의 우상부에서 좌하부 방향으로 연장되어 형성될 수 있으며, 화소전극(50)의 좌상부에서 우하부 방향으로 연장되어 형성될 수도 있고, 또한 데이터 배선(40)과 평행하게 형성될 수도있다. 이 또한, 어레이 기판(30)상의 화소전극(50)과 도 7의 공통전극(미도시)을 이용하여 전계를 형성하면, 박막 트랜지스터(T) 부분이 대칭성을 갖게되어 전기장에 의한 액정 도메인의 안정성이 부여된다. 상기 저유전막(80)은 X, ╋, 더블와이자 등 여러 형상으로 형성할 수 있다.In addition, as shown in FIG. 9A, a slit or a low dielectric film 80 is formed at portions corresponding to the pixel electrodes 50 on the common electrode on the color filter substrate (not shown), and the peripheral electrode 54 is formed. An upper portion of the data line 40 is formed to partially overlap the edge of the pixel electrode 50. In this case, the slit or low dielectric film 80 may be formed to extend in the lower left direction from the upper right portion of the pixel electrode 50, or may be formed to extend in the lower right direction from the upper left portion of the pixel electrode 50. It may also be formed in parallel with the data line 40. In addition, when an electric field is formed using the pixel electrode 50 on the array substrate 30 and the common electrode (not shown) of FIG. 7, the thin film transistor T has a symmetry, and thus stability of the liquid crystal domain due to an electric field. Is given. The low dielectric film 80 may be formed in various shapes such as X, ╋, double wire.
도 9b는 도 9a의 액정표시장치를 B-B' 단면으로 자른 단면도를 도시한 것이다.FIG. 9B is a cross-sectional view of the liquid crystal display of FIG. 9A taken along the line B-B '.
도시된 바와 같이, 어레이 기판(30) 상에 게이트 절연막(미도시) 및 반도체층(미도시)이 형성되어 있고, 그 상부에 일정 간격으로 이격되어 있는 데이터 배선(40)이 형성되어 있다. 데이터 배선(40) 상부에는 BCB와 같은 유기 절연 물질로 이루어진 보호층(47)이 형성되어 있으며, 보호층(47) 상부에는 데이터 배선(40)과 일부 중첩된 주변전극(54)이 형성되어 있다.As illustrated, a gate insulating film (not shown) and a semiconductor layer (not shown) are formed on the array substrate 30, and data lines 40 spaced at regular intervals are formed thereon. A passivation layer 47 made of an organic insulating material such as BCB is formed on the data line 40, and a peripheral electrode 54 partially overlapping the data line 40 is formed on the passivation layer 47. .
그리고, 주변전극(54)이 형성된 기판상에 무기절연막(55)이 형성되어 있으며, 그 상부에 주변전극(54)과 일부 중첩되는 화소전극(50)이 형성되어 있다.An inorganic insulating film 55 is formed on the substrate on which the peripheral electrode 54 is formed, and a pixel electrode 50 partially overlapping the peripheral electrode 54 is formed thereon.
그 다음, 어레이 기판(30) 상부에 일정 간격 이격되어 컬러필터 기판(70)이 배치되어 있고, 컬러필터 기판(70) 하부에는 블랙 매트릭스(72)가 형성되어 있는데, 블랙 매트릭스(72)는 화소 전극(50)의 가장자리를 덮고 있다. 다음, 블랙 매트릭스(72) 하부에는 적, 녹, 청의 컬러필터(73)가 각각 형성되어 있으며, 그 하부에 오버코트층(74)이 형성되어 있고, 그 하부에는 투명한 공통 전극(75)이 형성되어 있다. 이어, 공통 전극(75) 상에 상기 화소 전극(50)과 대응하는 저유전막(80)이 형성되어 있다. 이때, 저유전막(80) 대신 공통 전극(75)에 슬릿을 형성하여 멀티도메인을 이룰 수 있다. 다음, 화소 전극(50)과 공통 전극(75) 사이에는 액정층(60)이 위치한다. 상기한 액정층(60)은 유전율 이방성이 양 또는 음인 액정을 사용할 수 있으며, 카이랄 도펀트를 포함할 수도 있다. 또한, 상기한 실시예는 TN 모드에 적용하는 것이 바람직하고, VA 모드에도 적용가능하다.Next, the color filter substrate 70 is disposed on the array substrate 30 at a predetermined interval, and a black matrix 72 is formed below the color filter substrate 70, and the black matrix 72 is a pixel. The edge of the electrode 50 is covered. Next, red, green, and blue color filters 73 are formed under the black matrix 72, and an overcoat layer 74 is formed under the black matrix 72, and a transparent common electrode 75 is formed under the black matrix 72. have. Subsequently, a low dielectric layer 80 corresponding to the pixel electrode 50 is formed on the common electrode 75. In this case, the slits may be formed in the common electrode 75 instead of the low dielectric film 80 to form a multi-domain. Next, the liquid crystal layer 60 is positioned between the pixel electrode 50 and the common electrode 75. The liquid crystal layer 60 may use a liquid crystal having a positive or negative dielectric anisotropy, and may include a chiral dopant. In addition, the above embodiment is preferably applied to the TN mode, and is applicable to the VA mode.
다음, 도 10에 도시된 바와 같이, 어레이 기판(30)의 화소전극(50) 일측부 및 타측부를 차례로 분리시키는 다수의 슬릿 패턴(90)이 형성되어 있다. 이러한 슬릿 패턴(90)은 상기 게이트 배선(31)과 평행한 방향으로 연장되어 있고, 또한 슬릿 패턴(90)과 일부 중첩되도록 상기 화소전극 하부에 주변전극(54)이 형성되어 있다.Next, as shown in FIG. 10, a plurality of slit patterns 90 are formed to sequentially separate one side and the other side of the pixel electrode 50 of the array substrate 30. The slit pattern 90 extends in a direction parallel to the gate line 31, and a peripheral electrode 54 is formed under the pixel electrode to partially overlap the slit pattern 90.
여기서 미설명 부호 92는 컬러필터 기판의 공통전극상에서 화소전극(50)과 대응하여 형성되는 다수의 저유전막으로써, 멀티 도메인 형성을 위한 것이다.Here, reference numeral 92 denotes a plurality of low-k dielectric films formed on the common electrode of the color filter substrate to correspond to the pixel electrodes 50 and is used for forming a multi-domain.
상기 저유전막(92)의 형상은 다양하게 변형하여 형성 가능하다. 또한 상기한 실시예는 VA 모드에 적용하는 것이 바람직하고, TN 모드에도 적용 가능하다.The low dielectric film 92 may be formed in various shapes. In addition, the above embodiment is preferably applied to the VA mode, it is also applicable to the TN mode.
이어, 도 11에 도시된 바와 같이, 액정표시장치의 어레이 기판(30) 상의 화소전극(50)은 다수 개의 슬릿(51) 형상을 갖도록 패턴화된 화소전극이고, 상기 화소전극(50) 하부에 화소전극(50)과 일부 중첩되는 주변전극(54)이 형성되어 있다.Subsequently, as illustrated in FIG. 11, the pixel electrode 50 on the array substrate 30 of the liquid crystal display device is a pixel electrode patterned to have a plurality of slits 51, and is disposed below the pixel electrode 50. The peripheral electrode 54 partially overlapping the pixel electrode 50 is formed.
여기서, 미설명 부호 82는 컬러필터 기판의 공통전극상에서 화소전극(50)의 슬릿(51) 패턴 사이에 대응하여 형성되는 저유전막으로써, 멀티 도메인 형성을 위한 것이다. 그리고, 상기 슬릿(51)을 저유전막으로 형성하고, 상기 저유전막(82)은 슬릿으로 하여도 가능하며, 상기 슬릿(51)의 형상은 다양한 형상으로 변형 가능하다. 또한 상기한 실시예는 VA 모드에 적용하는 것이 바람직하고, TN 모드에도 적용가능하다.Here, reference numeral 82 denotes a low-k dielectric film formed corresponding to the slit 51 pattern of the pixel electrode 50 on the common electrode of the color filter substrate, and is used for forming a multi-domain. The slit 51 may be formed of a low dielectric film, the low dielectric film 82 may be a slit, and the shape of the slit 51 may be modified into various shapes. In addition, the above embodiment is preferably applied to the VA mode, it is also applicable to the TN mode.
상술한 실시예를 통하여 본 발명에 따른 액정표시장치는 박막 트랜지스터(T)를 게이트 배선(31) 상에 형성함으로써, 어레이 기판(30)상의 화소전극(50)과 공통전극(미도시)을 이용하여 전계 형성시, 박막 트랜지스터(T) 부분이 대칭성을 갖도록 하여 대칭적인 화소 모양에 의한 액정 도메인의 안정성이 부여된다.In the liquid crystal display according to the present invention, the thin film transistor T is formed on the gate wiring 31 to use the pixel electrode 50 and the common electrode (not shown) on the array substrate 30. Therefore, when the electric field is formed, the thin film transistor T portion is symmetrical to impart stability of the liquid crystal domain due to the symmetrical pixel shape.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
상술한 본 발명의 액정표시장치는 다음과 같은 효과가 있다.The liquid crystal display of the present invention described above has the following effects.
본 발명의 액정표시장치용 어레이 기판 상에 박막 트랜지스터(T)를 게이트 배선 위에 형성하여 화소전극을 사각 형상으로 형성한다. 이에 의해, 어레이 기판상의 화소전극과 컬러필터 기판상의 공통전극(미도시)을 이용하여 전계를 형성할 때, 박막 트랜지스터(T) 부분이 대칭성을 갖게 되어 대칭적인 화소 모양에 의한 액정 도메인의 안정성을 부여할 수 있다.The thin film transistor T is formed on the gate wiring on the array substrate for a liquid crystal display device of the present invention to form the pixel electrode in a square shape. As a result, when the electric field is formed using the pixel electrode on the array substrate and the common electrode (not shown) on the color filter substrate, the thin film transistor T has a symmetry, thereby improving stability of the liquid crystal domain due to symmetrical pixel shapes. It can be given.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010088557A KR100796493B1 (en) | 2001-12-29 | 2001-12-29 | LCD Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010088557A KR100796493B1 (en) | 2001-12-29 | 2001-12-29 | LCD Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030058165A true KR20030058165A (en) | 2003-07-07 |
| KR100796493B1 KR100796493B1 (en) | 2008-01-21 |
Family
ID=32216082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010088557A Expired - Fee Related KR100796493B1 (en) | 2001-12-29 | 2001-12-29 | LCD Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100796493B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975029B1 (en) * | 2007-10-22 | 2010-08-11 | (주)지엠지 | Fiber optic sensor |
| CN110928016A (en) * | 2019-12-13 | 2020-03-27 | 武汉华星光电技术有限公司 | Display panel, display device and manufacturing method of display device |
| CN119002137A (en) * | 2023-05-22 | 2024-11-22 | 京东方科技集团股份有限公司 | Liquid crystal display panel and liquid crystal display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2780681B2 (en) * | 1995-08-11 | 1998-07-30 | 日本電気株式会社 | Active matrix liquid crystal display panel and manufacturing method thereof |
| KR100293809B1 (en) * | 1998-05-29 | 2001-10-26 | 박종섭 | IP-V Mode LCD Display with Multiple Domains |
| KR100542310B1 (en) * | 1998-12-30 | 2006-05-09 | 비오이 하이디스 테크놀로지 주식회사 | Thin film transistor liquid crystal display |
| KR100370800B1 (en) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | method for fabricating array substrate for LCD |
-
2001
- 2001-12-29 KR KR1020010088557A patent/KR100796493B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975029B1 (en) * | 2007-10-22 | 2010-08-11 | (주)지엠지 | Fiber optic sensor |
| CN110928016A (en) * | 2019-12-13 | 2020-03-27 | 武汉华星光电技术有限公司 | Display panel, display device and manufacturing method of display device |
| CN119002137A (en) * | 2023-05-22 | 2024-11-22 | 京东方科技集团股份有限公司 | Liquid crystal display panel and liquid crystal display device |
| WO2024239846A1 (en) * | 2023-05-22 | 2024-11-28 | 京东方科技集团股份有限公司 | Liquid crystal display panel and liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100796493B1 (en) | 2008-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100389356C (en) | Four-color liquid crystal display and panel for the same | |
| US6950165B2 (en) | In-plane switching mode liquid crystal display device | |
| KR101337260B1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
| US7167225B2 (en) | Liquid crystal display with side electrodes coplanar with the pixel electrodes | |
| US8351006B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20100061124A (en) | Liquid crystal display | |
| US7215386B2 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| KR20050014414A (en) | Multi-domain liquid crystal display including the same | |
| KR20050001707A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US8031313B2 (en) | Lateral electric field type liquid crystal display device | |
| KR20050077571A (en) | Multi-domain liquid crystal display | |
| KR101101007B1 (en) | LCD Display | |
| KR101310309B1 (en) | Display panel | |
| US8842249B2 (en) | Display substrate, a method of manufacturing the same and a display apparatus having the same | |
| JP5271021B2 (en) | Liquid crystal display | |
| KR100796493B1 (en) | LCD Display | |
| KR20020017436A (en) | In-plane switching mode liquid crystal display device and method for manufacturing the same | |
| KR101122227B1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| JP4121357B2 (en) | Liquid crystal display | |
| KR102685534B1 (en) | Display device | |
| KR20070025458A (en) | Color filter substrate, manufacturing method thereof and multi-domain liquid crystal display including the same | |
| US10627682B2 (en) | Liquid crystal display device | |
| KR20030055930A (en) | Liquid crystal display device | |
| KR100987725B1 (en) | Array substrate, manufacturing method thereof and liquid crystal display device having same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20210116 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20210116 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |