KR20030052806A - Method For Manufacturing Semiconductor Devices - Google Patents
Method For Manufacturing Semiconductor Devices Download PDFInfo
- Publication number
- KR20030052806A KR20030052806A KR1020010082880A KR20010082880A KR20030052806A KR 20030052806 A KR20030052806 A KR 20030052806A KR 1020010082880 A KR1020010082880 A KR 1020010082880A KR 20010082880 A KR20010082880 A KR 20010082880A KR 20030052806 A KR20030052806 A KR 20030052806A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- contact hole
- metal layer
- tungsten
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조방법을 제공한다. 본 발명은 반도체 기판의 층간 절연막에 콘택홀을 형성하고, 상기 콘택홀 및 상기 층간절연막에 장벽 금속층용 TiN막을 적층하고, 상기 TiN막을 질소 가스로 플라즈마 처리한 후 상기 장벽 금속층 상에 텅스텐막을 적층한다. 상기 TiN막의 플라즈마 처리와, 상기 텅스텐막의 적층이 하나의 반응 챔버에서 인시튜(In Situ)로 진행된다.The present invention provides a method for manufacturing a semiconductor device. According to the present invention, a contact hole is formed in an interlayer insulating film of a semiconductor substrate, a TiN film for barrier metal layer is laminated on the contact hole and the interlayer insulating film, and the tungsten film is laminated on the barrier metal layer after plasma treatment of the TiN film with nitrogen gas. . Plasma treatment of the TiN film and stacking of the tungsten film proceed in Situ in one reaction chamber.
따라서, 본 발명은 상기 TiN막 상에 안정된 텅스텐막이 적층되므로 상기 콘택홀을 상기 텅스텐막으로 완전히 매립할 수가 있다. 그 결과, 본 발명은 상기 콘택홀의 콘택 저항을 저감시키고 콘택 신뢰성을 확보할 수 있다.Therefore, according to the present invention, since a stable tungsten film is laminated on the TiN film, the contact hole can be completely filled with the tungsten film. As a result, the present invention can reduce the contact resistance of the contact hole and ensure contact reliability.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 화학기계연마(Chemical Mechanical Polishing) 공정으로 인한 층간 절연막의 스크래치가 발생하더라도 층간절연막 상의 텅스텐 잔류물로 인한 금속 배선간의 브리지(Bridge)가 발생하는 것을 방지하도록 한 반도체소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, even if a scratch of an interlayer insulating film occurs due to a chemical mechanical polishing process, a bridge between metal wirings due to tungsten residue on the interlayer insulating film is formed. The present invention relates to a method for manufacturing a semiconductor device to prevent it from occurring.
일반적으로, 반도체소자의 고집적화 추세에 따라 설계룰(Design Rule)이 축소되고, 층간절연막의 토폴로지(Topology)가 열악해진다. 상기 설계룰의 축소는 금속배선의 집적화와 다양한 층간절연막의 구조 변화를 가져왔다. 특히, 층간절연막에 형성된 콘택홀 및 비아홀의 사이즈가 축소되고 종횡비(Aspect Ratio)가 커져 왔다. 그 결과, 기존의 물리적 기상 증착(Physical Vapor Deposition) 공정은 상기 콘택홀을 알루미늄층으로 메우는데 한계에 직면하게 되었다.In general, a design rule is reduced according to a trend toward higher integration of semiconductor devices, and a topology of an interlayer insulating film is poor. The reduction of the design rule has resulted in the integration of metal wiring and the structural change of various interlayer insulating films. In particular, the sizes of the contact holes and the via holes formed in the interlayer insulating film have been reduced, and the aspect ratio has been increased. As a result, the existing physical vapor deposition process faces limitations in filling the contact hole with an aluminum layer.
이에 따라, 최근에는 화학적 기상 증착(Chemical Vapor Deposition) 공정에 의한 텅스텐층 매립 방법을 도입하기 시작하였다. 상기 방법은 콘택홀을 텅스텐층으로 매립한 후 상기 텅스텐층의 상부에 알루미늄 재질의 상호연결을 형성해주는 금속배선 형성방법을 주로 이용하고 있다. 이러한 공정이 텅스텐 플러그(Tungsten Plug) 공정이라고 불린다.Accordingly, recently, a method of embedding a tungsten layer by a chemical vapor deposition process has begun. The method mainly uses a metal wiring forming method in which contact holes are filled with a tungsten layer and then an aluminum interconnect is formed on top of the tungsten layer. This process is called a tungsten plug process.
상기 텅스텐 플러그 공정에서는 실리콘 기판이나 다결정 실리콘 재질의 라인을 일부 노출시키는 콘택홀의 경우, 층간절연막의 일부분에 콘택홀을 형성한 후에 상기 콘택홀 및 상기 층간절연막 상에 텅스텐층을 적층할 때 반응 챔버의 내부로 주입되는 반응가스, 예를 들어 WF6가스의 플로린(F)에 의한 손상을 방지하고 아울러 상기 콘택홀에서의 안정된 티타늄 실리사이드를 형성하기 위해 상기 콘택홀에 Ti/TiN막을 미리 적층한다. 마찬가지로, 비아홀의 경우에도, 층간절연막의 일부분에 비아홀을 형성한 후에 상기 비아홀 및 상기 층간절연막 상에 텅스텐층을 적층하기 전에 상기 비아홀에 Ti/TiN막이나 TiN막을 적층한다. 상기 콘택홀이나 비아홀에서의 TiN막이나 Ti/TiN막은 장벽 금속층의 역할을 담당한다. 상기 장벽 금속층을 형성하는데 TiN막을 주로 사용하는데, 이는 텅스텐이 실리콘이나 산화막과의 접착성이 약하고 TiN막이나 TiW막 상에서 양호하게 성장하는 특성 때문이다. 상기 TiN막이나 TiW막의 막질은 텅스텐의 형성 초기 단계인 핵생성(Nucleation) 단계에서 상기 텅스텐막의 막질에 영향을 줌으로써 전체적인 텅스텐막의 막질에 큰 영향을 주는 것을 알려져 있다. 예를 들면, 장벽 금속층으로 주로 사용되는, 스퍼터링공정에 의해 형성된 TiN막은 일반적으로 스퍼터링 챔버의 내부로 질소(N2) 가스를 주입시키면서 Ti 재질의 타켓을 아르곤(Ar) 이온으로 스퍼터링함으로써 상기 타겟으로부터 떨어져나오는 Ti 원자를 질소(N2) 가스로 반응시키는 방법이나, 질소(N2) 가스를 상기 스퍼터링 챔버의 내부로 주입시켜 상기 타겟을 질화시킨 후 상기 타겟을 아르곤(Ar) 이온으로 스퍼터링하는 방법에 의해 반도체 기판 상에 적층된다.In the tungsten plug process, in the case of a contact hole exposing a portion of a silicon substrate or a line of polycrystalline silicon material, a contact hole is formed in a part of the interlayer insulating film, and then a tungsten layer is deposited on the contact hole and the interlayer insulating film. A Ti / TiN film is pre-laminated in the contact hole in order to prevent damage caused by florin (F) of the reaction gas, for example, WF 6 gas, which is injected into the contact hole, and to form stable titanium silicide in the contact hole. Similarly, in the case of the via hole, after the via hole is formed in a part of the interlayer insulating film, a Ti / TiN film or a TiN film is laminated in the via hole before the tungsten layer is laminated on the via hole and the interlayer insulating film. The TiN film or Ti / TiN film in the contact hole or via hole serves as a barrier metal layer. The TiN film is mainly used to form the barrier metal layer because of the property that tungsten has poor adhesion to silicon or oxide film and grows well on the TiN film or TiW film. The film quality of the TiN film or the TiW film is known to have a great effect on the overall film quality of the tungsten film by affecting the film quality of the tungsten film in the nucleation step, which is an initial step of forming tungsten. For example, a TiN film formed by a sputtering process, which is mainly used as a barrier metal layer, is generally formed by sputtering a target made of Ti with argon (Ar) ions while injecting nitrogen (N 2 ) gas into the sputtering chamber. A method of reacting the falling Ti atoms with nitrogen (N 2 ) gas or by injecting nitrogen (N 2 ) gas into the sputtering chamber to nitride the target and then sputtering the target with argon (Ar) ions. By laminating on a semiconductor substrate.
그러나, 이러한 방법들은 모든 Ti 원자가 TiN으로 변화하지 않으므로 상기 TiN막의 일부분에 Ti 원자가 존재하기 쉽다. 이러한 TiN막을 일정 시간이상으로 외부의 대기에 노출되면, 반응성이 좋은 Ti 원자가 대기중의 산소나 다른 이물질과 쉽게 반응해버린다. 따라서, 상기 Ti이 존재하였던 부분에서는 상기 TiN막의 대부분보다 표면 에너지가 높고 불안정한 부분이 발생한다. 상기 불안정한 부분에서는 후속 공정인 텅스텐막의 적층 공정이 진행될 때, 초기 핵생성 때에 반응 가스들이 빠르게 반응함으로써 막질이 열악해지나 증착 속도가 매우 빠른 텅스텐막이 도 1및 도 2에 도시된 바와 같이, 국부적으로 다량 형성해버리는 이상 성장 현상이 다발한다.However, in these methods, since all Ti atoms do not change to TiN, Ti atoms are likely to be present in a portion of the TiN film. When the TiN film is exposed to the outside atmosphere for a predetermined time or more, the reactive Ti atoms easily react with oxygen or other foreign matter in the atmosphere. Therefore, in the portion where Ti was present, an unstable portion having a higher surface energy than most of the TiN films occurs. In the unstable part, when the tungsten film lamination process, which is a subsequent process, proceeds, the reaction gases react rapidly during initial nucleation, resulting in poor film quality, but a very fast deposition rate of the tungsten film, as shown in FIGS. 1 and 2. Anomalous growth phenomena occur in large quantities.
종래에는 도 3에 도시된 바와 같이, 반도체 기판(10)의 층간절연막(11)의 일부분에 상기 반도체 기판(10)과의 콘택을 위한 콘택홀(13)을 형성한 후 상기 콘택홀(13)의 저면과 측면 및 상기 층간절연막(11)의 표면 상에 장벽 금속층(15), 예를 들어 TiN막이나 Ti/TiN막을 적층한다. 그런 다음, 상기 콘택홀(13)에 텅스텐막(17)을 메우기 위해 상기 콘택홀(13)의 내부와 상기 콘택홀(13) 외측 부분에 상기 텅스텐막(17)을 두꺼운 두께로 적층한다.Conventionally, as shown in FIG. 3, a contact hole 13 for contact with the semiconductor substrate 10 is formed in a portion of the interlayer insulating film 11 of the semiconductor substrate 10, and then the contact hole 13 is formed. A barrier metal layer 15, for example, a TiN film or a Ti / TiN film, is laminated on the bottom and side surfaces of the insulating film 11 and on the surface of the interlayer insulating film 11. Then, to fill the tungsten film 17 in the contact hole 13, the tungsten film 17 is stacked in a thick thickness inside the contact hole 13 and an outer portion of the contact hole 13.
그런데, 종래에는 상기한 바와 같이, 상기 장벽 금속층(15)의 TiN막의 표면 일부분에 표면 에너지가 높고 불안정한 부분(16a),(16b)이 자주 발생한다. 이때, 상기 부분(16a),(16b)이 상기 콘택홀(13)의 입구 근처에 발생하여 있었으면, 상기 콘택홀(13)의 양 측면에서 상기 텅스텐막(17)이 적층하여 상기 콘택홀(13)을 완전히 메우기 전에 상기 콘택홀(13)의 입구 근처의 부분(16a),(16b)에서 상기 텅스텐막(16)이 두껍게 이상 성장하여 상기 콘택홀(13)의 입구를 막아버린다. 이로써, 반응 챔버 내의 반응 가스가 더 이상 상기 콘택홀(13)로 유입되지 못하므로 상기 콘택홀(13)이 텅스텐막(17)에 의해 완전히 매립되지 못하고 상기 콘택홀(13)의 내부에 빈 공간인 보이드(Void)(18)가 일부 형성된다. 이는 상기 콘택홀(13)의 콘택 저항을 높이고 심한 경우에는 반도체 소자의 동작 불능과 같은 콘택 불량을 가져온다. 결국, 종래에는 반도체소자의 콘택 신뢰성을 확보하기가 어렵고 나아가 수율 저하가 불가피하다.In the related art, however, as described above, unstable portions 16a and 16b frequently generate high surface energy at portions of the surface of the TiN film of the barrier metal layer 15. At this time, if the portions 16a and 16b were generated near the inlet of the contact hole 13, the tungsten film 17 was stacked on both sides of the contact hole 13 to form the contact hole 13. ), The tungsten film 16 grows thicker or more in portions 16a and 16b near the inlet of the contact hole 13 to completely block the inlet of the contact hole 13. As a result, since the reaction gas in the reaction chamber is no longer introduced into the contact hole 13, the contact hole 13 is not completely filled by the tungsten film 17, and an empty space is formed inside the contact hole 13. In voids 18 are partially formed. This increases the contact resistance of the contact hole 13 and, in severe cases, results in contact failure such as inoperability of the semiconductor device. As a result, it is difficult to secure the contact reliability of the semiconductor device in the related art, and furthermore, yield reduction is inevitable.
이러한 문제점을 개선하기 위해 텅스텐막의 적층 전에 WF6가스를 미리 반응 챔버 내로 대량으로 유입시켜 초기 핵생성 때의 적층 속도를 높이고 텅스텐 입자(Grain) 사이즈를 줄임으로써 불안정한 TiN 부분에서의 핵생성을 최소화시키는 방법도 실시 가능하다. 그러나, 이 방법에서는 먼저 과량의 WF6가스 중 플로린(F) 기가 실리콘이나 Ti나 알루미늄과 같은 금속에 손상을 줌으로써 반도체 소자의 전기적 특성이나 물리적 현상을 악화시킨다. 그러므로, 이 방법은 그 다지 사용하지 않는 것이 바람직하다. 상기 플로린 기의 손상에 대하여서는 많은 보고서나 논문 등에 기재되어 있는데, 가장 널리 알려진 것이 텅스텐의 적층 때에 발생하는 볼케이노 결함(Volcano Defect)이다. 상기 볼케이노 결함은 장벽 금속층의 Ti와 플로린 기가 서로 반응함으로써 발생하는 결함으로, 도 4 및 도 5에 도시된 바와 같이, 체적이 큰 TiF4를 형성시킴으로써 콘택의 폭발과 같은 형상으로 나타난다.In order to solve this problem, prior to the deposition of tungsten film, a large amount of WF 6 gas is introduced into the reaction chamber in advance to minimize the nucleation in the unstable TiN region by increasing the deposition rate during initial nucleation and reducing tungsten grain size The method is also possible. However, in this method, first, the Florin (F) group in the excess WF 6 gas damages a metal such as silicon, Ti, or aluminum, thereby deteriorating an electrical characteristic or a physical phenomenon of a semiconductor device. Therefore, it is preferable not to use this method very much. The damage of the florin group is described in many reports and papers, the most widely known being the Volcano Defect that occurs when tungsten is laminated. The volcano defect is a defect caused by the reaction of Ti and florin groups in the barrier metal layer with each other. As shown in FIGS. 4 and 5, the volcano defect is formed in a shape such as an explosion of a contact by forming a large volume TiF4.
이러한 현상을 방지하기 위해서는 상기 TiN막의 적층 후에 질소(N2) 가스의 분위기에서 상기 TiN막을 열처리하고 텅스텐막을 적층하거나, 상기 TiN막의 적층 후에 시간의 지체가 전혀 없이 상기 TiN막 상에 텅스텐막을 적층하면, 상기 볼케이노 결함의 발생 빈도를 상당히 저감시킬 수가 있다. 그러나, 대량 생산이 진행되는 제조라인에서는 시간의 지체가 전혀 없이 텅스텐 적층공정을 진행하는 것은 거의 불가능하고, 상기 TiN막의 열처리공정은 하지층의 금속 배선이나 소자에 악영향을줄 수 있기 때문에 상기 방법들은 바람직하지 못하다.In order to prevent such a phenomenon, after the TiN film is laminated, the TiN film is heat-treated in an atmosphere of nitrogen (N 2 ) gas, and a tungsten film is laminated. The occurrence frequency of the volcano defect can be considerably reduced. However, in a production line in which mass production is in progress, it is almost impossible to proceed with tungsten lamination without any time lag, and the method of heat treatment of the TiN film may adversely affect the metal wiring and the elements of the underlying layer. Not desirable
따라서, 본 발명의 목적은 콘택홀에 텅스텐막을 완전히 매립시킴으로써 콘택홀의 콘택 신뢰성을 확보하도록 한 반도체소자의 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device in which contact reliability of a contact hole is ensured by completely embedding a tungsten film in the contact hole.
본 발명의 다른 목적은 콘택 불량으로 인한 반도체소자의 수율 저하를 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a semiconductor device to prevent a decrease in yield of the semiconductor device due to contact failure.
도 1 및 도 2는 일반적인 장벽 금속층 상에 적층된 텅스텐막의 이상 성장 부분을 확대 촬영한 평면 및 단면 사진도.1 and 2 are enlarged planar and cross-sectional photographs showing abnormal growth portions of a tungsten film laminated on a general barrier metal layer.
도 3은 종래 기술에 의한 콘택홀 내에 보이드(Void)를 유발시키며 매립된 텅스텐막을 나타낸 단면 구조도.3 is a cross-sectional structural view showing a tungsten film embedded and causing voids in a contact hole according to the prior art.
도 4 및 도 5는 종래 기술에 의한 텅스텐막에 형성된 볼케이노 결함(Volcano Defect)을 촬영한 단면 및 평면 사진도.4 and 5 are cross-sectional and planar photographs showing a Volcano Defect formed on a tungsten film according to the prior art.
도 6 내지 도 8은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.6 to 8 are cross-sectional process diagrams illustrating a method for manufacturing a semiconductor device according to the present invention.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은The semiconductor device manufacturing method according to the present invention for achieving the above object is
반도체 기판 상에 층간 절연막을 적층한 후 상기 층간 절연막의 일부분에 콘택홀을 형성하는 단계;Stacking an interlayer insulating film on a semiconductor substrate and forming a contact hole in a portion of the interlayer insulating film;
상기 콘택홀 및 상기 층간 절연막에 TiN막을 갖는 장벽 금속층을 적층하는 단계;Stacking a barrier metal layer having a TiN film in the contact hole and the interlayer insulating film;
상기 장벽 금속층을 플라즈마 처리하는 단계; 및Plasma treating the barrier metal layer; And
상기 장벽 금속층 상에 텅스텐막을 적층함으로써 상기 콘택홀을 빈 공간인 보이드의 생성없이 상기 텅스텐막으로 완전히 매립하는 단계를 포함하는 것을 특징으로 한다.And depositing a tungsten film on the barrier metal layer to completely fill the contact hole with the tungsten film without generating voids, which are empty spaces.
바람직하게는, 상기 플라즈마 처리를 질소 가스가 10∼2000 SCCM의 유량으로 유입되는 상태에서 실시할 수 있다.Preferably, the plasma treatment may be performed in a state in which nitrogen gas flows at a flow rate of 10 to 2000 SCCM.
바람직하게는, 상기 플라즈마 처리를 50∼400W의 직류 전원이 인가되는 상태에서 실시하거나, 50∼500W의 고주파 전원이 인가되는 상태에서 실시할 수 있다.Preferably, the plasma treatment may be performed in a state where a DC power source of 50 to 400 W is applied or in a state where a high frequency power source of 50 to 500 W is applied.
바람직하게는, 상기 플라즈마 처리를 아르곤 가스가 인가되는 상태에서 실시할 수 있다.Preferably, the plasma treatment may be performed in a state where argon gas is applied.
바람직하게는, 상기 장벽 금속층의 플라즈마 처리와 상기 텅스텐막의 적층을 인시튜상태로 실시할 수 있다.Preferably, plasma treatment of the barrier metal layer and lamination of the tungsten film may be performed in situ.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part of the same structure and the same action as the conventional part.
도 6 내지 도 8은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도이다.6 to 8 are cross-sectional process diagrams illustrating a method of manufacturing a semiconductor device according to the present invention.
도 6을 참조하면, 먼저, 반도체 기판(10), 예를 들어 실리콘 기판 상에 층간 절연막(11)을 적층한다. 여기서, 상기 반도체 기판(10)에는 반도체소자를 위한 소오스/드레인용 확산층, 게이트 산화막, 게이트전극 및 층간절연막 등이 미리 형성되어 있음은 자명한 사실이다.Referring to FIG. 6, first, an interlayer insulating layer 11 is stacked on a semiconductor substrate 10, for example, a silicon substrate. Here, it is apparent that the semiconductor substrate 10 is formed with a source / drain diffusion layer, a gate oxide film, a gate electrode, and an interlayer insulating film for a semiconductor device in advance.
상기 층간 절연막(11)의 적층이 완료되고 나면, 상기 반도체 기판(10)의 콘택 부분, 예를 들어 상기 확산층과의 콘택을 위해 상기 층간 절연막(11)의 일부분을 사진식각공정에 의해 선택적으로 식각함으로써 상기 확산층을 노출시키는 콘택홀(13)을 형성한다.After the stacking of the interlayer insulating layer 11 is completed, a portion of the interlayer insulating layer 11 is selectively etched by a photolithography process for contact with a contact portion of the semiconductor substrate 10, for example, the diffusion layer. As a result, a contact hole 13 exposing the diffusion layer is formed.
상기 콘택홀(13)의 형성을 위한 상기 층간 절연막(11)의 식각공정이 완료되면, 상기 콘택홀(13)을 세정공정에 의해 세정시킨다. 이때, 상기 세정공정으로는습식 세정공정이나 건식 세정공정이 모두 사용될 수 있다.When the etching process of the interlayer insulating layer 11 for forming the contact hole 13 is completed, the contact hole 13 is cleaned by a cleaning process. In this case, both the wet cleaning process and the dry cleaning process may be used as the cleaning process.
상기 콘택홀(13)의 세정이 완료되고 나면, 상기 콘택홀(13)의 저면 및 측면과 함께 상기 층간 절연막(11)의 표면 상에 장벽 금속층(15)을 적층한다. 이를 좀 더 상세히 언급하면, 스퍼터링공정을 이용하여 상기 장벽 금속층(15)의 하부층인 Ti막을 500∼1000Å의 두께로 상기 콘택홀(13)의 저면 및 측면과 함께 상기 층간 절연막(11)의 표면 상에 적층하고, 상기 Ti막 상에 TiN막을 50∼1000Å의 두께로 적층한다. 따라서, 상기 장벽 금속층(15)이 Ti막과 TiN막의 2중층으로 구성될 수 있다. 한편, 상기 장벽 금속층(15)이 TiN막의 단일층으로 구성되는 것도 가능하다.After the cleaning of the contact hole 13 is completed, the barrier metal layer 15 is stacked on the surface of the interlayer insulating layer 11 together with the bottom and side surfaces of the contact hole 13. In more detail, the Ti film, which is the lower layer of the barrier metal layer 15, is formed on the surface of the interlayer insulating layer 11 together with the bottom and side surfaces of the contact hole 13 to a thickness of 500 to 1000 GPa using a sputtering process. The TiN film is laminated on the Ti film in a thickness of 50 to 1000 GPa. Thus, the barrier metal layer 15 may be composed of a double layer of a Ti film and a TiN film. On the other hand, the barrier metal layer 15 may be composed of a single layer of the TiN film.
이때, 상기 TiN막의 일부분에서는 상기 TiN막의 대부분보다 표면 에너지가 높고 불안정한 부분(16a),(16b)이 발생하는 경우가 있다.In this case, portions of the TiN film may have higher surface energy than most of the TiN films and unstable portions 16a and 16b may occur.
도 7을 참조하면, 상기 장벽 금속층(15)의 적층이 완료되고 나면, 상기 반도체 기판(10)을 상기 장벽 금속층(15)의 적층을 위한 스퍼터링 챔버(도시 안됨)에서 인출한 후 텅스텐막을 적층하기 위한 반응 챔버(도시 안됨)의 진공 척에 올려놓는다. 그런 다음, 상기 반응 챔버의 내부로 가스 유입구을 거쳐 예를 들어 질소(N2)를 유입시키고, 상기 반응 챔버에 바이어스를 일정 시간동안 인가함으로써 상기 장벽 금속층(15)을 질소(N2) 플라즈마(19)로 처리한다.Referring to FIG. 7, after the stacking of the barrier metal layer 15 is completed, the semiconductor substrate 10 may be taken out of the sputtering chamber (not shown) for stacking the barrier metal layer 15 and then the tungsten film may be stacked. To a vacuum chuck in a reaction chamber (not shown). Then, for example, nitrogen (N 2 ) is introduced into the reaction chamber through a gas inlet, and the barrier metal layer 15 is supplied with nitrogen (N 2 ) plasma 19 by applying a bias to the reaction chamber for a predetermined time. ).
이때, 상기 질소(N2) 가스는 10∼2000 SCCM(Standard Cubic Centimeter)의 유량으로 유입된다. 상기 바이어스로는 직류(DC) 또는 고주파(Radio Frequency: RF)가 인가된다. 상기 고주파의 전력은 50∼500W 정도가 바람직하고, 상기 직류의전력은 50∼400W 정도가 바람직하다. 상기 질소(N2) 가스 대신에 아르곤(Ar) 가스가 사용될 수 있다.At this time, the nitrogen (N 2 ) gas is introduced at a flow rate of 10 to 2000 SCCM (Standard Cubic Centimeter). As the bias, direct current (DC) or radio frequency (RF) is applied. The power of the high frequency is preferably about 50 to 500W, and the power of the direct current is preferably about 50 to 400W. Argon (Ar) gas may be used instead of the nitrogen (N 2 ) gas.
따라서, 상기 장벽 금속층(15)이 충분한 시간동안 플라즈마 처리되므로 상기 장벽 금속층(15)이 완전히 질화된다. 이는 후속 공정에서 텅스텐막을 적층할 때 상기 텅스텐막의 이상 적층을 유발시킬 수 있는 부분(16a),(16b)을 사전에 질화시키거나, 플라즈마의 에너지를 이용하여 상기 텅스텐막의 적층 이상 유발 부분(16a),(16b)의 높은 에너지 상태를 낮춤으로써 상기 텅스텐막의 초기 핵생성 때에 적층 이상의 발생을 방지시킬 수 있는 안정된 텅스텐막을 적층할 수가 있다.Thus, the barrier metal layer 15 is completely nitrided because the barrier metal layer 15 is plasma treated for a sufficient time. This is achieved by nitriding in advance the portions 16a and 16b that may cause abnormal lamination of the tungsten film when the tungsten film is laminated in a subsequent process, or by using the energy of plasma to cause the abnormality of the lamination of the tungsten film 16a. By lowering the high energy state of (16b), a stable tungsten film which can prevent the occurrence of lamination abnormality in the initial nucleation of the tungsten film can be laminated.
도 8을 참조하면, 상기 장벽 금속층(15)의 플라즈마 처리가 완료되고 나면, 상기 반도체 기판(10)을 상기 반응 챔버로부터 다른 챔버로 반송시키지 않고 상기 반응 챔버에 그대로 두는 인시튜(In Situ) 상태에서 상기 콘택홀(13)을 충분히 채울 수 있는 두꺼운 두께, 예를 들어 1000∼10000Å의 두께로 적층한다.Referring to FIG. 8, after the plasma treatment of the barrier metal layer 15 is completed, the semiconductor substrate 10 is left in the reaction chamber without being transferred from the reaction chamber to another chamber. In the contact hole 13 is laminated to a thick thickness, for example, a thickness of 1000 to 10000 kPa enough to fill.
이때, 상기 부분(16a),(16b)이 상기 콘택홀(13)의 입구 근처에 형성되어 있었으면, 종래에는 상기 콘택홀(13)의 양 측면에서 상기 텅스텐막(17)이 적층하여 상기 콘택홀(13)을 완전히 메우기 전에 상기 콘택홀(13)의 입구 근처의 부분(16a),(16b)에서 상기 텅스텐막(16)이 두껍게 이상 성장함으로써 상기 반응 챔버 내의 반응 가스가 더 이상 상기 콘택홀(13)로 유입되지 못하므로 상기 콘택홀(13)의 입구를 막아버린다. 그 결과, 상기 콘택홀(13)이 텅스텐막(17)에 의해 완전히 매립되지 못하고 상기 콘택홀(13)의 내부에 빈 공간인 보이드(Void)(18)가 일부 형성된다. 이로써, 상기 콘택홀(17)의 콘택 저항이 높아지고 심한 경우에는 반도체 소자의 동작 불능과 같은 콘택 불량이 발생한다.At this time, if the portions 16a and 16b were formed near the entrance of the contact hole 13, the tungsten film 17 is stacked on both sides of the contact hole 13 so that the contact hole is conventionally formed. As the tungsten film 16 grows thicker or larger in portions 16a and 16b near the inlet of the contact hole 13 before the hole 13 is completely filled, the reaction gas in the reaction chamber is no longer provided. 13, the inlet of the contact hole 13 is blocked. As a result, the contact hole 13 may not be completely filled by the tungsten film 17, and a void 18, which is an empty space, is partially formed inside the contact hole 13. As a result, the contact resistance of the contact hole 17 is high and, in severe cases, a contact failure such as an inoperability of the semiconductor device occurs.
본 발명은 이와는 달리, 상기 콘택홀(13)에 보이드의 생성 없이 상기 텅스텐막(17)을 완전히 매립할 수 있다. 이는 상기 텅스텐막(17)의 이상 적층을 유발시킬 수 있는 부분(16a),(16b)을 사전에 질화시키거나, 플라즈마의 에너지를 이용하여 상기 텅스텐막의 적층 이상 유발 부분(16a),(16b)의 높은 에너지 상태를 낮춤으로써 상기 텅스텐막(17)의 초기 핵생성 때에 적층 이상의 발생을 방지시킬 수 있는 텅스텐막(17)을 적층할 수가 있기 때문이다.Alternatively, the tungsten film 17 may be completely buried without generating voids in the contact hole 13. This is performed by nitriding the portions 16a and 16b that may cause abnormal stacking of the tungsten film 17 in advance, or by using the energy of plasma to cause the deposition abnormalities of the tungsten film 16a and 16b. It is because the tungsten film 17 which can prevent the occurrence of lamination abnormality at the time of initial nucleation of the tungsten film 17 can be laminated by lowering the high energy state of the tungsten film 17.
이후, 상기 텅스텐막을 에치백공정이나 화학기계연막공정에 의해 평탄화함으로써 상기 콘택홀 내에 텅스텐 플러그를 형성하고 나서 금속배선의 하지층인 Ti/TiN막을 적층하고 상기 Ti/TiN막 상에 금속배선용 금속층을 적층하고 상기 금속층 상에 반사 방지막을 적층한다. 이어서, 사진식각공정을 이용하여 금속배선의 패턴을 형성한다. 한편, 이에 대한 부분은 본 발명의 요지와 관련성이 적으므로 상세한 설명을 생략하기로 한다.Thereafter, the tungsten film is flattened by an etch back process or a chemical mechanical smoke process to form a tungsten plug in the contact hole, and then a Ti / TiN film, which is an underlayer of metal wiring, is laminated, and a metal wiring metal layer is formed on the Ti / TiN film. The antireflection film is laminated on the metal layer. Subsequently, a pattern of metal wiring is formed by using a photolithography process. On the other hand, since this portion is less relevant to the subject matter of the present invention will not be described in detail.
따라서, 본 발명은 텅스텐 플러그가 형성된 콘택홀의 콘택 저항을 저감시키고 아울러 콘택 불량을 방지함으로써 콘택 신뢰성을 확보하고 나아가 수율 향상을 이룰 수 있다.Therefore, the present invention can reduce the contact resistance of the contact hole in which the tungsten plug is formed and at the same time prevent contact failure, thereby ensuring contact reliability and further improving yield.
더욱이, 본 발명은 추가 열처리 공정이나 과량의 WF6가스를 사용하지 않고도 장벽 금속층용 TiN막에서 발생하는 이상 적층 유발 부분을 효과적으로 억제시켜 상기 TiN막 상에 안정된 텅스텐막을 형성할 수가 있다. 또한, 상기 장벽 금속층의 적층 후에 일정 시간이 경과하더라도 상기 장벽 금속층 상에 텅스텐막의 이상 적층을 효과적으로 방지할 수 있다. 또한, 본 발명은 별도의 설비나 부품의 추가없이 기존의 텅스텐막 적층용 반응 챔버를 그대로 사용하면서도 안정된 텅스텐막을 얻을 수가 있고, 추가 비용도 거의 소요되지 않는다. 또한, 본 발명은 추가 공정을 필요로 하지 않으므로 공정 시간의 추가나 지연을 방지할 수 있다.Furthermore, the present invention can effectively suppress the abnormal lamination causing portion generated in the TiN film for the barrier metal layer without using an additional heat treatment process or an excessive amount of WF 6 gas, thereby forming a stable tungsten film on the TiN film. In addition, even if a predetermined time passes after the barrier metal layer is laminated, abnormal deposition of a tungsten film on the barrier metal layer can be effectively prevented. In addition, the present invention can obtain a stable tungsten film while using the existing reaction chamber for stacking tungsten film without the addition of additional equipment or parts, and almost no additional cost. In addition, since the present invention does not require an additional process, it is possible to prevent the addition or delay of the process time.
한편, 본 발명은 지금까지 텅스텐 플러그를 형성하는 방법에 대하여 기술하였으나, 텅스텐막을 이용한 상호 연결도 이와 유사한 방법으로 진행할 수가 있다. 즉, 텅스텐을 이용한 상호 연결은 반도체기판의 층간 절연막에 콘택홀을 형성하고, 상기 콘택홀을 세정하고, 상기 콘택홀 및 상기 층간 절연막에 장벽 금속층을 적층하고, 상기 장벽 금속층을 질소 가스로 플라즈마 처리하고 상기 장벽 금속층 상에 상기 콘택홀을 매립할 정도의 두꺼운 두께로 텅스텐막을 적층한다. 지금까지의 공정은 텅스텐 플러그를 형성하는 경우와 동일하다. 이후, 상기 텅스텐막 상에 반사 방지막을 적층하고, 사진식각공정을 이용하여 금속 배선을 형성한다.On the other hand, the present invention has described a method of forming a tungsten plug so far, but the interconnection using a tungsten film can proceed in a similar manner. That is, the interconnection using tungsten forms a contact hole in the interlayer insulating film of the semiconductor substrate, cleans the contact hole, deposits a barrier metal layer on the contact hole and the interlayer insulating film, and plasma-processes the barrier metal layer with nitrogen gas. And a tungsten film is laminated on the barrier metal layer to a thickness thick enough to fill the contact hole. The process so far is the same as in the case of forming a tungsten plug. Thereafter, an anti-reflection film is laminated on the tungsten film, and metal wiring is formed by using a photolithography process.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체소자의 제조방법은 반도체 기판의 층간절연막에 콘택홀을 형성하고, 상기 콘택홀 및 상기 층간절연막에 장벽 금속층용 TiN막을 적층하고, 상기 TiN막을 질소 가스로 플라즈마 처리한 후 상기 장벽 금속층 상에 텅스텐막을 적층한다. 상기 TiN막의 플라즈마 처리와,상기 텅스텐막의 적층이 하나의 반응 챔버에서 인시튜로 진행된다.As described in detail above, in the method of manufacturing a semiconductor device according to the present invention, a contact hole is formed in an interlayer insulating film of a semiconductor substrate, a TiN film for barrier metal layer is laminated on the contact hole and the interlayer insulating film, and the TiN film is nitrogen gas. After plasma treatment, a tungsten film is deposited on the barrier metal layer. Plasma treatment of the TiN film and stacking of the tungsten film proceed in situ in one reaction chamber.
따라서, 본 발명은 상기 TiN막 상에 안정된 텅스텐막이 적층되므로 상기 콘택홀을 상기 텅스텐막으로 완전히 매립할 수가 있다. 그 결과, 본 발명은 상기 콘택홀의 콘택 저항을 저감시키고 콘택 신뢰성을 확보할 수 있다.Therefore, according to the present invention, since a stable tungsten film is laminated on the TiN film, the contact hole can be completely filled with the tungsten film. As a result, the present invention can reduce the contact resistance of the contact hole and ensure contact reliability.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082880A KR20030052806A (en) | 2001-12-21 | 2001-12-21 | Method For Manufacturing Semiconductor Devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082880A KR20030052806A (en) | 2001-12-21 | 2001-12-21 | Method For Manufacturing Semiconductor Devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030052806A true KR20030052806A (en) | 2003-06-27 |
Family
ID=29577548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010082880A Ceased KR20030052806A (en) | 2001-12-21 | 2001-12-21 | Method For Manufacturing Semiconductor Devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030052806A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279511A (en) * | 1994-12-30 | 1996-10-22 | Applied Materials Inc | Metal nitride film processing method for reducing silicon migration |
| JPH1032248A (en) * | 1996-07-12 | 1998-02-03 | Yamaha Corp | Formation of tungsten film |
| KR19990006061A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Metal wiring formation method of semiconductor device |
| KR19990026626A (en) * | 1997-09-25 | 1999-04-15 | 윤종용 | Method of forming metal wiring in semiconductor process |
| KR19990066631A (en) * | 1998-01-31 | 1999-08-16 | 구본준 | Manufacturing Method of Semiconductor Device |
| KR100294257B1 (en) * | 1997-03-10 | 2001-10-24 | 로버트 에이치. 씨. 챠오 | Formation method of conductive plug |
-
2001
- 2001-12-21 KR KR1020010082880A patent/KR20030052806A/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279511A (en) * | 1994-12-30 | 1996-10-22 | Applied Materials Inc | Metal nitride film processing method for reducing silicon migration |
| JPH1032248A (en) * | 1996-07-12 | 1998-02-03 | Yamaha Corp | Formation of tungsten film |
| KR100294257B1 (en) * | 1997-03-10 | 2001-10-24 | 로버트 에이치. 씨. 챠오 | Formation method of conductive plug |
| KR19990006061A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Metal wiring formation method of semiconductor device |
| KR19990026626A (en) * | 1997-09-25 | 1999-04-15 | 윤종용 | Method of forming metal wiring in semiconductor process |
| KR19990066631A (en) * | 1998-01-31 | 1999-08-16 | 구본준 | Manufacturing Method of Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225642B1 (en) | Method for formation of contact plug of semiconductor device using Ｈ2 remote plasma treatment | |
| KR100588887B1 (en) | Nitride film formation method, wiring formation method of a semiconductor device | |
| US6261951B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US10727119B2 (en) | Process integration approach of selective tungsten via fill | |
| KR100599434B1 (en) | Metal wiring formation method of semiconductor device | |
| US7145241B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
| US6455419B1 (en) | System and method of forming a tungsten plug | |
| KR100528073B1 (en) | Fabricating method of semiconductor device | |
| US6806191B2 (en) | Semiconductor device with a copper line having an increased resistance against electromigration and a method of forming the same | |
| KR100707656B1 (en) | A method of forming a metal wiring and a semiconductor device comprising the metal wiring formed thereby | |
| US7279416B2 (en) | Methods of forming a conductive structure in an integrated circuit device | |
| JP2000058650A (en) | Semiconductor device, and method and device for manufacturing the device | |
| US7259092B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4657571B2 (en) | Method for forming metal wiring of semiconductor element | |
| KR100465093B1 (en) | Method For Manufacturing Semiconductor Devices | |
| US7141880B2 (en) | Metal line stacking structure in semiconductor device and formation method thereof | |
| KR20030052806A (en) | Method For Manufacturing Semiconductor Devices | |
| KR100503312B1 (en) | Method for manufacturing a contact electrode of semiconductor device | |
| KR100607756B1 (en) | Tungsten contact electrode manufacturing method of semiconductor device | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| KR100325597B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100800136B1 (en) | Manufacturing method of semiconductor device | |
| TW202431541A (en) | Plasma treatment of barrier and liner layers | |
| KR100585011B1 (en) | Gate electrode formation method of semiconductor device | |
| KR20050045380A (en) | Method of forming bit line contact plug in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20011221 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20031023 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20040209 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20031023 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |