[go: up one dir, main page]

KR20030003629A - 플럭스 도팅 시스템 - Google Patents

플럭스 도팅 시스템 Download PDF

Info

Publication number
KR20030003629A
KR20030003629A KR1020010039902A KR20010039902A KR20030003629A KR 20030003629 A KR20030003629 A KR 20030003629A KR 1020010039902 A KR1020010039902 A KR 1020010039902A KR 20010039902 A KR20010039902 A KR 20010039902A KR 20030003629 A KR20030003629 A KR 20030003629A
Authority
KR
South Korea
Prior art keywords
flux
discharge
pressure
discharging
nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010039902A
Other languages
English (en)
Inventor
이두규
Original Assignee
주식회사 로코스텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 로코스텍 filed Critical 주식회사 로코스텍
Priority to KR1020010039902A priority Critical patent/KR20030003629A/ko
Publication of KR20030003629A publication Critical patent/KR20030003629A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

.

Description

플럭스 도팅 시스템{A flux dotting system}
본 발명은 반도체의 패키징(packaging)에 관한 것으로, 자세하게는 핀격자배열(Ball Grid Array ; 이하 'BGA'라 함) 방식의 반도체 IC 공정 중 솔더볼(solder ball)의 초기 접합을 위한 플럭스를 정량적으로 토출하여 복수의 플럭스도트(flux dot)를 스트립패턴(strip pattern) 상에 정밀하고 정확하게 형성시키기 위한, 플럭스 도팅 시스템을 제시한 것이다.
여러 단계의 반도체 공정에서 반도체 IC(Intergrated circuit)제작의 최종단계는 반도체 소자를 보호할 수 있도록 적절한 물질로 패키징하는 것이라 할 수 있다. 반도체 패키지는 패키지 내부에 위치하는 반도체 소자를 습기와 오염으로부터 보호해 주며, 접착과 기타 회로요소는 부식과 기계적인 충격을 방지해 준다.
초기 반도체 IC는 금속헤더(header)에 패키징되었다. 이러한 방식에서 반도체소자는 헤더 표면에 선접착은 헤더의 기둥에 각각 수행되었으며 이후 소자와 선위에 금속 커버를 이용하여 밀폐(capping)하였다.
현재 대부분의 반도체 패키지는 가벼우면서도 보호성이 뛰어난 세라믹(seramic)이나 플라스틱 재료를 사용하여 패키징하며, 기술이 발달함에 따라 점차 경박화되어 가는 실정이다.
통상적으로 반도체 패키지는 구조나 기능에 따라 칩 온 리드(chip on lead, COL) 패키지, 리드 온 칩(lead on chip, LOC)패키지, BGA 패키지 등 여러 가지 형태가 이용되고 있으며 새로운 패키징 방식에 대한 연구가 계속되고 있다. 이 중 BGA 패키지는 외부와의 전기적 신호전달을 위하여 기판상에 형성된 회로에 부착시켜 외부와의 전기적 신호를 전달하는 통로가 되도록 다수의 솔더볼을 구비하는 패키징 방식으로, 다른 패키지에 비해 그 실장밀도를 증가시킬 수 있으며 최근 반도체칩의 고집적화됨에 따라 이용이 확산되고 있다.
도 1은 BGA 패키지를 설명하기 일반적인 BGA 패키지 반도체IC의 단면도이다.
도시한 바와 같이, BGA 패키지(10)는 중앙에 반도체칩(101 ; chip)이 위치하고 있으며, 이 반도체칩(101)에는 열을 발산하기 위한 방열판(102)이 부착되어 있다. 그리고 BGA 패키지(10) 중앙의 반도체칩(101)을 제외한 방열판(102)에는 스트립패턴(103)이 형성되어 있으며, 이 스트립패턴(103)상의 연결회로(103c)에는 반도체칩(101)과의 신호연결을 위해 본딩와이어(104)가 연결된 후 몰딩수지(105)에 의해 함몰되어 보호된다. 또한 스트립패턴(103)상의 연결회로(103c)에는 플럭스(flux)에 의해 다수의 솔더볼(106)이 접합되어 있다. 이러한 솔더볼(106)은 외부회로와의 신호연결을 수행하게 된다.
이러한 BGA 패키지 반도체IC의 형성에 있어서, 스트립패턴(103)의 연결회로(103c)와 솔더볼(106)을 연결시키기 위해 중간에 삽입되는 플럭스는 일정한 간격과 일정한 형태의 크기로 각 어레이(array)의 위치에 다수의 플럭스도트를 형성하는 것이 중요하다.
하지만 종래 플럭스도트 형성기술은 일정량의 플럭스를 일정 간격과 일정 크기로 형성하는 데 어려움이 많았으며, 심어지는 다수의 어레이 위치에 각각 형성시키도 하였다. 이러한 어려움은 불량한 플럭스도트를 생성시키게 되며, 형성된 불량 플럭스도트는 반도체IC의 수율을 떨어뜨리는 문제점을 야기시켰다.
따라서, 전술한 문제점을 해결하기 위한 본 발명의 목적은, BGA 방식의 반도체 IC 공정중, 솔더볼(solder ball)의 초기 접합을 위한 플럭스를 정량적으로 토출하여 스트립패턴(strip pattern) 상에 복수의 플럭스도트를 정밀하고 정확하게 형성시키기 위한, 플럭스 도팅 시스템에 관한 기술을 제공함에 있다.
이를 위해서는 플럭스를 정량적으로 배출하기 위해 가해야 할 토출압력과 시간 등에 대한 정밀한 제어와, 일정량의 플럭스를 토출시키기 위한 토출수단의 형성과정을 포함한 제반과정의 분석이 요구된다.
도 1은 BGA 패키지를 설명하기 일반적인 BGA 패키지 반도체IC의 단면도.
도 2는 본 발명의 일실시예에 따른 플럭스 도팅 시스템의 구성도.
도 3은 본 발명의 일실시예에 따른 플럭스의 토출과정을 설명하기 위한 멀티노즐 전면부의 부분상세도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
20 : 플럭스 도팅 시스템
201 : 중앙제어기 202 : 공기가압장치
203 : 플럭스케이스 204 : 정량토출밸브
205 : 멀티노즐
이와 같은 목적을 달성하기 위한 본 발명에 따른 플럭스 도팅 시스템은, 복수의 플럭스도트의 형성에 있어서,
복수의 플럭스도트 형성의 진행을 제어하기 위해 각 구성부들의 작동을 조종하고 전시하는 중앙제어수단; 일정량의 플럭스를 토출시키기 위한 토출압력을 발생시키는 토출가압수단; 중앙제어수단의 제어를 받아 토출가압수단으로부터 제공된 토출압력을 이용하여 일정 상태로 공급하기 위한 플럭스를 저장하고 있는 플럭스저장수단; 및 소정 형상의 토출홈을 통하여 중앙제어수단에서 제어되어 가해된 일정 토출압력에 따라 플럭스저장수단으로부터 공급받은 플럭스를 일정량 토출하는 플럭스토출수단을 포함하고 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 플럭스 도팅 시스템을 자세히 설명한다.
도 2는 본 발명의 일실시예에 따른 플럭스 도팅 시스템의 구성도이다.
도시한 바와 같이, 본 실시예의 플럭스 도팅 시스템(20)은 중앙제어수단으로서의 중앙제어기(201), 토출가압수단으로서의 공기가압장치(202), 토출시킬 플럭스저장수단으로서의 플럭스케이스(203), 그리고 플럭스토출수단으로서의 정량토출밸브(204)와 멀티노즐(205)을 포함하고 있다.
중앙제어기(201)는 비지에이(BGA)용 솔더볼에 접합하기 위한 복수의 플럭스 도트(flux dot) 형성을 위한 전반적인 시스템의 작동을 제어한다. 이러한 중앙제어기(201)에는 압력조절레버(201a), 시간조절레버(201b), 그리고 작동상황판(201c) 등이 구비되어 있다.
압력조절레버(201a)는 플럭스도트의 형성을 위한 플럭스의 토출압력을 조절하기 위한 레버이고, 시간조절레버(201b)는 일정한 량의 플럭스도트를 형성시키기 위해 저장된 플럭스의 토출시간을 조절할 수 있는 레버이다. 작동상황판(201c)에는 현재 가동되고 플럭스 도팅 시스템(20)의 동작상황이 전시되어 플럭스도트의 형성과정을 체크할 수 있다.
정확한 플럭스도트를 형성하기 위해 일정량의 플럭스를 토출시키기 위한 토출 시간과 압력은 서로 반비례 관계가 있으며, 따라서 압력을 센 경우 토출시간을 줄이고 압력이 약한 경우 토출시간을 늘이는 것이 바람직하다. 아울러 작동상황판의 조정과 선택을 통하여 압력조절레버(201a)와 시간조절레버(201b)를 조정하지 않더라도 미래 정해놓은 플럭스도트의 형성 조건을 필요에 따라 알맞게 선택할 수가 있다.
본 실시예의 플럭스 도팅 시스템(20)에서 토출가압수단은 공기가압장치(202)를 사용하고 있다. 이러한 토출가압수단으로는 본 실시예의 공기가압장치(202) 뿐만 아니라, 기름 등을 이용한 유압장치 등의 사용이 가능하다. 그리고 본 실시예에서 가압된 공기는 중앙제어기(201)와 플럭스케이스(203)에 각각 제공되어 이용하게 된다.
본 공기가압장치(202)는 위해 외부로부터 흡입한 공기를 이용하여 저장된 플럭스를 토출시키기 위해 압력을 가하는 기능을 수행한다.
플럭스저장수단인 플럭스케이스(203)는 토출시킬 플럭스를 저장하고 있으며, 공기가압장치(202)로부터 가압된 공기의 압력에 따라 저장되어 있던 플럭스를 일정하게 공급한다. 이러한 플럭스케이스(203)에는 가압공기의 압력을 나타내는 압력게이지(203g)가 부착되어 있어 현재 가압되고 있는 공기압을 확인할 수 있으며, 전술한 바와 같이 가압되고 있는 공기압이 높을 경우에는 중앙제어기(201)에서 알맞게 조정하는 것이 바람직하다.
본 실시예에서 플럭스의 최종 토출을 위한 플럭스토출수단으로는 정량토출밸브(204)와, 이 정량토출밸브(204)의 전방에 결합되는 멀티노즐(205)이 이용된다.
도시한 바와 같이, 정량토출밸브(204)에는 플럭스케이스(203)로부터 공급된 플럭스가 인입된다. 인입된 플럭스는 중앙제어기(201)에서 제어된 공기압의 힘을 받아 일정량씩 전방의 멀티노즐(205)에 가해지고, 멀티노즐(205)은 자체 형성된 다수의 소정 토출홈를 통하여 일정량의 플럭스를 토출하게 된다.
도 3은 본 발명의 일실시예에 따른 플럭스의 토출과정을 설명하기 위한 멀티노즐 전면부의 부분상세도이다.
도시한 바와 같이, 멀티노즐(205)의 전반부에는 노즐바디(205a)에 노즐팁(205b)이 형성되어 있다. 이러한 멀티노즐(205)의 하단에는 스트립패턴(30)이 위치하게 된다. 스트립패턴(30)에 설계된 회로선로에는 접합되는 솔더볼을 위치시키기 위해 플럭스를 형성해야 한다. 따라서 도시한 바와 같이, 노즐바디(205a)에형성된 다수의 노즐팁(205b)을 통하여 일정량의 플럭스가 화살표와 같이 하단으로 토출되며, 토출된 플럭스는 스트립패턴(30)에 형성된 각 회로선로 상부에서 플럭스도트(40)을 형성하게 된다.
이러한 본 실시예에 따라 형성되는 플럭스도트(40)는 전술한 플럭스도트(40)가 위치되어야 할 정확한 지점에 일정크기로 형성되므로, 차후 진행되는 솔더볼의 접합과정을 원활히 수행되도록 함으로써, BGA 패키지 반도체 IC의 수율을 향상시키게 된다. 아울러 멀티노즐(205)은 해당 BGA 패키지에 맞는 노즐로 교체하여 설치하는 것이 가능하므로, 다양한 BGA 패키지에 맞는 플럭스도트를 형성하는 것이 가능하는 등, 본 발명의 이러한 기술개념을 바탕으로 보다 다양하게 실시할 수 있다.
본 발명은 BGA 패키지의 솔더볼 접합을 위해 사용되는 다수의 플럭스도트를 정확하게 형성시키고 다양한 BGA 패키지에 적용이 가능함으로써, 솔더볼의 접합을 원활히 형성시키고 결과적으로 반도체IC의 수율을 향상시킨다. 뿐만아니라 외국으로부터 고가로 수입되는 반도체제조장비의 수입대체의 효과 및 체산성의 경제적문제에도 일조함으로써 반도체산업의 경쟁력을 높일 것으로 기대된다.

Claims (7)

  1. 복수의 플럭스도트의 형성에 있어서,
    상기 복수의 플럭스도트 형성의 진행을 제어하기 위해 각 구성부들의 작동을 조종하고 전시하는 중앙제어수단;
    일정량의 플럭스를 토출시키기 위한 토출압력을 발생시키는 토출가압수단;
    상기 중앙제어수단의 제어를 받아 상기 토출가압수단으로부터 제공된 토출압력을 이용하여 일정 상태로 공급하기 위한 플럭스를 저장하고 있는 플럭스저장수단; 및
    소정 형상의 토출홈을 통하여 상기 중앙제어수단에서 제어되어 가해된 일정 토출압력에 따라 상기 플럭스도트의 형성을 위해 상기 플럭스저장수단으로부터 공급받은 플럭스를 일정량 토출하는 플럭스토출수단을 포함하는 것을 특징으로 하는, 플럭스 도팅 시스템.
  2. 제 1항에 있어서, 상기 토출가압수단은
    공기압을 이용하여 상기 토출압력을 발생시키는 것을 특징으로 하는, 플럭스도팅 시스템.
  3. 제 1항에 있어서, 상기 토출가압수단은
    유압을 이용하여 상기 토출압력을 발생시키는 것을 특징으로 하는, 플럭스도팅 시스템.
  4. 제 1항에 있어서, 상기 플럭스토출수단은
    상기 중앙제어수단에서 제어되어 가해된 일정 토출압력에 따라 상기 플럭스저장수단으로부터 공급받은 플럭스를 정량 토출하는 정량토출밸브; 및
    상기 정량토출밸브에서 정량 토출된 플럭스를 제공받아 일정량만큼 다수 토출하도록 복수의 토출홈을 형성하고 있는 멀티노즐을 포함하는 것을 특징으로 하는, 플럭스 도팅 시스템.
  5. 제 4항에 있어서, 상기 멀티노즐은
    상기 정량토출밸브로부터 인입된 플럭스를 상기 복수의 플럭스도트가 생성될 위치로 분배하기 위한 노즐바디; 및
    상기 노즐바디에서 분배된 플럭스의 소정량 토출시키기 위한 토출팁을 포함하는 것을 특징으로 하는, 플럭스 도팅 시스템.
  6. 제 4항에 있어서, 상기 멀티노즐은
    완성될 다양한 형태의 비지에이(BGA) 패키지에 맞도록 상기 복수의 토출홈을 형성시킨 것을 특징으로 하는, 플럭스 도팅 시스템.
  7. 제 1항에 있어서, 상기 복수의 플럭스도트는
    솔더볼의 접합에 사용되는 것을 특징으로 하는, 플럭스 도팅 시스템.
KR1020010039902A 2001-06-30 2001-06-30 플럭스 도팅 시스템 Ceased KR20030003629A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010039902A KR20030003629A (ko) 2001-06-30 2001-06-30 플럭스 도팅 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010039902A KR20030003629A (ko) 2001-06-30 2001-06-30 플럭스 도팅 시스템

Publications (1)

Publication Number Publication Date
KR20030003629A true KR20030003629A (ko) 2003-01-10

Family

ID=27713451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010039902A Ceased KR20030003629A (ko) 2001-06-30 2001-06-30 플럭스 도팅 시스템

Country Status (1)

Country Link
KR (1) KR20030003629A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263414B2 (en) 2013-02-27 2016-02-16 Samsung Electronics Co., Ltd. Flip chip packaging method, and flux head manufacturing method applied to the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005919A (ko) * 1996-06-28 1998-03-30 김주용 압력제어방식 엑폭시 토출장치
KR19990003767U (ko) * 1997-06-30 1999-01-25 김영환 에폭시 토출 장치
JP2000294584A (ja) * 1999-03-31 2000-10-20 Internatl Business Mach Corp <Ibm> はんだバンプの成形方法及び成形装置
KR20010089337A (ko) * 1998-10-23 2001-10-06 추후제출 액체정량 토출방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005919A (ko) * 1996-06-28 1998-03-30 김주용 압력제어방식 엑폭시 토출장치
KR19990003767U (ko) * 1997-06-30 1999-01-25 김영환 에폭시 토출 장치
KR20010089337A (ko) * 1998-10-23 2001-10-06 추후제출 액체정량 토출방법 및 장치
JP2000294584A (ja) * 1999-03-31 2000-10-20 Internatl Business Mach Corp <Ibm> はんだバンプの成形方法及び成形装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263414B2 (en) 2013-02-27 2016-02-16 Samsung Electronics Co., Ltd. Flip chip packaging method, and flux head manufacturing method applied to the same

Similar Documents

Publication Publication Date Title
US6602734B1 (en) Method of manufacturing a semiconductor device
US6268275B1 (en) Method of locating conductive spheres utilizing screen and hopper of solder balls
US20080134484A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
US20020173074A1 (en) Method for underfilling bonding gap between flip-chip and circuit substrate
JPH10270477A (ja) 半導体パッケージ製造方法
KR20030003629A (ko) 플럭스 도팅 시스템
US6722553B2 (en) Controlled and programmed deposition of flux on a flip-chip die by spraying
US6475878B1 (en) Method for singulation of integrated circuit devices
US6455941B1 (en) Chip scale package
US20050087867A1 (en) Ball grid array package and method thereof
US6150730A (en) Chip-scale semiconductor package
US7129590B2 (en) Stencil and method for depositing material onto a substrate
US20070152215A1 (en) Test pads on flash memory cards
US20080122122A1 (en) Semiconductor package with encapsulant delamination-reducing structure and method of making the package
KR20030015109A (ko) 솔더볼 부착장비의 볼멀티노즐과 비지에이 패키지의 볼부착방법
US20160035652A1 (en) Integrated Circuit Device With Wire Bond Connections
KR20090041987A (ko) 미세 피치형 본드패드를 갖는 반도체 소자
KR100505239B1 (ko) 비지에이 패키지용 솔더볼 장착 장치 및 방법
KR100237324B1 (ko) 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프구조 및 이를 이용한 와이어 본딩 방법
KR20000074091A (ko) 볼 그리드 어레이 패키지 및 그 제조 방법
KR20030029003A (ko) 엑스 마크를 고려한 비지에이(bga) 패키지공정 제어시스템
JP2770361B2 (ja) ダイボンディング装置
US20050275073A1 (en) Method and system for improved wire bonding
KR100460260B1 (ko) 마이크로BGA(microballgridarray)용빔리드본딩장치및그본딩방법
KR20000018573A (ko) 솔더볼이 수지로 보강된 bga소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010630

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030520

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20031001

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20030520

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I