[go: up one dir, main page]

KR20020086100A - 다층 배선의 콘택 형성 방법 - Google Patents

다층 배선의 콘택 형성 방법 Download PDF

Info

Publication number
KR20020086100A
KR20020086100A KR1020010025815A KR20010025815A KR20020086100A KR 20020086100 A KR20020086100 A KR 20020086100A KR 1020010025815 A KR1020010025815 A KR 1020010025815A KR 20010025815 A KR20010025815 A KR 20010025815A KR 20020086100 A KR20020086100 A KR 20020086100A
Authority
KR
South Korea
Prior art keywords
plug
contact
film
interlayer insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010025815A
Other languages
English (en)
Inventor
박근수
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020010025815A priority Critical patent/KR20020086100A/ko
Publication of KR20020086100A publication Critical patent/KR20020086100A/ko
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 상부에 제1 배선층 위에 층간 절연막 및 질화막을 차례로 적층하고, 이들을 패터닝하여 제1 배선층의 일정 영역이 드러나도록 콘택 홀을 형성한다. 다음, 베리어 금속층 및 플러그용 텅스텐막 차례로 증착한 다음, 그 하부의 질화막이 드러날 때까지 텅스텐막과 베리어 금속층을 에치 백하여 플러그를 형성한다. 이어 드러난 질화막을 제거하여 플러그가 층간 절연막 표면 상부로 돌출되도록 하고, 플러그를 통하여 제1 배선층과 전기적으로 연결되는 제2 배선층을 형성한다.

Description

다층 배선의 콘택 형성 방법{a forming method of a contact for multi-level interconnects}
본 발명은 다층 배선의 콘택(contact) 형성 방법에 관한 것으로서, 보다 상세하게는 서로 다른 층에 위치하는 실리콘 기판과 배선, 또는 배선과 배선을 전기적으로 연결시켜 주기 위한 콘택 또는 비아(via)의 형성 방법에 관한 것이다.
최근, 반도체 집적회로가 고집적화 됨에 따라 제한된 면적 내에서 배선과 배선을 효과적으로 연결하는 방법들이 제시되고 있다. 그 중, 집적 회로에서의 배선을 다층화하는 다층 배선 방법이 주로 사용되고 있는데, 반도체 소자간에 배선이 통과되는 공간을 고려할 필요가 없기 때문에 반도체 소자의 크기를 작게 가져갈 수 있다. 이러한 다층 배선 구조에서는 각 층 간에 존재하는 콘택 또는 비아의 수가 매우 많으며, 이들은 서로 도통하므로, 아주 낮은 콘택 저항값을 가지고 있어야 한다.
그러면, 도 1a 내지 도 1c를 참고로 하여 종래의 기술에 따른 콘택 형성 방법에 대하여 설명한다. 여기서는 편의상, 배선 간의 연결부인 비아(via)를 콘택의 범위에 포함시켜 콘택으로 지칭하여 설명하겠다.
먼저, 실리콘 웨이퍼(10) 위에 제1 배선층(20)을 형성하고, 그 위에 TEOS(thetraethyle orthosilicate)막 및/또는 BPSG막 등으로 층간 절연막(30)을 형성한 다음, 기계 화학적 연막(chemical mechanical polishing)을 실시하여 층간 절연막(30)을 평탄화한다. 다음, 층간 절연막(30)을 패터닝하여 제1 배선층(20)의 일정 영역이 드러나도록 콘택 홀(contact hole)을 형성한다.
이후, 도 1a에 도시한 바와 같이, 티타늄(Ti)/질화티타늄(TiN)을 증착하여 베리어 금속층(40)을 형성하고, 플러그(plug)용 금속막인 텅스텐막(50)을 연속적으로 형성한다.
다음, 도 1b에 도시한 바와 같이, 텅스텐막(50)을 에치 백(etch back)하여 플러그(51)를 형성한다. 이때, 하부 막질인 베리어 금속층(40)이 충분히 드러나도록 하기 위해 텅스텐막(50)을 오버 에치(over etch)하므로, 플러그(51)가 콘택홀 안쪽으로 우묵하게 패이는 현상인 리세스(recess)가 발생한다.
따라서, 도 1c에서와 같이, 제2 배선층을 형성하기 위해 알루미늄(Al)막(60)을 증착할 경우, 플러그(51)의 리세스가 발생한 부근에서 알루미늄막(60)의 적층 프로파일(profile)이 불량해진다.
플러그(51)의 리세스가 심한 경우에는, 도 2에 도시한 바와 같이, 알루미늄막(60)에 보이드(void)가 발생하기도 한다.
이상에서 설명한 바와 같이, 종래의 기술에 따른 반도체 소자의 콘택 형성 방법에서는, 플러그의 리세스에 의해 상부의 배선층의 적층 프로파일이 나쁘게 형성되기 때문에, 접촉이 불안정해지고 저항이 증가하여, 결과적으로는 반도체 소자의 특성이 저하된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 그 과제는 콘택 부근에서의 배선층의 프로파일을 개선하여 배선의 콘택 저항을 감소시키는 것이다.
본 발명의 다른 과제는 미스 얼라인 발생이 콘택 형성 및 이후 콘택 특성에 영향을 미치지 않도록 공정 마진을 확보하는 것이다.
도 1a 및 도 1c는 종래의 기술에 따른 다층 배선의 콘택 형성 방법을 공정 순서에 따라 도시한 단면도이고,
도 2는 종래의 기술에 따른 다층 배선의 콘택을 나타낸 단면도이고,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 다층 배선의 콘택 형성 방법을 도시한 단면도이고,
도 4는 본 발명의 실시예에 따른 다층 배선의 콘택 구조를 도시한 단면도이다.
이러한 과제를 해결하기 위해서, 본 발명에서는 플러그를 층간 절연막의 상부까지 나오도록 형성한다.
본 발명에 따른 다층 배선의 콘택 형성 방법에서는, 우선, 기판의 상부에 제1 배선층을 형성하고, 그 상부에 배선층을 덮는 층간 절연막 및 질화막을 차례로 적층한다. 이어, 질화막 및 층간 절연막을 패터닝하여 제1 도전층을 드러내는 콘택 홀을 형성하고, 콘택 홀의 내부에 베리어 금속층을 형성한다. 이어, 플러그용 금속막을 적층하고, 베리어 금속층 및 플러그용 금속막을 에치 백하여 플러그를 형성한다. 이어, 질화막 제거하여 층간 절연막을 드러내고, 플러그를 통하여 제1 배선층과 전기적으로 연결되는 제2 배선층을 형성한다.
여기서, 플러그용 금속막은 텅스텐으로 형성할 수 있다. 또한, 베리어 금속층은 Ti/TiN으로 형성하고, 플러그는 층간 절연막 밖으로 돌출되도록 형성하는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다층 배선의 콘택 형성 방법을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 다층 배선의 콘택 형성 방법을 공정 순서에 따라 도시한 단면도이고, 도 4는 본 발명의 실시예에 따른 다층 배선의 콘택 구조를 도시한 단면도이다.
먼저, 도 3a에서 보는 바와 같이, 종래의 기술에서와 마찬가지로, 규소 기판(10)의 상부에 알루미늄 또는 알루미늄 합금과 같이 저저항을 가지는 도전 물질을 적층하고 패터닝하여 제1 배선층(20)을 형성하고, 그 위에 TEOS막 및/또는 BPSG막 등으로 층간 절연막(30)을 형성한 다음, 기계 화학적 연마를 실시하여 층간 절연막(30)을 평탄화한다..
이어, 도 3b에서 보는 바와 같이, 층간 절연막(30)의 상부에 화학 기상 증착 방법을 이용하여 질화막(90)을 형성하고, 마스크를 이용한 사진 식각 공정으로 질화막(30) 및 층간 절연막(30)을 패터닝하여 제1 배선층(20)의 일정 영역이 드러내는 콘택 홀(91)을 형성한다.
이후, 도 3c에 도시한 바와 같이, 콘택부의 접촉 저항을 최소화하고 오버행 등을 방지하기 위하여 티타늄(Ti) 및 질화티타늄(TiN) 등을 차례로 적층하여 베리어 금속층(40)을 형성한 다음, 그 상부에 플러그(plug)용 금속막인 텅스텐막(50)을 연속적으로 증착한다.
이어, 도 3d에 도시한 바와 같이, 텅스텐막(50)과 베리어 금속층(40)을 그 하부의 질화막(90)이 드러날 때까지 에치 백하여 콘택부에 플러그(51)를 형성한다.
이어, 도 3e에서 보는 바와 같이, 질화막(90)을 식각하여 층간 절연막(30)의 상부로 베리어 금속층(40)과 플러그(51)을 드러낸다.
이어, 도 4에서 보는 바와 같이, 배선용 도전 물질인 알루미늄 또는 알루미늄 합금을 적층하고 패터닝하여 제2 배선층(60)을 형성한다.
이러한 본 발명의 실시예에 따라 완성된 다층 배선의 콘택 구조는, 기판(10)의 상부에 제1 배선층(20)이 형성되어 있고, 제1 배선층(20)을 덮는 층간 절연막(30)이 형성되어 있다. 층간 절연막(30)은 제1 배선층(20)을 드러내는 콘택 홀(91)이 형성되어 있으며, 콘택 홀(91)의 내벽에는 베리어 금속층(40)이 형성되어 있으며, 베리어 금속층(40)의 안쪽에는 층간 절연막(30) 밖으로 돌출되어 있는 플러그(51)가 형성되어 있다. 층간 절연막(30)의 상부에는 플러그(51) 및 베리어 금속층(40)을 덮는 제2 배선층(60)이 형성되어 있다.
이상에서와 같이, 본 발명에서는 플러그를 층간 절연막의 밖으로 나오도록 형성함으로써 콘택 홀의 내부에 보이드가 발생하는 것을 방지할 수 있어, 콘택부의 접촉 저항을 크게 감소시킬 수 있으며 콘택 특성에 영향을 미치지 않도록 공정 마진을 확보할 수 있다. 따라서, 반도체 칩의 작동 특성의 저하를 막을 수 있다.

Claims (2)

  1. 기판의 상부에 제1 배선층을 형성하는 단계,
    상기 제1 배선층을 덮는 층간 절연막을 적층하는 단계,
    상기 층간 절연막의 상부에 질화막을 형성하는 단계,
    상기 질화막 및 상기 층간 절연막을 패터닝하여 상기 제1 도전층을 드러내는 콘택 홀을 형성하는 단계,
    상기 콘택 홀의 내부에 베리어 금속층을 형성하는 단계,
    플러그용 금속막을 적층하는 단계,
    상기 베리어 금속층 및 상기 플러그용 금속막을 에치 백하여 플러그를 형성하는 단계,
    상기 질화막 제거하여 상기 층간 절연막을 드러내는 단계,
    상기 플러그를 통하여 상기 제1 배선층과 전기적으로 연결되는 제2 배선층을 형성하는 단계
    를 포함하는 다층 배선의 콘택 형성 방법.
  2. 제1항에서,
    상기 플러그는 상기 질화막 밖으로 돌출되도록 형성하는 다층 배선의 콘택 형성 방법.
KR1020010025815A 2001-05-11 2001-05-11 다층 배선의 콘택 형성 방법 Ceased KR20020086100A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010025815A KR20020086100A (ko) 2001-05-11 2001-05-11 다층 배선의 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010025815A KR20020086100A (ko) 2001-05-11 2001-05-11 다층 배선의 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR20020086100A true KR20020086100A (ko) 2002-11-18

Family

ID=27704584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010025815A Ceased KR20020086100A (ko) 2001-05-11 2001-05-11 다층 배선의 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR20020086100A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815186B1 (ko) * 2006-09-11 2008-03-19 주식회사 하이닉스반도체 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
KR100831248B1 (ko) * 2007-05-16 2008-05-22 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
KR100850069B1 (ko) 2006-12-27 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 제조 방법
US11367651B2 (en) 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815186B1 (ko) * 2006-09-11 2008-03-19 주식회사 하이닉스반도체 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
US7615494B2 (en) 2006-09-11 2009-11-10 Hynix Semiconductor Inc. Method for fabricating semiconductor device including plug
KR100850069B1 (ko) 2006-12-27 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 제조 방법
KR100831248B1 (ko) * 2007-05-16 2008-05-22 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
US11367651B2 (en) 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Semiconductor device
US12165916B2 (en) 2019-07-18 2024-12-10 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US6268283B1 (en) Method for forming dual damascene structure
US6524948B2 (en) Semiconductor device and method for fabricating the same
JPH1092925A (ja) 半導体構成要素および製造方法
TW202038383A (zh) 半導體裝置及其形成方法
KR20020033484A (ko) 식각 저지층이 구비된 비트 라인 스터드 상에 비트 라인랜딩 패드와 비경계 콘택을 갖는 반도체 소자 및 그형성방법
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
US6077770A (en) Damascene manufacturing process capable of forming borderless via
US7452804B2 (en) Single damascene with disposable stencil and method therefore
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
US6545358B2 (en) Integrated circuits having plugs in conductive layers therein and related methods
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
KR0165379B1 (ko) 반도체 장치의 층간접속방법
US20060226549A1 (en) Semiconductor device and fabricating method thereof
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR20020071349A (ko) 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100846993B1 (ko) 반도체 소자의 배선 형성 방법
KR100478487B1 (ko) 반도체 소자 및 그 제조 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010511

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030213

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20031009

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20030213

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I