[go: up one dir, main page]

KR20020086609A - 다결정 마이크로규모 특징부들간의 교락을 방지하는 방법 - Google Patents

다결정 마이크로규모 특징부들간의 교락을 방지하는 방법 Download PDF

Info

Publication number
KR20020086609A
KR20020086609A KR1020027011656A KR20027011656A KR20020086609A KR 20020086609 A KR20020086609 A KR 20020086609A KR 1020027011656 A KR1020027011656 A KR 1020027011656A KR 20027011656 A KR20027011656 A KR 20027011656A KR 20020086609 A KR20020086609 A KR 20020086609A
Authority
KR
South Korea
Prior art keywords
patterned edge
polycrystalline layer
average particle
particle size
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020027011656A
Other languages
English (en)
Other versions
KR100454783B1 (ko
Inventor
클라벤저로렌스에이
내엠무니르디
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20020086609A publication Critical patent/KR20020086609A/ko
Application granted granted Critical
Publication of KR100454783B1 publication Critical patent/KR100454783B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 인접한 마이크로규모의 다결정 구조체들간에 교락(20)할 가능성을 방지하거나 또는 그러한 가능성을 적어도 감소시키고, 특히 마이크로회로의 인접한 메탈리제이션 라인들간의 전기 단락을 감소시키는 방법에 관한 것이다. 상기 방법은 일반적으로 다결정층(12)과 적어도 하나의 속박층(14)을 포함하는 다층 구조체를 형성한 다음에, 상기 다층 구조체를 패터닝하여 제1 라인(16)과 이 제1 라인보다 폭이 좁은 제2 라인(18)을 형성하는 단계를 포함한다. 상기 제1 라인은 상기 제2 라인의 패터닝된 에지(26)로부터 이격되어 있는 패터닝된 에지(24)를 가지며, 그 결과 상기 제1 라인과 상기 제2 라인은 서로 전기적으로 절연된다. 과대한 측방향 입자 성장이 이어서 상기 제1 라인의 패터닝된 에지를 따라 일어나는 경우에 상기 제1 라인과 상기 제2 라인간의 교락을 방지하기 위해서, 상기 제1 라인과 관련된 하나 이상의 특징부가 형성된다.

Description

다결정 마이크로규모 특징부들간의 교락을 방지하는 방법{METHOD OF PREVENTING BRIDGING BETWEEN POLYCRYSTALLINE MICRO-SCALE FEATURES}
도 1에 나타낸 바와 같이, BEOL(backend of the line) 인터커넥트 메탈리제이션(10)은 흔히 한 쌍의 확산 장벽층(14) 사이에 개재되어 있는 다결정 알루미늄 구리 합금의 전기 도전층(12)을 포함한다. 확산 장벽층(14)은 메탈리제이션(10)의 신뢰도 및 면저항(sheet resistance)을 향상시킬 수 있도록, 도전층(12)과 주위의 금속 구조체의 금속간의 고체 상태 확산 속도를 감소시킨다. 그러나, 메탈리제이션(10)이 어닐링 또는 다른 후속 열처리와 같이 충분한 기간 동안 가열되면, 확산 장벽층(14)이 도전층(12)의 열팽창을 속박함으로 인해서 메탈리제이션(10) 내에 응력이 발생한다. 일정한 조건 하에서, 이러한 응력은 도전층(12)에서의 입자 성장이 도전층(12) 면에 평행하게 되도록 유도할 수 있는데(이하, 측방향 입자 성장이라고 부름), 특히 메탈리제이션(10)이 충분히 가는 경우(예컨대, 0.25 ㎛ 이하)에 그러하며, 그 결과 인접한 메탈리제이션 구조체들간의 금속 단락이 발생할 수 있다. 도 2는 금속 패드(16)에서 측방향 입자 성장[즉, 금속 패드(16) 면에서의 성장]이 일어나, 금속 패드(16)로부터 돌출하여 인접한 금속선(18)에 접촉하는 금속 다리(20)가 형성된 것을 나타내고 있다. 도 2에 나타낸 금속 단락의 가능성은 메탈리제이션(10)의 양품률 및 신뢰도 면에서 중요한 문제가 될 수 있다. 금속 패드(16)와 금속선(18)간의 간격을 크게 하면 금속 단락을 피할 수는 있지만, 그러한 선택은 전자 산업 분야에서 "설계 축소(design shrink)"라 부르는 바와 같이, 마이크로회로를 더 소형화하려는 요구 면에서 바람직하지 않을 수도 있다.
따라서, 특징부 간격을 더 크게 할 필요없이 미세한 메탈리제이션 특징부들간의 교락을 억제 또는 방지하는 방법을 제공하는 것이 바람직하다.
본 발명은 마이크로전자 응용을 위한 메탈리제이션(metallization)과 같이, 다결정 재료로 형성되는 마이크로규모 특징부에 관한 것이다. 더 구체적으로, 본 발명은 장기간의 가열 중에 일어나는 측방향 입자 성장(lateral grain growth)이 교락(bridging) 및 전기 단락(shorting)을 야기하지 않도록 금속선을 형성하는 방법에 관한 것이다.
도 1 및 도 2는 종래 기술에 따라 금속 패드로부터 측방향 성장이 일어나 금속 패드와 금속선간의 금속 교락이 발생한 것을 나타낸다.
도 3 내지 도 6은 메탈리제이션 공정 단계들을 나타내는데, 도 5는 종래 기술에 따라 발생한 금속 교락을 나타내고, 도 6은 본 발명에 따라 금속 교락을 방지하는 더미 금속선의 사용을 나타낸다.
도 7 내지 도 10은 본 발명에 따라 금속 패드와 금속선간의 금속 교락을 방지하는 대안적인 방법 및 실시예를 나타낸다.
본 발명은 인접한 다결정 재료들간의 교락 가능성을 방지하거나 또는 그러한 가능성을 적어도 상당히 감소시키고, 특히 마이크로회로의 인접한 메탈리제이션들간의 전기 단락을 감소시키는 방법을 제공한다. 본 발명은 또한 상기 방법에 따라 형성된 메탈리제이션들을 포함한다. 본 발명의 중요한 관점은 입자 성장, 즉 열역학적으로 가장 안정된 조건인 6개의 입자 경계선보다 적은 수의 입자 경계선을 갖도록 패터닝함으로써 구획된 금속 입자들의 성장이 일어날 가능성이 높은 매커니즘을 결정하는 것이다. 도전층이 한 쌍의 확산 장벽층 사이에 개재되어 있는 경우와같이 속박된다면, 입자 경계선의 수가 6개보다 적은 입자들에서 과도한 입자 성장이 일어날 가능성이 가장 높고, 이러한 성장은 측방향(2차원)이 지배적이다. 또한 이러한 형태의 입자 성장은 메탈리제이션 특징부, 예컨대 금속 패드가 가는 금속선에 비해 더 넓을 경우(본 명세서에서와 같이, 금속 패드는 비교적 넓은 금속선들을 포함함)에 일어나기 쉬운 것으로 판정되었다. 그러한 성장에 더 영향받기 쉬운 메탈리제이션 특징부들로부터의 측방향 입자 성장을 억제 또는 차단함으로써, 메탈리제이션 특징부들간의 금속 교락이 발생할 가능성이 상당히 줄어들거나 또는 그러한 가능성이 없어진다.
본 발명의 방법은 일반적으로 기판 상에 금속층을 형성한 다음에 패터닝하여 적어도 2개의 금속 구조체를 형성하는 단계를 포함한다. 제1 금속 구조체는 제2 금속 구조체의 패터닝된 에지로부터 이격되어 있는 패터닝된 에지를 가지며, 그 결과 제1 금속 구조체와 제2 금속 구조체는 서로 전기적으로 절연된다. 그러나, 전술한 바와 같이, 어떤 열처리는 제1 금속 구조체의 패터닝된 에지를 따라 측방향 입자 성장을 초래할 수 있는데, 특히 제1 및 제2 금속 구조체가 상당히 밀접해 있고 측방향 입자 성장이 과대한 경우에는, 금속 구조체들 사이에 금속 다리가 형성될 것이다. 그러므로, 본 발명은 과대한 측방향 입자 성장이 제1 금속 구조체의 패터닝된 에지를 따라 이어서 일어나는 경우에 제1 금속 구조체와 제2 금속 구조체간의 전기 단락을 방지하는 메탈리제이션 특징부들을 더 제공한다. 본 발명에 의해 고려될 수 있는 메탈리제이션 특징부들은 금속층을 패터닝하여 제1 금속 구조체와 제2 금속 구조체 사이에 제1 및 제2 금속 구조체로부터 이격되게 더미(dummy) 금속선을형성하는 것과, 제1 금속 구조체의 패터닝된 에지 근처에 홀들을 패터닝하는 것과, 제1 금속 구조체의 패터닝된 에지를 제2 금속 구조체를 향해 돌출한 치상 돌기(tooth)들을 갖도록 형성하는 것과, 제1 금속 구조체의 패터닝된 에지의 마주한 종단들에 위치한 코너들이 그 패터닝된 에지의 남은 부분보다는 제2 금속 구조체에 더 가깝게 되도록 제1 금속 구조체의 패터닝된 에지를 계단형으로 형성하는 것을 포함한다.
본 발명에 의하면, 제1 금속 구조체와 제2 금속 구조체 사이에 더미 금속선이 존재함으로써, 제1 금속 구조체로부터의 측방향 입자 성장이 아무런 치명적인 영향없이 일어날 수 있는데, 그 이유는 더미 금속선이 마이크로회로의 어떠한 구성 요소에도 접속되어 있지 않으므로 제1 금속 구조체와 더미 금속선 사이에 형성될 수 있는 어떠한 금속 다리도 전기 단락을 일으킬 수 없기 때문이다. 중요한 것은, 본 발명에 의하면, 더미 금속선 및/또는 제2 금속 구조체의 측방향 입자 성장으로 인한 더미 금속선과 제2 금속 구조체간의 금속 교락은 더 큰 제1 금속 구조체로부터의 측방향 입자 성장으로 인한 금속 교락에 비해서 그다지 중요하지 않다는 것이다. 본 발명의 남은 교락 억제 메탈리제이션 특징부들(제1 금속 구조체의 패터닝된 에지를 따라 형성된 패터닝된 홀, 치상 돌기 및 계단)은 인접한 제2 금속 구조체를 향한 외향 입자 성장에 대립하는 것으로서, 제1 금속 구조체의 패터닝된 에지로부터의 내향 입자 성장을 수용하는 역할을 한다. 본 발명에 의해 고려된 각 방법은 측방향 입자 성장이 일어난 경우에도, 밀접하게 인접한 메탈리제이션 특징부들간의 금속 교락을 줄이거나 제거하는 효과를 갖는다.
본 발명의 다른 목적 및 이점은 다음의 상세한 설명을 통해 잘 이해할 수 있을 것이다.
도 3은 도 1에 나타낸 메탈리제이션(10)의 평면도이며, 밑에 있는 다결정 도전층(12)을 드러내기 위해서 상부 확산 장벽층(14)을 생략하였다. 동종 기술 분야에 알려져 있는 바와 같이, 티타늄, 티타늄 질화물 및 이것들의 조합물과 같은 재료로 이루어진 확산 장벽층(14)은 도전층(12)과 주위의 금속 구조체의 금속간의 고체 상태 확산 속도를 감소시킨다. 메탈리제이션(10)의 두께는 다양하게 할 수 있는데, 일정한 응용에 있어서 그 두께는 약 0.25 ㎛ 이하가 통상적이다. 앞으로 명백해지겠지만, 메탈리제이션의 두께는 특히 본 발명의 이점을 실현하는 관점에서 매우 중요한 파라미터이다. 도전층(12)에는 Al-Cu 합금이, 그리고 확산 장벽층(14)에는 티타늄 및 티타늄 질화물이 바람직하지만, 예지적으로 그 밖에 다른 재료를 사용해서 메탈리제이션(10)을 형성할 수도 있다. 또한, 확산 장벽층들(14) 중 하나는 생략할 수 있으며, 추가의 금속층을 확산 장벽층들(14) 사이에 개재할 수도 있다.
도 2를 참조하여 이전에 설명한 바와 같이, 메탈리제이션(10)을 미세한 금속선(18)과 비교적 큰 금속 구조체[본 명세서에서는 패드(16)라고 부름]를 형성하도록 패터닝하는 종래 기술의 메탈리제이션 공정으로 형성된 다결정 메탈리제이션에 있어서 측방향 입자 성장이 일어나는 것으로 알려졌다. 도 2의 금속 패드(16)로부터 금속선(18)으로의 측방향 입자 성장[즉, 도전층(12) 면에서의 2차원적인 입자 성장]을 야기할 때 유효한 것으로 결정된 매커니즘에 대한 설명을 돕기 위해서, 도전층(12)의 입자 경계선들을 도 3 내지 도 6에 나타내었다. 도 3은 증착 후 Al-Cu 합금 도전층(12)의 통상적인 입자 구조를 나타내고 있다. Al-Cu 합금 도전층(12)의 입자 구조(structure) 및 조직(texture)은 증착 조건, 사용한 기판 및 장벽 재료의 종류 등 여러 가지 많은 요인에 따라 달라진다. 일례로서, Al-Cu 합금 도전층(12)의 평균 입자 크기는 전기 도금법, 스퍼터링법, 증발법(evaporation), 화학적 또는 물리적 기상 증착법 등으로 증착하는 경우, 약 0.005 ㎛ ~ 약 2 ㎛에 속하게 될 것이다.
도 4에서, 메탈리제이션(10)은 리소그래피법 및 금속 반응 이온 에칭법(RIE)과 같이 공지 방법으로 패터닝된 것으로 나타내었는데, 이러한 방법에 의해 메탈리제이션(10)에서 금속 패드(16)와 2개의 금속선(18)이 트렌치(22)에 의해 구분(delineate)된다. 트렌치(22)는 금속 패드(16)의 에지(24)와 가장 근접한 금속선(18)의 에지(26)를 각각 구분한다. 에지(24)와 에지(26)간의 간격은 대략도전층(12)의 평균 입자 크기보다 작거나 같은 것으로 나타내었다(예컨대, 약 0.9 ㎛). 금속 패드(16) 및 금속선(18)의 에지(24, 26)에서 입자들은 트렌치(22)에 의해 구획된 것으로 나타내었다. 다음의 논의를 위해서 도 4의 금속 패드(16)의 에지(24)에서 2개의 입자(28)을 선택하였다. 도 5는 메탈리제이션(10)이 입자들(28)의 측방향 입자 성장이 일어나는 중에 어닐링 등에 의해 가열된 결과로서, 입자들(28) 중 하나가 인접한 금속선(18)의 에지(26)와 금속 다리(20)를 형성한 것을 나타내고 있다.
본 발명에 의하면, 금속 다리(20)는 가열 중에 Al-Cu 합금 도전층(12)에서의 응력 조건에 의한 결과이다. 열팽창 계수가 높을수록, Al-Cu 합금 도전층(12)은 확산 장벽층(14)에 의해 물리적으로 속박된다. 패터닝 공정의 결과로서, 패터닝된 금속 패드(16)의 에지(24)에서 입자들은 입자 경계선의 수가 6개보다 많거나 적게 남겨진다. 도 4에서 입자들(28)은 입자 경계선의 수가 6개보다 적은 것으로 나타내었다. 본 발명에 의하면, 입자 경계선의 수가 6개보다 적은 입자들은 도전층(12)이 확산 장벽층(14)에 의해 속박된 결과로서 측방향(2차원) 입자 성장이 일어나기 쉽다. 이러한 조건 하에서의 입자 성장을 예견하는 데에 Mullins-Von Neumann와 같은 모델링이 사용될 수 있다. 2차원적인 입자 성장 모델링에 기초하여, 금속 패드(16)를 Al-Cu 합금 도전층(12)에 대해 예컨대 200 ℃ ~ 300 ℃의 온도로 충분히 가열한 경우에, 입자 경계선의 수가 6개인 입자들은 입자 성장이 일어날 가능성이 가장 적고, 입자 경계선의 수가 6개보다 많은 입자들은 줄어들 가능성이 있으며, 입자 경계선의 수가 6개보다 적은 입자들[예컨대, 도 4 및 도 5의 입자들(28)]은 입자 성장이 일어날 가능성이 있다. 중요한 것은, 도 5에 나타낸 바와 같이, 더 좁은 금속선(18)에서는 입자 성장이 일어날 가능성이 없다는 것이다. 어떤 특정한 이론으로 생각되길 바라진 않지만, 두가지 이유로 설명한다. 첫째로, 금속선(18)의 인접한 입자들간에 금속 RIE법으로 형성된 입자 경계선들이 비교적 직선이어서(본 명세서에서는 "대나무" 입자 구조라고 부름), 더 가는 금속선(18)에는 입자 성장을 일으킬 만큼 충분한 구동력이 존재하지 않는다는 점이다. 둘째로, 2차원적인 입자 성장 모델이 유효하지 않고, 입자 성장이 입자 성장의 높이 대 면적 규정에 대한 제한을 따르는 체적 측정임에 틀림없다는 점이다. 이유가 무엇이든간에, 패터닝된 에지(24)에서 도전층(12)의 입자(28)에 더 큰 힘이 존재하며, 이러한 입자들(28)은 확산 장벽층(14)의 존재로 인해 2차원적인 입자 성장 모델을 따른다. 응력과 입자들(28)의 입자 경계선 불안정성의 조합은 나중에 어닐링 또는 그 밖에 다른 고온 처리 중에 입자 성장을 초래한다. 도 5의 입자들(28)에 대한 입자 성장은 실제 하드웨어에서 나타나는데, 금속 패드와 이것에 인접한 금속선간의 간격이 금속 패드의 입자들의 평균 입자 크기보다 작거나 같은 경우에 금속 단락이 발생한다.
이러한 문제점을 해결하기 위한 본 발명의 첫번째 해결책을 도 6에 나타내었는데, 여기서는 추가의 트렌치(30)를 금속 패드(16)에 형성하여, 어떠한 회로 소자에도 전기적으로 접속되지 않는 "더미" 금속선(32)을 구분하였다. 금속 패드(16)는 더미 금속선(32)의 인접한 에지(36)와 마주하도록 패터닝된 에지(34)를 가지고 있다. 더미 금속선(32)과 트렌치(30)의 폭은 도전층(12)의 평균 입자 크기보다 작거나 같은 것으로 나타내었다. 도 6은 메탈리제이션(10)을 어닐링한 후의 도전층(12)의 외관을 나타내고 있는데, 어닐링 중에 금속 패드(16)의 2개의 입자(38)는 더미 금속선(32)에 접촉하게 측방향으로 성장하였다. 전술한 설명에 따라, 입자들(38)은 어닐링 이전에 입자 경계선의 수가 6개보다 적은 결과로 인한 불안정성 때문에 성장이 일어난 것으로 보인다. 입자들(38)이 더 커지면 더미 금속선(32)에 접촉하게 되지만, 이것은 더미 금속선(32)이 어떠한 회로 소자에도 접속되어 있지 않기 때문에 치명적인 영향을 끼치지 않는다. 한편, 트렌치(30)를 추가한 결과, (원래 도 5에서 불안정하고 입자 성장이 일어나기 쉬운) 입자들(28)이 더 커지면 더미 금속선(32)의 에지(36)가 여섯번째의 입자 경계선이 되어 그 커진 입자들(28)이 안정화된다. 그 결과, 더 커진 입자(28)는 열처리 중에 성장하지 않으며, 따라서 도 6에서는 도 5에 나타낸 금속 다리(20)가 형성되지 않는다.
도 7 내지 도 10은 본 발명의 기술에 따라 금속 교락을 방지하거나 또는 적어도 억제하기 위한 다른 실시예를 나타내고 있다. 도 7에 있어서는, 금속 패드(16)의 패터닝된 에지(24) 근처에 한 줄의 홀(40)을 에칭하거나 또는 다른 방법으로 형성하였다. 홀들(40)은 그 주위의 입자들이 금속 패드(16)와 이것에 인접한 금속선(18) 사이의 트렌치(22)로 돌출하지 않고 그 대신에 홀들(40) 안으로 성장하도록 크기 및 위치가 정해진다. 확실한 효과를 위해서, 인접한 홀들(40)간의 간격 및 홀들(40)과 금속 패드(16)의 에지(24)간의 간격은 대략 도전층(12)의 평균 입자 크기보다 작거나 같아야 한다. 홀들(40)의 형태는 중요하지 않으며, 따라서 도면에 나타낸 형태와 다를 수 있다.
도 8 및 도 9에 있어서는, 도 7에 나타낸 한 줄의 홀(40) 외에 한 줄의 정사각형 치상 돌기(tooth)(42)가 형성되어 있다. 도 8의 경우에는 각 홀(40)이 대응하는 어느 한 치상 돌기(42)로부터 바로 안으로 향해 있으며, 도 9의 경우에는 각 홀(40)이 치상 돌기들(42)간의 갭들(44) 중 대응하는 어느 한 갭으로부터 바로 안으로 향해 있다. 이러한 각 실시예에 있어서, 각 홀(40), 치상 돌기(42) 및 갭(44)의 크기와, 각 홀(40)과 이것에 가장 근접한 에지(24) 또는 갭(44)간의 간격의 크기는 대략 도전층(12)의 평균 입자 크기보다 작거나 같다. 본 발명에 의하면, 각 치상 돌기(42) 내의 도전층(12)은 금속선(18)으로 돌출하지도 않고 측방향으로 성장하지도 않는데, 그 이유는 도 6의 금속선(18)과 더미 금속선(32)을 참조해서 전술한 이유와 같이, 치상 돌기(42)의 크기/폭의 결과로 인한 각 치상 돌기(42) 내의 대나무 입자 구조 때문이다. 더욱이, 각 갭(44)에서 트렌치(22)의 폭이 더 커짐에 따라, 갭(44) 내에서 일어날 수 있는 어떠한 측방향 입자 성장도 금속 다리를 형성하지 못한다.
마지막으로, 도 10은 계단형 형상으로 에칭되거나 또는 다른 방법으로 형성된 금속 패드(16)의 패터닝된 에지(24)를 나타내고 있는데, 여기서 에지(24)의 마주한 종단에 위치한 금속 패드(16)의 코너(46)는 에지(24)의 남은 내부 영역(48)보다는 인접한 금속선(18)에 더 가깝다. 도 8 및 도 9의 치상 돌기(42)와 유사하게, 정사각형 코너(46)는 대략 도전층(12)의 평균 입자 크기보다 작거나 같다. 그 결과, 코너(46)에서 측방향 입자 성장이 일어나기가 쉽지 않으며, 또한 금속선(18)과 금속 패드(16)의 에지(24)의 내부 영역(48)간의 간격이 더 커짐에 따라, 금속선(18)을 향한 측방향 입자 성장으로 내부 영역(48)과 금속선(18) 사이에 금속다리가 형성될 가능성이 본질적으로 없어진다.
본 발명을 몇몇 바람직한 실시예들로 설명하였지만, 당업자라면 그 밖에 다른 실시예도 채용할 수 있음은 명백한 것이다. 예컨대, 마이크로회로를 위한 메탈리제이션을 배경으로 하여 설명하였지만, 본 발명의 기술은 기본적으로 소정의 재료(예컨대, 도체, 유전체 또는 반도체 재료)로 이루어진 미세한 좁은 간격의 다결정 구조체와 같은 다른 응용에도 적용될 수 있다. 따라서, 본 발명의 범위는 다음의 청구 범위에 의해서만 제한되어야 한다.

Claims (41)

  1. 기판 상에 다결정층과 적어도 하나의 속박층을 포함하는 다층 구조체를 형성하는 단계와;
    제1 구조체와 이 제1 구조체보다 폭이 좁은 제2 구조체를 형성하기 위해서 상기 다층 구조체를 패터닝하는 단계 - 상기 제1 구조체는 상기 제2 구조체의 패터닝된 에지로부터 이격되어 있는 패터닝된 에지를 가짐 -
    를 포함하며,
    상기 패터닝 단계는 상기 제2 구조체의 패터닝된 에지와 상기 제2 구조체를 향해 상기 제1 구조체의 패터닝된 에지를 따라 상기 다결정층으로부터 측방향으로 성장한 입자들간의 접촉을 방지하기 위한 방지 수단을 만들고, 상기 방지 수단은
    상기 제1 구조체와 상기 제2 구조체 사이에 그것들로부터 이격되게 더미 구조체를 형성하기 위해서 상기 다층 구조체를 패터닝하는 단계와;
    상기 제1 구조체의 패터닝된 에지 근처에 홀들을 패터닝하는 단계와;
    상기 제1 구조체의 패터닝된 에지를 상기 제2 구조체를 향해 돌출한 치상 돌기들을 갖도록 형성하는 단계 - 상기 치상 돌기들은 상기 치상 돌기들 사이에 위치한 상기 패터닝된 에지의 남은 부분보다는 상기 제2 구조체에 더 가까움 - 와;
    상기 제1 구조체의 패터닝된 에지의 마주한 종단들에 위치한 코너 영역들이 상기 코너 영역들 사이에 위치한 상기 패터닝된 에지의 남은 부분보다는 상기 제2 구조체에 더 가깝게 되도록 상기 제1 구조체의 패터닝된 에지를 계단형으로 형성하는 단계
    로 이루어진 그룹에서 선택된 적어도 하나인 것인 방법.
  2. 제1항에 있어서,
    상기 방지 수단은 상기 더미 구조체를 포함하며, 상기 더미 구조체는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제1 구조체 및 상기 제2 구조체로부터 이격되어 있는 것인 방법.
  3. 제2항에 있어서,
    입자들이 상기 제1 구조체의 다결정층으로부터 측방향으로 성장하여 상기 더미 구조체에 접촉하도록 상기 제1 구조체를 어닐링하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기 방지 수단은 상기 홀들을 포함하며, 상기 홀들은 상기 패터닝된 에지를 따라 한 줄로 정렬되고, 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 패터닝된 에지로부터 서로 이격되어 있는 것인 방법.
  5. 제4항에 있어서,
    상기 제1 구조체는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 방법.
  6. 제4항에 있어서,
    입자들이 상기 제2 구조체를 향해 상기 제1 구조체의 다결정층으로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않도록 상기 제1 구조체를 어닐링하는 단계를 더 포함하는 방법.
  7. 제1항에 있어서,
    상기 방지 수단은 상기 치상 돌기들을 포함하며, 상기 치상 돌기들은 상기 패터닝된 에지를 따라 한 줄로 정렬되고, 상기 각 치상 돌기의 크기는 상기 다결정층의 평균 입자 크기보다 작거나 같은 것인 방법.
  8. 제7항에 있어서,
    상기 치상 돌기들은 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 방법.
  9. 제7항에 있어서,
    입자들이 상기 제2 구조체를 향해 상기 제1 구조체의 다결정층으로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않도록 상기 제1 구조체를 어닐링하는 단계를 더 포함하는 방법.
  10. 제1항에 있어서,
    상기 방지 수단은 상기 제1 구조체의 계단형으로 패터닝된 에지를 포함하며, 상기 각 코너 영역의 크기는 상기 다결정층의 평균 입자 크기보다 작거나 같은 것인 방법.
  11. 제10항에 있어서,
    상기 패터닝된 에지의 코너 영역들은 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 방법.
  12. 제10항에 있어서,
    입자들이 상기 제2 구조체를 향해 상기 제1 구조체의 다결정층으로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않도록 상기 제1 구조체를 어닐링하는 단계를 더 포함하는 방법.
  13. 제1항에 있어서,
    상기 다층 구조체는 마이크로회로의 메탈리제이션이며, 상기 제1 구조체와 제2 구조체는 서로 전기적으로 절연되어 있고, 상기 방법은 상기 제1 구조체와 상기 제2 구조체간의 전기 단락을 방지하는 것인 방법.
  14. 제13항에 있어서,
    상기 다결정층은 전기 도전층이고, 상기 속박층은 확산 장벽층인 것인 방법.
  15. 제14항에 있어서,
    상기 제2 구조체를 향해 상기 제1 구조체의 상기 전기 도전층의 측방향 입자 성장을 야기하도록 상기 제1 구조체를 가열하는 단계를 더 포함하는 방법.
  16. 제14항에 있어서,
    상기 전기 도전층은 알루미늄 구리 합성물인 것인 방법.
  17. 제14항에 있어서,
    상기 확산 장벽층은 티타늄과 티타늄 질화물로 이루어진 그룹에서 선택된 하나 이상의 재료로 형성되는 것인 방법.
  18. 제13항에 있어서,
    상기 다층 구조체는 최대 0.25 ㎛의 두께로 형성되는 것인 방법.
  19. 제13항에 있어서,
    입자들이 상기 제2 구조체를 향해 상기 제1 구조체의 다결정층으로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않도록 상기 제1 구조체를 어닐링하는 단계를 더 포함하는 방법.
  20. 제1항에 있어서,
    상기 제1 구조체는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 방법.
  21. 기판 상에 위치한 제1 구조체 및 제2 구조체로서, 상기 제1 구조체 및 상기 제2 구조체의 각각은 다결정층과 적어도 하나의 속박층을 포함하고, 상기 제1 구조체는 상기 제2 구조체의 패터닝된 에지로부터 이격되어 있는 패터닝된 에지를 갖는 것인 제1 구조체 및 제2 구조체와;
    상기 제2 구조체의 패터닝된 에지와 상기 제2 구조체를 향해 상기 제1 구조체의 패터닝된 에지로부터 측방향으로 성장한 입자들간의 접촉을 방지하기 위한 방지 수단
    을 포함하며, 상기 방지 수단은
    상기 제1 구조체와 상기 제2 구조체 사이에 그것들로부터 이격되어 있는 더미 구조체와;
    상기 제1 구조체의 패터닝된 에지 근처에 위치한 홀들과;
    상기 제1 구조체의 패터닝된 에지를 따라 위치한 치상 돌기들 - 상기 치상 돌기들은 상기 제2 구조체를 향해 돌출해 있고, 상기 치상 돌기들 사이에 위치한 상기 패터닝된 에지의 남은 부분보다는 상기 제2 구조체에 더 가까움 - 과;
    상기 제1 구조체의 패터닝된 에지를 따라 위치한 계단들 - 상기 제1 구조체의 패터닝된 에지의 마주한 종단들에 위치한 코너 영역들이 상기 코너 영역들 사이에 위치한 상기 패터닝된 에지의 남은 부분보다는 상기 제2 구조체에 더 가까움 -
    로 이루어진 그룹에서 선택된 적어도 하나인 것인 다층 구조체.
  22. 제21항에 있어서,
    상기 방지 수단은 상기 더미 구조체를 포함하며, 상기 더미 구조체는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제1 구조체 및 상기 제2 구조체로부터 이격되어 있는 것인 다층 구조체.
  23. 제22항에 있어서,
    상기 제1 구조체로부터 측방향으로 성장하여 상기 더미 구조체에 접촉하는 입자들을 더 포함하는 다층 구조체.
  24. 제21항에 있어서,
    상기 방지 수단은 상기 홀들을 포함하며, 상기 홀들은 상기 패터닝된 에지를 따라 한 줄로 정렬되고, 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 패터닝된 에지로부터 및 서로 이격되어 있는 것인 다층 구조체.
  25. 제24항에 있어서,
    상기 제1 구조체는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 다층 구조체.
  26. 제24항에 있어서,
    상기 제2 구조체를 향해 상기 제1 구조체로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않는 입자들을 더 포함하는 다층 구조체.
  27. 제21항에 있어서,
    상기 방지 수단은 상기 치상 돌기들을 포함하며, 상기 치상 돌기들은 상기 패터닝된 에지를 따라 한 줄로 정렬되고, 상기 각 치상 돌기의 크기는 대략 상기 다결정층의 평균 입자 크기와 같은 것인 다층 구조체.
  28. 제27항에 있어서,
    상기 치상 돌기들은 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 다층 구조체.
  29. 제27항에 있어서,
    상기 제2 구조체를 향해 상기 제1 구조체로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않는 입자들을 더 포함하는 다층 구조체.
  30. 제21항에 있어서,
    상기 방지 수단은 상기 제1 구조체의 계단형으로 패터닝된 에지를 포함하며, 상기 각 코너 영역의 크기는 상기 다결정층의 평균 입자 크기보다 작거나 같은 것인 다층 구조체.
  31. 제30항에 있어서,
    상기 패터닝된 에지의 코너 영역들은 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 다층 구조체.
  32. 제30항에 있어서,
    상기 제2 구조체를 향해 상기 제1 구조체로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않는 입자들을 더 포함하는 다층 구조체.
  33. 제1항에 있어서,
    상기 다층 구조체는 마이크로회로의 메탈리제이션이며, 상기 제1 구조체와 제2 구조체는 서로 전기적으로 절연되어 있고, 상기 방지 수단은 상기 제1 구조체와 상기 제2 구조체간의 전기 단락을 방지하는 것인 다층 구조체.
  34. 제33항에 있어서,
    상기 다결정층은 전기 도전층이고, 상기 속박층은 확산 장벽층인 것인 다층 구조체.
  35. 제34항에 있어서,
    상기 제2 구조체를 향해 상기 제1 구조체의 상기 전기 도전층으로부터 측방향으로 성장한 입자들을 더 포함하는 다층 구조체.
  36. 제34항에 있어서,
    상기 전기 도전층은 알루미늄 구리 합성물인 것인 다층 구조체.
  37. 제34항에 있어서,
    상기 확산 장벽층은 티타늄과 티타늄 질화물로 이루어진 그룹에서 선택된 하나 이상의 재료로 형성되는 것인 다층 구조체.
  38. 제33항에 있어서,
    상기 제1 구조체 및 상기 제2 구조체는 두께가 최대 0.25 ㎛인 것인 다층 구조체.
  39. 제33항에 있어서,
    상기 제2 구조체를 향해 상기 제1 구조체의 다결정층으로부터 측방향으로 성장하지만 상기 제2 구조체에 접촉하지 않는 입자들을 더 포함하는 다층 구조체.
  40. 제33항에 있어서,
    상기 제1 구조체는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있는 것인 다층 구조체.
  41. 기판 상에 위치한 제1 구조체 및 제2 구조체로서, 상기 제1 구조체 및 상기 제2 구조체의 각각은 전기 도전성 다결정층과 적어도 하나의 속박층을 포함하고, 상기 제1 구조체는 상기 제2 구조체의 패터닝된 에지로부터 이격되어 있는 패터닝된 에지를 가지며, 상기 제1 및 제2 구조체의 상기 다결정층은 실질적으로 같은 평균 입자 크기를 갖는 입자들을 특징으로 하는 것인 제1 구조체 및 제2 구조체와;
    상기 제2 구조체의 패터닝된 에지와 상기 제2 구조체를 향해 상기 제1 구조체의 패터닝된 에지로부터 측방향으로 성장한 입자들간의 접촉을 방지하기 위한 방지 수단
    을 포함하며, 상기 방지 수단은
    상기 제1 구조체와 상기 제2 구조체 사이에 그것들로부터 이격되어 있는 더미 구조체 - 상기 더미 구조체는 전기 도전성 다결정층과 적어도 하나의 속박층을 포함하고, 상기 더미 구조체의 상기 다결정층은 상기 제1 및 제2 구조체의 다결정층의 평균 입자 크기와 실질적으로 같은 평균 입자 크기를 갖는 입자들을 특징으로 하고, 상기 더미 구조체는 상기 제1 구조체, 상기 제2 구조체 및 상기 더미 구조체의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제1 및 제2 구조체의 패터닝된 에지로부터 이격되어 있는 2개의 패터닝된 에지를 가짐 - 와;
    상기 제1 구조체의 패터닝된 에지 근처에 위치한 홀들 - 상기 홀들은 상기 제1 및 제2 구조체의 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제1 구조체의 패터닝된 에지로부터 및 서로 이격되어 있음 - 과;
    상기 제1 구조체의 패터닝된 에지를 따라 위치한 치상 돌기들 - 상기 치상 돌기들은 상기 제2 구조체를 향해 돌출해 있고 상기 치상 돌기들 사이에 위치한 상기 패터닝된 에지의 남은 부분보다는 상기 제2 구조체에 더 가깝고, 상기 각 치상 돌기의 크기는 상기 다결정층의 평균 입자 크기와 대략 같으며, 상기 각 치상 돌기는 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있음 - 과;
    상기 제1 구조체의 패터닝된 에지를 따라 위치한 계단들 - 상기 제1 구조체의 패터닝된 에지의 마주한 종단들에 위치한 코너 영역들이 상기 코너 영역들 사이에 위치한 상기 패터닝된 에지의 남은 부분보다는 상기 제2 구조체에 더 가깝고, 상기 각 코너 영역의 크기는 상기 다결정층의 평균 입자 크기보다 작거나 같으며, 상기 각 코너 영역은 상기 다결정층의 평균 입자 크기보다 작거나 같은 간격만큼 상기 제2 구조체로부터 이격되어 있음 -
    로 이루어진 그룹에서 선택된 적어도 하나인 것인 마이크로회로의 메탈리제이션.
KR10-2002-7011656A 2000-03-14 2001-03-13 다결정 마이크로규모 특징부들간의 교락을 방지하는 방법 Expired - Fee Related KR100454783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/525,095 US6555204B1 (en) 2000-03-14 2000-03-14 Method of preventing bridging between polycrystalline micro-scale features
US09/525,095 2000-03-14

Publications (2)

Publication Number Publication Date
KR20020086609A true KR20020086609A (ko) 2002-11-18
KR100454783B1 KR100454783B1 (ko) 2004-11-06

Family

ID=24091891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7011656A Expired - Fee Related KR100454783B1 (ko) 2000-03-14 2001-03-13 다결정 마이크로규모 특징부들간의 교락을 방지하는 방법

Country Status (11)

Country Link
US (1) US6555204B1 (ko)
EP (1) EP1264341B1 (ko)
JP (1) JP4068845B2 (ko)
KR (1) KR100454783B1 (ko)
CN (1) CN100338755C (ko)
AU (1) AU5218801A (ko)
DE (1) DE60143472D1 (ko)
IL (2) IL140566A (ko)
MY (1) MY124911A (ko)
TW (1) TW517366B (ko)
WO (1) WO2001073841A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003936A1 (ja) * 2002-06-28 2004-01-08 Sumitomo Precision Products Co., Ltd. 可動電気回路用導電体および振動式ジャイロ
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
KR101118826B1 (ko) * 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
TWI566184B (zh) 2011-03-31 2017-01-11 Ｉｃｔ韓國有限公司 產生數位值的裝置與方法
EP3206330B1 (en) 2011-08-16 2018-12-26 ICTK Holdings Co., Ltd. Apparatus and method for authentication between devices based on puf over machine-to-machine communications
KR102186475B1 (ko) 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
US9184134B2 (en) * 2014-01-23 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device structure
CN113241366B (zh) 2021-07-09 2021-11-23 北京京东方技术开发有限公司 显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
JP2811126B2 (ja) 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
DE4232814A1 (de) * 1992-09-30 1994-03-31 Sel Alcatel Ag Metallische Kontaktflächen auf einem Halbleitersubstrat
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
KR100252846B1 (ko) * 1997-12-26 2000-05-01 김영환 반도체소자의 배선 및 그의 제조방법

Also Published As

Publication number Publication date
TW517366B (en) 2003-01-11
WO2001073841A2 (en) 2001-10-04
IL140566A0 (en) 2002-02-10
WO2001073841A3 (en) 2002-03-07
JP2004511082A (ja) 2004-04-08
AU5218801A (en) 2001-10-08
EP1264341B1 (en) 2010-11-17
IL141832A0 (en) 2002-03-10
JP4068845B2 (ja) 2008-03-26
KR100454783B1 (ko) 2004-11-06
IL140566A (en) 2004-06-01
EP1264341A2 (en) 2002-12-11
MY124911A (en) 2006-07-31
CN1518764A (zh) 2004-08-04
CN100338755C (zh) 2007-09-19
US6555204B1 (en) 2003-04-29
DE60143472D1 (de) 2010-12-30

Similar Documents

Publication Publication Date Title
KR920005701B1 (ko) 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
KR100454783B1 (ko) 다결정 마이크로규모 특징부들간의 교락을 방지하는 방법
US5145571A (en) Gold interconnect with sidewall-spacers
KR100205444B1 (ko) 집적 회로 장치의 접촉 구조
US5001541A (en) Advanced electromigration resistant interconnect structure and process
EP0147247A2 (en) Method for forming hillock suppression layer in dual metal layer processing and structure formed thereby
JP3437801B2 (ja) 半導体装置のための配線構造および配線形成方法
KR100430684B1 (ko) 반도체소자의금속배선형성방법
EP0288802B1 (en) A multi-level integrated circuit wiring structure from a single metal deposit
US6359325B1 (en) Method of forming nano-scale structures from polycrystalline materials and nano-scale structures formed thereby
JPH0582521A (ja) 集積回路用の導電性構成体
JPH0695516B2 (ja) 半導体装置
CA1275332C (en) Multilayer contact structure
KR0140083Y1 (ko) 반도체 배선층의 접촉부
KR100559579B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
KR101005739B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100462367B1 (ko) 반도체소자의금속배선열처리방법
CA1251285A (en) Semiconductor device having electrode and first level inteconnection embedded in two-layer insulating film
JPH02140954A (ja) 半導体装置
JPH0235753A (ja) 半導体装置の製造方法
JPH04359452A (ja) 配線の形成方法
JPH06333923A (ja) 半導体装置およびその製造方法
JPH0377321A (ja) 半導体装置における電極接続孔形成方法
JP2002343857A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

FPAY Annual fee payment

Payment date: 20100824

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20111021

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20111021