KR20020085290A - Method for manufacturing multilayer ceramic device - Google Patents
Method for manufacturing multilayer ceramic device Download PDFInfo
- Publication number
- KR20020085290A KR20020085290A KR1020010024715A KR20010024715A KR20020085290A KR 20020085290 A KR20020085290 A KR 20020085290A KR 1020010024715 A KR1020010024715 A KR 1020010024715A KR 20010024715 A KR20010024715 A KR 20010024715A KR 20020085290 A KR20020085290 A KR 20020085290A
- Authority
- KR
- South Korea
- Prior art keywords
- sheet
- sheets
- index
- alignment
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 다층 세라믹 소자의 제조에 있어서 제조공정 도중에 각 층간의 얼라이먼트 틀어짐에 의하여 발생하는 불량유무를 확인할 수 있어 각 층간의 결합을 더 정확하게 하고, 불량률 감소로 인한 생산성향상을 도모할 수 있는 다층 세라믹 소자의 제조방법을 제공하기 위한 것으로서, n개의 시트를 적층하여 다층 세라믹 소자를 제조하는 방법에 있어서, 적층될 다수의 시트상의 패턴사이에 절단위치를 나타내는 인덱스라인 Pi,j(i는 시트의 층번호로 1~n(n은 1이상의 정수)이고, j는 시트상에서 인덱스라인의 번호로 1~m(m은 1이상의 정수)이다)를 상기 다수의 시트상의 패턴 주변부에 각각 순차적으로 표시하고, 1부터 i번째의 각 시트의 인덱스라인에 상기 인덱스라인이 홀의 직경위치에 오도록 펀칭하여 i-1개만큼의 얼라인먼트홀을 형성한 후, 상기 n개의 시트를 1부터 i번째층까지 차례로 적층하고, 상기 i번째 시트의 상기 얼라인먼트홀의 외부에 노출된 인덱스라인Pi,j과 상기 i번째 시트의 상기 얼라인먼트홀을 통하여 노출된 상기 i-1번째 시트의 상기 얼라인먼트홀이 형성되지 않은 상기 인덱스라인 Pi-1,j가 일직선으로 연장되도록 조절하는 단계로 다층 세라믹 기판을 형성하여, 불량률을 감소시키기 위한 것이다.In the present invention, in the manufacture of a multilayer ceramic device, it is possible to confirm whether or not a defect occurs due to alignment misalignment between layers during the manufacturing process, thereby making the bonding between the layers more accurate and improving the productivity due to the reduction of the defective rate. In order to provide a method for manufacturing a device, a method of manufacturing a multilayer ceramic device by laminating n sheets, the index line P i, j (i is a 1 to n (n is an integer greater than or equal to 1) as the layer number, and j are 1 to m (m is an integer greater than or equal to 1) as the index line number on the sheet, respectively. And punching the index lines at the diameter positions of the holes in the index lines of the first to ith sheets to form i-1 alignment holes, and then n The sheets are stacked in order from 1 to i-th layer, and the index line Pi, j exposed outside the alignment hole of the i-th sheet and the i-1th sheet exposed through the alignment hole of the i-th sheet. The index line Pi-1, j, in which the alignment holes are not formed, is adjusted to extend in a straight line to form a multilayer ceramic substrate, thereby reducing a defective rate.
Description
본 발명은 여러장의 시트를 차례로 적층하여 제조되는 다층 세라믹 소자의 제조방법에 관한 것으로서, 보다 상세하게는 제조과정중에도 적층되는 상,하부 시트간의 배열이 틀어짐에 따른 불량유무를 확인할 수 있고, 그에 의하여 상,하부시트간의 패턴결합을 더 정확하게 할 수 있는 다층 세라믹 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a multilayer ceramic device manufactured by stacking a plurality of sheets in sequence, and more particularly, it is possible to confirm whether or not a defect occurs due to a misalignment between upper and lower sheets stacked during the manufacturing process. The present invention relates to a method for manufacturing a multilayer ceramic device capable of more accurately pattern coupling between upper and lower sheets.
세라믹 소자는 벌크형태, 즉 프레스를 이용하여 단일화한 형태를 만들어 조립하거나 여러 장의 시트에 각각의 패턴을 인쇄하고, 상기 패턴이 인쇄된 각 시트를 차례로 적층하는 형태로 제조되고 있다.Ceramic devices are manufactured in a bulk form, that is, in the form of a united form using a press, or assembling or printing each pattern on several sheets, and stacking each sheet on which the pattern is printed.
상기 방법중에서, 적층기술을 이용하여 세라믹 소자의 제조는 제조할 소자을 몇가지 부분으로 나누어, 두개 이상의 시트에 해당 소자의 부분별 패턴을 인쇄한다. 그리고, 상기와 같이 소정 패턴이 인쇄된 시트를 차례로 쌓은 후 압착하여 형성한 후, 각 시트에 형성된 패턴들은 비아홀을 통해 상,하부층의 패턴과 전기적으로 결합시키는 단계로 이루어진다.In the above method, the manufacture of a ceramic device using the lamination technique divides the device to be manufactured into several parts, and prints a pattern of parts of the device on two or more sheets. Then, after stacking sheets formed by printing a predetermined pattern as described above and pressing them, the patterns formed on each sheet are electrically coupled to upper and lower patterns through via holes.
즉, 원하는 세라믹소자의 전체를 몇개의 층으로 분리한 후, 여러개의 시트상에 각 층별로 해당하는 회로를 금속전극인쇄로 형성한다. 그 다음 인쇄된 각각의 시트를 순서대로 적층하는데, 이때, 적층의 기준은 미리 각 시트의 동일한 곳에 형성된 가이드홀을 적층지그에 만들어져 있는 가이드핀에 맞추어 꼽는 것이다. 순서대로 일정한 압력에 의해 눌려진 시트는 일체형의 소자로 완성된다.That is, after separating the entire desired ceramic element into several layers, a circuit corresponding to each layer is formed by metal electrode printing on several sheets. Then, each printed sheet is laminated in order. In this case, the criterion of lamination is that the guide holes formed in the same place of each sheet are matched with the guide pins made in the stacking jig. The sheets pressed by a constant pressure in sequence are completed as an integrated element.
도 1은 종래의 방법에 의하여 세라믹 소자을 적층하는 경우를 보인 것으로서, 세라믹 소재로 된 시트(1a, 1b)상에 각각 설계된 상하부 패턴(1c, 2c)을 인쇄한다. 이때, 생산성을 높히고 제조공정을 자동화하기 위하여, 하나의 그린시트상에는 다수의 세라믹소자을 제조할 수 있도록 동일한 패턴이 다수개 동시에 인쇄된다.Fig. 1 shows a case of stacking ceramic elements by a conventional method, and prints upper and lower patterns 1c and 2c respectively designed on sheets 1a and 1b made of ceramic material. At this time, in order to increase productivity and automate the manufacturing process, a plurality of the same pattern is printed at the same time so as to manufacture a plurality of ceramic elements on one green sheet.
이때, 상기 시트(1a, 1b)상에는 패턴(1c, 2c)이 인쇄되지 않는 부분에 적층시 위치를 잡아주기 위하여 가이드홀(1b)이 형성된다. 상기 도 1에서는 패턴이 인쇄되지 않는 시트(1a, 1b)의 가장자리중 네개의 모서리에 가이드홀(1b)이 각각 형성된다.At this time, the guide hole (1b) is formed on the sheets (1a, 1b) in order to hold the position when the pattern (1c, 2c) is not printed in the stacking. In FIG. 1, guide holes 1b are formed at four corners of the edges of the sheets 1a and 1b where the pattern is not printed.
따라서, 상기 가이드홀(1b)을 적층지그상에 구비된 가이드핀(도시생략)에 끼워 각 시트간의 위치를 고정시켜 주게 된다.Therefore, the guide hole 1b is inserted into the guide pin (not shown) provided on the stacking jig to fix the position between the sheets.
상기 상,하부시트(1a,2a)상에 인쇄된 전극패턴들은 비아홀을 통하여, 인접 시트상의 패턴과 전기적으로 연결되어, 설계된 특성을 갖게 된다. 그리고, 이러한 상,하부시트간의 전극패턴을 전기적으로 연결하는 비아홀들이나 상,하부 시트상의 전극의 위치가 틀어지면, 해당 소자의 전기적인 특성값이 바뀌고, 이는 제품의 불량을 나타낸다.The electrode patterns printed on the upper and lower sheets 1a and 2a are electrically connected to the patterns on the adjacent sheets through the via holes to have designed characteristics. In addition, when the positions of the via holes electrically connecting the electrode patterns between the upper and lower sheets, or the positions of the electrodes on the upper and lower sheets, are changed, electrical characteristic values of the corresponding device are changed, which indicates product defects.
그런데, 문제는 여러 시트의 적층에 따라 여러가지 변수에 의해 얼라이먼트가 틀어질 수 있다는 것이다.However, the problem is that the alignment can be changed by various variables depending on the stacking of several sheets.
상술한 바와 같이, 가이드홀만을 이용한 종래 방법으로는 작업중간에 틀어지는 것을 확인할 수 없기 때문에, 적층공정이 끝난 후에, 절단부위를 표시한 인덱스라인을 따라 상기 적층시트를 절단하여 그 단면을 조사하여 얼라이먼트가 잘 맞았는지를 확인하고, 이때, 그 단면상에 일부 전극이 노출되어 있으면 얼라이먼트가 틀어진 것으로 판단하여 제품 전부를 버려야 한다는 문제점이 발생한다.As described above, since the conventional method using only the guide hole cannot be confirmed during the work, the lamination sheet is cut along the index line indicating the cut portion after the lamination process, and the cross section is irradiated to align the alignment. Is checked, and at this time, if some electrodes are exposed on the cross section, it is determined that the alignment is misaligned and a problem arises in that all of the products are discarded.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 다층 세라믹 소자의 제조에 있어서 제조공정 도중에 각 층간의 얼라이먼트 틀어짐에 의하여 발생하는 불량유무를 확인할 수 있어 각 층간의 결합을 더 정확하게 하고, 불량률 감소로 인한 생산성향상을 도모할 수 있는 다층 세라믹 소자의 제조방법을 제공하는데 있다.The present invention has been made to solve the above-mentioned conventional problems, the object of the present invention is to determine the failure caused by the alignment misalignment between the layers during the manufacturing process in the manufacture of a multilayer ceramic device to further bond between the layers The present invention provides a method of manufacturing a multilayer ceramic device that can accurately and improve productivity due to a decrease in defective rate.
도 1은 종래 다층 세라믹 소자의 각 층별 구조를 보이는 개략도이다.1 is a schematic view showing the structure of each layer of a conventional multilayer ceramic device.
도 2a~d는 본 발명의 실시예에 따라서 제조되는 다층 세라믹 소자의 각 층별 구조를 보인 시트 구조도이다.2A to 2D are sheet structure diagrams showing the structure of each layer of a multilayer ceramic device manufactured according to an embodiment of the present invention.
도 3a~3d는 본 발명의 다른 실시예에 따라서 제조되는 다층 세라믹 소자의 각 층별 구조를 시트 구조도이다.3A to 3D are sheet structure diagrams for each layer structure of a multilayer ceramic device manufactured according to another embodiment of the present invention.
도 4는 상기 도 2a~d에 도시된 실시예에 따라서 제조된 다층 세라믹 소자의 완성상태를 보이는 단면도이다.4 is a cross-sectional view showing a completed state of a multilayer ceramic device manufactured according to the embodiment illustrated in FIGS. 2A to 2D.
도 5는 상기 도 3a~3c에 도시된 실시예에 따라서 제조된 다층 세라믹 소자의 완성상태를 보이는 단면도이다.5 is a cross-sectional view showing a completed state of a multilayer ceramic device manufactured according to the embodiment shown in FIGS. 3A to 3C.
본 발명은 상술한 목적을 달성하기 위한 구성수단으로서, n개의 시트를 적층하여 다층 세라믹 소자를 제조하는 방법에 있어서,The present invention provides a method for producing a multilayer ceramic device by laminating n sheets as a structural means for achieving the above object,
적층될 다수의 시트상의 패턴사이에 절단위치를 나타내는 인덱스라인 Pi,j(i는 시트의 층번호로 1~n(n은 1이상의 정수)이고, j는 시트상에서 인덱스라인의 번호로 1~m(m은 1이상의 정수)이다)를 상기 다수의 시트상의 패턴 주변부에 각각 순차적으로 표시하는 단계;Index line P i, j indicating the cutting position between the patterns on the sheets to be laminated (i is 1 to n (n is an integer of 1 or more) as the layer number of the sheet, and j is 1 to 1 as the number of index lines on the sheet. sequentially displaying m (m is an integer of 1 or more) in the periphery of the pattern on the plurality of sheets, respectively;
1부터 i번째의 각 시트의 인덱스라인에 상기 인덱스라인이 홀의 직경위치에 오도록 펀칭하여 i-1개만큼의 얼라인먼트홀을 형성하는 단계;Punching the index lines on the index lines of the first to ith sheets so that the index lines are located at the diameter positions of the holes to form as many as i-1 alignment holes;
상기 n개의 시트를 1부터 i번째층까지 차례로 적층하는 단계; 및Stacking the n sheets in order from 1 to i-th layer; And
상기 i번째 시트의 상기 얼라인먼트홀의 외부에 노출된 인덱스라인Pi,j과 상기 i번째 시트의 상기 얼라인먼트홀을 통하여 노출된 상기 i-1번째 시트의 상기 얼라인먼트홀이 형성되지 않은 상기 인덱스라인 Pi-1,j가 일직선으로 연장되도록 조절하는 단계를 포함하는 것을 특징으로 한다.The index line Pi, j exposed outside the alignment hole of the i-th sheet and the index line Pi-1 where the alignment hole of the i-th sheet exposed through the alignment hole of the i-th sheet is not formed and adjusting j to extend in a straight line.
이하, 첨부한 도면을 참조하여 본 발명에 따른 다층 세라믹 소자의 제조방법의 구성 및 작용에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the method for manufacturing a multilayer ceramic device according to the present invention.
도 2는 본 발명의 첫번째 실시예에 따른 다층 세라믹 소자의 제조과정을 설명하기 위한 각 층별 시트의 구조를 개략적으로 나타낸 것으로서, 도 2의 (A)는 가장 최하층에 적층되는 제1시트(21)를 도시한 것이고, 도 2의 (B)는 두번째로 적층되는 제2시트(22)를 도시한 것이고, 도 2의 (C)는 세번째로 적층되는 제2시트(23)를 도시한 것이고, 도 2의 (D)는 마지막으로 최상층에 적층되는 제n시트(24)를 나타낸 것이다. 상기에서, n은 적층되는 시트의 수로서 1이상의 자연수이다.FIG. 2 schematically illustrates a structure of each layer sheet for explaining a manufacturing process of a multilayer ceramic device according to a first embodiment of the present invention. FIG. 2A illustrates a first sheet 21 stacked on the lowest layer. 2B shows a second sheet 22 stacked second, and FIG. 2C shows a second sheet 23 stacked third. 2D shows the nth sheet 24 finally laminated on the uppermost layer. In the above, n is a natural number of 1 or more as the number of sheets to be laminated.
상기 도 2의 (A)에 나타난 바와 같이, 본 발명의 첫번째 실시예에서는 맨 아랫층에 존재하게 되는 제1시트(21)에는 패턴들이 인쇄되는 영역을 제외한 영역, 즉 시트(21)의 가장자리를 따라서 네 모서리에 가이드홀(21b)가 형성되고, 각 패턴사이의 절단위치를 표시하는 인덱스라인(21d)이 패턴이 인쇄되는 영역을 제외한 시트의 가장자리 네 부분에 각각 표시된다. 즉, 맨 처음에 적층되는 제1시트(21)는 종래의 적층 시트와 동일한 구조를 갖는다.As shown in FIG. 2A, in the first embodiment of the present invention, the first sheet 21 existing on the bottom layer has an area except for the area where patterns are printed, that is, along the edge of the sheet 21. Guide holes 21b are formed at four corners, and index lines 21d indicating cutting positions between the patterns are displayed on four edges of the sheet except for areas where the patterns are printed. That is, the first sheet 21 to be laminated first has the same structure as the conventional laminated sheet.
그 다음, 상기 제1시트(21)의 상부에 적층되는 제2시트(22)는 도 2의 (B)에 도시된 바와 같이, 네 모서리 부분에 각각 형성된 가이드홀(22b)과, 가장자리 부분에 표시되어 패턴사이의 절단선을 나타내는 다수의 인덱스라인(22d)과, 상기 다수의 인덱스라인(22d)중 시트의 모서리를 기준으로 첫번째 인덱스라인상에 형성된 얼라이먼트홀(22g)를 구비한다.Next, as shown in FIG. 2B, the second sheet 22 stacked on the first sheet 21 may include guide holes 22b formed at four corners, and edge portions thereof. A plurality of index lines 22d, which are displayed and indicate cut lines between patterns, and an alignment hole 22g formed on the first index line with respect to the edge of the sheet of the plurality of index lines 22d.
그리고, 상기 제2시트(22)의 상부에 적층되는 제3시트(23)는 상기 시트들과 마찬가지로 시트상의 패턴이 형성되지 않는 네개의 모서리상에 형성되는가이드홀(23b)과, 패턴이 형성영역외의 가장자리 부분에 표시되어 패턴사이의 절단위치를 표시하는 다수의 인덱스라인(23d)를 구비하고, 상기에 더하여, 시트를 모서를 기준으로 첫번째 인덱스라인위치와 두번째 인덱스라인위치에 펀칭에 의해 형성된 얼라이먼트홀(23g)를 구비한다.In addition, the third sheet 23 stacked on the second sheet 22 has a guide hole 23b formed on four corners on which the pattern on the sheet is not formed, like the sheets, and the pattern is formed. And a plurality of index lines 23d which are displayed at edges outside the area to indicate the cutting positions between the patterns, and in addition, formed by punching at the first index line position and the second index line position with respect to the sheet. 23g of alignment holes are provided.
상술한 바와 같은 방법에 의하여, n번째로 적층되는 제n시트(24)상에는 패턴영역외에 가이드홀(24b)과 인덱스라인(24)에 더하여, 상기 기준위치로부터 제n-1번째 인덱스라인까지를 펀칭하여 된 다수의 얼라이먼트홀(24g)이 형성된다.By the above-described method, in addition to the guide hole 24b and the index line 24 in addition to the pattern area on the nth sheet 24 to be stacked on the nth layer, the reference point to the n-1th index line is removed. A plurality of alignment holes 24g formed by punching are formed.
즉, 적층순서에 따라서, 첫번째 시트는 얼라이먼트홀이 형성되지 않으며, 두번째 시트는 첫번째 인덱스라인을 펀칭하여 하나의 얼라이먼트홀을 형성하고, 세번째 시트는 상기 두번째 시트에 형성된 얼라이먼트홀과 동일한 위치인 첫번째 인덱스라인과 그 다음에 위치한 두번째 인덱스라인을 펀칭하여 두개의 얼라이먼트홀을 형성하고, n번째 시트는 1 ~ n-1번째 인덱스라인을 모두 펀칭하여 n-1개의 얼라이먼트홀을 형성한다.That is, according to the stacking order, the first sheet does not have alignment holes, the second sheet punches the first index line to form one alignment hole, and the third sheet has the same index as the alignment hole formed in the second sheet. Two alignment holes are formed by punching the line and the second index line located next, and the nth sheet forms n-1 alignment holes by punching all of the 1 to n-1th index lines.
따라서, 가장 윗부분에 적층되는 제n시트(24)는 도 2의 (D)에 도시된 바와 같이, 기준위치(왼쪽 모서리)를 기준으로 맨끝에 위치한 인덱스라인(24d)만을 제외하고 나머지에는 n-1개의 얼라이먼트홀(24g)이 형성된다.Accordingly, the n-th sheet 24 stacked on the uppermost portion is n- except for the index line 24d positioned at the end with respect to the reference position (left corner), as shown in FIG. One alignment hole 24g is formed.
상기와 같이, 형성된 제1~제n시트들을 차례로 적층하였을 때 정상상태라면, 도 4에 도시된 바와 같이, 첫번째 얼라이먼트홀에서는 제1시트의 인덱스라인이 보이게 되고, 두번째 얼라이먼트홀에서는 제2시트의 인덱스라인이 보이게 되며, 세번째 얼라이먼트홀에서는 제3시트의 인덱스라인이 보이게 되며, 제n-1번째 얼라이먼트홀에서는 제n-1시트의 인덱스라인을 볼 수 있다.As described above, if the formed first to n-th sheets are sequentially stacked, as shown in FIG. 4, the index line of the first sheet is visible in the first alignment hole, and the second sheet is formed in the second alignment hole. The index lines are visible, and in the third alignment hole, the index lines of the third sheet are visible, and in the n-1th alignment holes, the index lines of the n-1 sheets can be seen.
따라서, 적층도중에도 각각의 얼라이먼트홀을 통해 인덱스라인이 보이지 않을 경우, 상,하부시트들이 바르게 적층되지 않은 것이 된다.Therefore, when the index line is not visible through each alignment hole even during lamination, the upper and lower sheets are not properly stacked.
이상 설명한 첫번째 실시예에서는 적층된 시트의 한쪽 면(즉, 상부면)에서만 불량유무의 확인이 가능하며 그 반대쪽 면에서는 불량유무를 확인할 수 없다. 이를 위하여, 상기 얼라이먼트홀의 배열을 달리하여 양측에서 모두 불량유무의 확인이 가능하도록 할 수 있다.In the first embodiment described above, only one side (that is, the upper surface) of the laminated sheet can be confirmed whether there is a defect, and on the other side it can not be confirmed that the defect. To this end, it is possible to check the presence or absence of defects on both sides by varying the arrangement of the alignment holes.
도 3은 본 발명의 두번째 실시예에 따라서 적층 세라믹 소자을 제조하기 위한 각 층별 시트의 구조를 보인 것으로, 도 3의 (A)는 가정 먼저 적층되는 제1시트(31)를 도시한 것이고, 도 3의 (B)는 두번째로 적층되는 제2시트(32)를 도시한 것이며, 도 3의 (C)는 n번째로 적층되는 제n시트(33)를 도시한 것이다.FIG. 3 shows the structure of each layer sheet for manufacturing a multilayer ceramic device according to a second embodiment of the present invention. FIG. 3 (A) shows a first sheet 31 laminated at first, and FIG. (B) shows the second sheet 32 stacked second, and FIG. 3C shows the nth sheet 33 stacked nth.
상기 도시된 바와 같이, 본 발명의 두번째 실시예에서는 각 층의 시트상의 인덱스라인을 펀칭하여 얼라이먼트홀을 형성시키는데, 이때, 소정의 위치(예를 들어, 한쪽 모서리)를 기준으로 적층순서(n)에 따라서 n번째 인덱스라인위치에서는 소정 형태(원 또는 사각형, 형태는 관계없음)로 검정색 마킹한 후, 상기 마크내에 마킹사이즈보다 작은 구멍을 형성하여 된 확인용홀을 형성한다.As shown above, in the second embodiment of the present invention, an alignment hole is formed by punching index lines on sheets of each layer, wherein the stacking order n is defined based on a predetermined position (for example, one corner). According to the nth index line position, black marking is performed in a predetermined form (circle or square, irrespective of form), and then a hole for confirmation is formed by forming a hole smaller than the marking size in the mark.
즉, 첫번째로 적층되는 제1시트(31)에서는 도 3의 (A)에 도시한 바와 같이, 시트상의 패턴이 인쇄되지 않는 영역에 형성되어 적층지그의 가이드핀에 결합되는 가이드홀(31b)과, 상기 시트상에 인쇄된 패턴의 절단부를 표시하는 다수의 인덱스라인(31d)과, 상기 인덱스라인상에 펀칭에 의해 형성되는 다수의얼라이먼트홀(31f)와, 한쪽 모서리를 기준으로 첫번째 인덱스라인상에 위치한 상기 얼라이먼트홀(31f)보다 작은 사이즈이고 그 주변부가 검정색으로 마킹된 확인용홀(31e)이 형성된다.That is, in the first sheet 31 to be laminated first, as shown in FIG. 3A, the guide hole 31b is formed in an area where the sheet-like pattern is not printed and is coupled to the guide pin of the stacking jig. A plurality of index lines 31d indicating cutouts of patterns printed on the sheet, a plurality of alignment holes 31f formed by punching on the index lines, and a first index line on one edge A confirmation hole 31e having a smaller size than the alignment hole 31f positioned at and marked in black is formed.
그리고, 두번째로 적층되는 제2시트(32)는 도 3의 (B)에 도시한 바와 같이, 기준위치에서 두번째 인덱스라인상에 그 주변부가 검정색으로 마킹된 확인용홀(32e)를 형성하고, 상기 두번째 인덱스라인을 제외한 나머지 인덱스라인에는 상기 확인용홀(32e)보다 큰 얼라이먼트홀(32f)을 형성한다.As shown in FIG. 3B, the second sheet 32 to be stacked is formed on the second index line at the reference position to form a confirmation hole 32e marked with black at its periphery. An alignment hole 32f larger than the identification hole 32e is formed in the remaining index lines except for the second index line.
세번째로 적층되는 제3시트(33)는 마찬가지 방식으로, 기준위치에서 세번째 인덱스라인상에 그 주변부가 검정색으로 마킹된 확인용홀(33e)을 형성하고, 상기 세번째 인덱스라인을 제외한 나머지 인덱스라인상에 상기 확인용홀(33e)보다 큰 얼라이먼트홀(33f)을 형성한다.In the same manner, the third sheet 33 stacked in the third manner forms a confirmation hole 33e having its periphery marked black on the third index line at the reference position, and on the remaining index lines except for the third index line. An alignment hole 33f larger than the identification hole 33e is formed.
상기에서, 확인용홀(33e)의 주변에 검정색을 마킹하는 것은, 상기 확인용홀(33e)이 더 눈에 잘 보이도록 하기 위한 것이다. 상기 도면에서는 시트에 소정의 두께가 있는 것으로 그려져 있지만, 실제적으로 시트는 거의 두께가 없는 것으로 뒷면에서 상기 검정색 마크가 비치게 된다. 결국 검정색마크가 원래의 형태로 보이면 정상인것으로 판단하고, 검정색 마크의 일부가 보이는 경우는 불량으로 판단할 수 있다.In the above, marking black around the identification hole 33e is to make the identification hole 33e more visible. In this figure, the sheet is drawn to have a predetermined thickness, but the sheet is practically no thickness, and the black mark is reflected on the back side. After all, if the black mark appears in its original form, it is judged to be normal, and if a part of the black mark is visible, it can be judged as defective.
따라서, 상기와 같이 적층된 시트는 도 5에 도시한 바와 같이, 첫번째 인덱스라인위치에서는 맨 아래에 적층된 제1시트를 제외한 그 상부에 구멍이 형성되고, 두번째 인덱스라인위치에서는 두번째로 적층된 제2시트를 제외한 상하부로 구멍이형성되고, 세번째 인덱스라인 위치에서는 세번째로 적층된 제3시트의 상하부로 구멍이 형성되어 있어, 상측에서 봤을때, 검정색의 마크가 보이는 지의 여부에 따라서 불량여부를 판단할 수 있으며, 하측에서는, 검정색 마킹 또는 확인용홀이 정확하게 보이는지를 확인하여 불량여부를 판단할 수 있게 된다.Thus, as shown in FIG. 5, the stacked sheets are formed with holes at the top of the first index line position except for the first sheet stacked at the bottom, and the second stacked sheets at the second index line position. Holes are formed in the upper and lower parts except the two sheets, and holes are formed in the upper and lower parts of the third stacked third sheet at the third index line position, and when viewed from the upper side, it is judged whether or not there is a black mark. In the lower side, it is possible to determine whether the black marking or the confirmation hole is seen correctly by determining whether there is a defect.
본 발명은 상술한 바와 같이, 다층 세라믹 소자의 각 시트마다 동일한 위치에 얼라이먼트홀을 형성함에 의하여, 제조중이라도 적층이 제대로 이루어졌는지를 확인할 수 있으며, 더하여, 적층불량에 위한 위치틀어짐등의 문제가 발생한 경우, 즉시 해당 시트들을 폐기함으로서, 불량률발생을 줄이고, 생산성 및 불필요한 낭비를 줄일 수 있는 우수한 효과가 있다. 더하여, 본 발명은 상기 얼라이먼트홀에 더하여 검정색 마킹되고 얼라이먼트홀보다 작은 구멍으로 된 확인용 홀을 각 층마다 다른 위치에 형성함으로서, 다층 세라믹 소자의 양쪽 방향에서 불량여부를 확인할 수 있는 우수한 효과가 있다.As described above, by forming alignment holes in the same positions for each sheet of the multilayer ceramic device, the present invention can confirm whether the lamination is properly performed even during manufacture, and in addition, problems such as positional distortion due to poor stacking have occurred. In this case, by immediately discarding the sheets, there is an excellent effect that can reduce the occurrence of defective rate, reduce productivity and unnecessary waste. In addition, the present invention has an excellent effect of identifying defects in both directions of the multilayer ceramic element by forming a confirmation hole, which is marked in black and smaller than the alignment hole, in different positions for each layer in addition to the alignment hole. .
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024715A KR100411253B1 (en) | 2001-05-07 | 2001-05-07 | Method for manufacturing multilayer ceramic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024715A KR100411253B1 (en) | 2001-05-07 | 2001-05-07 | Method for manufacturing multilayer ceramic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020085290A true KR20020085290A (en) | 2002-11-16 |
| KR100411253B1 KR100411253B1 (en) | 2003-12-18 |
Family
ID=27703942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0024715A Expired - Fee Related KR100411253B1 (en) | 2001-05-07 | 2001-05-07 | Method for manufacturing multilayer ceramic device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100411253B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7047880B2 (en) | 2003-02-24 | 2006-05-23 | Murata Manufacturing Co., Ltd. | Method of manufacturing ceramic electronic component including a plurality of gravure printing steps |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159322A (en) * | 1996-06-17 | 2000-12-12 | Toray Industries, Inc. | Photosensitive ceramic green sheet, ceramic package, and process for producing the same |
-
2001
- 2001-05-07 KR KR10-2001-0024715A patent/KR100411253B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7047880B2 (en) | 2003-02-24 | 2006-05-23 | Murata Manufacturing Co., Ltd. | Method of manufacturing ceramic electronic component including a plurality of gravure printing steps |
| US7739950B2 (en) | 2003-02-24 | 2010-06-22 | Murata Manufacturing Co., Ltd. | Method for manufacturing ceramic electronic component and gravure printing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100411253B1 (en) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167254A (en) | Manufacture of ceramic multilayer electronic component | |
| JP2008211190A (en) | Inspection mark structure, board sheet laminate, multilayer circuit board, inspection method of multilayer matching accuracy of multilayer circuit board, and design method of board sheet laminate | |
| EP1265467A2 (en) | Multilayer board having precise perforations and circuit substrate having precise through-holes | |
| JPH07120603B2 (en) | Method and apparatus for laminating ceramic green sheets | |
| JPH10163630A (en) | Multi-layer printed circuit board and its manufacturing method | |
| CN115568115B (en) | Method for handling offset circuit board | |
| JP2013102035A (en) | Ceramic substrate and manufacturing method thereof | |
| JPH0878273A (en) | Production of multilayer electronic device | |
| KR100411253B1 (en) | Method for manufacturing multilayer ceramic device | |
| JP3076215B2 (en) | Ceramic multilayer substrate and method of manufacturing the same | |
| CN117373778A (en) | Electronic component and bar | |
| JPH03151615A (en) | Manufacture of laminar electronic parts | |
| JPH1068696A (en) | Inspection method for print position accuracy of conductor pattern | |
| US20080186045A1 (en) | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate | |
| JPH07201641A (en) | Production of multilayer ceramic electronic device | |
| JPH08222859A (en) | Multilayered printed board | |
| JP2977698B2 (en) | Laminated board | |
| JPH09312235A (en) | Manufacture of electronic component | |
| JP2009239165A (en) | Method of manufacturing multilayered wiring board, and multilayered wiring board | |
| CN114030278B (en) | Printing silk screen | |
| JP4285461B2 (en) | Manufacturing method of multilayer wiring board | |
| KR100951344B1 (en) | Probe cards, space transformers for probe cards, and space transformer manufacturing methods | |
| JPH0365676B2 (en) | ||
| CN108207080B (en) | Punching method of coil plate | |
| JP2005268414A (en) | Multilayer ceramic substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20141203 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20141203 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |